JP2015133560A - クロック生成回路 - Google Patents
クロック生成回路 Download PDFInfo
- Publication number
- JP2015133560A JP2015133560A JP2014002917A JP2014002917A JP2015133560A JP 2015133560 A JP2015133560 A JP 2015133560A JP 2014002917 A JP2014002917 A JP 2014002917A JP 2014002917 A JP2014002917 A JP 2014002917A JP 2015133560 A JP2015133560 A JP 2015133560A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- frequency
- modulation
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 194
- 238000001228 spectrum Methods 0.000 claims abstract description 65
- 230000010355 oscillation Effects 0.000 claims abstract description 9
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 230000000630 rising effect Effects 0.000 description 49
- 230000001360 synchronised effect Effects 0.000 description 19
- SGZRFMMIONYDQU-UHFFFAOYSA-N n,n-bis(2-methylpropyl)-2-[octyl(phenyl)phosphoryl]acetamide Chemical compound CCCCCCCCP(=O)(CC(=O)N(CC(C)C)CC(C)C)C1=CC=CC=C1 SGZRFMMIONYDQU-UHFFFAOYSA-N 0.000 description 16
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
【解決手段】 本発明は、スペクトラム拡散周波数変調された基準クロックに基づき出力クロックを生成し出力するクロック生成回路であって、該基準クロックと該出力クロックに対応する帰還クロックとの位相差を検出する位相比較器と、該位相差に基づき電流量を制御した駆動信号を出力するチャージポンプ回路と、該駆動信号に応じた周波数を有する該出力クロックを出力する電圧制御発振回路と、該スペクトラム拡散周波数変調における所定の観測期間において検出される該基準クロックのパルス数と該帰還クロックのパルス数とに基づき該基準クロックと該帰還クロックとの間のアンロック状態を検出するアンロック検出回路と、を備えるクロック生成回路である。
【選択図】 図1
Description
10…SSCG回路
20…PLL回路
21…位相比較器
22…チャージポンプ回路
23…ローパスフィルタ
24…電圧制御発振回路
25…分周器
30…アンロック検出回路
31…タイミング検出回路
32,33…論理積回路
34…論理和回路
35…基準クロックカウンタ
36…帰還クロックカウンタ
37…コンパレータ
38…遅延回路
39…分周器
40,311,312,317,318…出力制御回路
313…下降時カウンタ
314…上昇時カウンタ
315,316…除算器
319,320…コンパレータ
Claims (9)
- スペクトラム拡散周波数変調された基準クロックに基づいて出力クロックを生成し出力するクロック生成回路であって、
前記基準クロックと前記出力クロックに対応する帰還クロックとの位相差を検出する位相比較器と、
前記位相比較器により検出された前記位相差に基づいて電流量を制御した駆動信号を出力するチャージポンプ回路と、
前記チャージポンプ回路から出力された駆動信号に応じた周波数を有する前記出力クロックを出力する電圧制御発振回路と、
前記スペクトラム拡散周波数変調における所定の観測期間において検出される前記基準クロックのパルス数と前記帰還クロックのパルス数とに基づいて、前記基準クロックと前記帰還クロックとの間のアンロック状態を検出するアンロック検出回路と、
を備えるクロック生成回路。 - 前記アンロック検出回路は、前記スペクトラム拡散周波数変調に基づいて周期的に繰り返される周波数上昇変調期間における所定のタイミングを周期的に検出し、
前記所定の観測期間は、一の前記所定のタイミングから次の前記所定のタイミングまでの期間である、
請求項1記載のクロック生成回路。 - 前記アンロック検出回路は、前記スペクトラム拡散周波数変調に基づいて周期的に繰り返される周波数下降変調期間における所定のタイミングを周期的に検出し、
前記所定の観測期間は、一の前記所定のタイミングから次の前記所定のタイミングまでの期間である、
請求項1記載のクロック生成回路。 - 前記アンロック検出回路は、前記基準クロックの周波数が前記スペクトラム拡散周波数変調の中心周波数となる前記所定のタイミングを検出する、請求項2又は3記載のクロック生成回路。
- 前記アンロック検出回路は、前記スペクトラム拡散周波数変調に基づいて周期的に繰り返される周波数下降変調期間における第1の所定のタイミングを周期的に検出するとともに、前記スペクトラム拡散周波数変調に基づいて周期的に繰り返される周波数上昇変調期間における第2の所定のタイミングを周期的に検出し、
前記所定の観測期間は、前記第1の所定のタイミングから前記第2の所定のタイミングまでの期間である、
請求項1記載のクロック生成回路。 - 前記アンロック検出回路は、前記スペクトラム拡散周波数変調に基づいて周期的に繰り返される周波数上昇変調期間における第1の所定のタイミングを周期的に検出するとともに、前記スペクトラム拡散周波数変調に基づいて周期的に繰り返される周波数下降変調期間における第2の所定のタイミングを周期的に検出し、
前記所定の観測期間は、前記第1の所定のタイミングから前記第2の所定のタイミングまでの期間である、
請求項1記載のクロック生成回路。 - 前記アンロック検出回路は、一定の周波数で交番する計数クロックに基づいて、前記基準クロックの第1のパルス数と前記帰還クロックの第2のパルス数とをカウントし、該カウントされた前記第1のパルス数と該カウントされた前記第2のパルス数とが所定の関係にある場合に、所定のタイミングを検出し、該所定のタイミングに基づいて前記所定の観測期間を決定する、請求項1記載のクロック生成回路。
- 前記アンロック検出回路は、前記位相比較器より検出された前記位相差に基づいて、前記周波数上昇変調期間及び前記周波数下降変調期間を特定する、請求項1乃至7記載のクロック生成回路。
- 前記アンロック検出回路は、前記スペクトラム拡散周波数変調の変調極性に基づいて、前記周波数上昇変調期間及び前記周波数下降変調期間を特定する、請求項1乃至7記載のクロック生成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014002917A JP6453541B2 (ja) | 2014-01-10 | 2014-01-10 | クロック生成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014002917A JP6453541B2 (ja) | 2014-01-10 | 2014-01-10 | クロック生成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015133560A true JP2015133560A (ja) | 2015-07-23 |
JP6453541B2 JP6453541B2 (ja) | 2019-01-16 |
Family
ID=53900489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014002917A Active JP6453541B2 (ja) | 2014-01-10 | 2014-01-10 | クロック生成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6453541B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7165967B2 (ja) | 2018-10-04 | 2022-11-07 | ザインエレクトロニクス株式会社 | Pll回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006333119A (ja) * | 2005-05-26 | 2006-12-07 | Ricoh Co Ltd | クロック生成回路のテスト回路 |
JP2007081935A (ja) * | 2005-09-15 | 2007-03-29 | Fujitsu Ltd | クロック発生回路及びクロック発生方法 |
JP2013201628A (ja) * | 2012-03-26 | 2013-10-03 | Renesas Electronics Corp | 半導体集積回路 |
-
2014
- 2014-01-10 JP JP2014002917A patent/JP6453541B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006333119A (ja) * | 2005-05-26 | 2006-12-07 | Ricoh Co Ltd | クロック生成回路のテスト回路 |
JP2007081935A (ja) * | 2005-09-15 | 2007-03-29 | Fujitsu Ltd | クロック発生回路及びクロック発生方法 |
JP2013201628A (ja) * | 2012-03-26 | 2013-10-03 | Renesas Electronics Corp | 半導体集積回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7165967B2 (ja) | 2018-10-04 | 2022-11-07 | ザインエレクトロニクス株式会社 | Pll回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6453541B2 (ja) | 2019-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9998128B2 (en) | Frequency synthesizer with injection locked oscillator | |
US8390347B1 (en) | Single period phase to digital converter | |
US7595672B2 (en) | Adjustable digital lock detector | |
US20110074514A1 (en) | Frequency measurement circuit and pll synthesizer provided therewith | |
US20100259305A1 (en) | Injection locked phase lock loops | |
JP2010130699A (ja) | タイム/デジタルコンバーター及びデジタル位相ロックループ | |
US8686768B2 (en) | Phase locked loop | |
JP2006119123A (ja) | 位相差検出装置 | |
JPWO2012127637A1 (ja) | クロック生成回路及びクロック生成回路制御方法 | |
JP2011040943A (ja) | 位相ロックループ回路 | |
US9374038B2 (en) | Phase frequency detector circuit | |
US9973195B2 (en) | Local phase detection in realigned oscillator | |
US9455823B2 (en) | Four-phase clock generator with timing sequence self-detection | |
JP6453541B2 (ja) | クロック生成回路 | |
JP2005252447A (ja) | ロック検出回路、ロック検出方法 | |
US10256827B2 (en) | Reference-frequency-insensitive phase locked loop | |
JP2017169109A (ja) | クロック生成回路及びクロック生成方法 | |
KR20080077515A (ko) | 위상 록킹 검출 방법 및 이를 수행하기 위한 위상 고정루프 회로 | |
JP2012244290A (ja) | 位相比較回路 | |
JP2015222918A (ja) | フラクショナルpll回路 | |
US11381247B1 (en) | Method of detecting jitter in clock of apparatus and apparatus utilizing same | |
US8766685B1 (en) | Phase locked loop circuit and a method in the phase locked loop circuit | |
JP2016152573A (ja) | Pll回路及びその制御方法 | |
JP6284728B2 (ja) | Pll回路 | |
JP6425828B2 (ja) | ロック検出装置、周波数シンセサイザ及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180118 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180619 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180730 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6453541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |