JP2015130507A - 導電性パッケージ構造及びその製造方法 - Google Patents

導電性パッケージ構造及びその製造方法 Download PDF

Info

Publication number
JP2015130507A
JP2015130507A JP2015000483A JP2015000483A JP2015130507A JP 2015130507 A JP2015130507 A JP 2015130507A JP 2015000483 A JP2015000483 A JP 2015000483A JP 2015000483 A JP2015000483 A JP 2015000483A JP 2015130507 A JP2015130507 A JP 2015130507A
Authority
JP
Japan
Prior art keywords
conductive
substrate
adhesive material
patterned
cylinders
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015000483A
Other languages
English (en)
Other versions
JP5970567B2 (ja
Inventor
▲ぎょく▼同 ▲黄▼
▲ぎょく▼同 ▲黄▼
Yu-Tung Huang
明弘 張
Ming-Hung Chang
明弘 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tai-Saw Technology Co Ltd
Tai Saw Tech Co Ltd
Original Assignee
Tai-Saw Technology Co Ltd
Tai Saw Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tai-Saw Technology Co Ltd, Tai Saw Tech Co Ltd filed Critical Tai-Saw Technology Co Ltd
Publication of JP2015130507A publication Critical patent/JP2015130507A/ja
Application granted granted Critical
Publication of JP5970567B2 publication Critical patent/JP5970567B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/1319Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0373Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】SMTパッケージング工程において、安定して半田接合が可能な導電性パッケージ構造及びその製造方法を提供する。【解決手段】導電性パッケージ構造300は、基板310と、基板310に形成された導電性構造320と、を含む。導電性構造は、基板に配置される第一表面323と、第一表面と反対側の第二表面322と、を有する。第二表面322にはコロイド状の接着剤材料330が配置され、位置を固定するガイドロッド構造が形成される。【選択図】図3

Description

関連出願と優先権主張の相互参照
本出願は、2013年12月31日に出願された第102149389号の台湾出願に基づく利益を主張し、その内容は参考として本明細書に取り入れるものとする。
本発明は、電子デバイスのパッケージング技術に関し、特に、導電性パッケージ構造及びその製造方法に関する。
技術の進歩に伴い、電子デバイスが小さくなり、電子パッケージング技術と組立品質の要求が生じる。様々な新パッケージング技術は徐々に開発されているため、電子パッケージングにおいて新しい産業が登場している。
電子パッケージは、物理的及び化学的な影響を含む外部環境から電子デバイス及び回路を保護することである。つまり、電子デバイスを保護するための保護層を使用して、外部環境から隔離することである。電子パッケージは、電子装置を製造する際に、必要に応じて、様々な電子デバイスが組み立てられて接続される製造プロセスを云う。電子パッケージは、配電、信号分配、熱放散、保護包装、装置の機械的強度の向上、電子デバイス内の回路及びシステムの物理的及び電気的接続などの効果を有する。電子パッケージの種類は、材料に応じて、金属パッケージ、セラミックパッケージ、プラスチックパッケージに分類することができる。クラフツによると、プレモールドパッケージ及びポストモールドパッケージに分類する。パッケージハウジングから見れば、シングルインラインパッケージ(SIP)、デュアルインラインパッケージ(DIP)、プラスチックリードチップキャリア(PLCC)、クワッドフラットノーリード(QFP)、チップサイズパッケージ(CSP)等に分類する。
本発明は、電子デバイスに適用可能パッケージング技術であり、電子パッケージのプロセスは、四つのレベルのパッケージに分類されてもよい。レベル1のパッケージは、第一電子デバイスを形成するために、組立方法により、露出されたICチップを組み立て、I/Oを有するICををもたらすプロセスである。前記組み立て方法は、ワイヤボンディング、フリップチップ、テープ自動ボンディング(TAB)などを含む。レベル2のパッケージは、第二電子デバイスを形成するために、第一電子デバイスを第一基板(例えば、PCB)に接着する工程である。前記接着工程は、 ピンスルーホール(Pin Through Hole, PTH)及び表面実装技術(Surface Mount Technology, SMT)を含む。レベル3のパッケージは、サブシステムを形成するために、第二電子デバイスを複数有する第二基板をマザーボードに組み立てる工程である。レベル4のパッケージは、完全な電子製品を形成するために、サブシステムを結合する工程である。パッケージの各レベルは、高効率化、小型化及び低コスト化を目的とする。
SMTは、電子デバイスのピンに対応する貫通孔を必要としなく、且つSMTを用いた電子デバイスの大きさは、スルーホールパッケージを使用している電子デバイスよりも小さいので、より機能的に小さい電子装置をもたらすために、SMTは必然的に主な技術となっている。
SMTにおけるパッケージング工程は、半田ペースト印刷、部品配置及びリフロープロセスを含み、元の材料、機械設備、パラメータ設定及び生産工程などの非常に複雑で広い要因に係る。前記部品配置は、ディスペンス法及びドット制御技術を含む。安定的かつ効率的に高品質の電子製品を製造する方法は、当業者にとって課題になっている。研究によると、SMTにおけるパッケージング工程は、プロセスのデバッグのため、かなりの時間を必要とすることを明らかにした。したがって、安定の工程を取得することは、SMTにおけるパッケージング工程のための重要な課題である。過去の研究によれば、はんだ不良の主な理由は、半田ペースト印刷を制御することが知られている、部品配置の精度は、半田品質、ディスペンス法及びドット制御技術によって決定される。リフロープロセスは、半田接合構造の安定性と信頼性によって決定される。
米国特許第6566611号は、パターニングされた基板上にある少なくとも一つの導電性パッドによって、デバイスと基板との間の非対称及び側面の表面張力を減少させる抗ツームストーン構造及びその製造方法を提供する。これにより、非対称及び側面の表面張力による抗ツームストーンは、リフロープロセスの時に発生しない。この特許の工程は、デバイスと導電性パッドとの間の表面張力を減少させるため、半田接合構造の安定性に関している。しかし、この特許は、デバイスの付着精度及び利用可能な収量の問題を解決しなく、接着剤材料と導電性パッド(すなわち、本発明における導電性構造)との間の関係を検討しなかった。
したがって、本出願人は、このような従来の課題を解決するために、実験と研究を重ねた結果を通じて、導電性パッケージ構造及びその製造方法を開発して提案する。
本発明は、従来技術の欠点を克服するために、導電性パッケージ構造及びその製造方法が開示されている。本発明は、基板がパターン化表面を有するように、基板を表面処理する。前記パターン化表面は、接着用のコロイドがその表面にある位置及び形状を決定することができる。本発明は、従来技術の問題を解決するだけでなく、実装も容易であり、産業上の利用可能性を有する。
従来技術に鑑み、本発明は、導電性パッケージ構造の製造方法を提出する。前記製造方法は、基板を提供する工程と、表面を有する導電性構造を前記基板に形成する工程と、前記表面をパターニングし、パターン化表面を形成する工程と、ディスペンス法により接着剤材料を前記パターン化表面に形成する工程であって、前記接着剤材料と前記パターン化表面との間に前記パターン化表面によって決定される濡れ角度が形成される前記工程と、前記接着剤材料に電子デバイスを配置する工程と、を含む。
上述の目的を達成するために、導電性パッケージ構造を提出する。前記導電性パッケージ構造は、基板と、前記基板に形成され、パターン化表面を有する導電性構造と、前記パターン化表面に配置される接着剤材料であって、前記接着剤材料と前記パターン化表面との間に前記パターン化表面によって決定される濡れ角度が形成される前記接着剤材料と、を含む。
上述の目的を達成するために、導電性パッケージ構造を提出する。前記導電性パッケージ構造は、基板と、前記基板に配置される第一表面と、複数のガイドロッドが形成される第二表面と、を有する導電性構造と、を含み、二つの隣接する前記ガイドロッドとの距離は、任意の前記ガイドロッドの幅の2倍より長い。
上述の目的を達成するために、導電性パッケージ構造を提出する。前記導電性パッケージ構造は、基板と、第一パターン化構造に形成された導電性材料と、を含み、前記第一パターン化構造は、前記基板に配置される第一表面と、前記第一表面と反対側の第二表面と、を有する。
本発明は、導電性パッケージ構造を提出するにより、基板がパターン化表面を有するように、基板を表面処理する。前記パターン化表面は、接着用のコロイドがその表面にある位置及び形状を決定することができる。
本発明の好ましい実施形態に係る導電性パッケージ構造の製造工程を示す模式図である。 本発明の好ましい実施形態に係るパターン化表面を有する導電性構造を示す上面図である。 本発明の好ましい実施形態に係る接着剤材料及び接着剤材料の溶媒と導電性構造との関係を示す側面図である。 本発明の好ましい実施形態に係る接着剤材料及び接着剤材料の溶媒と導電性構造との関係を示す別の側面図である。 本発明の好ましい実施形態に係る異なるパターン化表面を有する導電性構造を示す上面図である。 本発明の好ましい実施形態に係る異なるパターン化表面を有する導電性構造を示す上面図である。 本発明の好ましい実施形態に係る異なるパターン化表面を有する導電性構造を示す上面図である。 本発明の好ましい実施形態に係る導電性パッケージ構造を示す模式的な側面図である。
以下のように、本発明を実施例に基づいて詳述するが、あくまでも例示であって、本発明の範囲はこれらの実施形態に限定されない。本発明の範囲は、特許請求の範囲に記載されており、さらに特許請求の範囲の記載と均等な意味及び範囲内での全ての変更を含んでいる。
本発明は、電子パッケージング業界で適用することができる。本発明は、ウェンゼル(Wenzel)モデルに基づいて、液滴(すなわち、本発明において接着剤である)の表面張力と基板の粗さとの関係に関する導電性構造を製造する。基板の粗さは、パターニング化処理による基板表面の比表面積(Specific Surface Area)が増大することによって増大させる。ウェンゼルモデルは、ヤング方程式の進化版である。ヤング方程式は、固体表面上にある液体が三つの界面張力のバランスで形成する接触角の関係を指す。
ヤング方程式は、式(1)のように示す。
γsgslgl×cosθ (1)
γsgは、固気界面張力である。γslは、固液界面張力である。γglは、気液界面張力である。θは、気液界面が固液界面に合い、接触角と呼ばれる角度である。接触角は、気相と液相と固相との接触点との交差によって形成される角度として定義される(液体と固体との接触点で気液界面に沿って接線を適用することによって幾何学的に取得された)。本発明においては、接触角は、濡れ角とも呼ばれ、濡れ性を定量するために使用される。θ<90°が成立し、固相の表面は親水性である場合には、液相は、固相の表面より高い濡れ性を有する。θ>90°が成立し、固相の表面は疎水性である場合には、逆に、液相は、固相の表面より低い濡れ性を有し、固相の表面に移動する傾向にある。
液滴は粗い固体表面に滴下された場合、粗さの影響下で、ヤングの方程式はエラーが発生する。したがって、接触角における粗さによる影響についての研究は、例えばウェンゼルモデル、カッシーモデル等を提出した。
ウェンゼルモデルは、式(2)のように示す。
cosθ=r(γsg−γsl)/γgl=rcosθc (2)
θは、液体が固体の滑らかな表面上の接触点で交差することにより形成される接触角である。θcは、固体の粗面上の液体の接触点で交差することにより形成された別の接触角である。γsgは、固気界面張力である。γslは、固液界面張力である。γglは、気液界面張力である。rは、固体の表面の粗さを示し、見掛け接触面積に対する実際接触面積の比であり、その範囲は、r≧1である。固体の表面は、疎水性を有し、cosθc<0、且つ90°<θc<180°が成立する時、cosθ<cosθc且つθ>θcが成立する。固体表面が親水性を有し、cosθc>0且つ0°<θc<90°が成立する時、cosθ>cosθc且つθ<θcが成立する。
また、本発明は、固形表面と液体(例えば、揮発性溶媒と呼ぶ化学溶剤など)との間の体表面積の寸法関係という研究に関する。溶媒は、固体表面上に配置される場合、固体表面の構造によって影響される。例えば固体表面の構造は、三角錐を複数有している場合、特定の拡散方向に溶剤を導き、溶媒の拡散速度を増加させる。固体表面の構造は、円柱または他の形状の柱を複数有している場合、平坦な表面を有する固体表面の構造と比較して、溶媒の拡散できる表面を増加させるように大きな総体表面積を有し、溶媒の揮発速度を増大させる。従って、固体表面の総体表面積は、溶媒の揮発速度に直接比例することが分かる。
上述したように、固体表面の粗さを変化させることによって、固体表面上の液体の接触角を決定し、且つ固体表面の濡れ性を変化することができると結論付けている。本発明は、この原理を電子パッケージ用のSMT、ディスペンス法及びドット制御技術に利用し、貼り付け用の接着剤材料がパターニング化基板の表面に配置された後、接着剤材料が表面張力を有し、基板上に濡れ角を有し、半円形状になるように引き起こす。また、パターニングされた基板の表面は、(ウェンゼルモデルに基づいて)粗さを有しているため、接着剤材料と基板表面との間に界面張力が生じ、接着剤材料を特定の位置に制限する。更に、本発明は、別の粗さ(単に固体表面の総比表面積を増加させる)によって接着剤材料の溶剤の揮発を加速し、溶剤の拡散程度を制御する。したがって、本発明に係る貼り付け用の接着剤材料がパターニング化基板の表面に配置された後の形状及び位置と一致し、電子デバイスが貼り付ける時に偏差が発生しなく、高い歩留まり率で高い安定性を達成する。
本発明の概念を以下に示す。
図1(a)〜1(c)は、本発明の好ましい実施形態に係る導電性パッケージ構造の製造工程を第一状態、第二状態、及び第三状態をそれぞれ示す模式図である。図1(c)に示すように、第三状態の間に処理される導通パッケージ構造は、基板11、少なくとも導電性構造12(及び任意の導電性構造13、14、15)、少なくとも接着剤材料18(及び任意の接着剤材料19)、及び電子デバイス20を含む。各導電性構造体12、13、14及び15は、導電性パッドを含む。
本発明に係る導電性パッケージ構造の工程は、主に、ステップ1とステップ2に区分される。図1(a)に示すように、ステップ1は、基板上に前処理を実行する。図1(b)と1(c)に示すように、ステップ2は、基板11に電子デバイス20と結合する。ステップ1に関しては、図1(a)から見れば、まず、導電性材料(銅、金、銀、または他の導体等0)を基板11上に堆積または塗布する。導電性構造12、13、14及び15を形成するために、導電性材料がエッチングされる。図1(b)に示すように、導電性構造12、13、14及び15は、それぞれ複数のパターン化表面(図示せず)を有し、複数のパターン化表面は、ウェンゼルモデルに基づいて、表面の総比表面積を増加させて形成する。即ち、複数のパターン化表面の主要構造は、ウェンゼルモデルに従い、サブ構造は、相対的に増加させた比表面積を有する表面構造に従う。パターン化表面は、以下に詳細に説明する。図1(b)に示すように、ステップ2は、接着剤材料(又はコロイド)18と19を導電性構造12と13(又は14、15)にそれぞれ配置する。例えば、導電性構造14と15には、電子デバイス20を固定するために、二つの接着剤材料(図示せず)を配置してもよい。図1(c)に示すように、導電性構造(導電パッドとも呼ばれる)12と13は、それぞれ接着剤材料18と19が形成された形状と形成位置を制限する。導電性パッケージ構造10を完成するために、接着剤材料18と19が特定の形状及び特定の位置を有する条件で、電子デバイス20が接着剤材料18と19上に配置されている。
一つの好ましい実施形態において、基板11は、セラミック基板、プリント回路基板又は他の形態の電子基板を含む。導電性構造12と13は、それぞれ二つのパターン化表面を有し、二つのパターン化表面は、それぞれ接着剤材料18と19の形状や位置を制限してもよい。図2(a)に示すように、導電性構造12と13は、それぞれ二つ以上のパターン化表面を含んでもよい。前記パターン化表面は、フォトリソグラフィ工程、ドライフィルムフォトレジスタプロセス(DFR)、スクリーン印刷法又は他の成膜プロセスにより形成される。接着剤材料18と19は、ポリマー、有機材料、触媒、結合剤又はそれらの組み合わせを含む。電子デバイス20は、集積回路、コンデンサ、トランジスタ、抵抗又は石英であり、集積回路、キャパシタンス、トランジスタ、抵抗、または石英を含んでもよい。
一つの好ましい実施形態において、基板11は、少なくとも導電性構造(例えば、導電性構造12)を含む。例えば、導電性構造12、13、14及び15は、対称的に、基板11上に配置されている。
一つの好ましい実施形態において、図1(c)に示すように、基板11は、導電性構造12、13、14及び15を含む。導電性構造12と導電性構造13との間には、第一距離16がある。導電性構造13と導電性構造15との間には、第二距離17がある。第二距離17は、第一距離16よりも大きい。導電性構造12と導電性構造15は、基板11の対角線上に配置されているため、対応する接着剤材料18と19により電子デバイス20と安定して接続される。
図2(a)は、本発明の好ましい実施形態に係るパターン化表面2Aを有する導電性構造200を示す上面図である。一つの好ましい実施形態において、導電性構造200は、導電性パッド205(例えば、銅、金、銀又は他の導体等)、複数のガイドロッド201、第一補助構造202、203及び第二補助構造204を含む。第一補助構造202、203は、複数の円柱202及び複数の三角錐203を含んでもよく、第二補助構造204は、複数の同心円204であってもよい。ガイドロッド201は、ウェンゼルモデルに従うように設計される。第一補助構造202、203は、複数の導電性パッド205の表面構造の総比表面積を相対的に増加させることに従う。したがって、導電性構造200は、複数のガイドロッド201により接着剤材料のドット位置(図示せず)を制限し、複数の円柱202及び複数の三角錐203により接着剤材料の溶剤の揮発を加速し、溶剤の拡散方向(図示せず)を案内し、及び複数の同心円204により溶媒の拡散度を制御する。即ち、複数の同心円204は、複数の溶媒のオーバーフローを遅らせるために使用される。
図2(b)は、本発明の好ましい実施形態に係る接着剤材料(又はコロイド)22及び接着剤材料22の溶媒221とパターン化表面2Aの導電性構造21との関係を示す側面図である。一つの好ましい実施形態において、パターン化表面2Aは、複数のガイドロッド211と複数の円柱215を形成する。導電性構造21は、基板206上に配置され、複数のガイドロッド211によって接着剤材料22のドット位置を制限する。すなわち、導電性構造21の複数のガイドロッド211により、配置された接着剤材料22が増強した相互界面張力を発生させ、接着剤材料22を特定の領域に制限する。また、導電性構造21の総比表面積は、複数の円柱215によって増加する。接着剤材料22の溶媒221と複数の円柱215との表面間に気固界面が形成されることで、複数の円柱215の表面に気化現象222が形成される。複数の円柱215は、溶媒221の拡散比表面積を大きくする高密度配列を構成するため、溶剤221の気化速度が加速される。任意の二つの隣接するガイドロッド211との間には、第一距離231があり、各ガイドロッド211は、幅の第二距離232及び高さの第三距離233を有し、第一距離231と第二距離232は、第一比例関係を有し、図2(d)に示すように、第一比例関係は、ウェンゼルモデルに従う。
図2(c)は、本発明の好ましい実施形態に係る接着剤材料22及び接着剤材料22の溶媒221とパターン化表面2Aの導電性構造21との関係を示す別の側面図である。一つの好ましい実施形態において、パターン化表面2Aは、複数のガイドロッド211及び複数の三角錐219を形成する。導電性構造21は、基板206上に配置され、複数のガイドロッド211によって接着剤材料22のドット位置を制限する。すなわち、導電性構造21の複数のガイドロッド211により、配置された接着剤材料22が増強した相互界面張力を発生させ、接着剤材料22を特定の領域に制限する。また、接着剤材料22から拡散する溶剤221の拡散方向は、複数の三角錐219によって外側に案内される。同時に、気化現象222は三角錐219の構造表面に現れ、溶媒221の気化速度が加速される。任意の二つの隣接するガイドロッド211との間には、第一距離231があり、各ガイドロッド211は、幅の第二距離232及び高さの第三距離233を有し、第一距離231と第二距離232は、第一比例関係を有し、図2(d)に示すように、第一比例関係は、ウェンゼルモデルに従う。
一つの好ましい実施形態において、図2(b)と2(c)に示すように、複数のガイドロッド211は、ウェンゼルモデルに従う条件の下で、本発明の目的を達成することができる。その条件は、任意の二つの隣接するガイドロッドとの間の距離231(A)と任意の二つの隣接するガイドロッドの幅232(D)との予め設定された寸法関係(A>2D)を含む。本実施形態においては、高さの影響を考慮していないため、A値とD値の影響のみを考慮している。
一つの好ましい実施形態において、図2(b)と2(c)に示すように、複数の円柱215は、比表面積を増加させ、溶媒221の方向に導く条件下で、本発明の目的を達成することができる。この条件は、いかなる形での表面構造上に任意の方法で高密度の配列を含む。
図2(d)〜2(f)は、本発明の好ましい実施形態に係る異なるパターン化表面を有する導電性構造23、28、33を示す上面図である。一つの好ましい実施形態において、導電性構造23、28と33は、複数のガイドロッド24、25、26、29、30、31、34、35と36を含む。複数のガイドロッド24、25、26、29、30、31、34、35と36は、上から見れば、円形27、正方形32、矩形37、楕円、特定の比例関係に適合する任意の形状又はそれらの組合せを含む。複数のガイドロッド24、25、26、29、30、31、34、35と36は、さらに、高密度の複数の円柱の配列、高密度の複数の針の配列又は高密度の多層の円柱の配列
を構成する。
一つの好ましい実施形態において、図2(d)に示すように、第一補助構造215と216は、比表面積を増加させ、方向を案内するという条件の下で、本発明の目的を達成することができる。この条件は、任意の形態での表面構造上の任意の高密度配列を含む。例えば、第一補助構造は、立方体、直方体、円錐、及び比表面積を増大させる任意の形状を含み、さらに高密度の複数の円柱の配列、高密度の複数の針の配列又は高密度の多層の円柱の配列を含む。第二補助構造217は、溶媒の拡散度を決定する。
別の好ましい実施形態において、複数のガイドロッド24、25、26、29、30、31、34、35と36は、第一総比表面積を有し、第一補助構造で形成された柱215と216は、第二総比表面積を有し、第一総比表面積は、第二総比表面積よりも大きい。
図3は、本発明の好ましい実施形態に係る導電性パッケージ構造を示す模式的な側面図である。導電性パッケージ構造300は、基板310、導電性構造320、複数のガイドロッド321、接着剤材料330及び電子デバイス340を含む。
一つの好ましい実施形態において、導電性パッケージ構造300の製造方法は以下の工程を含む。まず、導電性材料(例えば、銅、金、銀、または他の導体等)を基板310上に堆積又は塗布する。パターン化表面を有する導電性構造320を形成するために、導電性材料をがエッチングする。導電性構造320は、立体構造及びパターン化表面を含む。その後、ディスペンス法により接着剤材料330を導電性構造320に形成する。接着剤材料330の形成形状と形成位置は、パターン化表面を有する導電構造320によって制限される。接着剤材料330と導電構造320との間に濡れ角度350が形成される。そして、導電性パッケージ構造300を完成するために、電子デバイス340を接着剤材料330上に配置する。例えば、パターン化表面には、複数のガイドロッド321が形成されている。
一つの好ましい実施形態において、基板310上に配置された導電性構造320は、ウェンゼルモデルに従う。導電性構造320は、基板310の粗さを増加させるパターン化表面を有している。式(2)で表されるように、表面の粗さと液滴との間の相互作用により、接着剤材料330が粗い表面を有する基板310上に配置される時、界面張力がそれらの間に生成されるため、接着剤材料330は、形状と位置を固定する表面張力を有する。
一つの好ましい実施形態において、導電構造320は、立体構造及びパターン化表面を含む。パターン化表面には、円柱215が複数形成される。複数の円柱215は、パターン化表面の総比表面積を増大させる機能を有する。この機能によれば、溶媒は、複数の円柱215に拡散する際、界面張力が発生するので、環境中に噴霧された溶媒ガス223を拡散させるように、溶媒が表面張力を有して、複数の円柱215の表面に気化現象222を生じさせることがわかる。
一つの好ましい実施形態において、接着剤材料330は、パターン化表面により、基板との濡れ角350(接触角θ)を有している。濡れ角350は、15〜85度の範囲にある。
一つの好ましい実施形態において、基板310にある接着剤材料330を半円に成形するように、接着剤材料330は、表面張力を有する。接着剤材料330は、電子デバイス340と接続するための頂点を有する。
一つの好ましい実施形態において、濡れ角350は、基板310上にある導電性構造320のパターン化表面によって決定される。パターン化表面は、任意の隣接する二つのガイドロッドの距離360と二つの隣接するガイドロッドの幅370との予め設定された寸法関係を有する。距離360は、幅370の2倍よりも大きい。前記予め設定された寸法関係を有する場合には、接着剤材料330の形状及び位置を決定し、接続された電子デバイス340の位置及び収率をさらに制御する。好ましい実施形態では、基板310は、セラミック基板、プリント基板、または任意の形態の電子基板を含む。
一つの好ましい実施形態において、導電性構造320は、第一表面323及び第一表面323と相対する第二表面322を含む。第二表面322には、ガイドロッド321が複数形成される。導電性構造320は、接着剤材料330の形状と位置を制限してもよい。
一つの好ましい実施形態において、導電性構造320は、第一表面323及び第一表面323と相対する第二表面322を含む。第二表面322には、ガイドロッド321、円柱202、三角錐203及び同心円204(図2(a)に示す)が複数形成される。複数の円柱202、複数の三角錐203及び複数の同心円204は、導電体(例えば銅等)又は非導体(例えばポリマー材料等)から選択される。
一つの好ましい実施形態において、導電性構造体320は、少なくとも一つの導電性パッドを含み、導電パッドは、フォトリソグラフィ工程、ドライフィルムフォトレジスタプロセス(DFR)、スクリーン印刷法、または成膜プロセスにより形成される。
好ましくは、接着剤材料330は、ポリマー、有機材料、触媒、結合剤又はそれらの組み合わせを含む。
好ましくは、ディスペンス法は、時間・圧力ディスペンス法、ロータリーディスペンス法又はポンプディスペンス法である。
一つの好ましい実施形態において、導電性構造体320は、接着剤材料330の位置を固定するように、強化された界面張力を有する。導電性構造体320は、接着剤材料330が表面張力を有するようにするため、前記表面張力は、接着剤材料330を半円形状を保持する。
一つの好ましい実施形態において、電子デバイス340は、集積回路、キャパシタンス、トランジスタ、抵抗や石英であってもよく、集積回路、キャパシタンス、トランジスタ、抵抗や石英を含んでもよい。
本発明は、導電性構造(導電パッド)と接着剤材料の関係を検討する。複数のパターン化表面の主要構造は、ウェンゼルモデルに従い、サブ構造は、相対的に増加させた比表面積及びその上に配置された液体の影響の原理によれば、基板上にある導電性構造を処理する。したがって、導電性構造の表面は、接着の精度及び収率を部品(すなわち、電子デバイス)の問題を解決するために、接着剤材料の位置及び形状を制御することが可能な構造を有している。しかし、前述の米国特許は、デバイスと基板との間の非対称及び側面の表面張力がパターニングされた基板にある少なくとも導電性パッドによって低減されることを説明した。これにより、導電性パッドのサイズを小さくする(すなわち、X方向に沿った距離を減らす)ことに研究し、X方向の力を減少させるので、XY方向の合力を減少させて側面の表面張力も減少させ、電子デバイスと基板との接続が安定化する。したがって、前述の米国特許は、導電パッドの変化と電子デバイスとの関係を議論し、本発明に係る接着剤材料とパターン化表面を有する導電性構造(導電パッド)との関係は異なる。当業者は、前述の米国特許から、本発明の結果を導き出すことができない。
実施例
1、導電性パッケージ構造の製造方法は、基板を提供する工程と、表面を有する導電性構造を前記基板に形成する工程と、前記表面をパターニングし、パターン化表面を形成する工程と、ディスペンス法により接着剤材料を前記パターン化表面に形成する工程であって、前記接着剤材料と前記パターン化表面との間に前記パターン化表面によって決定される濡れ角度が形成される前記工程と、前記接着剤材料に電子デバイスを配置する工程と、を含む。
2、実施例1に記載の製造方法は、前記導電性構造は、フォトリソグラフィ工程、ドライフィルムフォトレジスタプロセス(DFR)又はスクリーン印刷法により形成された少なくとも一つの導電性パッドを含み、前記ディスペンス法は、時間・圧力ディスペンス法、ロータリーディスペンス法又はポンプディスペンス法であり、前記濡れ角度は、15〜85度の範囲にあり、前記パターン化表面は、ウェンゼルモデル(Wenzel model)に従い、前記電子デバイスは、集積回路、コンデンサ、トランジスタ、抵抗又は石英である。
3、実施例1〜2に記載の製造方法は、第一補助構造と第二補助構造を前記導電性構造に提供する工程であって、前記第一補助構造は、複数の円柱と複数の三角錐を含み、溶媒を前記第一補助構造に拡散する方向と揮発性を決定するためのものであり、前記第二補助構造は、複数の同心円を含み、溶媒の拡散率を決定するためのものである前記工程と、を更に含む。
4、導電性パッケージ構造は、基板と、前記基板に形成され、パターン化表面を有する導電性構造と、前記パターン化表面に配置される接着剤材料であって、前記接着剤材料と前記パターン化表面との間に前記パターン化表面によって決定される濡れ角度が形成される前記接着剤材料と、を含む。
5、実施例4に記載の導電性パッケージ構造は、前記導電性構造は、少なくとも一つの導電性パッドを含み、前記導電性構造は、第一補助構造と第二補助構造を前記導電性構造を更に含み、前記第一補助構造は、複数の円柱と複数の三角錐を含み、前記接着剤材料の溶媒の揮発を促進するように構成され、前記第二補助構造は、複数の同心円を含み、溶媒の拡散を遅らせるように構成され、前記濡れ角度は、前記接着剤材料の液体の小球体と前記パターン化表面との間の夾角であり、前記濡れ角度は、15〜85度の範囲にある。
6、実施例4〜5に記載の導電性パッケージ構造は、前記基板は、セラミック基板又はプリント回路基板であり、前記第一補助構造と前記第二補助構造は、導体と不導体から選択され、前記接着剤材料は、ポリマー、有機材料、触媒、結合剤又はそれらの組み合わせを含み、前記導電性構造は、複数の円柱の配列、複数の針の配列又は多層の円柱の配列を構成し、前記接着剤材料には、電子デバイスが配置され、前記電子デバイスは、集積回路、コンデンサ、トランジスタ、抵抗又は石英である。
7、導電性パッケージ構造は、基板と、前記基板に配置される第一表面と、複数のガイドロッドが形成される第二表面と、を有する導電性構造と、を含み、二つの隣接する前記ガイドロッドとの距離は、任意の前記ガイドロッドの幅の2倍より長い。
8、実施例7に記載の導電性パッケージ構造は、前記複数のガイドロッドは、複数の円柱の配列、複数の針の配列又は多層の円柱の配列を構成し、前記複数のガイドロッドは、第一総比表面積を有し、前記第二表面には、複数の柱を更に形成され、前記複数の柱は、前記第一総比表面積より大きい第二総比表面積を有する。
9、導電性パッケージ構造は、基板と、第一パターン化構造に形成された導電性材料と、を含み、前記第一パターン化構造は、前記基板に配置される第一表面と、前記第一表面と反対側の第二表面と、を有する。
10、実施例9に記載の導電性パッケージ構造は、前記第二表面は、主要構造及びサブ構造を含み、前記主要構造は、ウェンゼルモデル(Wenzel model)に従い、前記サブ構造は、前記第二表面の比表面積を増加させる。
結論として、本発明は、ウェンゼルモデルに従い、半流動性の接着剤材料と電子デバイスとの間の接触角度の範囲を制御するように、基板の表面に対し表面微細加工を利用する。これにより、基板、接着剤材料、パッケージ、電子デバイスとの相対的な位置が固定されている。表面微細加工された基板は、有機溶媒が拡散し、迅速に蒸発させるための比表面積を有する。これにより、接着剤材料が基板に配置された後、接着剤材料の流動性を速やかに低減され、接着剤材料のドットの大きさが縮小される。従って、本発明は、迅速かつ正確に電子デバイスを組み立て、プリベーク時間を減少又は排除させる利点を有する。
以上の説明によると、当業者であれば本発明の技術思想を逸脱しない範囲で、多様な変更及び修正が可能であることが分かる。従って、本発明の技術的な範囲は、明細書の詳細な説明に記載された内容に限らず、特許請求の範囲によって定めなければならない。
2A パターン化表面
10、300 導電性パッケージ構造
11、206、310 基板
12、13、14、15、21、23、28、33、200、320 導電性構造
18、19、22、330 接着剤材料
20、340 電子デバイス
24、25、26、29、30、31、34、35、36、201、211、321 ガイドロッド
27 円形
32 正方形
37 矩形
202、203 第一補助構造
204、217 第二補助構造
205 導電性パッド
215、216 柱
219 三角錐
221 溶媒
222 気化現象
16、17、231、233、360 距離
232、370幅
322 第二表面
323 第一表面
350 濡れ角度



































Claims (10)

  1. 基板を提供する工程と、
    表面を有する導電性構造を前記基板に形成する工程と、
    前記表面をパターニングし、パターン化表面を形成する工程と、
    ディスペンス法により接着剤材料を前記パターン化表面に形成する工程であって、前記接着剤材料と前記パターン化表面との間に前記パターン化表面によって決定される濡れ角度が形成される前記工程と、
    前記接着剤材料に電子デバイスを配置する工程と、を含むことを特徴とする導電性パッケージ構造の製造方法。
  2. 前記導電性構造は、フォトリソグラフィ工程、ドライフィルムフォトレジスタプロセス(DFR)又はスクリーン印刷法により形成された少なくとも一つの導電性パッドを含み、
    前記ディスペンス法は、時間・圧力ディスペンス法、ロータリーディスペンス法又はポンプディスペンス法であり、
    前記濡れ角度は、15〜85度の範囲にあり、
    前記パターン化表面は、ウェンゼルモデル(Wenzel model)に従い、
    前記電子デバイスは、集積回路、コンデンサ、トランジスタ、抵抗又は石英であることを特徴とする請求項1に記載の導電性パッケージ構造の製造方法。
  3. 第一補助構造と第二補助構造を前記導電性構造に提供する工程であって、前記第一補助構造は、複数の円柱と複数の三角錐を含み、溶媒を前記第一補助構造に拡散する方向と揮発性を決定するためのものであり、前記第二補助構造は、複数の同心円を含み、溶媒の拡散率を決定するためのものである前記工程と、を更に含むことを特徴とする請求項1に記載の導電性パッケージ構造の製造方法。
  4. 基板と、
    前記基板に形成され、パターン化表面を有する導電性構造と、
    前記パターン化表面に配置される接着剤材料であって、前記接着剤材料と前記パターン化表面との間に前記パターン化表面によって決定される濡れ角度が形成される前記接着剤材料と、を含むことを特徴とする導電性パッケージ構造。
  5. 前記導電性構造は、少なくとも一つの導電性パッドを含み、
    前記導電性構造は、第一補助構造と第二補助構造を前記導電性構造を更に含み、
    前記第一補助構造は、複数の円柱と複数の三角錐を含み、前記接着剤材料の溶媒の揮発を促進するように構成され、
    前記第二補助構造は、複数の同心円を含み、溶媒の拡散を遅らせるように構成され、
    前記濡れ角度は、前記接着剤材料の液体の小球体と前記パターン化表面との間の夾角であり、
    前記濡れ角度は、15〜85度の範囲にあることを特徴とする請求項4に記載の導電性パッケージ構造。
  6. 前記基板は、セラミック基板又はプリント回路基板であり、
    前記第一補助構造と前記第二補助構造は、導体と不導体から選択され、
    前記接着剤材料は、ポリマー、有機材料、触媒、結合剤又はそれらの組み合わせを含み、
    前記導電性構造は、複数の円柱の配列、複数の針の配列又は多層の円柱の配列を構成し、
    前記接着剤材料には、電子デバイスが配置され、
    前記電子デバイスは、集積回路、コンデンサ、トランジスタ、抵抗又は石英であることを特徴とする請求項4に記載の導電性パッケージ構造。
  7. 基板と、
    前記基板に配置される第一表面と、複数のガイドロッドが形成される第二表面と、を有する導電性構造と、を含み、
    二つの隣接する前記ガイドロッドとの距離は、任意の前記ガイドロッドの幅の2倍より長いことを特徴とする導電性パッケージ構造。
  8. 前記複数のガイドロッドは、複数の円柱の配列、複数の針の配列又は多層の円柱の配列を構成し、
    前記複数のガイドロッドは、第一総比表面積を有し、
    前記第二表面には、複数の柱を更に形成され、前記複数の柱は、前記第一総比表面積より大きい第二総比表面積を有することを特徴とする請求項7に記載の導電性パッケージ構造。
  9. 基板と、
    第一パターン化構造に形成された導電性材料と、を含み、
    前記第一パターン化構造は、前記基板に配置される第一表面と、前記第一表面と反対側の第二表面と、を有することを特徴とする導電性パッケージ構造。
  10. 前記第二表面は、主要構造及びサブ構造を含み、
    前記主要構造は、ウェンゼルモデル(Wenzel model)に従い、
    前記サブ構造は、前記第二表面の比表面積を増加させることを特徴とする請求項9に記載の導電性パッケージ構造。






























JP2015000483A 2013-12-31 2015-01-05 導電性パッケージ構造及びその製造方法 Active JP5970567B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102149389A TWI505380B (zh) 2013-12-31 2013-12-31 導電封裝結構及其製造方法
TW102149389 2013-12-31

Publications (2)

Publication Number Publication Date
JP2015130507A true JP2015130507A (ja) 2015-07-16
JP5970567B2 JP5970567B2 (ja) 2016-08-17

Family

ID=53483608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015000483A Active JP5970567B2 (ja) 2013-12-31 2015-01-05 導電性パッケージ構造及びその製造方法

Country Status (3)

Country Link
US (1) US9807888B2 (ja)
JP (1) JP5970567B2 (ja)
TW (1) TWI505380B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6130004B1 (ja) * 2016-01-28 2017-05-17 キヤノンマシナリー株式会社 撥水面構造
CN111712043A (zh) * 2020-06-17 2020-09-25 无锡豪帮高科股份有限公司 Vcm柔性线路板高精度成型方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157160A1 (ja) * 2008-06-25 2009-12-30 パナソニック株式会社 実装構造体、及び実装構造体の製造方法
JP2011249599A (ja) * 2010-05-27 2011-12-08 Panasonic Corp 半導体実装基板およびそれを用いた実装構造体
JP2013533115A (ja) * 2010-05-21 2013-08-22 コーニング インコーポレイテッド 超疎油性基体およびその形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277203B1 (en) * 1998-09-29 2001-08-21 Lam Research Corporation Method and apparatus for cleaning low K dielectric and metal wafer surfaces
US6552267B2 (en) * 2001-08-13 2003-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic assembly with stiffening member
US6566611B2 (en) * 2001-09-26 2003-05-20 Intel Corporation Anti-tombstoning structures and methods of manufacture
US7102522B2 (en) * 2002-12-24 2006-09-05 3M Innovative Properties Company Tamper-indicating radio frequency identification antenna and sticker, a radio frequency identification antenna, and methods of using the same
JP2006229190A (ja) * 2005-01-24 2006-08-31 Sanyo Electric Co Ltd 半導体装置
US20070031639A1 (en) * 2005-08-03 2007-02-08 General Electric Company Articles having low wettability and methods for making
US7841510B2 (en) * 2007-01-19 2010-11-30 International Business Machines Corporation Method and apparatus providing fine alignment of a structure relative to a support
JP5649788B2 (ja) * 2009-01-21 2015-01-07 富士通株式会社 プリント板、プリント板実装構造、およびプリント板実装方法
US8471289B2 (en) * 2009-12-28 2013-06-25 Sanyo Electric Co., Ltd. Semiconductor laser device, optical pickup device and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157160A1 (ja) * 2008-06-25 2009-12-30 パナソニック株式会社 実装構造体、及び実装構造体の製造方法
JP2013533115A (ja) * 2010-05-21 2013-08-22 コーニング インコーポレイテッド 超疎油性基体およびその形成方法
JP2011249599A (ja) * 2010-05-27 2011-12-08 Panasonic Corp 半導体実装基板およびそれを用いた実装構造体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6130004B1 (ja) * 2016-01-28 2017-05-17 キヤノンマシナリー株式会社 撥水面構造
JP2017131935A (ja) * 2016-01-28 2017-08-03 キヤノンマシナリー株式会社 撥水面構造
CN111712043A (zh) * 2020-06-17 2020-09-25 无锡豪帮高科股份有限公司 Vcm柔性线路板高精度成型方法

Also Published As

Publication number Publication date
JP5970567B2 (ja) 2016-08-17
TW201526124A (zh) 2015-07-01
TWI505380B (zh) 2015-10-21
US9807888B2 (en) 2017-10-31
US20150189802A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
EP1720389B1 (en) Method for forming pattern and a wired board
US20080135279A1 (en) Printed wiring board having plural solder resist layers and method for production thereof
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
KR20090040841A (ko) 배선 기판 및 그 제조 방법과 반도체 장치
SG172531A1 (en) Solder in cavity interconnection technology
US20160242285A1 (en) Printed wiring board
TWI736072B (zh) 封裝結構與其形成方法
DE102008044381A1 (de) Lötkontakte und Verfahren zur Herstellung solcher Lötkontakte
JP5970567B2 (ja) 導電性パッケージ構造及びその製造方法
US10912194B2 (en) Printed circuit board
JP2014045190A (ja) 印刷回路基板の製造方法
WO2015091673A1 (en) Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies
WO2020132977A1 (zh) 一种半导体封装件、电子设备
US6708871B2 (en) Method for forming solder connections on a circuitized substrate
JP6674284B2 (ja) 実装構造及びモジュール
US11172569B2 (en) Strip for an electronic device and manufacturing method thereof
JP2010171125A (ja) 半導体装置およびその製造方法
Renn et al. Aerosol Jet® Printing of Conductive Epoxy for 3D Packaging
JP5933271B2 (ja) 配線板、電子ユニット及び配線板の製造方法
JP2002050867A (ja) ビルドアップ回路基板およびその製造方法
KR100842255B1 (ko) 마스크 및 그 제조방법
JPH0927661A (ja) 配線基板
JP2010225851A (ja) はんだ堆積制御用基板
JP2011159857A (ja) 電子装置の製造方法
JP2009111127A (ja) 導電性パターンの形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160711

R150 Certificate of patent or registration of utility model

Ref document number: 5970567

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250