JP2015130058A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015130058A JP2015130058A JP2014001105A JP2014001105A JP2015130058A JP 2015130058 A JP2015130058 A JP 2015130058A JP 2014001105 A JP2014001105 A JP 2014001105A JP 2014001105 A JP2014001105 A JP 2014001105A JP 2015130058 A JP2015130058 A JP 2015130058A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transfer
- transfer
- source address
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/24—Interrupt
- G06F2213/2406—Generation of an interrupt or a group of interrupts after a fixed or calculated time elapses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/28—DMA
- G06F2213/2802—DMA using DMA transfer descriptors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
【解決手段】
MCU100は、起動要求を受けたときに、データ転送情報INF11に基づいて転送元アドレス領域から転送先アドレス領域へデータを転送するDTC3を有する。DTC3は、第1の転送元アドレス情報からリードしたデータに基づいて、第2の転送元アドレス情報に演算を行い、演算結果に基づいてリードを行い、リードしたデータを転送先アドレス情報に基づいてライトする。
【選択図】図1B
Description
実施の形態1にかかる半導体装置であるマイクロコンピュータ100について説明する。図1Aに、実施の形態1にかかるマイクロコンピュータ100の構成を模式的に表したブロック図を示す。図1Bに、マイクロコンピュータ100に含まれるデータ転送装置(DTC)の基本的なデータの流れを示す。以下、図1Aを参照して、マイクロコンピュータ100の構成を説明する。なお、マイクロコンピュータは、以下ではMCU(Micro Controller Unit)と略記する。
TMD[1:0]ビットが「00」の場合、転送モードはノーマルモードとなる。ノーマルモードでは、1回の起動で、SARで示される転送元アドレスからDARで示される転送先アドレスへ、1回のデータ転送を行う。データ転送の終了後、SARは、SM[1:0]ビットに応じて、インクリメント、デクリメント又は固定される。DARは、DM[1:0]ビットに応じて、インクリメント、デクリメント又は固定される。その後、TCRがデクリメントされる。
TMD[1:0]ビットが「01」の場合、転送モードはリピートモードとなる。DIRビットが「0」にクリアされている場合、転送元アドレスをリピート領域として設定する。DIRビットが「1」にセットされている場合、転送先アドレスをリピート領域として設定する。リピートモードでは、TCRHを転送カウントレジスタ、TCRLを転送回数保持レジスタとして使用する。リピート領域の大きさは、TCRHで指定される。データ転送の開始前には、TCRHとTCRLとには、同じ値が初期値として設定される。
TMD[1:0]ビットが「10」の場合、転送モードはブロック転送モードとなる。DIRビットが「0」にクリアされている場合、転送元アドレスをブロック領域として設定する。DIRビットが「1」にセットされている場合、転送先アドレスをブロック領域として設定する。ブロック転送モードでは、SARを転送元アドレス指定レジスタ、DARを転送先アドレス指定レジスタ、TCRHをブロックサイズカウントレジスタ、TCRLをブロックサイズ保持レジスタ、BTCRをブロック転送カウントレジスタとして使用する。
(1)データ転送の数を増やすことができる。いわゆるDMA(Direct Memory Access)コントローラのように、データ転送情報をデータ転送装置自身の専用のハードウェアとして持つ方式では、実装されたハードウェアによってデータ転送の数が制限される。これに対し、データ転送装置は、データ転送情報を使用用途の限定されないRAMに格納するので、データ転送の数を増やすことが容易であり、利用者の種々の使用方法に対応することができる。
(2)いわゆるDMAコントローラのように、起動要因の選択をデータ転送装置自身の制御レジスタによる指定およびマイクロコンピュータのインタフェースとして実装する方式では、多くの割り込みないしイベントに対応するのが困難である。これに対し、データ転送装置は、割り込み要因を利用して、CPUに割り込みを要求するか、DTCにデータ転送を要求するかを選択することができる。これにより、多くの割り込みないしイベント発生に対して、データ転送を行うことができる。
(3)チェイン動作など1回の起動時に実行するデータ転送の数を増やすことができ、異なるデータ転送を組み合わせて機能を実現できる。
(4)データ転送情報の構成を変更できる。また、データ転送情報を構成するデータの増減ができる。
(5)専用のハードウェアは、最低限(1回)のデータ転送に必要な分をもうければよい。そのため、MCUの機能を追加して、ハードウェア規模が増えても、MCU全体の物理的な規模の増加を抑制することができる。
(6)データ転送装置自身の専用のハードウェアとして、制御レジスタなどを持たないため、CPUからのライトとの競合など、複雑な動作条件を考慮する必要がない。よって、MCUの物理的な規模の増加を抑止することに寄与できる。
実施の形態2にかかるマイクロコンピュータについて説明する。本実施の形態では、テーブル参照モードがシフトモードである場合のMCU100の動作について説明する。図7に、シフトモードでのデータ転送を示す。TLUビットが「1」かつSFTビットが「1」の場合、テーブル参照モードはシフトモードとなる。
実施の形態3にかかるマイクロコンピュータについて説明する。本実施の形態では、テーブル参照モードがオフセットモードである場合のMCU100の動作について説明する。図9に、オフセットモードでのデータ転送を示す。TLUビットが「1」、かつ、OFMビットが「1」の場合、テーブル参照モードはオフセットモードとなる。
実施の形態4にかかるマイクロコンピュータについて説明する。本実施の形態では、テーブル参照モードを応用したPID制御を行う場合のMCU100の動作について説明する。本実施の形態では、テーブル参照モードとして、比例モード(P)、積分モード(I)及び微分モード(D)を用いる。そして、比例モード、積分モード及び微分モードでのデータ転送結果を転送モードの1つであるブロック加算モードでのデータ転送で加算することで、PID制御を実現する。以下、各テーブル参照モードとブロック加算モードでのデータ転送について説明する。
比例モードについて説明する。図11に、比例モードでのデータ転送を示す。TLUビットが「1」、かつ、PRMビットが「1」の場合、テーブル参照モードは比例モードとなる。
次いで、微分モードについて説明する。図12に、微分モードでのデータ転送を示す。TLUビットが「1」かつDRMビットが「1」の場合、テーブル参照モードは微分モードとなる。
次いで、積分モードについて説明する。図13に、積分モードでのデータ転送を示す。TLUビットは「1」にセットされる。積分モードでは、チェイン動作により結合された2つのデータ転送を行う。TMD[1:0]ビットは「01」(リピートモード)にセットされ、NXTE1ビットは「1」にセット(チェイン動作)される。
続いて、データの転送モードの1つであるブロック加算モードについて説明する。図14に、転送モードがブロック加算モードである場合のデータ転送を示す。ブロック加算モードでは、TLUビットが「0」にクリア(通常データ転送機能)され、TMD1及びTMD0ビットが「11」(ブロック加算モード)にセットされる。
実施の形態5にかかるマイクロコンピュータについて説明する。本実施の形態では、実施の形態1にかかる分岐モードの変形例について説明する。図15に、分岐モードの変形例でのデータ転送を示す。この変形例では、テーブルに用意したデータの最上位ビット(MSB)によって、チェイン動作の有無を選択する。
IRステートにおいて、TLUビット、SFMビット、DRのビット31がいずれも「1」にセットされていれば、再度IRステートに遷移し、次のデータ転送情報のリードを行う。
実施の形態6にかかるマイクロコンピュータについて説明する。本実施の形態では、テーブル参照モードがアドレス演算モードである場合のMCU100の動作について説明する。図17に、アドレス演算モードでのデータ転送を示す。TLUビットが「1」かつAEMビットが「1」の場合、テーブル参照モードはアドレス演算モードとなる。
実施の形態7にかかるマイクロコンピュータについて説明する。本実施の形態では、MCU100のINT2の具体例について説明する。図19に、割り込みコントローラ(INT)2のブロック図を示す。
実施の形態8にかかるマイクロコンピュータについて説明する。本実施の形態では、カメラを制御するカメラシステムに上述のMCUを適用した例について説明する。図20に、MCUを含むカメラシステム1000のブロック図を示す。
2 割り込みコントローラ(INT)
3 データ転送装置(DTC)
4 ROM
5 RAM
6 バスコントローラ(BSC)
7 タイマ
8 通信モジュール
9 アナログモジュール
10 入出力ポート(I/O)
11 内部バス
31 DTCCNT
32 BIF
33 VG
34 VAR
35 ALU
36 内部バス
51 割り込み/DTC判定回路
52 割り込み許可レジスタ
53 優先順位判定回路
54 ラッチ回路
55 デコーダ回路
100 マイクロコンピュータ(MCU)
1000 カメラシステム
1001 カメラボディMCU
1002 カメラレンズMCU
1003 防振モータ
1004 センサ
ADC A/D変換器
CPUVEC ベクタ番号
DTCREQ 起動要求信号
DTCVEC ベクタ番号
INF11、INF12、INF21、INF31、INF41、INF51、INF61、INF62、INF71、INF81、INF82、INF91 データ転送情報
CR 転送カウントレジスタ
DAR デスティネーションレジスタ
DR データレジスタ
MR モードレジスタ
SAR1、SAR2 ソースアドレスレジスタ
DTCREQ データ転送要求信号
DTCVEC ベクタ番号
Claims (14)
- 起動要求を受けたときに、データ転送情報に基づいて転送元アドレス領域から転送先アドレス領域へデータを転送するデータ転送装置を備え、
前記データ転送装置は、
第1の転送元アドレス情報からリードしたデータに基づいて、第2の転送元アドレス情報に演算を行い、
演算結果に基づいてリードを行い、
リードしたデータを転送先アドレス情報に基づいてライトする、
半導体装置。 - 前記データ転送装置は、
前記演算結果に基づいてリードしたデータに基づいて、次のデータ転送で用いるデータ転送情報を指定する、
請求項1に記載の半導体装置。 - 前記第1の転送元アドレス情報からリードしたデータには、次のデータ転送動作を行うかを指定する情報が含まれ、
前記データ転送装置は、前記第1の転送元アドレス情報からリードしたデータに含まれる所定の情報に基づいて、次のデータ転送動作を行うかを判断する、
請求項2に記載の半導体装置。 - 前記データ転送装置は、
前記第1の転送元アドレス情報からリードしたデータに対する論理演算及びシフト演算のいずれか一方又は両方を行った結果を、前記第2の転送元アドレス情報に加算する、
請求項1に記載の半導体装置。 - 前記データ転送装置は、
前記第1の転送元アドレス情報からリードしたデータの一部に対する論理演算及びシフト演算のいずれか一方又は両方を行った結果を、前記第2の転送元アドレス情報に加算する、
請求項1に記載の半導体装置。 - 前記データ転送装置は、
前記第1の転送元アドレス情報からリードしたデータと、前記リードしたデータに対応する目標値データと、の偏差を求め、
前記偏差に基づいて前記第2の転送元アドレス情報に対する演算を行う、
請求項1に記載の半導体装置。 - 前記データ転送装置は、
前記第1の転送元アドレス情報からリードしたデータと、前記第1の転送元アドレス情報からリードした古いデータと、の偏差を求め、
前記偏差に基づいて前記第2の転送元アドレス情報に対する演算を行う、
請求項1に記載の半導体装置。 - 前記データ転送装置は、
前記第1の転送元アドレス情報を複数回切り替えながら、前記第1の転送元アドレス情報からリードしたデータと、前記第1の転送元アドレス情報に隣接するデータと、の偏差を複数回求め、
複数の前記偏差の和に基づいて前記第2の転送元アドレス情報に対する演算を行う、
請求項1に記載の半導体装置。 - 前記データ転送装置は、前記データ転送情報に含まれる前記データ転送装置での演算を指定する情報に基づいて、前記第2の転送元アドレス情報に対する演算を行う、
請求項1に記載の半導体装置。 - 前記データ転送装置は、
複数の異なる前記データ転送情報のそれぞれについて前記データ転送装置がライトしたデータを加算した結果をライトする、
請求項9に記載の半導体装置。 - 前記データ転送装置は、複数の転送モードのデータ転送を連続して行う、
請求項1に記載の半導体装置。 - データ入出力部と、
割り込み制御手段と、を更に備え、
前記データ入出力部は、前記割り込み制御部に対して割り込み要求を行い、
前記割り込み制御部は、前記割り込み要求に応じて、前記データ転送装置に対して起動要求を出力する、
請求項1に記載の半導体装置。 - 中央処理装置を更に備え、
前記割り込み制御部は、前記データ転送装置がデータ転送を終了したら、前記中央処理装置に割り込み要求を出力する、
請求項12に記載の半導体装置。 - 前記中央処理装置は、前記データ転送情報を設定する、
請求項13に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014001105A JP6316593B2 (ja) | 2014-01-07 | 2014-01-07 | 半導体装置 |
US14/586,926 US10049063B2 (en) | 2014-01-07 | 2014-12-30 | Semiconductor apparatus |
US16/034,201 US20180322079A1 (en) | 2014-01-07 | 2018-07-12 | Semiconductor apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014001105A JP6316593B2 (ja) | 2014-01-07 | 2014-01-07 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018062537A Division JP2018101448A (ja) | 2018-03-28 | 2018-03-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015130058A true JP2015130058A (ja) | 2015-07-16 |
JP6316593B2 JP6316593B2 (ja) | 2018-04-25 |
Family
ID=53495294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014001105A Active JP6316593B2 (ja) | 2014-01-07 | 2014-01-07 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US10049063B2 (ja) |
JP (1) | JP6316593B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6313018B2 (ja) * | 2013-11-13 | 2018-04-18 | ルネサスエレクトロニクス株式会社 | 設計支援装置、半導体装置及びコンパイルプログラム |
JP6602579B2 (ja) | 2015-07-15 | 2019-11-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびシステム |
JP2019106053A (ja) * | 2017-12-13 | 2019-06-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003167726A (ja) * | 2001-11-22 | 2003-06-13 | Univ Of Washington | コプロセッサ装置およびデータ転送を容易にするための方法 |
JP2012014436A (ja) * | 2010-06-30 | 2012-01-19 | Toshiba Corp | ダイレクトメモリアクセス制御装置及び方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01125644A (ja) | 1987-11-11 | 1989-05-18 | Hitachi Ltd | データ転送装置 |
JPH0452741A (ja) * | 1990-06-14 | 1992-02-20 | Toshiba Corp | キャッシュメモリ装置 |
JP3490101B2 (ja) | 1992-04-30 | 2004-01-26 | 株式会社ルネサステクノロジ | データ転送制御装置、及び半導体集積回路装置 |
JP3619532B2 (ja) | 1993-11-08 | 2005-02-09 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6202106B1 (en) * | 1998-09-09 | 2001-03-13 | Xilinx, Inc. | Method for providing specific knowledge of a structure of parameter blocks to an intelligent direct memory access controller |
JP2000194647A (ja) | 1998-12-28 | 2000-07-14 | Hitachi Ltd | デ―タ転送装置 |
US6785743B1 (en) * | 2000-03-22 | 2004-08-31 | University Of Washington | Template data transfer coprocessor |
JP2001350713A (ja) * | 2000-06-07 | 2001-12-21 | Hitachi Ltd | 転送制御装置 |
JP4836488B2 (ja) * | 2005-05-09 | 2011-12-14 | 株式会社東芝 | データ転送装置及び半導体集積回路装置 |
-
2014
- 2014-01-07 JP JP2014001105A patent/JP6316593B2/ja active Active
- 2014-12-30 US US14/586,926 patent/US10049063B2/en active Active
-
2018
- 2018-07-12 US US16/034,201 patent/US20180322079A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003167726A (ja) * | 2001-11-22 | 2003-06-13 | Univ Of Washington | コプロセッサ装置およびデータ転送を容易にするための方法 |
JP2012014436A (ja) * | 2010-06-30 | 2012-01-19 | Toshiba Corp | ダイレクトメモリアクセス制御装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
US20180322079A1 (en) | 2018-11-08 |
US10049063B2 (en) | 2018-08-14 |
JP6316593B2 (ja) | 2018-04-25 |
US20150193367A1 (en) | 2015-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7500028B2 (en) | DMA controller providing for ring buffer and rectangular block transfers | |
JP5989656B2 (ja) | 処理クラスタ用の共有機能メモリ回路要素 | |
EP2725498B1 (en) | DMA vector buffer | |
JP3759647B2 (ja) | 24ビットおよび16ビット算術演算の双方を実行するための装置および方法 | |
US20130036426A1 (en) | Information processing device and task switching method | |
US20180322079A1 (en) | Semiconductor apparatus | |
US6728797B2 (en) | DMA controller | |
JP6266308B2 (ja) | 半導体装置 | |
JP3605978B2 (ja) | マイクロコンピュータ | |
CN105373496B (zh) | 微型计算机 | |
JP2005057374A (ja) | A/d変換装置およびマイクロコントローラ | |
JP2018101448A (ja) | 半導体装置 | |
JP6275474B2 (ja) | 半導体装置及びデータ転送装置 | |
JP2018085130A (ja) | データ転送装置及び半導体装置 | |
US20230409323A1 (en) | Signal processing apparatus and non-transitory computer-readable storage medium | |
US20030177291A1 (en) | Direct access controller | |
JP2001216136A (ja) | 加算回路およびプロセッサ | |
JP2004118300A (ja) | Dmaコントローラ | |
JP2688245B2 (ja) | Dma制御装置 | |
JPH044630B2 (ja) | ||
JP4839759B2 (ja) | メモリアクセス制御方式と方法、及びプロセッサ装置 | |
JP3936694B2 (ja) | 半導体集積回路装置および半導体集積回路装置のデータ転送方法 | |
JP2004118298A (ja) | データ処理制御装置 | |
JP2002278753A (ja) | データ処理システム | |
JP2009026269A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6316593 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |