JP2015107028A - スイッチングコンバータおよびその制御回路、ａｃ／ｄｃコンバータ、電源アダプタおよび電子機器 - Google Patents

Abstract

【課題】過電流保護と電流モード制御を両立する。【解決手段】１次コイルＬＰ、スイッチングトランジスタＭ１および検出抵抗ＲＣＳは電流ループを形成する。ＣＳ端子には、検出抵抗ＲＣＳの電圧降下に応じた電流検出信号ＶＩＳに、スイッチングコンバータ１００の出力電圧ＶＯＵＴに応じた電圧検出信号ＶＶＳを重畳した検出電圧ＶＣＳが入力される。サンプルホールド回路２０８は、検出電圧ＶＣＳをサンプルホールドする。可変増幅器２１０は、サンプルホールド電圧ＶＳＨと検出電圧ＶＣＳの差分を増幅する。可変増幅器２１０の利得はサンプルホールド電圧ＶＳＨに応じて可変である。デューティコントローラ２０２は、サンプルホールド電圧ＶＳＨ、検出電圧ＶＣＳにもとづいてパルス変調信号ＳＰＷＭを生成する。【選択図】図３

Description

本発明は、スイッチングコンバータに関する。

テレビや冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ、携帯電話端末やタブレットＰＣをはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池を充電可能となっている。こうした家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置（インバータ）が内蔵され、あるいはインバータは、電子機器の外部の電源アダプタ（ＡＣアダプタ）に内蔵される。

図１は、本発明者が検討したＡＣ／ＤＣコンバータ４００ｒのブロック図である。ＡＣ／ＤＣコンバータ４００ｒは主として整流回路４０２、平滑キャパシタ４０４およびＤＣ／ＤＣコンバータ（スイッチングコンバータ)１００ｒを備える。

整流回路４０２は、商用交流電圧Ｖ_ＡＣを全波整流するダイオードブリッジ回路である。整流回路４０２の出力電圧は、平滑キャパシタ４０４によって平滑化され、直流電圧Ｖ_ＤＣに変換される。

直流電圧Ｖ_ＤＣは、後段の絶縁型のＤＣ／ＤＣコンバータ１００ｒの入力ライン１０４に供給される。ＤＣ／ＤＣコンバータ１００ｒは、直流電圧Ｖ_ＤＣを降圧して、目標値に安定化された出力電圧Ｖ_ＯＵＴを生成し、出力ライン１０６に接続される負荷（不図示）に供給する。

ＤＣ／ＤＣコンバータ１００ｒは、出力回路１０２および制御回路２００ｒを備える。出力回路１０２は、スイッチングトランジスタＭ１、検出抵抗Ｒ_ＣＳ、トランスＴ１、整流ダイオードＤ１、出力キャパシタＣ１、フィードバック回路１０８を含む。フィードバック回路１０８は、出力電圧Ｖ_ＯＵＴに応じたフィードバック電圧Ｖ_ＦＢを生成し、制御回路２００ｒのフィードバック端子（ＦＢ端子）に供給する。

スイッチングトランジスタＭ１および検出抵抗Ｒ_ＣＳは、トランスＴ１の１次コイルＬ_Ｐと電流ループを形成する。整流ダイオードＤ１および出力キャパシタＣ１は、トランスＴ１の２次コイルＬ_Ｓと接続される。スイッチングトランジスタＭ１および検出抵抗Ｒ_ＣＳの接続点は接地されている。検出抵抗Ｒ_ＣＳの両端間には、１次コイルＬ_ＰおよびスイッチングトランジスタＭ１に流れる電流Ｉ_Ｐに比例した電圧降下（以下、電流検出信号Ｖ_ＩＳと称する）が発生する。

制御回路２００ｒの出力端子ＯＵＴは、スイッチングトランジスタＭ１のゲートに接続される。制御回路２００ｒは、デューティコントローラ２０２、過電流保護回路２０４、ドライバ２０６を備える。デューティコントローラ２０２は、フィードバック電圧Ｖ_ＦＢを参照し、出力電圧Ｖ_ＯＵＴが所定の目標値に近づくようにデューティ比が調節されるパルス信号Ｓ_ＰＷＭを生成する電圧モードの変調器である。ドライバ２０６は、パルス信号Ｓ_ＰＷＭに応じて、スイッチングトランジスタＭ１をスイッチングする。

ＤＣ／ＤＣコンバータ１００ｒは、過電流保護（ＯＣＰ：Over Current Protection）機能を有する。すなわち、負荷電流がＩ_ＯＵＴがあるしきい値を超えると、出力電圧Ｖ_ＯＵＴをその目標値Ｖ_{ＯＵＴ＿ＲＥＦ}から強制的に低下させるとともに、負荷電流Ｉ_ＯＵＴも減少させる。

ＯＣＰ機能は主として、制御回路２００ｒに外付けされる抵抗Ｒ１、Ｒ２、および電圧検出回路１１４ならびに制御回路２００ｒに内蔵される過電流保護回路２０４により実現される。

電圧検出回路１１４は、出力電圧Ｖ_ＯＵＴに応じた電圧検出信号Ｖ_ＶＳを生成する。検出抵抗Ｒ_ＣＳに生ずる電流検出信号Ｖ_ＩＳと、電圧検出回路１１４が生成する電圧検出信号Ｖ_ＶＳはそれぞれ、抵抗Ｒ１、Ｒ２を介して制御回路２００ｒの電流検出（ＣＳ）端子に入力される。ＣＳ端子の電位Ｖ_ＣＳは、Ｖ_ＩＳとＶ_ＶＳを重み付け平均した電圧となる。

過電流保護回路２０４は、検出電圧Ｖ_ＣＳを、所定の負のしきい値電圧Ｖ_ＴＨ−と比較する。過電流保護回路２０４は、検出電圧Ｖ_ＣＳがしきい値電圧Ｖ_ＴＨ−より低くなると、過電流検出信号Ｓ_ＯＣＰをアサート（たとえばハイレベル）する。

デューティコントローラ２０２は、過電流検出信号Ｓ_ＯＣＰがアサートされると、パルス信号Ｓ_ＰＷＭをオフレベル（スイッチングトランジスタＭ１のオフに対応するレベル）に遷移させる。

以上がＤＣ／ＤＣコンバータ１００ｒの構成である。図２（ａ）、（ｂ）は、図１のＤＣ／ＤＣコンバータ１００ｒにおける過電流保護を説明する図である。図２（ａ）は、ＤＣ／ＤＣコンバータ１００ｒの電圧−電流特性を、図２（ｂ）はその動作波形図である。

図２（ａ）において、負荷電流Ｉ_ＯＵＴが０からあるしきい値Ｉ_ＭＡＸの間を変化するとき（領域（i）で示す）、出力電圧Ｖ_ＯＵＴは目標値Ｖ_{ＯＵＴ＿ＲＥＦ}に保たれる。この領域は、図２（ｂ）に示すように、パルス信号Ｓ_ＰＷＭのデューティ比は、入力電圧Ｖ_ＤＣと出力電圧Ｖ_ＯＵＴの目標値Ｖ_{ＯＵＴ＿ＲＥＦ}に応じて定まる。

負荷電流Ｉ_ＯＵＴがしきい値Ｉ_ＭＡＸを超えると（領域（ii））、電圧フィードバックが無効となる。この領域では、図２（ｂ）に示すように、コイル電流Ｉ_Ｐのピーク値が、出力電圧Ｖ_ＯＵＴに応じたレベルに制限される。すなわち、検出電圧Ｖ_ＣＳのベースラインＶ_ＶＳが出力電圧Ｖ_ＯＵＴに応じて低下することにより、検出電圧Ｖ_ＣＳの振幅成分Ｖ_ＩＳの変動幅が減少する。これによりコイル電流Ｉ_Ｐのピークが制限されると、さらに出力電圧Ｖ_ＯＵＴが低下し、次のサイクルではコイル電流Ｉ_Ｐのピークはさらに低下する。コイル電流Ｉ_Ｐの減少は、負荷電流Ｉ_ＯＵＴの減少を意味する。

領域（iii）では、出力電圧Ｖ_ＯＵＴが実質的にゼロまで低下する。そうすると、コイル電流Ｉ_Ｐは実質的に一定レベルに安定化される。

本発明者は、図１のＤＣ／ＤＣコンバータ１００ｒについて検討した結果、以下の課題を認識するに至った。

図１のＤＣ／ＤＣコンバータ１００ｒでは、ＣＳ端子の電圧Ｖ_ＣＳが、コイル電流Ｉ_Ｐのみでなく、出力電圧Ｖ_ＯＵＴに応じて変化する。デューティコントローラ２０２を電圧モードの変調器で構成することを前提としており、電流モードの変調器で構成することは困難である。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、過電流保護と電流モード制御を両立可能なＤＣ／ＤＣコンバータおよびその制御回路の提供にある。

本発明のある態様は、スイッチングコンバータに使用される制御回路に関する。スイッチングコンバータは、少なくとも、電流ループを形成するコイル、スイッチングトランジスタおよび検出抵抗を含む。制御回路は、検出抵抗の電圧降下に応じた電流検出信号に、スイッチングコンバータの出力電圧に応じた電圧検出信号を重畳した検出電圧が入力される電流検出端子と、スイッチングトランジスタのオフ期間における検出電圧をサンプルホールドし、サンプルホールド電圧を生成するサンプルホールド回路と、スイッチングトランジスタのオン期間において、サンプルホールド電圧と検出電圧の差分を増幅して差分電圧を生成するとともに、その利得がサンプルホールド電圧に応じて可変に構成された可変増幅器と、スイッチングコンバータの出力電圧に応じたフィードバック電圧および可変増幅器の出力電圧に応じてデューティ比が調節されるパルス変調信号を生成するデューティコントローラと、パルス変調信号にもとづいてスイッチングトランジスタを制御するドライバと、検出電圧を所定のしきい値電圧と比較し、それらが一致すると、パルス変調信号を、スイッチングトランジスタのオフレベルに遷移させる過電流保護回路と、を備える。

この態様によると、可変増幅器の利得をスイッチングコンバータの出力電圧に応じて変化させることにより、出力電圧に依存せず、コイルに流れる電流にのみ依存する差分電圧を生成できる。したがって電流検出信号を利用して過電流保護をおこないつつ、差分電圧を利用して電流モード制御が可能となる。

スイッチングトランジスタと検出抵抗の接続点が接地されてもよい。電流検出信号は負電圧であってもよい。

過電流保護回路は、検出電圧の極性を反転する反転アンプと、反転アンプの出力電圧を所定の正のしきい値電圧と比較し、それらが一致するとアサートされる過電流保護信号を生成する過電流保護コンパレータと、過電流保護信号がアサートされるとパルス変調信号を、スイッチングトランジスタのオフレベルに遷移させる論理ゲートと、を含んでもよい。

可変増幅器は、反転増幅器であってもよい。

可変増幅器は、サンプルホールド電圧と検出電圧の差分に応じた第１電流を生成する第１Ｖ／Ｉ（電圧／電流）変換回路と、第１電流の経路上に設けられ、その抵抗値がサンプルホールド電圧に応じて変化する可変抵抗と、を含み、可変抵抗の電圧降下を出力してもよい。

サンプルホールド電圧に応じた第２電流を生成する第２Ｖ／Ｉ変換回路をさらに備えてもよい。可変抵抗の抵抗値は、第２電流に応じて変化してもよい。

可変抵抗は、一端が接地された第１抵抗と、第２電流の経路上に設けられ、ソースが接地された第１トランジスタと、第１トランジスタとゲートが共通に接続され、ソースが接地された複数の第２トランジスタと、複数の第２トランジスタのドレインと第１抵抗の他端の間に設けられた複数の第２抵抗と、を含んでもよい。

複数の第２トランジスタのチャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌは、異なってもよい。

第１Ｖ／Ｉ変換回路は、一端にサンプルホールド電圧が印加された第３抵抗と、一端に検出電圧が印加された第４抵抗と、ソースが第３抵抗の他端と接続された第３トランジスタと、ソースが第４抵抗の他端と接続され、ゲートがドレインと接続された第４トランジスタと、を含み、定電流でバイアスされたカレントミラー回路と、ソースが第４トランジスタのソースと接続され、ゲートが第３トランジスタのドレインと接続された第５トランジスタと、を含んでもよい。第１電流は、第５トランジスタに流れる電流に応じていてもよい。

第２Ｖ／Ｉ変換回路は、第１Ｖ／Ｉ変換回路と同様に構成されてもよい。

デューティコントローラは、ピーク電流モードの変調器であってもよい。

デューティコントローラは、フィードバック電圧に所定の周期のスロープ電圧を重畳するスロープ生成回路と、スロープ電圧が重畳されたフィードバック電圧を、可変増幅器の出力電圧と比較し、それらが一致するとアサートされるリセット信号を生成するパルス変調コンパレータと、所定の周期ごとにアサートされるセット信号と、リセット信号と、を受け、リセット信号がアサートされるとオフレベルに、セット信号がアサートされるとオンレベルに遷移するパルス変調信号を生成するロジック部と、を含んでもよい。

デューティコントローラは、平均電流モードの変調器であってもよい。

デューティコントローラは、フィードバック電圧と可変増幅器の出力電圧の誤差を増幅するとともに平均化する誤差増幅器と、誤差増幅器の出力電圧を、所定の周期のランプ波形もしくはのこぎり波と比較し、パルス変調信号を生成するパルス変調コンパレータと、を含んでもよい。

制御回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。制御回路をひとつのＩＣ（Integrated Circuit）チップに集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様は、スイッチングコンバータに関する。スイッチングコンバータは、少なくとも、電流ループを形成するコイル、スイッチングトランジスタおよび検出抵抗を含む出力回路と、制御回路と、を備えてもよい。

本発明の別の態様は、ＡＣ／ＤＣコンバータに関する。ＡＣ／ＤＣコンバータは、交流電圧を整流する整流回路と、整流回路の出力電圧を平滑化する平滑キャパシタと、平滑キャパシタの電圧を入力電圧として受けるスイッチングコンバータと、を備えてもよい。スイッチングコンバータは、少なくとも、電流ループを形成するコイル、スイッチングトランジスタおよび検出抵抗を含む出力回路と、制御回路と、を備えてもよい。

本発明の別の態様は電子機器に関する。電子機器は、負荷と、負荷に直流電圧を供給する上述のＡＣ／ＤＣコンバータと、を備えてもよい。

本発明の別の態様は電源アダプタに関する。電源アダプタは、上述のＡＣ／ＤＣコンバータを備えてもよい。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、過電流保護と電流モード制御を両立できる。

本発明者が検討したＡＣ／ＤＣコンバータのブロック図である。 図２（ａ）、（ｂ）は、図１のＤＣ／ＤＣコンバータにおける過電流保護を説明する図である。 実施の形態に係る制御回路を備えるＡＣ／ＤＣコンバータの回路図である。 可変増幅器の構成例を示す回路図である。 図５（ａ）、（ｂ）は、サンプルホールド回路の構成例を示す回路図である。 図６（ａ）〜（ｃ）は、図３のＤＣ／ＤＣコンバータの動作波形図である。 可変増幅器の変形例を示す回路図である。 可変増幅器の変形例を示す回路図である。 ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。 図１０（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図３は、実施の形態に係る制御回路２００を備えるＡＣ／ＤＣコンバータ４００の回路図である。ＡＣ／ＤＣコンバータ４００は、交流電圧Ｖ_ＡＣを直流電圧Ｖ_ＯＵＴに変換する。ＡＣ／ＤＣコンバータ４００の基本構成は、図１のＡＣ／ＤＣコンバータ４００ｒと同様であるため、以下、相違点のみを重点的に説明する。

ＡＣ／ＤＣコンバータ４００は、整流回路４０２、平滑キャパシタ４０４、ＤＣ／ＤＣコンバータ１００を備える。整流回路４０２、平滑キャパシタ４０４については、図１を参照して説明した通りである。

フィードバック回路１０８は、ＤＣ／ＤＣコンバータ１００の出力電圧Ｖ_ＯＵＴに応じたフィードバック電圧Ｖ_ＦＢを生成する。たとえばフィードバック回路１０８は、シャントレギュレータ１１０およびフォトカプラ１１２を含む。シャントレギュレータ１１０は、直流電圧Ｖ_ＯＵＴを分圧した電圧と所定の目標値Ｖ_ＲＥＦの誤差を増幅することにより、誤差がゼロとなるようにレベルが調節されるフィードバック信号Ｓ１を生成する。

フォトカプラ１１２は、その１次側の発光素子がフィードバック信号Ｓ１によって制御され、フォトカプラ１１２の２次側の受光素子に生ずる信号が、フィードバック電圧Ｖ_ＦＢとして制御回路２００のＦＢ端子に入力される。

なお、トランスＴ１の１次側と２次側の絶縁が要求されない場合、フォトカプラ１１２を用いずに、シャントレギュレータ１１０とＦＢ端子を配線で接続してもよい。さらに、シャントレギュレータ１１０の機能、つまり誤差増幅器を、制御回路２００に内蔵してもよい。

トランスＴ１の１次コイルＬ_Ｐ、スイッチングトランジスタＭ１および検出抵抗Ｒ_ＣＳは、電流ループを形成する。それらの接続態様は図１と同様であり、検出抵抗Ｒ_ＣＳには、スイッチングトランジスタＭ１のオン期間において、１次コイルＬ_Ｐに流れるコイル電流Ｉ_Ｐに比例した電圧降下（電流検出信号Ｖ_ＩＳ）が発生する。

なお本実施の形態では、スイッチングトランジスタＭ１のソースおよび検出抵抗Ｒ_ＣＳの一端が接地される。検出抵抗Ｒ_ＣＳの他端に生ずる検出電圧Ｖ_ＩＳは負電圧となる。
Ｖ_ＩＳ＝−Ｉ_Ｐ×Ｒ_ＣＳ

以下、制御回路２００の具体的な構成を説明する。
制御回路２００は、デューティコントローラ２０２、過電流保護回路２０４、ドライバ２０６、サンプルホールド回路２０８を備え、ひとつの半導体基板に一体集積化される。

ＣＳ端子には、抵抗Ｒ１を介して電流検出信号Ｖ_ＩＳが、抵抗Ｒ２を介して電圧検出信号Ｖ_ＶＳが入力される。電圧検出信号Ｖ_ＶＳは、出力電圧Ｖ_ＯＵＴに応じた信号である。トランスＴ１の１次側と２次側の絶縁が要求されるアプリケーションでは、電圧検出回路１１４は、トランスやフォトカプラを利用して構成することができる。

ＣＳ端子には、電流検出信号Ｖ_ＩＳに電圧検出信号Ｖ_ＶＳを重畳した検出電圧Ｖ_ＣＳが入力される。

サンプルホールド回路２０８は、スイッチングトランジスタＭ１のオフ期間における検出電圧Ｖ_ＣＳをサンプルホールドし、サンプルホールド電圧Ｖ_ＳＨを生成する。

可変増幅器２１０は、スイッチングトランジスタＭ１のオン期間において、サンプルホールド電圧Ｖ_ＳＨと検出電圧Ｖ_ＣＳの差分（Ｖ_ＣＳ−Ｖ_ＳＨ）を増幅する。可変増幅器２１０は、その利得ｇがサンプルホールド電圧Ｖ_ＳＨに応じて可変に構成される。より具体的には、可変増幅器２１０の利得ｇは、サンプルホールド電圧Ｖ_ＳＨが低いほど、高くなる。

本実施の形態において電流検出信号Ｖ_ＩＳが負電圧であり、可変増幅器２１０は、反転アンプである。可変増幅器２１０の出力電圧Ｖ_ＡＭＰは、以下の式で与えられる。
Ｖ_ＡＭＰ＝ｇ×（Ｖ_ＳＨ−Ｖ_ＣＳ）

デューティコントローラ２０２は、フィードバック電圧Ｖ_ＦＢおよび可変増幅器の出力電圧Ｖ_ＡＭＰに応じてデューティ比が調節されるパルス変調信号Ｓ_ＰＷＭを生成する。本実施の形態においてデューティコントローラ２０２は、ピーク電流モードの変調器であり、スロープ生成回路２２２、パルス変調コンパレータ２２４、ロジック部２２６、ＡＮＤゲート２２８を有する。

スロープ生成回路２２２は、フィードバック電圧Ｖ_ＦＢに所定の周期のスロープ電圧Ｖ_{ＳＬＯＰＥ}（リップル成分）を重畳する。パルス変調コンパレータ２２４は、スロープ電圧Ｖ_{ＳＬＯＰＥ}が重畳されたフィードバック電圧Ｖ_ＦＢ’を、可変増幅器２１０の出力電圧Ｖ_ＡＭＰと比較し、それらが一致するとアサートされるリセット信号Ｓ_ＲＳＴを生成する。

ロジック部２２６は、所定の周期ごとにアサートされるセット信号Ｓ_ＳＥＴと、リセット信号Ｓ_ＲＳＴと、を受け、リセット信号Ｓ_ＲＳＴがアサートされると、スイッチングトランジスタＭ１のオフに対応するレベル（オフレベル、たとえばローレベル）に、セット信号Ｓ_ＳＥＴがアサートされるとスイッチングトランジスタＭ１のオンに対応するレベル（オンレベル、たとえばハイレベル）に遷移するパルス変調信号Ｓ_ＰＷＭを生成する。かくしてパルス信号Ｓ_ＰＷＭはパルス幅変調される。

ロジック部２２６は、データ端子（Ｄ）にハイレベル電圧が、クロック端子にセット信号ＳＳＥＴが、クリア端子にリセット信号ＳＲＳＴが入力されたＤフリップフロップである。Ｄフリップフロップに代えて、ＲＳフリップフロップを用いてもよいし、その他の順序回路を用いてもよい。

セット信号Ｓ_ＳＥＴは、所定の周期ごとにポジティブエッジ（アサート）を有し、所定の最大デューティ比を有する。ＡＮＤゲート２２８は、ロジック部２２６の出力Ｓ_ＰＷＭとセット信号Ｓ_ＳＥＴの論理積をとり、パルス変調信号Ｓ_ＰＷＭのデューティ比を最大デューティ比以下に制限する。

ドライバ２０６は、パルス変調信号Ｓ_ＰＷＭ’に応じたゲートパルス信号Ｓ_ＯＵＴを生成し、スイッチングトランジスタＭ１をスイッチングする。

過電流保護回路２０４は、検出電圧Ｖ_ＣＳを所定のしきい値電圧Ｖ_ＴＨ−と比較し、それらが一致すると、パルス変調信号Ｓ_ＰＷＭを、スイッチングトランジスタＭ１のオフレベル（ローレベル）に遷移させる。しきい値電圧Ｖ_ＴＨ−は負電圧である。

過電流保護回路２０４は、反転アンプ２１２、ＯＣＰ（過電流保護）コンパレータ２１４、論理ゲート２１６を含む。反転アンプ２１２は、検出電圧Ｖ_ＣＳの極性を反転する。ＯＣＰコンパレータ２１４は、反転アンプ２１２の出力電圧−Ｖ_ＣＳを所定の正のしきい値電圧Ｖ_ＴＨ＋と比較し、それらが一致するとアサートされる過電流保護（ＯＣＰ）信号Ｓ_ＯＣＰを生成する。

論理ゲート２１６は、リセット信号Ｓ_ＲＳＴとＯＣＰ信号Ｓ_ＯＣＰを論理演算し、ロジック部２２６のクリア端子に出力する。ＡＮＤゲート２１６はたとえばＡＮＤゲートである。かくしてＯＣＰ信号Ｓ_ＯＣＰがアサートされると、パルス変調信号Ｓ_ＰＷＭがオフレベルに遷移し、コイル電流Ｉ_Ｐのピークが制限される。

図４は、可変増幅器２１０の構成例を示す回路図である。可変増幅器２１０は、第１Ｖ／Ｉ変換回路２４０、可変抵抗２４２、第２Ｖ／Ｉ変換回路２４４を備える。

第１Ｖ／Ｉ変換回路２４０は、サンプルホールド電圧Ｖ_ＳＨと検出電圧Ｖ_ＣＳの差分に応じた第１電流Ｉ１を生成する。第１Ｖ／Ｉ変換回路２４０の変換利得をＫ１とすると、
Ｉ１＝Ｋ１×（Ｖ_ＳＨ−Ｖ_ＣＳ）
となる。

可変抵抗２４２は、第１電流Ｉ１の経路上に設けられ、その抵抗値Ｒがサンプルホールド電圧Ｖ_ＳＨに応じて変化する。可変抵抗２４２の電圧降下が、第１Ｖ／Ｉ変換回路２４０の出力電圧Ｖ_ＡＭＰとなる。
Ｖ_ＡＭＰ＝Ｒ×Ｉ１＝Ｒ×Ｋ１×（Ｖ_ＳＨ−Ｖ_ＣＳ）
可変増幅器２１０の利得ｇは、Ｒ×Ｋ１となる。

第２Ｖ／Ｉ変換回路２４４は、サンプルホールド電圧Ｖ_ＳＨに応じた第２電流Ｉ２を生成する。可変抵抗２４２の抵抗値Ｒは、第２電流Ｉ２に応じて変化する。具体的には第２電流Ｉ２は、サンプルホールド電圧Ｖ_ＳＨが高いほど、大きくなる。

可変抵抗２４２は、第１抵抗Ｒ１１、第１トランジスタＭ１１、複数の第２トランジスタＭ１２、複数の第２抵抗Ｒ１２を含む。
第１抵抗Ｒ１１の一端は接地される。第１トランジスタＭ１１は、第２電流Ｉ２の経路上に設けられ、ソースが接地される。複数の第２トランジスタＭ１２は、第１トランジスタＭ１１とゲートが共通に接続され、それらのソースは接地される。

複数の第２抵抗Ｒ１２は、複数の第２トランジスタＭ１２のドレインと第１抵抗Ｒ１１の他端の間に設けられる。第３抵抗Ｒ１３は、第１トランジスタＭ１１のゲートと接地の間に設けられる。

第２トランジスタＭ１２のオン抵抗は、第２電流Ｉ２に応じて変化する。したがって、可変抵抗２４２の第１端Ｅ１と第２端Ｅ２の間の抵抗値Ｒは、第２電流Ｉ２に応じて変化する。具体的には、第２電流Ｉ２が増大するほど、抵抗値Ｒは小さくなる。したがって可変増幅器２１０の利得ｇは、サンプルホールド電圧Ｖ_ＳＨが高いほど低く、サンプルホールド電圧Ｖ_ＳＨが低いほど高くなる。

複数の第２トランジスタＭ１２は、チャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌが異なって設計されてもよい。Ｗ／Ｌ比に応じて、第２電流Ｉ２（言い換えればサンプルホールド電圧Ｖ_ＳＨ）と抵抗値Ｒの関係、すなわちサンプルホールド電圧Ｖ_ＳＨと利得ｇの関係を調節できる。

第１Ｖ／Ｉ変換回路２４０は、第３抵抗Ｒ２３、第４抵抗Ｒ２４、第３トランジスタＭ２３、第４トランジスタＭ２４、第５トランジスタＭ２５、電流源ＣＳ２１、ＣＳ２２、ＣＳ２３、カレントミラー回路ＣＭ２１を含む。

第３抵抗Ｒ２３の一端にはサンプルホールド電圧Ｖ_ＳＨが印加され、第４抵抗Ｒ２４の一端は検出電圧Ｖ_ＣＳが印加される。第３トランジスタＭ２３のソースは、第３抵抗Ｒ２３の他端と接続される。第４トランジスタＭ２４のソースは第４抵抗Ｒ２４の他端と接続され、そのゲートはそのドレインと接続される。第３トランジスタＭ２３、第４トランジスタＭ２４はカレントミラー回路を形成しており、電流源ＣＳ２１、ＣＳ２２により低電流でバイアスされる。

第５トランジスタＭ２５のソースは、第４トランジスタＭ２４のソースと接続され、そのゲートは、第３トランジスタＭ２３のドレインと接続される。第５トランジスタＭ２５には、Ｖ_ＳＨとＶ_ＣＳの差分に応じた電流Ｉ_Ｍ２５が流れる。第１電流Ｉ１は、第５トランジスタＭ２５に流れる電流Ｉ_Ｍ２５に応じている。具体的には、カレントミラー回路２１により、電流Ｉ_Ｍ２５が折り返されて、第１電流Ｉ１が生成される。

電流源ＣＳ２３は、オフセット電流Ｉ_ＯＦＳを生成する。オフセット電流Ｉ_ＯＦＳによって、回路の動作点を調節することが可能となる。

第２Ｖ／Ｉ変換回路２４４は、第１Ｖ／Ｉ変換回路２４０と同様に構成することができる。

図５（ａ）、（ｂ）は、サンプルホールド回路２０８の構成例を示す回路図である。サンプルホールド回路２０８は、スイッチ２３０、キャパシタ２３２、アンプ２３４を含む。スイッチ２３０は、スイッチングトランジスタＭ１のオフ期間においてオンしており、スイッチングトランジスタＭ１がオンすると、オフする。アンプ２３４は、一般的な差動アンプを用いたバッファ（ボルテージフォロア）で構成してもよい。

以上がＡＣ／ＤＣコンバータ４００の構成である。続いて、ＤＣ／ＤＣコンバータ１００の動作を説明する。

図６（ａ）〜（ｃ）は、図３のＤＣ／ＤＣコンバータ１００の動作波形図である。図３のＡＣ／ＤＣコンバータ４００はさまざまなプラットフォーム、アプリケーションに使用されるところ、プラットフォーム、アプリケーションごとに、出力電圧Ｖ_ＯＵＴの目標値Ｖ_{ＯＵＴ＿ＲＥＦ}は異なる。図６（ａ）〜（ｃ）は、出力電圧_ＶＯＵＴの目標値Ｖ_{ＯＵＴ＿ＲＥＦ}が異なるプラットフォームにおける動作を示す。Ｖ_{ＯＵＴ＿ＲＥＦ１}＞Ｖ_{ＯＵＴ＿ＲＥＦ２}＞Ｖ_{ＯＵＴ＿ＲＥＦ３}ある。また図６（ａ）〜（ｃ）には、過電流保護がかからない通常の負荷状態が示される。

ＤＣ／ＤＣコンバータ１００において、可変増幅器２１０の利得ｇは、サンプルホールド電圧Ｖ_ＳＨ、すなわち出力電圧Ｖ_ＯＵＴに応じて変化する。したがって、可変増幅器２１０の出力電圧Ｖ_ＡＭＰの振幅は、出力電圧Ｖ_ＯＵＴの目標値Ｖ_{ＯＵＴ＿ＲＥＦ}の高低にかかわらず、実質的に一定に保たれる。これにより、出力電圧Ｖ_ＯＵＴの目標値を変化させても、コイル電流に応じた検出信号Ｖ_ＩＳとフィードバック電圧Ｖ_ＦＢ’の比較が可能となり、電流モード制御が可能となる。すなわちコイル電流Ｉ_Ｐを、スイッチングトランジスタＭ１のデューティ制御に反映させることができる。

比較のために、図６（ａ）〜（ｃ）には、可変増幅器２１０の利得ｇを固定したときの波形が一点鎖線で示される。利得ｇが固定されると、出力電圧Ｖ_ＯＵＴの目標値が低下するにしたがって、可変増幅器２１０の出力電圧Ｖ_ＡＭＰの傾きが小さくなる。これにより、可変増幅器２１０の出力電圧Ｖ_ＡＭＰがフィードバック電圧Ｖ_ＦＢ’に到達しなくなってしまい、コイル電流Ｉ_Ｐにもとづくスイッチング制御が不能となる。実施の形態に係るＤＣ／ＤＣコンバータ１００によれば、この問題を解決することができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１の変形例）
デューティコントローラ２０２は、平均電流モードの変調器であってもよい。図７は、デューティコントローラ２０２の変形例２０２ａを示す回路図である。

誤差増幅器２５０は、フィードバック電圧Ｖ_ＦＢと可変増幅器２１０の出力電圧の誤差を増幅し、平均化する。誤差増幅器２５０のフィードバック経路には、位相補償回路（フィルタ）２５２が挿入される。オシレータ２５４は、所定の周期のランプ波形もしくはのこぎり波の周期信号Ｓ_ＯＳＣを生成する。パルス変調コンパレータ２５６は、誤差増幅器２５０の出力電圧Ｖ_ＥＲＲを、周期信号Ｖ_ＯＳＣと比較し、パルス変調信号Ｓ_ＰＷＭを生成する。

このように、本発明は、平均電流モード制御にも適用可能である。そのほか、固定オフ時間方式のスイッチングコンバータにも適用可能である。

（第２の変形例）
図４の第１Ｖ／Ｉ変換回路２４０、第２Ｖ／Ｉ変換回路２４４の構成は、図示したそれには限定されず、その他の形式のＶ／Ｉ変換回路やトランスコンダクタンスアンプ（ｇｍアンプ）を利用してもよい。

（第３の変形例）
図８は、可変増幅器２１０の変形例２１０ａを示す回路図である。可変増幅器２１０ａは、サンプルホールド電圧Ｖ_ＳＨと検出電圧Ｖ_ＣＳの差分に応じた第１電流Ｉ１を生成する。第１抵抗Ｒ１１は、第１電流Ｉ１の経路上に設けられ、その一端が接地され、固定された抵抗値を有する。可変電流源２４６は第１抵抗Ｒ１１と接続され、サンプルホールド電圧Ｖ_ＳＨに応じて変化する補正電流Ｉ３を生成する。第２Ｖ／Ｉ変換回路２４４は、サンプルホールド電圧Ｖ_ＳＨに応じた第２電流Ｉ２を生成する。可変電流源２４６は、第２電流Ｉ２に応じた補正電流Ｉ３を生成してもよい。可変増幅器２１０ａは、第１抵抗Ｒ１１の電圧降下をその出力Ｖ_ＡＭＰとする。

図４の可変増幅器２１０は、図８の可変増幅器２１０ａと把握することも可能である。この場合、図４の第１抵抗Ｒ１１は、図８の第１抵抗Ｒ１１に相当する。また図４の第１トランジスタＭ１１、複数の第２トランジスタＭ１２、複数の第２抵抗Ｒ１２は、可変電流源２４６に相当する。

（第４の変形例）
実施の形態では、フライバック式のＤＣ／ＤＣコンバータ１００の制御回路について説明したが、スイッチングコンバータの形式は特に限定されない。たとえばＤＣ／ＤＣコンバータ１００は、フォワード式であってもよいし、バックコンバータやブーストコンバータであってもよい。出力回路１０２のトポロジーは、スイッチングコンバータの形式に応じて変更すればよい。

（用途）
最後に、ＡＣ／ＤＣコンバータ４００の用途を説明する。ＡＣ／ＤＣコンバータ４００は、ＡＣアダプタや電子機器の電源ブロックに好適に利用される。

図９は、ＡＣ／ＤＣコンバータを備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧Ｖ_ＡＣを受ける。ＡＣ／ＤＣコンバータは、筐体８０４内に実装される。ＡＣ／ＤＣコンバータにより生成された直流出力電圧Ｖ_ＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。

図１０（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器９００を示す図である。図１０（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、産業機器、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ９０２、図示しないコンセントから商用交流電圧Ｖ_ＡＣを受ける。ＡＣ／ＤＣコンバータは、筐体８０４内に実装される。ＡＣ／ＤＣコンバータにより生成された直流出力電圧ＶＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

４００…ＡＣ／ＤＣコンバータ、４０２…整流回路、４０４…平滑キャパシタ、１００…ＤＣ／ＤＣコンバータ、１０２…出力回路、１０４…入力ライン、１０６…出力ライン、１０８…フィードバック回路、１１０…シャントレギュレータ、１１２…フォトカプラ、１１４…電圧検出回路、２００…制御回路、２０２…デューティコントローラ、２０４…過電流保護回路、２０６…ドライバ、２０８…サンプルホールド回路、２１０…可変増幅器、２１２…反転アンプ、２１４…ＯＣＰコンパレータ、２１６…ＡＮＤゲート、２２２…スロープ生成回路、２２４…パルス変調コンパレータ、２２６…ロジック部、２２８…ＡＮＤゲート、２３０…スイッチ、２３２…キャパシタ、２３４…アンプ、２４０…第１Ｖ／Ｉ変換回路、Ｒ２３…第３抵抗、Ｒ２４…第４抵抗、Ｍ２３…第３トランジスタ、Ｍ２４…第４トランジスタ、Ｍ２５…第５トランジスタ、ＣＳ２１，ＣＳ２２，ＣＳ２３…電流源、ＣＭ１…カレントミラー回路、２４２…可変抵抗、Ｒ１１…第１抵抗、Ｒ１２…第２抵抗、Ｍ１１…第１トランジスタ、Ｍ１２…第２トランジスタ、２４４…第２Ｖ／Ｉ変換回路、２４６…可変電流源、２５０…誤差増幅器、２５２…位相補償回路、２５４…オシレータ、２５６…ＰＷＭコンパレータ、Ｍ１…スイッチングトランジスタ、Ｒ_ＣＳ…検出抵抗、Ｔ１…トランス、Ｌ_Ｐ…１次コイル、Ｌ_Ｓ…２次コイル、Ｃ１…出力キャパシタ、Ｄ１…整流ダイオード、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。

Claims (22)

1. スイッチングコンバータに使用される制御回路であって、
   前記スイッチングコンバータは、少なくとも、電流ループを形成するコイル、スイッチングトランジスタおよび検出抵抗を含み、
   前記制御回路は、
   前記検出抵抗の電圧降下に応じた電流検出信号に、前記スイッチングコンバータの出力電圧に応じた電圧検出信号を重畳した検出電圧が入力される電流検出端子と、
   前記スイッチングトランジスタのオフ期間における前記検出電圧をサンプルホールドし、サンプルホールド電圧を生成するサンプルホールド回路と、
   前記スイッチングトランジスタのオン期間において、前記サンプルホールド電圧と前記検出電圧の差分を増幅するとともに、その利得が前記サンプルホールド電圧に応じて可変に構成された可変増幅器と、
   前記スイッチングコンバータの出力電圧に応じたフィードバック電圧および前記可変増幅器の出力電圧に応じてデューティ比が調節されるパルス変調信号を生成するデューティコントローラと、
   前記パルス変調信号にもとづいて前記スイッチングトランジスタを制御するドライバと、
   前記検出電圧を所定のしきい値電圧と比較し、それらが一致すると、前記パルス変調信号を、前記スイッチングトランジスタのオフレベルに遷移させる過電流保護回路と、
   を備えることを特徴とする制御回路。
2. 前記スイッチングトランジスタと前記検出抵抗の接続点が接地され、
   前記電流検出信号は負電圧であることを特徴とする請求項１に記載の制御回路。
3. 前記過電流保護回路は、
   前記検出電圧の極性を反転する反転アンプと、
   前記反転アンプの出力電圧を所定の正のしきい値電圧と比較し、それらが一致するとアサートされる過電流保護信号を生成する過電流保護コンパレータと、
   前記過電流保護信号がアサートされると前記パルス変調信号を、前記スイッチングトランジスタのオフレベルに遷移させる論理ゲートと、
   を含むことを特徴とする請求項２に記載の制御回路。
4. 前記可変増幅器は、反転増幅器であることを特徴とする請求項２または３に記載の制御回路。
5. 前記可変増幅器は、
   前記サンプルホールド電圧と前記検出電圧の差分に応じた第１電流を生成する第１Ｖ／Ｉ（電圧／電流）変換回路と、
   前記第１電流の経路上に設けられ、その抵抗値が前記サンプルホールド電圧に応じて変化する可変抵抗と、
   を含み、前記可変抵抗の電圧降下を出力することを特徴とする請求項１に記載の制御回路。
6. 前記サンプルホールド電圧に応じた第２電流を生成する第２Ｖ／Ｉ変換回路をさらに備え、
   前記可変抵抗の抵抗値は、前記第２電流に応じて変化することを特徴とする請求項５に記載の制御回路。
7. 前記可変抵抗は、
   一端が接地された第１抵抗と、
   前記第２電流の経路上に設けられ、ソースが接地された第１トランジスタと、
   前記第１トランジスタとゲートが共通に接続され、ソースが接地された複数の第２トランジスタと、
   前記複数の第２トランジスタのドレインと前記第１抵抗の他端の間に設けられた複数の第２抵抗と、
   を含むことを特徴とする請求項６に記載の制御回路。
8. 前記可変増幅器は、
   前記サンプルホールド電圧と前記検出電圧の差分に応じた第１電流を生成する第１Ｖ／Ｉ（電圧／電流）変換回路と、
   前記第１電流の経路上に設けられ、その一端が接地され、固定された抵抗値を有する第１抵抗と、
   前記第１抵抗に接続され、前記サンプルホールド電圧に応じて変化する補正電流を生成する可変電流源と、
   を含み、前記第１抵抗の電圧降下を出力することを特徴とする請求項１に記載の制御回路。
9. 前記サンプルホールド電圧に応じた第２電流を生成する第２Ｖ／Ｉ変換回路をさらに備え、
   前記補正電流は、前記第２電流に応じて変化することを特徴とする請求項８に記載の制御回路。
10. 前記可変電流源は、
    前記第２電流の経路上に設けられ、ソースが接地された第１トランジスタと、
    前記第１トランジスタとゲートが共通に接続され、ソースが接地された複数の第２トランジスタと、
    前記複数の第２トランジスタのドレインと前記第１抵抗の他端の間に設けられた複数の第２抵抗と、
    を含むことを特徴とする請求項９に記載の制御回路。
11. 前記複数の第２トランジスタのチャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌは、異なることを特徴とする請求項７または１０に記載の制御回路。
12. 前記第１Ｖ／Ｉ変換回路は、
    一端に前記サンプルホールド電圧が印加された第３抵抗と、
    一端に前記検出電圧が印加された第４抵抗と、
    ソースが前記第３抵抗の他端と接続された第３トランジスタと、ソースが前記第４抵抗の他端と接続され、ゲートがドレインと接続された第４トランジスタと、を含み、定電流でバイアスされたカレントミラー回路と、
    ソースが前記第４トランジスタのソースと接続され、ゲートが前記第３トランジスタのドレインと接続された第５トランジスタと、
    を含み、
    前記第１電流は、前記第５トランジスタに流れる電流に応じていることを特徴とする請求項５に記載の制御回路。
13. 前記第２Ｖ／Ｉ変換回路は、前記第１Ｖ／Ｉ変換回路と同様に構成されることを特徴とする請求項６または９に記載の制御回路。
14. 前記デューティコントローラは、ピーク電流モードの変調器であることを特徴とする請求項１から１３のいずれかに記載の制御回路。
15. 前記デューティコントローラは、
    前記フィードバック電圧に所定の周期のスロープ電圧を重畳するスロープ生成回路と、
    前記スロープ電圧が重畳された前記フィードバック電圧を、前記可変増幅器の出力電圧と比較し、それらが一致するとアサートされるリセット信号を生成するパルス変調コンパレータと、
    前記所定の周期ごとにアサートされるセット信号と、前記リセット信号と、を受け、前記リセット信号がアサートされるとオフレベルに、前記セット信号がアサートされるとオンレベルに遷移する前記パルス変調信号を生成するロジック部と、
    を含むことを特徴とする請求項１４に記載の制御回路。
16. 前記デューティコントローラは、平均電流モードの変調器であることを特徴とする請求項１から１３のいずれかに記載の制御回路。
17. 前記デューティコントローラは、
    前記フィードバック電圧と前記可変増幅器の出力電圧の誤差を増幅するとともに平均化する誤差増幅器と、
    前記誤差増幅器の出力電圧を、所定の周期のランプ波形もしくはのこぎり波と比較し、前記パルス変調信号を生成するパルス変調コンパレータと、
    を含むことを特徴とする請求項１６に記載の制御回路。
18. ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１７のいずれかに記載の制御回路。
19. 少なくとも、電流ループを形成するコイル、スイッチングトランジスタおよび検出抵抗を含む出力回路と、
    請求項１から請求項１８のいずれかに記載の制御回路と、
    を備えることを特徴とするスイッチングコンバータ。
20. 交流電圧を整流する整流回路と、
    前記整流回路の出力電圧を平滑化する平滑キャパシタと、
    前記平滑キャパシタの電圧を入力電圧として受けるスイッチングコンバータと、
    を備え、
    前記スイッチングコンバータは、
    少なくとも、電流ループを形成するコイル、スイッチングトランジスタおよび検出抵抗を含む出力回路と、
    請求項１から請求項１８のいずれかに記載の制御回路と、
    を備えることを特徴とするＡＣ／ＤＣコンバータ。
21. 負荷と、
    前記負荷に直流電圧を供給する請求項２０に記載のＡＣ／ＤＣコンバータと、
    を備えることを特徴とする電子機器。
22. 請求項２０に記載のＡＣ／ＤＣコンバータを備えることを特徴とする電源アダプタ。

Images