JP2015103794A - Method for manufacturing printed circuit board - Google Patents

Method for manufacturing printed circuit board Download PDF

Info

Publication number
JP2015103794A
JP2015103794A JP2014009063A JP2014009063A JP2015103794A JP 2015103794 A JP2015103794 A JP 2015103794A JP 2014009063 A JP2014009063 A JP 2014009063A JP 2014009063 A JP2014009063 A JP 2014009063A JP 2015103794 A JP2015103794 A JP 2015103794A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
solder
solder paste
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014009063A
Other languages
Japanese (ja)
Inventor
ヒュン パク，ショック
Seock Hyun Park
ヒュン パク，ショック
ミン ジュン，グン
Gyung Min Jung
ミン ジュン，グン
スブ リ，ギ
Gi Sub Lee
スブ リ，ギ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015103794A publication Critical patent/JP2015103794A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/08—Auxiliary devices therefor
    • B23K3/082—Flux dispensers; Apparatus for applying flux
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a printed circuit board capable of reducing variations in height of a solder bump due to variations in thickness of a connection pad, and improving a mounting yield of a micro ball with respect to variations in a scale.SOLUTION: A method for manufacturing a printed circuit board includes the steps of: preparing a substrate 100 including a solder resist layer 102 formed so as to expose a connection pad 101; printing a low-viscosity solder paste 300 on the connection pad 101; mounting a micro ball 400 on the low-viscosity solder paste 300; and forming a solder bump by performing a reflow process.

Description

本発明は、印刷回路基板の製造方法に関する。   The present invention relates to a method for manufacturing a printed circuit board.

現在、進歩した電子回路、特に、半導体工程において集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ）として製造された回路に共通的に要求されていることは、集積回路のための端子または連結部上にバンプ（Ｂｕｍｐ）を有するフリップチップ（Ｆｌｉｐ ｃｈｉｐ）集積回路を実装する基板またはインターポーザを用いることである。   Currently, there is a common demand for advanced electronic circuits, particularly circuits manufactured as integrated circuits in the semiconductor process, with bumps on terminals or connections for integrated circuits. It is to use a substrate or an interposer on which a flip chip integrated circuit is mounted.

フリップチップパッケージにおいて、鉛を含む半田（Ｓｏｌｄｅｒ）または無鉛半田からなるバンプには、集積回路が基板上に伏せた状態で方向付けられて実装され、熱リフロー工程により半田連結を終了する（例えば、特許文献１参照）。   In a flip chip package, an integrated circuit is oriented and mounted in a state where the integrated circuit is faced down on a substrate, and the solder connection is terminated by a thermal reflow process (for example, solder or lead-free solder) Patent Document 1).

このような集積回路素子は、信号を送受したり、電源連結部に連結するための数十または数百個の入出力端子を有する。   Such an integrated circuit element has several tens or several hundreds of input / output terminals for transmitting and receiving signals and for connecting to a power supply connecting portion.

特開２００２−１３４９２３号公報JP 2002-134923 A

本発明の一つの目的は、半田ペースト（ｐａｓｔｅ）を形成することで、接続パッドの厚さのばらつきによる半田バンプの高さのばらつきを減少させるための印刷回路基板の製造方法を提供することにある。   An object of the present invention is to provide a method of manufacturing a printed circuit board for reducing variation in solder bump height due to variation in connection pad thickness by forming a solder paste. is there.

本発明の他の目的は、マイクロボール（半田ボール）のサイズを小さくすることで、スケール（Ｓｃａｌｅ）のばらつきに対するマイクロボール（半田ボール）の実装収率を高めるための印刷回路基板の製造方法を提供することにある。   Another object of the present invention is to provide a printed circuit board manufacturing method for increasing the mounting yield of microballs (solder balls) with respect to scale variations by reducing the size of the microballs (solder balls). It is to provide.

本発明の一実施例による印刷回路基板の製造方法は、接続パッドを露出させるように形成された半田レジスト層を有する基板を準備する段階と、前記接続パッド上に低粘度の半田ペーストを印刷する段階と、前記低粘度の半田ペースト上にマイクロボールを実装する段階と、リフロー工程を行って半田バンプを形成する段階と、を含む。   A method of manufacturing a printed circuit board according to an embodiment of the present invention includes: preparing a substrate having a solder resist layer formed to expose a connection pad; and printing a low-viscosity solder paste on the connection pad. Mounting a microball on the low-viscosity solder paste, and performing a reflow process to form solder bumps.

前記低粘度の半田ペーストを印刷する段階の前に、前記接続パッド上にフラックスを塗布する段階をさらに含むことができる。   The method may further include a step of applying a flux on the connection pad before the step of printing the low-viscosity solder paste.

前記半田ペーストを形成する段階は、マスクを形成する段階と、半田ペーストを印刷する段階と、前記マスクを除去する段階と、を含むことができる。   The step of forming the solder paste may include a step of forming a mask, a step of printing the solder paste, and a step of removing the mask.

前記半田ペーストは、フラックスを含有することができる。   The solder paste may contain a flux.

前記半田ペーストの粘度は、溶剤（ｓｏｌｖｅｎｔ）を用いて調節することができる。   The viscosity of the solder paste can be adjusted using a solvent.

前記マイクロボールは、半田で形成されることができる。   The microball may be formed of solder.

前記半田ペーストの上面部と前記半田レジスト層の上面部とが同一線上に形成されることができる。   The upper surface portion of the solder paste and the upper surface portion of the solder resist layer may be formed on the same line.

本発明の一実施例による印刷回路基板の製造方法によれば、半田ペーストをマイクロボール（半田ボール）の下部に形成することで、接続パッドの厚さのばらつきによる半田バンプの高さのばらつきを減少させることができる。   According to the method of manufacturing a printed circuit board according to an embodiment of the present invention, the solder paste is formed below the microball (solder ball), so that the variation in the height of the solder bump due to the variation in the thickness of the connection pad can be reduced. Can be reduced.

また、半田ペーストにフラックス（Ｆｌｕｘ）が含有されているため、工程数を減少させることができる。   Moreover, since flux (Flux) is contained in the solder paste, the number of steps can be reduced.

また、マイクロボール（半田ボール）のサイズを小さくすることで、スケール（ｓｃａｌｅ）のばらつきに対するマイクロボール（半田ボール）の実装収率を高めることができ、リフロー工程を行う際に発生し得る不良を減少させることができる。   Also, by reducing the size of the microballs (solder balls), the mounting yield of the microballs (solder balls) with respect to scale variation can be increased, and defects that may occur during the reflow process are eliminated. Can be reduced.

本発明の一実施例による印刷回路基板の製造方法を示す工程流れ図である。3 is a process flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の一実施例による印刷回路基板の製造方法を示す工程流れ図である。3 is a process flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の一実施例による印刷回路基板の製造方法を示す工程流れ図である。3 is a process flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の一実施例による印刷回路基板の製造方法を示す工程流れ図である。3 is a process flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の一実施例による印刷回路基板の製造方法を示す工程流れ図である。3 is a process flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の一実施例による印刷回路基板の製造方法を示す工程流れ図である。3 is a process flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.

本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。   Objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments with reference to the accompanying drawings. In this specification, it should be noted that when adding reference numerals to the components of each drawing, the same components are given the same number as much as possible even if they are shown in different drawings. I must. The terms “one side”, “other side”, “first”, “second” and the like are used to distinguish one component from another component, and the component is the term It is not limited by. Hereinafter, in describing the present invention, detailed descriptions of known techniques that may obscure the subject matter of the present invention are omitted.

以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

（印刷回路基板の製造方法）
先ず、図１に図示したように、接続パッド１０１を露出させるように形成された半田レジスト層１０２を有する基板１００を準備する。 (Printed circuit board manufacturing method)
First, as shown in FIG. 1, a substrate 100 having a solder resist layer 102 formed so as to expose the connection pads 101 is prepared.

ここで、前記接続パッド１０１には、厚さのばらつきが発生し得る。   Here, the connection pad 101 may vary in thickness.

前記基板１００は、絶縁層に１層以上の回路が形成された回路基板であって、好ましくは、印刷回路基板であることができる。   The substrate 100 may be a circuit board having one or more circuits formed on an insulating layer, and may be a printed circuit board.

本図面では、説明の便宜のために具体的な内層回路の構成を省略して図示したが、当業者であれば、基板として絶縁層に１層以上の回路が形成された通常の回路基板が適用できることを十分に認識できるであろう。   In this drawing, for the sake of convenience of explanation, the configuration of a specific inner layer circuit is omitted, but those skilled in the art will recognize a normal circuit board in which one or more circuits are formed on an insulating layer as a board. It will be fully recognized that it can be applied.

前記基板１００に用いられる絶縁層としては、樹脂絶縁層を用いることができる。   As the insulating layer used for the substrate 100, a resin insulating layer can be used.

前記樹脂絶縁層としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグを用いることができ、また、熱硬化性樹脂及び／または光硬化性樹脂などを用いることができるが、特にこれに限定されるものではない。   As the resin insulating layer, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or inorganic filler, for example, a prepreg can be used. A thermosetting resin and / or a photocurable resin can be used, but is not particularly limited thereto.

前記接続パッド１０１は、外部のダイ（Ｄｉｅ）と電気的に連結させる役割をすることができる。この際、前記接続パッド１０１としては、回路基板分野において回路用伝導性金属として用いられるものであれば制限されずに適用可能であり、印刷回路基板では銅を用いることが一般的である。   The connection pad 101 can be electrically connected to an external die. In this case, the connection pad 101 can be applied without limitation as long as it is used as a conductive metal for circuits in the circuit board field, and copper is generally used in a printed circuit board.

ここで、前記接続パッド１０１は、露出された回路層であって、必要に応じて、表面処理層（不図示）がさらに形成されていてもよい。   Here, the connection pad 101 is an exposed circuit layer, and a surface treatment layer (not shown) may be further formed as necessary.

前記表面処理層は、当業界に公知された方法であれば特に限定されるものではないが、例えば、電解金めっき（Ｅｌｅｃｔｒｏ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解金めっき（Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＯＳＰ（ｏｒｇａｎｉｃ ｓｏｌｄｅｒａｂｉｌｉｔｙ ｐｒｅｓｅｒｖａｔｉｖｅ）、無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）、無電解銀めっき（Ｉｍｍｅｒｓｉｏｎ Ｓｉｌｖｅｒ Ｐｌａｔｉｎｇ）、無電解ニッケルめっき／置換金めっき（ｅｌｅｃｔｒｏｌｅｓｓ ｎｉｃｋｅｌ ａｎｄ ｉｍｍｅｒｓｉｏｎ ｇｏｌｄ；ＥＮＩＧ）、ＤＩＧめっき（Ｄｉｒｅｃｔ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｌｉｎｇ）などにより形成することができる。   The surface treatment layer is not particularly limited as long as it is a method known in the art. For example, electrolytic gold plating, electroless gold plating, OSP (organic solderability). preservative), electroless tin plating (Immersion Tin Plating), electroless silver plating (Immersion Silver Plating), electroless nickel plating / immersion gold plating (ENIG), DIG plating (Digit Glitter Gr. HASL (Hot Air Solder Leveling) Or the like.

次に、図２に図示したように、前記半田レジスト層１０２と対応する位置にマスク２００を形成することができる。   Next, as shown in FIG. 2, a mask 200 can be formed at a position corresponding to the solder resist layer 102.

次に、図３に図示したように、スキージ（不図示）を用いて、前記マスク２００の上面に沿って半田ペースト３００を塗布した後、前記マスク２００を除去することができる。即ち、前記半田ペースト３００は、前記接続パッド１０１上に形成することができる。   Next, as shown in FIG. 3, after applying the solder paste 300 along the upper surface of the mask 200 using a squeegee (not shown), the mask 200 can be removed. That is, the solder paste 300 can be formed on the connection pad 101.

この際、前記半田ペースト３００を塗布する前に、フラックス（Ｆｌｕｘ）（不図示）を塗布してもよいが、本実施例では、前記半田ペースト３００にフラックス（Ｆｌｕｘ）が含有されているため、フラックスを塗布する工程を行わなくてもよい。   At this time, flux (Flux) (not shown) may be applied before applying the solder paste 300, but in this embodiment, the solder paste 300 contains flux (Flux). The step of applying the flux may not be performed.

これにより、工程数を減少させることができる。   Thereby, the number of processes can be reduced.

ここで、前記半田ペースト３００の上面部と前記半田レジスト層１０２の上面部とが同一線上に位置するように形成することができる。   Here, the upper surface of the solder paste 300 and the upper surface of the solder resist layer 102 may be formed on the same line.

この際、前記接続パッド１０１の厚さのばらつきにより、前記半田ペースト３００が塗布される量が互いに異なり得る。   At this time, the amount of the solder paste 300 applied may be different depending on the thickness variation of the connection pads 101.

本実施例によれば、前記半田ペースト３００を成す物質は、Ｐｂを含む合金、Ｓｎ及びＣｕを含む合金、Ｓｎ、Ａｇ、及びＣｕを含む合金であることができるが、特に限定されるものではない。   According to the present embodiment, the material constituting the solder paste 300 may be an alloy containing Pb, an alloy containing Sn and Cu, an alloy containing Sn, Ag, and Cu, but is not particularly limited. Absent.

次に、図４に図示したように、前記半田ペースト３００上にマイクロボール４００を形成することができる。ここで、前記マイクロボール４００は、半田からなることができる。   Next, as shown in FIG. 4, microballs 400 may be formed on the solder paste 300. Here, the microball 400 may be made of solder.

また、本実施例では、前記マイクロボール４００の直径を５０μｍ以下に形成したが、その数値が特に限定されるものではない。換言すれば、前記マイクロボール４００の体積は、より減少させることができる。   In this embodiment, the diameter of the microball 400 is 50 μm or less, but the numerical value is not particularly limited. In other words, the volume of the microball 400 can be further reduced.

これは、前記接続パッド１０１の厚さのばらつきによる部分の体積を前記半田ペースト３００で満たしたため、後に形成されるバンプの体積に該当する量のみを前記マイクロボール４００と対応するように形成することができるためである。   This is because the volume of the portion due to the variation in the thickness of the connection pad 101 is filled with the solder paste 300, so that only the amount corresponding to the volume of the bump to be formed later is formed to correspond to the microball 400. It is because it can do.

また、前記マイクロボール４００を形成する際に、その粘度を調節することができる。ここで、粘度は、溶剤（ｓｏｌｖｅｎｔ）の含有量を変更することで調節することができるが、これに限定されるものではない。   Further, the viscosity of the microball 400 can be adjusted when the microball 400 is formed. Here, the viscosity can be adjusted by changing the content of the solvent, but is not limited thereto.

次に、図５に図示したように、リフローを行って、バンプ５００を形成することができる。   Next, as illustrated in FIG. 5, reflow can be performed to form the bumps 500.

この際、前記半田ペースト３００をマイクロボール（半田ボール）４００の下部に形成することで、前記接続パッド１０１の厚さのばらつきによる半田バンプ５００の高さのばらつきを減少させることができる。   At this time, by forming the solder paste 300 below the microballs (solder balls) 400, variations in the height of the solder bumps 500 due to variations in the thickness of the connection pads 101 can be reduced.

図６に図示したように、（ａ）及び（ｂ）は、（ａ）から（ｂ）に前記基板１００のスケール（ｓｃａｌｅ）が増加した場合を示す。   As shown in FIG. 6, (a) and (b) show cases where the scale of the substrate 100 increases from (a) to (b).

（ａ）は、スケールが増加しなかった際に、前記マイクロボール４００がボール移動ユニット６００により、前記接続パッド１０１と対応する位置に移動させた場合である。   (A) is a case where the microball 400 is moved to a position corresponding to the connection pad 101 by the ball moving unit 600 when the scale does not increase.

前記マイクロボール４００が前記接続パッド１０１と対応する位置に形成させることができる。   The microball 400 may be formed at a position corresponding to the connection pad 101.

（ｂ）は、スケールが増加した際に、前記マイクロボール４００がボール移動ユニット６００により、前記接続パッド１０１と対応する位置に移動されなかった場合である。   (B) is a case where the microball 400 is not moved to a position corresponding to the connection pad 101 by the ball moving unit 600 when the scale is increased.

しかし、前記マイクロボール４００の直径が小さくなったため、マイクロボール４００が前記接続パッド１０１上に形成されなくて脱落するダブルボール不良の発生を減少することができる。   However, since the diameter of the microball 400 is reduced, it is possible to reduce the occurrence of a double ball defect in which the microball 400 is not formed on the connection pad 101 and falls off.

これにより、マイクロボール４００の実装収率を高めることができる。   Thereby, the mounting yield of the microball 400 can be increased.

以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。   As described above, the present invention has been described in detail based on the specific embodiments. However, the present invention is only for explaining the present invention, and the present invention is not limited thereto. It will be apparent to those skilled in the art that modifications and improvements within the technical idea of the present invention are possible.

本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。   All simple variations and modifications of the present invention belong to the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

本発明は、印刷回路基板の製造方法に適用可能である。   The present invention is applicable to a method for manufacturing a printed circuit board.

１００ 基板
１０１ 接続パッド
１０２ 半田レジスト層
２００ マスク
３００ 半田ペースト
４００ マイクロボール
５００ 半田バンプ
６００ ボール移動ユニット DESCRIPTION OF SYMBOLS 100 Substrate 101 Connection pad 102 Solder resist layer 200 Mask 300 Solder paste 400 Micro ball 500 Solder bump 600 Ball moving unit

Claims (7)

接続パッドを露出させるように形成された半田レジスト層を有する基板を準備する段階と、
前記接続パッド上に低粘度の半田ペーストを印刷する段階と、
前記低粘度の半田ペースト上にマイクロボールを実装する段階と、
リフロー工程を行って半田バンプを形成する段階と、を含む、印刷回路基板の製造方法。 Providing a substrate having a solder resist layer formed to expose the connection pads;
Printing a low-viscosity solder paste on the connection pads;
Mounting a microball on the low-viscosity solder paste;
Performing a reflow process to form solder bumps. 前記低粘度の半田ペーストを印刷する段階の前に、
前記接続パッド上にフラックスを塗布する段階をさらに含む、請求項１に記載の印刷回路基板の製造方法。 Before printing the low-viscosity solder paste,
The method of manufacturing a printed circuit board according to claim 1, further comprising: applying a flux on the connection pad. 前記半田ペーストを形成する段階は、
マスクを形成する段階と、
半田ペーストを印刷する段階と、
前記マスクを除去する段階と、を含む、請求項１に記載の印刷回路基板の製造方法。 The step of forming the solder paste includes:
Forming a mask; and
Printing solder paste;
The method of manufacturing a printed circuit board according to claim 1, comprising: removing the mask. 前記半田ペーストはフラックスを含有する、請求項１に記載の印刷回路基板の製造方法。   The method of manufacturing a printed circuit board according to claim 1, wherein the solder paste contains a flux. 前記半田ペーストの粘度は溶剤（ｓｏｌｖｅｎｔ）を用いて調節する、請求項１に記載の印刷回路基板の製造方法。   The method of manufacturing a printed circuit board according to claim 1, wherein the viscosity of the solder paste is adjusted using a solvent. 前記マイクロボールは半田で形成される、請求項１に記載の印刷回路基板の製造方法。   The method of manufacturing a printed circuit board according to claim 1, wherein the microball is formed of solder. 前記半田ペーストの上面部と前記半田レジスト層の上面部とが同一線上に形成される、請求項１に記載の印刷回路基板の製造方法。   The method for manufacturing a printed circuit board according to claim 1, wherein the upper surface portion of the solder paste and the upper surface portion of the solder resist layer are formed on the same line.
JP2014009063A 2013-11-25 2014-01-22 Method for manufacturing printed circuit board Pending JP2015103794A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0143944 2013-11-25
KR1020130143944A KR20150060037A (en) 2013-11-25 2013-11-25 Manufacturing of the Method for Printed Circuit Board

Publications (1)

Publication Number Publication Date
JP2015103794A true JP2015103794A (en) 2015-06-04

Family

ID=53379237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014009063A Pending JP2015103794A (en) 2013-11-25 2014-01-22 Method for manufacturing printed circuit board

Country Status (2)

Country Link
JP (1) JP2015103794A (en)
KR (1) KR20150060037A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021077790A (en) * 2019-11-11 2021-05-20 三菱電機株式会社 Manufacturing method of semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215058A (en) * 1997-01-30 1998-08-11 Nec Toyama Ltd Surface processing method for printed wiring board
JP2002134891A (en) * 2000-10-19 2002-05-10 Ibiden Co Ltd Method for manufacturing printed wiring board
JP2007335652A (en) * 2006-06-15 2007-12-27 Fujitsu Ltd Semiconductor device, circuit board, and their manufacturing methods
JP2009277777A (en) * 2008-05-13 2009-11-26 Tamura Seisakusho Co Ltd Solder ball loading method and member for mounting electronic component
JP2012142557A (en) * 2010-12-15 2012-07-26 Ngk Spark Plug Co Ltd Wiring board and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215058A (en) * 1997-01-30 1998-08-11 Nec Toyama Ltd Surface processing method for printed wiring board
JP2002134891A (en) * 2000-10-19 2002-05-10 Ibiden Co Ltd Method for manufacturing printed wiring board
JP2007335652A (en) * 2006-06-15 2007-12-27 Fujitsu Ltd Semiconductor device, circuit board, and their manufacturing methods
JP2009277777A (en) * 2008-05-13 2009-11-26 Tamura Seisakusho Co Ltd Solder ball loading method and member for mounting electronic component
JP2012142557A (en) * 2010-12-15 2012-07-26 Ngk Spark Plug Co Ltd Wiring board and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021077790A (en) * 2019-11-11 2021-05-20 三菱電機株式会社 Manufacturing method of semiconductor device
JP7243584B2 (en) 2019-11-11 2023-03-22 三菱電機株式会社 Semiconductor device manufacturing method

Also Published As

Publication number Publication date
KR20150060037A (en) 2015-06-03

Similar Documents

Publication Publication Date Title
US10002811B2 (en) Electronic component package and method of manufacturing the same
US8671564B2 (en) Substrate for flip chip bonding and method of fabricating the same
KR101036388B1 (en) Printed circuit board and method for manufacturing the same
TWI495026B (en) Package substrate, package structure and methods for manufacturing same
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
JP2006303442A (en) Flip-chip method
US10586764B2 (en) Semiconductor package with programmable signal routing
KR101131230B1 (en) A printed circuit board comprising a bump supporiting part and a method of manufacturing the same
JP2013065811A (en) Printed circuit board and method for manufacturing the same
JP2014045190A (en) Method for manufacturing printed-circuit board
JP2015103794A (en) Method for manufacturing printed circuit board
KR101109240B1 (en) Method for manufacturing semiconductor package substrate
KR20110013902A (en) Package and manufacturing method thereof
US8952531B2 (en) Packaging method using solder coating ball and package having solder pattern including metal pattern
JP4525148B2 (en) Semiconductor device and manufacturing method thereof
JP2009277838A (en) Method of manufacturing semiconductor device, substrate tray, and substrate storage device
KR101184543B1 (en) Printed circuit board and method of manufacturing the same, and semiconductor package using the same
CN101217134A (en) A base plate structure and the corresponding sphere placement method of spheres array sealing
KR20160032524A (en) Printed circuit board and manufacturing method thereof
JP2013062472A (en) Semiconductor package and manufacturing method of the same
KR20130027870A (en) Package substrate and manufacturing method of package
KR101216799B1 (en) Coin head and method of manufacturing for package circuit substrate using the same
TW201422083A (en) Solder ball, printed circuit board and semiconductor package using the same
KR101148745B1 (en) Method for manufacturing semiconductor package substrate
KR20130088347A (en) Printed circuit board and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307