JP2015091011A - アナログ入出力装置 - Google Patents

Abstract

【課題】アナログデジタル変換やデジタルアナログ変換をリアルタイムにて補正することができるアナログ入出力装置を提供する。
【解決手段】ＡＤＣ７と、ＤＡＣ３と、基準デジタル信号１０と理論基準デジタル信号との第一誤差２７を検出する第一誤差検出部２０と、第一誤差２７から第一誤差補正信号１１を生成する第一誤差補正信号生成部２１と、アナログフィードバッグ信号６をＡＤＣ７を介して変換させデジタルフィードバック信号８とし第一誤差補正信号１１にて補正して補正デジタル信号２８とする第一補正部１３と、補正デジタル信号２８とデジタル信号２５との第二誤差２９を検出する第二誤差検出部２２と、第二誤差２９から第二誤差補正信号１６を生成する第二誤差補正信号生成部２３と、デジタル信号２５を第二誤差補正信号１６にて補正してＤＡＣ３に送信する第二補正部１４とを備える。
【選択図】図１

Description

この発明は、例えばプラント制御装置の中のアナログ信号を入出力するアナログ入出力装置に関し、特に、アナログデジタル変換部およびデジタルアナログ変換部の補正をリアルタイムで行い、定期点検の工数を削減することができるものである。

従来の装置は、理想電圧値の信号をデジタルアナログ変換器へ送り、デジタルアナログ変換器は基準アナログ電圧をアナログデジタル変換器へ送り、アナログデジタル変換器は基準アナログ電圧を実際の変換特性データに基づいて基準デジタル電圧に変換する。ＣＰＵは、基準デジタル電圧と理想電圧値とに基づいて誤差値を算出して格納メモリに格納する。ＣＰＵは、格納メモリに格納されている２つの誤差値に基づいて、アナログ入力部へ入力されたアナログ電圧がアナログデジタル変換器により変換されたデジタル値を補正する（例えば、特許文献１参照）。

特開２００８−４６９７３号公報

従来のアナログ入出力装置は、アナログデジタル変換器により変換されたデジタル値については補正できるものの、デジタルアナログ変換器によるものは補正されておらず、その補正のためには、出荷前もしくは定期点検時に入出力値を計測して、その値を専用ツールで設定することによって補正を行っており集荷前作業の負担が大きいという問題点があった。

また、経年変化（誤差）があるために定期的に誤差をチェックし専用ツールで補正を行う必要がありコストが高くなるという問題点があった。

この発明は上記のような課題を解決するためになされたものであり、出荷前に専用ツールを使わずに、アナログデジタル変換やデジタルアナログ変換のリアルタイム補正を自装置内で行い、定期点検によるモジュールの補正作業を省くことができるアナログ入出力装置を提供することを目的とする。

この発明のアナログ入出力装置は、
外部からアナログ信号を入力してデジタル信号に変換して処理部に出力するアナログデジタル変換部と、
上記処理部から出力されたデジタル信号をアナログ信号に変換して外部に出力するデジタルアナログ変換部と、
外部から基準アナログ信号を上記アナログデジタル変換部に入力して基準デジタル信号に変換し、上記基準デジタル信号とあらかじめ設定されている理論基準デジタル信号との第一誤差を検出する第一誤差検出部と、
上記第一誤差から第一誤差補正信号を生成する第一誤差補正信号生成部と、
上記デジタルアナログ変換部から出力される上記アナログ信号をアナログフィードバック信号として上記アナログデジタル変換部を介して変換させデジタルフィードバック信号とし上記第一誤差補正信号にて補正して補正デジタル信号とする第一補正部と、
上記補正デジタル信号と上記補正デジタル信号を作成するために上記デジタルアナログ変換部に入力された上記デジタル信号との第二誤差を検出する第二誤差検出部と、
上記第二誤差から第二誤差補正信号を生成する第二誤差補正信号生成部と、
上記処理部から出力される上記デジタル信号を上記第二誤差補正信号にて補正して上記デジタルアナログ変換部に送信する第二補正部とを備えている。

この発明のアナログ入出力装置は、上記のように構成されているため、
自装置内にて、アナログデジタル変換やデジタルアナログ変換をリアルタイムにて補正することができ、定期点検による当該補正の作業を省くことができる。

この発明の実施の形態１のアナログ入出力装置の構成を示すブロック図である。 この発明の実施の形態２のアナログ入出力装置の構成を示すブロック図である。 この発明の実施の形態３のアナログ入出力装置の構成を示すブロック図である。 この発明の実施の形態４のアナログ入出力装置の構成を示すブロック図である。 この発明の実施の形態５のアナログ入出力装置の構成を示すブロック図である。

実施の形態１．
以下、本願発明の実施の形態について説明する。図１はこの発明の実施の形態１におけるアナログ入出力装置の構成を示すブロック図である。図において、アナログ入出力装置は以下のものを備えている。外部からアナログ信号を入力してデジタル信号に変換して処理部１の読込み部１ａに出力するアナログデジタル変換部（以下、ＡＤＣと称す）７と、処理部１の書込み部１ｂから出力されたデジタル信号をアナログ信号に変換して外部に出力するデジタルアナログ変換部（以下、ＤＡＣと称す）３とを有している。

ＡＤＣ７の本来の役割は、外部からアナログ入力本信号１８を入力してデジタル信号に変換して、デジタル入力本信号１９として処理部１の読込み部１ａに送信するものである。また、ＤＡＣ３の本来の役割は、処理部１の書込み部１ｂから出力されたデジタル出力本信号２を入力してアナログ信号に変換して、アナログ出力本信号５として外部に出力するものである。

さらに、外部から基準アナログ信号４として、例えば経年変化が殆どない安定した電源９からの基準電圧を、ＡＤＣ７に入力して基準デジタル信号１０に変換し、基準デジタル信号１０と、あらかじめ設定されている理論基準デジタル信号との第一誤差２７を検出する第一誤差検出部２０を有する。理論基準デジタル信号とは、基準アナログ信号４が一定の信号であるため、デジタル信号に変換された場合、理論上演算できるものである。さらに、第一誤差２７から第一誤差補正信号１１を生成する第一誤差補正信号生成部２１と、ＤＡＣ３から出力されるアナログ出力本信号５をアナログフィードバック信号６として、ＡＤＣ７を介して変換させデジタルフィードバック信号８とし、第一誤差補正信号１１にて補正して補正デジタル信号２８とする第一補正部１３とを有する。

さらに、補正デジタル信号２８と、補正デジタル信号２８を作成するためにＤＡＣ３に入力されたデジタル信号２５との第二誤差２９を検出する第二誤差検出部２２と、第二誤差２９から第二誤差補正信号１６を生成する第二誤差補正信号生成部２３と、書込み部１ｂから出力されるデジタル信号２５を第二誤差補正信号１６にて補正してＤＡＣ３に送信する第二補正部１４とを備えている。そして、ＡＤＣ７およびＤＡＣ３以外の各部は、マイコン１００上に形成されデジタル信号により動作するものである。

次に上記のように構成された実施の形態１のアナログ入出力装置の動作について説明する。まず、電源９から基準アナログ信号４がＡＤＣ７に入力される。次に、ＡＤＣ７にてアナログデジタル変換され、基準デジタル信号１０として出力される。そして、第一誤差検出部２０がこの基準デジタル信号１０と、あらかじめ設定されている理論基準デジタル信号との誤差を検出して第一誤差２７とする。次に、第一誤差補正信号生成部２１は、第一誤差２７から第一誤差補正信号１１を生成する。次に、ＡＤＣ７はアナログ入力本信号１８を入力してデジタル入力本信号１９に変換する。次に、第三補正部１２はデジタル入力本信号１９を第一誤差補正信号１１にて補正して補正デジタル入力信号２４として読込み部１ａに入力する。

次に、書込み部１ｂからデジタル信号２５を出力する場合について説明する。最初に書込み部１ｂから出力されるデジタル信号２５は、デジタル出力本信号２としてＤＡＣ３に入力され、デジタルアナログ変換されアナログ出力本信号５として外部に出力される。その際同時に、アナログ出力本信号５と同一の信号がアナログフィードバック信号６としてＡＤＣ７に入力され、アナログデジタル変換され、デジタルフィードバック信号８として出力される。そして、第一補正部１３は、デジタルフィードバック信号８を第一誤差補正信号１１にて補正して補正デジタル信号２８とする。

次に、第二誤差検出部２２は、補正デジタル信号２８と、この補正デジタル信号２８を作成するためにＤＡＣ３に入力されたデジタル信号２５とを比較して第二誤差２９を検出する。次に、第二誤差補正信号生成部２３は、第二誤差２９より第二誤差補正信号１６を生成する。次に、書込み部１ｂから出力されるデジタル信号２５は、第二補正部１４にて第二誤差補正信号１６にて補正され、デジタル出力本信号２としてＤＡＣ３に送信される。そして、ＤＡＣ３はデジタル出力本信号２をデジタルアナログ変換して、アナログ出力本信号５として外部に出力する。これとともに、上記に示したアナログフィードバック信号６がＡＤＣ７に入力され、上記動作が繰り返される。尚、当然のことながら第二誤差補正信号生成部２３は、前回に生成した第二誤差補正信号１６に基づいて、新たな第二誤差２９から新たな第二誤差補正信号１６を生成するものである。

上記のように構成された実施の形態１のアナログ入出力装置は、自装置内にて、アナログデジタル変換やデジタルアナログ変換をリアルタイムに補正することができる。このため、定期点検による当該補正の作業を省くことができる。また、この補正のために、外部に他の装置を設置する必要がなく、出荷前に自装置内にてこの補正を行うことが可能となる。よって、安定して長期使用が可能となる。

実施の形態２．
図２はこの発明の実施の形態２におけるアナログ入出力装置の構成を示すブロック図である。図において、上記実施の形態１と同様の部分は同一符号を付して説明を省略する。処理部１の書込み部１ｂから出力するデジタル信号２５の指示を行うとともに第一誤差検出部２０に保持されているのと同一の理論基準デジタル信号があらかじめ保持されているマスタ部８２と、第一誤差検出部２０および第二誤差検出部２２に入力される各情報３２、３１を入力して格納するデータベース部３３とを有している。尚、情報３２は、例えば、第一誤差検出部２０に入力される基準デジタル信号１０の情報であり、情報３１は、補正デジタル信号２８およびデジタル信号２５の情報である。

そして、マスタ部８２は、データベース部３３に格納されている第一誤差検出部２０および第二誤差検出部２２に入力される各情報３２、３１に基づいて、第一誤差補正信号生成部２１にて生成している第一誤差補正信号１１と同様に第一誤差補正信号３４、および、第二誤差補正信号生成部２３にて生成している第二誤差補正信号１６と同様に第二誤差補正信号３５を演算することができる。

上記のように構成された実施の形態２のアナログ入出力装置の動作について説明する。尚、上記実施の形態１と同様の動作については適宜省略する。本実施の形態２によれば、第一誤差検出部２０および第二誤差検出部２２の各情報３２、３１をマイコン１００の外部のデータベース部３３を介して、誤差がどのように変化しているか、ばらつきをもっているのか、単調的に変化しているかをリアルタイムにマスタ部８２にて観測することができる。これにより、点検時の目安の情報となる。

また、これら各情報３２、３１に基づいてマスタ部８２が第一誤差補正信号生成部２１の代わりに第一誤差補正信号３４を、第二誤差補正信号生成部２３の代わりに第二誤差補正信号３５を演算して、第一誤差補正信号生成部２１および第二誤差補正信号生成部２３にそれぞれ送信し、マスタ部８２に作成した第一誤差補正信号３４および第二誤差補正信号３５を用いてマイコン１００を上記実施の形態１と同様に動作させることが可能となる。

上記のように構成された実施の形態２のアナログ入出力装置は、上記実施の形態１と同様の効果を奏するのはもちろんのこと、マスタ部にてマイコン外から、誤差の状況などを把握することができる。また、第一誤差補正信号および第二誤差補正信号を代わりに演算することが可能となる。

実施の形態３．
図３はこの発明の実施の形態３におけるアナログ入出力装置の構成を示すブロック図である。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。ＤＡＣ３からの外部へのアナログ出力本信号５の送信を停止する停止部１５を備えている。第二誤差検出部２２は、第二誤差２９があらかじめ設定されている許容範囲を外れると停止部１５にＤＡＣ３のアナログ出力本信号５の外部への送信を停止させる停止信号４０を送信する。また、第二誤差２９があらかじめ設定されている許容範囲を外れるとマスタ部８２に停止信号４０を送信して通知する。

マスタ部８２は、当該通知によりマスタ部８２にて作成した第一誤差補正信号３４または第二誤差補正信号３５の少なくともいずれか一方を第一誤差補正信号生成部２１または第二誤差補正信号生成部２３の少なくともいずれか一方に送信する。第一誤差補正信号生成部２１または第二誤差補正信号生成部２３の少なくともいずれか一方はマスタ部８２から送信された第一誤差補正信号３４または第二誤差補正信号３５の少なくともいずれか一方を第一補正部１３または第二補正部１４の少なくともいずれか一方に出力する。

第二誤差検出部２２は、マスタ部８２が送信した第一誤差補正信号３４または第二誤差補正信号３５の少なくともいずれか一方により、第二誤差２９があらかじめ設定されている許容範囲内になると停止部１５に再開信号４１を送信し、第二誤差２９があらかじめ設定されている許容範囲外のままであると警報を外部に通知する。また、マスタ部８２にも再開信号４１を送信する。尚、停止信号４０および再開信号４１はデータベース部３３を介してマスタ部８２に送信されるように構成されているが、マスタ部８２に直接送信されるように構成してもよい。

上記のように構成された実施の形態３のアナログ入出力装置の動作について説明する。尚、上記各実施の形態と同様の動作については適宜省略する。本実施の形態３によれば、第二誤差検出部２２は、第二誤差２９があらかじめ設定されている許容範囲を外れると、停止部１５に停止信号４０を送信する。そして、停止部１５は、ＤＡＣ３のアナログ出力本信号５の外部への送信を停止する。そしてこれと同時に、第二誤差検出部２２は停止信号４０をマスタ部８２に送信して通知する。

次に、マスタ部８２は、この停止信号４０の通知により、データベース部３３に格納されている過去の、すなわち第二誤差２９が正常であった時点の、第一誤差検出部２０に入力される基準デジタル信号１０の情報３２から第一誤差補正信号３４を演算し、第一誤差補正信号生成部２１に送信する。次に、第一誤差補正信号生成部２１はこの第一誤差補正信号３４を第一誤差補正信号１１として、第一補正部１３および第三補正部１２に送信する。

次に、第一誤差補正信号３４により第二誤差２９が許容範囲内になるか否かを検証する。次に、これによって第二誤差２９が許容範囲内になった場合には、第二誤差検出部２２は、停止部１５およびマスタ部８２に再開信号４１を送信する。そして、停止部１５は停止を解除する。また、マイコン１００は、マスタ部８２の第一誤差補正信号３４を利用した状態にて保持する。そして、第一誤差補正信号１１を作成する箇所の点検を行う。

一方、これによって第二誤差２９が許容範囲外のままである場合には、マスタ部８２は、データベース部３３に格納されている過去の、すなわち第二誤差２９が正常であった時点の、第二誤差検出部２２に入力される補正デジタル信号２８およびデジタル信号２５の情報３１から第二誤差補正信号３５を演算し、第二誤差補正信号生成部２３に送信する。次に、第二誤差補正信号生成部２３はこの第二誤差補正信号３５を第二誤差補正信号１６として、第二補正部１４に送信する。

次に、第二誤差補正信号３５により第二誤差２９が許容範囲内になるか否かを検証する。次に、これによって第二誤差２９が許容範囲内になった場合には、第二誤差検出部２２は、停止部１５およびマスタ部８２に再開信号４１を送信する。そして、停止部１５は停止を解除する。また、マイコン１００はマスタ部８２のこれら第一誤差補正信号３４および第二誤差補正信号３５を利用した状態にて保持する。そして、第一誤差補正信号１１および第二誤差補正信号１６を作成する箇所の点検を行う。

尚、上記実施の形態３においては、マスタ部８２にて、第一誤差補正信号３４を送信して検証した後、第二誤差補正信号３５を送信して検証する例を示したが、これに限られることはなく、マスタ部８２において、例えば、第二誤差補正信号３５を送信して検証した後、第一誤差補正信号３４を送信して検証する方法、または、第一誤差補正信号３４および第二誤差補正信号３５のいずれも送信して検証する方法、または、この検証時間を短時間にて行う必要がある場合には、第一誤差補正信号３４のみを送信して検証する方法、または、第二誤差補正信号３５のみを送信して検証する方法などが考えられる。

上記のように構成された実施の形態３のアナログ入出力装置は、上記各実施の形態と同様の効果を奏するのはもちろんのこと、第二誤差が許容範囲外になると、デジタル信号の外部への出力を停止し、外部への不要の出力を防止することができる。また、マスタ部にて作成する、第一誤差補正信号または第二誤差補正信号の少なくともいずれか一方を代わりに用いることにより、デジタル信号の外部への出力を可能にできる可能性がある。また、このことにより、点検を行う箇所を把握することができる。また、このことによっても第二誤差が許容範囲外となる場合には、警報により外部に通知することができる。

実施の形態４．
図４はこの発明の実施の形態４におけるアナログ入出力装置の構成を示すブロック図である。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。ＡＤＣ７は、制御側ＡＤＣ７ａおよび予備側ＡＤＣ７ｂの二重化にて構成され、ＤＡＣ３は、制御側ＤＡＣ３ａおよび予備側ＤＡＣ３ｂの二重化にて構成されている。そして、これらを切り替えるための、第一切り替え部５０と第二切り替え部５１とをそれぞれ備えている。

第一誤差検出部２０は、第一誤差２７があらかじめ設定されている許容範囲を外れると制御側ＡＤＣ７ａから予備側ＡＤＣ７ｂに切り替える第一切り替え信号５２を第一切り替え部５０およびマスタ部８２にそれぞれ発信する。第二誤差検出部２２は、第二誤差２９があらかじめ設定されている許容範囲を外れると制御側ＤＡＣ３ａから予備側ＤＡＣ３ｂに切り替える第二切り替え信号５３を第二切り替え部５１およびマスタ部８２にそれぞれ発信する。

上記のように構成された実施の形態４のアナログ入出力装置の動作について説明する。尚、上記各実施の形態と同様の動作については適宜省略する。本実施の形態４によれば、第一誤差検出部２０は、第一誤差２７があらかじめ設定されている許容範囲を外れると二重化されているＡＤＣ７を制御側ＡＤＣ７ａから予備側ＡＤＣ７ｂに切り替えるための第一切り替え信号５２を第一切り替え部５０とマスタ部８２とに送信する。

また、第二誤差検出部２２は、第二誤差２９があらかじめ設定されている許容範囲を外れると二重化されているＤＡＣ３を制御側ＤＡＣ３ａから予備側ＤＡＣ３ｂに切り替えるための第二切り替え信号５３を第二切り替え部５１とマスタ部８２とに送信する。これらにより、切り替えられた側の制御側ＡＤＣ７ａ、または、制御側ＤＡＣ３ａの点検を行うことができる。また、マスタ部８２においては、いずれのＡＤＣ７およびＤＡＣ３が駆動しているかを判断することができる。

尚、本実施の形態４においては、第一誤差検出部および第二誤差検出部において、第一誤差および第二誤差が許容範囲を外れると、それぞれの二重化されているＡＤＣおよびＤＡＣを切り替える例を示したが、さらに、上記実施の形態３に示すような場合を加味すれば、マスタ部８２が第一誤差補正信号３４または第二誤差補正信号３５の少なくともいずれか一方を送信して検証した後に切り替える方法を行うことが可能となる。

上記のように構成された実施の形態４のアナログ入出力装置は、上記各実施の形態と同様の効果を奏するのはもちろんのこと、第一誤差または第二誤差が許容範囲外になると、ＡＤＣまたはＤＡＣが、制御側から予備側に切り替えられるため、動作を停止することなく持続することができる。

実施の形態５．
図５はこの発明の実施の形態５におけるアナログ入出力装置の構成を示すブロック図である。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。本実施の形態５においては、アナログ入出力装置を、制御側アナログ入出力装置Ａおよび待機側アナログ入出力装置Ｂの二重化にて構成する。各アナログ入出力装置Ａ、Ｂの各マイコン１００は上記各実施の形態と同様に形成されている。

制御側アナログ入出力装置Ａの第一誤差または第二誤差の少なくともいずれか一方が許容範囲を外れると、マイコン１００がＡＤＣ７およびＤＡＣ３に停止信号６０を送信するとともに、マスタ部８２に切り替え信号６２を送信する。そして、マスタ部８２は、待機側アナログ入出力装置Ｂに切り替え信号６２を送信し、待機側アナログ入出力装置Ｂのマイコン１００はＡＤＣ７およびＤＡＣ３の開始信号６１を送信し、待機側アナログ入出力装置Ｂを制御側に切り替える。尚、異常が発生していない場合の通常時には、マスタ部８２によりマイコン１００同士の情報を送受信することにより、第一誤差補正信号３４および第二誤差補正信号３５を演算することが可能となる。

上記のように構成された実施の形態５のアナログ入出力装置は、上記各実施の形態と同様の効果を奏するのはもちろんのこと、第一誤差または第二誤差が許容範囲外になると、制御側アナログ入出力装置から待機側アナログ入出力装置に切り替わるため、動作を停止することなく行うことができる。

尚、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１ 処理部、１ａ 読込み部、１ｂ 書込み部、２ デジタル出力本信号、
３ ＤＡＣ、３ａ 制御側ＤＡＣ、３ｂ 予備側ＤＡＣ、４ 基準アナログ信号、
５ アナログ出力本信号、６ アナログフィードバック信号、７ ＡＤＣ、
７ａ 制御側ＡＤＣ、７ｂ 予備側ＡＤＣ、８ デジタルフィードバック信号、
９ 電源、１０ 基準デジタル信号、１１ 第一誤差補正信号、１２ 第三補正部、
１３ 第一補正部、１４ 第二補正部、１５ 停止部、１６ 第二誤差補正信号、
１８ アナログ入力本信号、１９ デジタル入力本信号、２０ 第一誤差検出部、
２１ 第一誤差補正信号生成部、２２ 第二誤差検出部、
２３ 第二誤差補正信号生成部、２４ 補正デジタル入力信号、２５ デジタル信号、
２７ 第一誤差、２８ 補正デジタル信号、２９ 第二誤差、３１ 情報、３２ 情報、３３ データベース部、３４ 第一誤差補正信号、３５ 第二誤差補正信号、
４０ 停止信号、４１ 再開信号、５０ 第一切り替え部、５１ 第二切り替え部、
５２ 第一切り替え信号、５３ 第二切り替え信号、６０ 停止信号、６１ 開始信号、６２ 切り替え信号、８２ マスタ部、１００ マイコン、
Ａ 制御側アナログ入出力装置、Ｂ 待機側アナログ入出力装置。

Claims (7)

1. 外部からアナログ信号を入力してデジタル信号に変換して処理部に出力するアナログデジタル変換部と、
   上記処理部から出力されたデジタル信号をアナログ信号に変換して外部に出力するデジタルアナログ変換部と、
   外部から基準アナログ信号を上記アナログデジタル変換部に入力して基準デジタル信号に変換し、上記基準デジタル信号とあらかじめ設定されている理論基準デジタル信号との第一誤差を検出する第一誤差検出部と、
   上記第一誤差から第一誤差補正信号を生成する第一誤差補正信号生成部と、
   上記デジタルアナログ変換部から出力される上記アナログ信号をアナログフィードバッグ信号として上記アナログデジタル変換部を介して変換させデジタルフィードバック信号とし上記第一誤差補正信号にて補正して補正デジタル信号とする第一補正部と、
   上記補正デジタル信号と上記補正デジタル信号を作成するために上記デジタルアナログ変換部に入力された上記デジタル信号との第二誤差を検出する第二誤差検出部と、
   上記第二誤差から第二誤差補正信号を生成する第二誤差補正信号生成部と、
   上記処理部から出力される上記デジタル信号を上記第二誤差補正信号にて補正して上記デジタルアナログ変換部に送信する第二補正部とを備えたアナログ入出力装置。
2. 上記処理部から出力する上記デジタル信号の指示を行うとともに上記理論基準デジタル信号があらかじめ保持されているマスタ部を有し、
   上記マスタ部は、上記第一誤差検出部および上記第二誤差検出部に入力される各情報を入力し、当該各情報に基づいて上記第一誤差補正信号および上記第二誤差補正信号を演算する請求項１に記載のアナログ入出力装置。
3. 上記第二誤差検出部は、上記第二誤差があらかじめ設定されている許容範囲を外れると上記マスタ部に通知し、
   上記マスタ部は、当該通知により上記マスタ部にて作成した上記第一誤差補正信号または上記第二誤差補正信号の少なくともいずれか一方を上記第一誤差補正信号生成部または上記第二誤差補正信号生成部の少なくともいずれか一方に送信し、
   上記第一誤差補正信号生成部または上記第二誤差補正信号生成部の少なくともいずれか一方は上記マスタ部から送信された上記第一誤差補正信号または上記第二誤差補正信号の少なくともいずれか一方を出力する請求項２に記載のアナログ入出力装置。
4. 上記デジタルアナログ変換部からの外部への上記デジタル信号の送信を停止する停止部を備え、
   上記第二誤差検出部は、上記第二誤差があらかじめ設定されている許容範囲を外れると上記停止部に上記デジタルアナログ変換部の上記デジタル信号の外部への送信を停止させる停止信号を送信する請求項１または請求項２に記載のアナログ入出力装置。
5. 上記デジタルアナログ変換部から外部への上記デジタル信号の送信を停止する停止部を備え、
   上記第二誤差検出部は、上記第二誤差があらかじめ設定されている許容範囲を外れると上記停止部に上記デジタルアナログ変換部の上記デジタル信号の外部への送信を停止させる停止信号を送信し、
   上記マスタ部が送信した上記第一誤差補正信号または上記第二誤差補正信号の少なくともいずれか一方により、上記第二誤差があらかじめ設定されている許容範囲内になると上記停止部に再開信号を送信し、上記第二誤差があらかじめ設定されている許容範囲外のままであると警報を通知する請求項３に記載のアナログ入出力装置。
6. 請求項１から請求項５のいずれか１項に記載のアナログ入出力装置の上記アナログデジタル変換部は、制御側アナログデジタル変換部および予備側アナログデジタル変換部の二重化にて構成され、
   上記デジタルアナログ変換部は、制御側デジタルアナログ変換部および予備側デジタルアナログ変換部の二重化にて構成され、
   上記第一誤差検出部は、上記第一誤差があらかじめ設定されている許容範囲を外れると上記制御側アナログデジタル変換部から上記予備側アナログデジタル変換部に切り替える第一切り替え信号を発信し、
   上記第二誤差検出部は、上記第二誤差があらかじめ設定されている許容範囲を外れると上記制御側デジタルアナログ変換部から上記予備側デジタルアナログ変換部に切り替える第二切り替え信号を発信するアナログ入出力装置。
7. 請求項１から請求項６のいずれか１項に記載のアナログ入出力装置を制御側アナログ入出力装置および待機側アナログ入出力装置の二重化にて構成し、
   上記制御側アナログ入出力装置の上記第一誤差または上記第二誤差の少なくともいずれか一方が許容範囲を外れると、上記待機側アナログ入出力装置を制御側に切り替えるアナログ入出力装置。

Images