JP2010192973A - アナログ入出力回路及び真空処理装置 - Google Patents

Abstract

【課題】アナログマルチプレクサはチャンネル毎にスイッチのオン抵抗値に差があるため、アナログ入出力の精密な補正には、チャンネル毎に異なる補正値が必要になる問題を解決するため、１度の基準電圧調整でアナログ入出力すべての補正を自動的に実施できるアナログ入出力回路及び真空処理装置を提供する。
【解決手段】入力アナログ信号をデジタル信号に変換するＡ／Ｄ変換器５０５と、前記デジタル信号をアナログ信号に変換するＤ／Ａ変換器５０６と、前記Ａ／Ｄ変換器からの前記入力された信号についてのデジタル信号に対する第１の補正値６０４及びこの第１の補正値を用いた前記Ｄ／Ａ変換器に出力されるデジタル信号に対する第２の補正値６０６を算出する演算器とを備え、第１の補正値６１０及び第２の補正値６１２により前記Ｄ／Ａ変換器５０６から制御信号を出力する制御装置を備える。
【選択図】図６

Description

本発明は、真空容器内でプラズマを形成しウエハを処理する真空処理装置に係り、アナログ入力及びアナログ出力を行うアナログ入出力回路及びアナログ入出力回路を持つ制御装置を備えたものに関する。

上記のような真空処理装置の制御では、アナログ信号・デジタル信号を相互に変換し、それを使用する。誤動作や誤差のない制御には、精確なＡ／Ｄ変換及びＤ／Ａ変換が必須である。そのため、Ａ／Ｄ変換及びＤ／Ａ変換の値を補正する技術がある。特許文献１及び特許文献２に、Ａ／Ｄ変換及びＤ／Ａ変換の補正方法が開示されている。

また、特許文献２の方法で、Ｄ／Ａ変換の補正にはＡ／Ｄ変換器を用いている。アナログ入力装置とアナログ出力装置を共に備える回路の場合、Ｄ／Ａ変換の補正用のＡ／Ｄ変換器を、アナログ入力装置のＡ／Ｄ変換器との兼用とする事で、具備するＡ／Ｄ変換器を１つにまとめる事がある。特許文献３に、アナログ出力をアナログ入力に折り返して入力し、アナログ入力に用いているＡ／Ｄ変換器を、Ｄ／Ａ変換の補正にも用いる方法が開示されている。

さらに、制御装置のように複数の機器が接続され、複数のアナログ入力を持つ装置に関して、すべての入力にそれぞれＡ／Ｄ変換器を具備する事は、装置のコストアップにつながる。そのため、アナログ入力ポートから入力される複数のアナログ信号をアナログマルチプレクサで１つずつ選択して後段へ出力し、１つのＡ／Ｄ変換器によって複数のアナログ入力を時分割でＡ／Ｄ変換するように回路を構成する事がある。特許文献４に、アナログ入力装置での多チャンネル構成が開示されている。

前記各特許文献に開示されるいくつかの方法を組み合わせると、Ａ／Ｄ変換器を１つしか用いずに、Ａ／Ｄ変換及びＤ／Ａ変換を補正し、かつ多チャンネルの入出力を処理可能なアナログ入出力回路を得る事ができる。

補正の方法を以下に示す。まず、少なくとも２つ以上のあらかじめ値を定めた電圧をアナログマルチプレクサのいずれか２つ以上のチャンネルへ入力して１つずつ選択して取り込む事により、１つのＡ／Ｄ変換器を用いて複数のアナログ入力を時分割でＡ／Ｄ変換する。各変換値をＣＰＵへ取り込み、各電圧値をＡ／Ｄ変換した場合の理想の変換値と比較して、Ａ／Ｄ変換のゲイン及びオフセット補正パラメータを算出し、それらを記憶装置へ格納する。

次に、前記Ａ／Ｄ変換値をアナログ出力段へ入力し、Ｄ／Ａ変換器によって変換する。この変換値をアナログ入力段へ折り返し入力し、再度Ａ／Ｄ変換を行う。このとき、Ａ／Ｄ変換の誤差をなくすために記憶装置へ格納しておいた補正パラメータを用いてＤ／Ａ変換値の補正演算を実施し、その値と理想の値とを比較して、Ｄ／Ａ変換の補正パラメータを算出し、記憶装置へ格納することによる。

特開２０００−２９５１０２号公報 特開平８−２３２７５号公報 特開昭６２−２７１１０３号公報 特開２００５−２１７８７０号公報

しかし、上記従来の技術では、アナログマルチプレクサはチャンネル毎にスイッチのオン抵抗値に差があるため、アナログ入出力の精密な補正には、チャンネル毎に異なる補正値が必要になるという問題がある。

本発明は、このような問題を解決するためになされたものであり、１度の基準電圧調整でアナログ入出力すべての補正を自動的に実施できるアナログ入出力回路を提供することを目的とする。

本発明の概要を簡単に説明すれば、以下の通りである。本発明のアナログ入出力回路は、本発明の実施例によれば、真空処理装置のモジュールコントローラと各制御機器とを連結する入出力基板上の回路のアナログ入出力部分として用いられる。このアナログ入出力回路は、多チャンネルのアナログ入出力を処理し、また、多チャンネルのアナログ入出力を補正することを可能とするが、アナログマルチプレクサのオン抵抗のばらつきによって、チャンネル毎に異なる誤差が生じる。本発明のアナログ入出力回路は、この問題を解決するために、アナログマルチプレクサとＡ／Ｄ変換器との間にボルテージフォロアを加えたものである。

本発明のアナログ入出力回路は、入力アナログ信号をデジタル信号に変換するＡ／Ｄ変換器と、前記デジタル信号をアナログ信号に変換するＤ／Ａ変換器と、前記Ａ／Ｄ変換器からの前記入力された信号についてのデジタル信号に対する第１の補正値及びこの第１の補正値を用いた前記Ｄ／Ａ変換器に出力されるデジタル信号に対する第２の補正値を算出する演算器とを備え、前記第１及び第２の補正値により前記Ｄ／Ａ変換器から出力する信号を調節する制御装置を備えることを特徴とする。

また、本発明の真空処理装置は、真空容器内で形成したプラズマを用いてこの容器内の試料を処理する真空処理装置であって、入力アナログ信号をデジタル信号に変換するＡ／Ｄ変換器と、前記デジタル信号をアナログ信号に変換するＤ／Ａ変換器と、前記Ａ／Ｄ変換器からの前記入力された信号についてのデジタル信号に対する第１の補正値及びこの第１の補正値を用いた前記Ｄ／Ａ変換器に出力されるデジタル信号に対する第２の補正値を算出する演算器とを備え、前記Ｄ／Ａ変換器から前記真空処理装置の動作を調節するための信号を出力する制御装置を備えることを特徴とする。

本発明のアナログ入出力回路によれば、アナログ入出力の補正を迅速かつ精確に実施することができる。また、本発明の真空処理装置は、真空処理装置の動作を制御する制御信号の補正を迅速かつ精確に実施することができる。

図１は本発明の実施例１の真空処理装置の構成を示した図である。 図２は実施例１における装置の通信の構成を示した図である。 図３は実施例１におけるプロセスモジュールの断面図である。 図４は実施例１におけるプロセスモジュールの通信の詳細を示す図である。 図５は実施例１における入出力基板の構成の概略を示すブロック図である。 図６は実施例２のアナログ入出力回路、すなわち、図５の入出力基板におけるアナログ入出力部分の構成の詳細を示すブロック図である。 図７は実施例２におけるアナログ入出力の補正手順を示すフローチャートである。 図８は実施例２におけるＡ／Ｄ変換器の変換特性ＣＡＬ１と、理想の変換特性ＣＡＬ０の例を示す図である。

以下、本発明の実施の形態について図面を用いて説明する。

図１乃至図５を用いて、本発明の真空処理装置について説明する。図１は、本発明の実施例１に係る真空処理装置の全体的な構成の概略を示す図である。

図１に示す本実施例に係る真空処理装置は、大きく分けて、搬送モジュール１０１とプロセスモジュール１１０−１〜１１０−４とを備えている。搬送モジュール１０１は試料の搬送を行うモジュールであり、大気圧下で試料の搬送を行う大気搬送部１０３と、大気圧から減圧された圧力下で試料の搬送を行う真空搬送部１０２から成る。プロセスモジュール１１０−１〜１１０−４は真空圧下で試料の処理等を行うモジュールである。各モジュールはモジュールコントローラ１１３−１〜１１３−４及び１１４によって制御され、ユーザインターフェース装置１１１、ホスト１１２と信号線１１５によって接続されている。

大気搬送部１０３は、内部に大気側搬送ロボット１０９を備えた略直方体形状の筐体１０６を有し、この筐体１０６の前面側（図上右側）に取付けられ、処理用又はクリーニング用の試料が収納されているカセットがその上に載せられる複数のカセット台１０７−１〜１０７−３を備えている。

真空搬送部１０２は、平面形状が略多角形状（本実施例では５角形状）の真空搬送容器１０４と、真空搬送容器１０４と大気搬送部１０３との間に配置され試料を大気側と真空側との間でやりとりする２つのロック室１０５を備えている。この真空搬送部１０２は減圧されて高い真空度の圧力に維持可能である。

真空搬送容器１０４内の搬送室には、真空下でロック室１０５とプロセスモジュール１１０−１〜１１０−４内の処理室との間で試料を搬送する真空搬送ロボット１０８がその中央に配置されている。この真空搬送ロボット１０８のアーム上に試料が載せられて、プロセスモジュール１１０−１〜１１０−４の処理室内に配置された試料台上と何れかのロック室１０５内の試料台との間で搬入、搬出が行われる。これらプロセスモジュール１１０−１〜１１０−４、ロック室１０５と真空搬送容器１０４内の搬送室との間は、各々気密に閉塞、開放可能なバルブにより連通する通路が開閉される。

カセット台１０７−１〜１０７−３の何れか上に載せられたカセット内に収納された複数の半導体試料等の試料は、真空処理装置の動作を調節するユーザインターフェース装置１１１が判断し、または、真空処理装置が設置される製造ラインのホスト１１２等からの指令を受けて、その処理が開始される。

ロック室１０５では、搬送された試料を収納した状態でバルブが閉塞されて密封され、所定の圧力まで減圧される。その後、真空搬送容器１０４内の搬送室に面した側のバルブが開放されてロック室１０５内と搬送室内とが連通され、真空搬送ロボット１０８のアームがロック室１０５内に伸張して、内部の試料を搬出する。真空搬送ロボット１０８上のアームに載せられた試料は、カセットから取り出される際に予め定められたプロセスモジュール１１０−１〜１１０−４の何れか内の真空にされた処理室内に搬入される。

試料が何れかのプロセスモジュール１１０−１〜１１０−４内の処理室に搬送された後、この処理室内と搬送室との間を開放、遮蔽するバルブが閉じられて処理室が封止される。この後、処理室内に処理用のガスが導入されプラズマが処理室内に形成されて試料が処理される。

試料の処理が終了したことが検出されると、前記バルブが開放されて真空搬送ロボット１０８により、処理室内に搬入された場合と逆にロック室１０５へ向けて搬出される。ロック室１０５の何れかに試料が搬送されると、このロック室１０５内と搬送室とを連通する通路を開閉するバルブが閉じられて内部が密封され、ロック室１０５内の圧力が大気圧まで上昇させられる。

この後、筐体１０６内側のバルブが開放されてロック室１０５内と大気搬送容器１０６内の大気搬送室とが連通され、大気側搬送ロボット１０９によりロック室１０５から元のカセットに試料が搬送され、カセット内の元の位置に戻される。

図２は、図１に示す本発明の真空処理装置の動作に要する信号の送受信の構成を模式的に示すブロック図である。

ホスト１１２と、ユーザインターフェース装置１１１と、各モジュールコントローラ１１３−１〜１１３−４及び１１４と、入出力基板２０１−０〜２０１−４とでネットワークが構成されており、ホスト１１２とユーザインターフェース装置１１１とモジュールコントローラ１１３−１〜１１３−４及び１１４は信号線１１５で、モジュールコントローラ１１３−１〜１１３−４及び１１４と入出力基板２０１−０〜２１０−４は信号線２０２で接続されている。

ここで、信号線１１５及び信号線２０２は同様のＬＡＮケーブルで接続されるが、信号線１１５はＴＣＰ／ＩＰにより通信を行い、信号線２０２はＰＲＯＦＩＮＥＴにより通信を行う。また、信号線２０２は本実施例ではＰＲＯＦＩＮＥＴとして記載するが、ＴＣＰ／ＩＰ通信が可能なネットワークプロトコルであれば種類は問わない。

ホスト１１２は半導体製造ラインを管理するもので、ユーザインターフェース装置１１１に処理の開始を指示する。ユーザインターフェース装置１１１はエッチング装置を操作するためのもので、ディスプレイ等のデータの表示手段と、キーボード、マウス等の入力手段とを備えている。ホスト１１２からの指示もしくは自身が操作されることにより、エッチング処理の開始、各モジュールコントローラ１１３−１〜１１３−４及び１１４に通知し、エッチング条件その他のデータを送信する。

また、モジュールコントローラ１１３−１〜１１３−４は、ユーザインターフェース装置１１１からエッチング処理の開始が指示され、エッチング条件のデータを受信すると、制御機器毎に制御信号を生成し、制御機器に対応する入出力基板２０１−０〜２１０−４に送信すると共に、入出力基板２０１−０〜２１０−４から受信したモニタ信号をユーザインターフェース装置１１１へ報告する。

ホスト１１２から処理の開始が指示されるか、もしくはユーザインターフェース装置１１１を操作することで処理の開始を行うと、ユーザインターフェース装置１１１は搬送モジュール１０１のモジュールコントローラ１１４へ試料の搬送指示、及び試料を処理するプロセスモジュール１１０−１〜１１０−４を通知する。また、試料を処理するプロセスモジュール１１０−１〜１１０−４のモジュールコントローラ１１３−１〜１１３−４へエッチング条件データを送信する。

搬送モジュール１０１のモジュールコントローラ１１４は、前記大気搬送部１０３及び真空搬送部１０２の制御を行い、試料をユーザインターフェース装置１１１に指示されたプロセスモジュール１１０−１〜１１０−４へ搬送する。

プロセスモジュール１１０−１〜１１０−４のモジュールコントローラ１１３−１〜１１３−４は試料の搬入完了後、ユーザインターフェース装置１１１から受信したエッチング条件に従い、入出力基板２０１−０〜２１０−４へ各制御機器への制御信号を送信する。

入出力基板２０１−０〜２１０−４は受信した制御信号を電圧値に変換し、制御機器へと送信する。図３は、図１に示す実施例のプロセスモジュール１１０−１〜１１０−４の構成を側面からの見た断面図である。特に、この図では、図１のプロセスモジュール１１０−１〜１１０−４のうち、真空搬送容器１０４の後ろ側（図１上左側）に配置された何れかプロセスモジュール１１０−１〜１１０−４の構成を示しており、本実施例においては、これら２つのプロセスモジュール１１０は、試料の表面の膜をプラズマを用いてエッチング処理するエッチング処理モジュールとなっている。

本図において、プロセスモジュール１１０は、真空容器ユニット３０１と、ガス供給ユニット３０２と、真空容器３０１の上部に配置されたプラズマ形成ユニット３０３と、真空容器３０１の下部に配置された排気ユニット３０４とを備えている。

真空容器ユニット３０１は内部で試料を処理する処理室３１４と、試料を配置する試料台３１５と、試料台３１５を上下に移動させる駆動機構３１６を備え、プラズマ形成ユニット３０３及びガス供給ユニット３０２により発生したプラズマにより、試料に対してエッチング処理が行えるものとなっている。

ガス供給ユニット３０２は、ガス供給源３０５と、ガス流量を一定に保つための流量制御機器３０６と、ガス供給源３０５から流れるガスを遮断するバルブ３０７と、ガス供給源からガスを流すガス導入ライン３０８と、ガス導入ライン３０８を２系統に分流するための分流器３０９と、分流器３０９によって２系統に分岐されたガスを流すためのガスライン３２０−１〜３２０−２と、ガスライン３２０−１〜３２０−２に流れるガスを遮断するためのバルブ３１０−１〜３１０−２から成り、エッチング処理中は、流量制御機器３０６に流量を、分流器３０９に分流比を設定し、第１ガス導入ライン３２０−１及び第２ガス導入ライン３２０−２を介してプロセスガスを処理室３１４へ導入する。

プラズマ形成ユニット３０３は、マイクロ波発生源３１１と、マイクロ波を導入するアンテナ３１２と、磁場を発生するソレノイドコイル３１３から成り、アンテナ３１２によって導入されたマイクロ波とソレノイドコイル３１３による磁界の作用によって、ガス供給ユニット３０２から導入されたガスはエネルギーを与えられ、プラズマが形成される。

排気ユニット３０４は、前記ガスライン３２０−１〜３２０−２を排気するための排気ライン３２１−１〜３２１−２及び排気ライン３２１−１〜３２１−２を遮断するためのバルブ３１７−１〜３１７−２と、処理室３１４を排気するための処理室排気ライン３２２及び処理室排気ライン３２２を遮断するための処理室排気バルブ３１８と、排気ポンプ３１９から成り、排気ポンプ３１９及び排気バルブ３１７−１〜３１７−２及び処理室排気バルブ３１８を駆動することにより、ガスライン３２０−１〜３２０−２及び処理室３１４を真空状態にすることが出来る。

上記各ユニットを構成する機器それぞれは、ユニットに対応して配置された入出力基板２０１−０〜２０１−４によって制御信号から変換された電圧値によって動作を制御される。

次に、図４を用いて、モジュール内部の制御信号の送受信及び本発明の詳細について説明する。図４は、図３に示すプロセスモジュールの制御信号の送受信の構成を詳細に示した図である。

前記の通り、真空容器ユニット３０１、ガス導入ユニット３０２、プラズマ形成ユニット３０３、排気ユニット３０４は、モジュールコントローラ１１３−１〜１１３−４によって制御される。また、各ユニットはそれぞれ複数の被制御機器を持ち、被制御機器に信号を伝達するため、入出力基板２０１がモジュールコントローラ１１３−１〜１１３−４と被制御機器との間に存在する。

次に、図５を用いて入出力基板２０１の構成について説明する。図５は入出力基板２０１の構成の概略を示したブロック図である。

入出力基板２０１は、スイッチ機能を持ったＬＡＮポート５０１を少なくとも２つと、ＣＰＵ５０２と、ＲＡＭ５０３と、フラッシュメモリ等の不揮発性のメモリ５０４と、電圧値をモニタ信号に変換するためのＡ／Ｄ変換器５０５と、制御信号を電圧値に変換するためのＤ／Ａ変換器５０６と、制御機器との通信インターフェース５０７とを持つ。

ＣＰＵ５０２は予め保持している変換ルールにより、Ｄ／Ａ変換器５０６を用いてＬＡＮポート５０１から受信した制御信号を電圧値に変換し、通信インターフェース５０７から制御機器に伝送する。

また、制御機器から通信インターフェース５０７により報告された電圧値をＡ／Ｄ変換器５０５を用いてモニタ信号に変換し、ＬＡＮポート５０１からモジュールコントローラ１１３−１〜１１３−４へ送信する。

次に、図６を用いて本発明の実施例２のアナログ入出力回路５０８の構成について説明する。図６はアナログ入出力回路構成の詳細を示すブロック図である。

図６において、アナログ入出力回路５０８は、複数チャンネルのアナログ入力のうち１つを選択して取り込むアナログマルチプレクサ６０１と、ボルテージフォロア６０２と、Ａ／Ｄ変換器５０５と、Ａ／Ｄ変換値をオフセット補正するためのオフセット補正値加算器６０３と、オフセット補正値を格納し加算器６０３へ入力するオフセット補正値記憶装置６０４と、Ａ／Ｄ変換値をゲイン補正するためのゲイン補正係数乗算器６０５と、ゲイン補正係数を格納し乗算器６０５へ入力するゲイン補正係数記憶装置６０６と、ＣＰＵ５０２に接続されるデータバス６０７を備えている。

また、アナログ入出力回路５０８は、ＣＰＵ５０２に接続されるデータバス６０８と、Ｄ／Ａ変換器へ入力するデジタル信号をオフセット補正するためのオフセット補正係数加算器６０９と、オフセット補正係数を格納し加算器６０９へ入力するオフセット補正係数記憶装置６１０と、Ｄ／Ａ変換器へ入力するデジタル信号をゲイン補正するためのゲイン補正係数乗算器６１１と、ゲイン補正係数を格納し加算器６１１へ入力するゲイン補正係数記憶装置６１２と、Ｄ／Ａ変換器５０６と、複数チャンネルのアナログ出力電圧の１つか、あるいは少なくとも２つの補正用基準電圧の内１つを選択しアナログ入力側へ入力するためのアナログマルチプレクサ６１３を備えている。ボルテージフォロア６０２は、アナログマルチプレクサ６０１及び６１４のオン抵抗のばらつきによる影響を無視できる程度まで小さくするためのものである。

アナログ入力ポートから入力された複数チャンネルのアナログ入力電圧は、アナログマルチプレクサ６０１の各チャンネル（ＡＩＣＨ１, ＡＩＣＨ２…）に入力され、ボルテージフォロア６０２を通じてＡ／Ｄ変換器５０５へ時分割で１つずつ渡される。このとき、オフセット補正値加算器６０３はＡ／Ｄ変換器５０５からのデジタル信号とオフセット補正値記憶装置６０４からのオフセット補正値を加算し、その加算結果のデジタル信号をゲイン補正係数乗算器６０５に出力する。ゲイン補正係数乗算器６０５はオフセット補正値加算器６０３からのデジタル信号にゲイン補正係数記憶装置６０６からのゲイン補正係数を乗じ、その乗算結果のデジタル信号をデータバス６０７に出力する。データバス６０７に出力されたデジタル信号はＣＰＵ５０２に取り込まれて処理される。

オフセット補正値及びゲイン補正係数の算出方法について図８を用いて説明する。図８は理想的なＡ／Ｄ変換器の変換特性ＣＡＬ０と実際のＡ／Ｄ変換器の変換特性ＣＡＬ１を示す図である。すなわち、図６のＡ／Ｄ変換器が図８のような変換特性ＣＡＬ１を示すものとする。従って、図８の太線に示すような理想的なＡＤ変換器の変換特性ＣＡＬ０と実際のＡＤ変換器の変換特性ＣＡＬ１に基づいてオフセット補正値及びゲイン補正係数を算出し、それを用いてＡ／Ｄ変換器５０５から出力されるデジタル信号を図８の太線に示す理想的なＡＤ変換器の変換特性ＣＡＬ０に従ったデジタル信号に変換する。

図８における理想的なＡＤ変換器の変換特性ＣＡＬ０は、プラスフルスケールのアナログ信号電圧１０〔Ｖ〕の入力に対して、所定値Ｖ１２（１６進表示で７ＦＦＦ）のデジタル信号を出力し、マイナスフルスケールのアナログ信号電圧−１０〔Ｖ〕の入力に対して、所定値Ｖ１１（１６進表示で８０００）のデジタル信号を出力する。しかし、実際のＡ／Ｄ変換器５０５は、アナログ信号電圧１０〔Ｖ〕の入力に対して、上記理想値Ｖ１２とは異なる出力デジタル値Ｖ０２からなるデジタル信号を出力し、アナログ信号電圧−１０〔Ｖ〕の入力に対して、上記理想値Ｖ１２とは異なる出力デジタル値Ｖ０１からなるデジタル信号を出力するものとする。

従って、この実施の形態では、２つの基準アナログ入力電圧を用いるとすると、Ａ／Ｄ変換器５０５に所定の第１の基準アナログ入力電圧を入力し、これに対応して出力される変換値（Ｖ０１）をＣＰＵ５０２に取り込む。次に、Ａ／Ｄ変換器５０５に所定の第２の基準アナログ入力電圧（第１の基準アナログ入力電圧とは異なる）を入力し、これに対応して出力される変換値（Ｖ０２）をＣＰＵ５０２に取り込む。デジタル信号Ｖ０１・Ｖ０２を取り込むと、ＣＰＵ５０２はオフセット補正値及びゲイン補正係数を算出する。

オフセット補正値をＤＯ、ゲイン補正係数をＤＧとすると、下記（１）、（２）の演算式に算出することができる。
ＤＯ＝（Ｖ０２＋Ｖ０１）／２・・・・・・・・・・・・（１）
ＤＧ＝（Ｖ１２−Ｖ１１）／（Ｖ０２−Ｖ０１）・・・・（２）

このオフセット補正値及びゲイン補正係数は、図６に示すオフセット補正値記憶装置６０４及びゲイン補正係数記憶装置６０６にそれぞれ格納され、以後のＡ／Ｄ変換時には、各記憶装置６０４，６０６の出力が補正パラメータとしてオフセット補正値加算器６０３及びゲイン補正係数乗算器６０５に入力され、Ａ／Ｄ変換値を自動的に補正する。

実際の変換において、多チャンネルアナログ入力電圧の１つを選択して取り込むアナログマルチプレクサ６０１の各チャンネルのオンオフを切り替えるスイッチの抵抗値はそれぞれ異なる。そこで、本実施例においては、アナログマルチプレクサ６０１とＡ／Ｄ変換器５０５の間にボルテージフォロア６０２を入れることで各オン抵抗のばらつきの影響を無視して良いほど小さくすることができる。

一般的にアナログマルチプレクサのオン抵抗は数１０Ω〜数１００Ω程度であり、チャンネル間でのばらつきは数Ω〜１０数Ω程度である。たとえばアナログデバイセズ社製のアナログマルチプレクサＡＤＧ１２０６の場合オン抵抗は常温で１２０Δ６Ωである。また、一般的にボルテージフォロアの入力インピーダンスはこれと比較して非常に高く、数１００ｋΩ程度〜数ＴΩになるものもある。たとえばアナログデバイセズ社製のオペアンプＡＤＡ４０００−４を用いたボルテージフォロアの場合１０ＧΩ程度になる。

一例として、アナログ入力電圧１０Ｖ、アナログマルチプレクサＡＤＧ１２０６、ボルテージフォロアを構成するオペアンプＡＤＡ４０００−４を用いてＡ／Ｄ変換を実施する事を考えると以下のようになる。アナログマルチプレクサＡＤＧ１２０６のオン抵抗が１２０Ω、１２６Ωの場合をとると、前者の合成インピーダンスは１２０＋１０^９Ω＝１０００００００１２０Ωとなり、後者の合成インピーダンスは１２６＋１０^９Ω＝１０００００００１２６Ωとなる。両者に同じアナログ入力電圧１０Ｖを印加すると、それぞれボルテージフォロアに入力される電圧は９．９９９９９８８０００００１４×１０^−９Ｖ、９．９９９９９８７６５０００１５×１０^−９Ｖとなる。

ボルテージフォロアの入力と出力の大きさは等しいため、これが実際にＡ／Ｄ変換器に入力される電圧値となる。ここで、たとえば１６ビットの分解能を持つＡ／Ｄ変換器を用いて±１０Ｖのアナログ入力を変換するときの最小ビットは３．０５１７５７８１２５００００×１０^−４Ｖである。また、前記の２つの電圧値の差は３．４９９９９９１９８７５０５１×１０^−９Ｖで最小ビットと比較して５桁程度小さく、これは無視して良い。

このように、アナログマルチプレクサ６０１とＡ／Ｄ変換器５０５の間に高い入力インピーダンスを持つボルテージフォロア６０２を入れることで各オン抵抗のばらつきの影響を無視して良いほど小さくすることができる。

また、Ｄ／Ａ変換についてもＡ／Ｄ変換と同様に補正を行う。図６に示すオフセット補正値加算器６０９は、ＣＰＵ５０２からデータバス６０８を経由してくるデジタル信号とオフセット補正値記憶装置６１０からのオフセット補正値を加算し、その加算結果のデジタル信号をゲイン補正係数乗算器６１１に出力する。ゲイン補正係数乗算器６１１はオフセット補正値加算器６０９からのデジタル信号にゲイン補正係数記憶装置６１２からのゲイン補正係数を乗じ、その乗算結果のデジタル信号をＤ／Ａ変換器５０６に出力する。

さらに、Ｄ／Ａ変換器５０６から出力されるアナログ信号は、アナログマルチプレクサ６１３とそのオン抵抗値ばらつきの影響を無視できるようにするためのボルテージフォロア６０２を通じて折り返し入力となり、Ａ／Ｄ変換器５０５に取り込まれ、デジタル信号に変換されてＣＰＵ５０２にフィードバックされる。これは、Ｄ／Ａ変換器５０６のオフセット補正値及びゲイン補正係数を算出するためであり、前記と同様のアルゴリズムで各補正パラメータを算出できる。

まず、オフセット補正値加算器６０９に第１の基準デジタル信号電圧を供給し、Ｄ／Ａ変換器５０６から出力されるアナログ信号のデジタル変換値を取り込む。次に、オフセット補正値加算器６０９に第２の基準デジタル信号電圧を供給し、Ｄ／Ａ変換器５０６から出力されるアナログ信号のデジタル変換値を取り込む。この２つのデジタル信号を取り込んだ時点で、ＣＰＵ５０２はオフセット補正値及びゲイン補正係数を算出し、オフセット補正値記憶装置６１０及びゲイン補正係数記憶装置６１２に格納する。

オフセット補正値をＤｏ、ゲイン補正係数をＤｇ、前記基準デジタル信号をＤ１及びＤ２、その変換値をＶ１及びＶ２とすると、以下の演算式（３）、（４）により算出できる。
Ｄｏ＝（Ｖ２＋Ｖ１）／２・・・・・・・・・・・・（３）
Ｄｇ＝（Ｄ２−Ｄ１）／（Ｖ２−Ｖ１）・・・・・・（４）

このオフセット補正値及びゲイン補正係数はオフセット補正値記憶装置６１０及びゲイン補正係数記憶装置６１２にそれぞれ格納され、以後のＤ／Ａ変換時には、各記憶装置６１０，６１２の出力が補正パラメータとしてオフセット補正値加算器６０９及びゲイン補正係数乗算器６１１に入力され、Ｄ／Ａ変換値を自動的に補正する。

なお、Ｄ／Ａ変換器５０６を補正するためにＡ／Ｄ変換器５０５を用いているため、このＡ／Ｄ変換器５０５の変換値が精確でなければならず、つまりＤ／Ａ変換補正実施以前にＡ／Ｄ変換器５０５の補正パラメータが各記憶装置６０４、６０５へ格納されていることが必要となる。アナログ入出力全体の補正手順の例を、図７を用いて説明する。図７は、アナログ入出力の補正手順を示すフローチャートである。

まず、ステップＳ１１において、基準アナログ入力電圧Ｖ_ＲＥＦ１、Ｖ_ＲＥＦ２（ここでは２種類とする）を調整する。少なくとも定めた基準電圧との誤差はＡ／Ｄ及びＤ／Ａ変換器の分解能のＬＳＢ／２以下にまで小さくする必要がある。たとえば±１０Ｖの電圧を１６ビットの分解能で変換しようとするときは、ＬＳＢ＝３．０５１７５７８１２５００００×１０^−４Ｖであるから、基準電圧±０．１５ｍＶ以内を目安とする。

次に、ステップＳ１２では、基準アナログ入力電圧Ｖ_ＲＥＦ１、Ｖ_ＲＥＦ２をアナログマルチプレクサ６１３及びボルテージフォロア６０２を通じて順次Ａ／Ｄ変換器５０５へ入力し、変換する。さらにステップＳ１３において各変換値をＣＰＵ５０２へ取り込み、各基準アナログ入力電圧による理想の変換値と比較して、Ａ／Ｄ変換のゲイン及びオフセット補正パラメータを算出し、ステップＳ１４でそれらを各記憶装置６０３、６０５へ格納する。

このとき、ＣＰＵ５０２に取り込まれた各変換値はデータバス６０８を通じてアナログ出力段に渡され、Ｄ／Ａ変換器５０６によってアナログ電圧に変換される。ステップＳ１５で、このアナログ電圧をアナログ入力段へ折り返し入力し、再度Ａ／Ｄ変換器５０５によってＡ／Ｄ変換を行う。

ステップＳ１６において、Ａ／Ｄ変換の誤差をなくすために各記憶装置６０３、６０５へ格納しておいた各補正パラメータをオフセット補正値加算器６０３及びゲイン補正係数乗算器６０５へ入力する事でＡ／Ｄ変換値の補正演算を実施し、ステップS１７において、その値と理想の値とを比較して、Ｄ／Ａ変換のゲイン及びオフセット補正パラメータを算出し、ステップＳ１８において記憶装置６１０および６１２へ格納する。

前記補正手順シーケンスＳＱ１（ステップＳ１１〜Ｓ１６）は、アナログ入出力回路の製作後、製品出荷前に実施する補正であるものとする。このとき、一度だけ補正を実施すると以降は記憶した補正値に従って常に自動的にアナログ入出力を補正する。そのため各記憶装置６０３，６０５及び６１０，６１２は電源を切っても記憶を保持できるものであり、コストやスペース等の点からフラッシュメモリ等の不揮発性メモリが選ばれる。

製品出荷後であっても、ステップＳ００では、ユーザインターフェース装置１１１の操作によってＣＰＵ５０２にアクセスし、ＣＰＵ５０２内にあらかじめ作成したプログラムによって再度シーケンスＳＱ１を実施する。

以下、同様にアナログ入出力の各補正パラメータを算出し各記憶装置６０３，６０５及び６１０，６１２へ格納する。さらに以降も、Ａ／Ｄ、Ｄ／Ａ変換に伴って自動的に補正が実施されるが、ステップＳ１９に示すように、時間経過や環境の変化等によって変換特性が変化したと認識される場合、あるいはその予防策として常に最適な補正パラメータに保つ場合、何度でもステップＳ００を実施し、各補正パラメータを更新する。

なお、図６のアナログ入出力回路構成には示していないが、アナログマルチプレクサ６０１，６１３には入力チャンネルを切り替えるためのタイミングを与える必要があり、ＣＰＵ５０２によって作成したタイミング信号を入力してある。

同様にして、アナログマルチプレクサ６１３の駆動・停止を指示するイネーブル信号をＣＰＵ５０２より与える事で、再度各補正パラメータの算出が実施される。また、このとき、ユーザインターフェース装置１１１を操作してＣＰＵ５０２へアクセスしアナログマルチプレクサ６１３の駆動・停止を指示する事によって、基板（アナログ入出回路）を直接操作せず各補正パラメータを再度算出する事が可能となる。

１０１ 搬送モジュール
１０２ 真空搬送部
１０３ 大気搬送部
１０４ 真空搬送容器
１０５ ロック室
１０６ 大気搬送容器
１０７−１〜１０７−３ カセット台
１０８ 真空搬送ロボット
１０９ 大気搬送ロボット
１１０−１〜１１０−４ プロセスモジュール
１１１ ユーザインターフェース装置
１１２ ホスト
１１３−１〜１１３−４ モジュールコントローラ
１１４ モジュールコントローラ
１１５ 信号線１
２０１ 入出力基板
２０１−０〜２０１−４ 入出力基板
２０２ 信号線２
３０１ 真空容器ユニット
３０２ ガス供給ユニット
３０３ プラズマ形成ユニット
３０４ 排気ユニット
３０５ ガス供給源
３０６ 流量制御器
３０７ ガス遮断バルブ
３０８ ガス導入ライン
３０９ 分流器
３１０−１ ガス導入バルブ１
３１０−２ ガス導入バルブ２
３１１ マイクロ波発生源
３１２ アンテナ
３１３ ソレノイドコイル
３１４ 処理室
３１５ 試料台
３１６ 試料台駆動機構
３１７−１ ガスライン排気バルブ１
３１７−２ ガスライン排気バルブ２
３１８ 処理室排気バルブ
３１９ 排気ポンプ
３２０−１ ガス導入ライン１
３２０−２ ガス導入ライン２
３２１−１ ガス排気ライン１
３２１−２ ガス排気ライン２
３２２ 処理室排気ライン
５０１ ＬＡＮポート
５０２ ＣＰＵ
５０３ ＲＡＭ
５０４ フラッシュメモリ
５０５ Ａ／Ｄコンバータ
５０６ Ｄ／Ａコンバータ
５０７ 制御機器とのインターフェース
６０１ アナログマルチプレクサ
６０２ ボルテージフォロア
６０３ オフセット補正値加算器
６０４ オフセット補正値記憶装置
６０５ ゲイン補正係数乗算器
６０６ ゲイン補正係数記憶装置
６０７ データバス
６０８ データバス
６０９ オフセット補正値加算器
６１０ オフセット補正値記憶装置
６１１ ゲイン補正係数乗算器
６１２ ゲイン補正係数記憶装置
６１３ アナログマルチプレクサ

Claims (12)

1. 入力アナログ信号をデジタル信号に変換するＡ／Ｄ変換器と、前記デジタル信号をアナログ信号に変換するＤ／Ａ変換器と、前記Ａ／Ｄ変換器からの前記入力された信号についてのデジタル信号に対する第１の補正値及びこの第１の補正値を用いた前記Ｄ／Ａ変換器に出力されるデジタル信号に対する第２の補正値を算出する演算器とを備え、前記第１及び第２の補正値により前記Ｄ／Ａ変換器から出力する信号を調節する制御装置を備えたアナログ入出力回路。
2. 請求項１に記載のアナログ入出力回路であって、前記第１及び第２の補正値はゲイン及びオフセットに関する補正値であるアナログ入出力回路。
3. 請求項１または２に記載のアナログ入出力回路であって、前記第１及び第２の補正値を記憶する第１及び第２の記憶装置を備えるアナログ入出力回路。
4. 請求項１ないし３のいずれかに記載のアナログ入出力回路であって、前記制御装置における前記入力アナログ信号を複数持ち、前記複数の入力アナログ信号から１つを選択する選択器を備えたアナログ入出力回路。
5. 請求項１ないし４のいずれかに記載のアナログ入出力回路であって、前記制御装置における前記選択器の後にあり、前記Ａ／Ｄ変換器の前にある高入力インピーダンスの緩衝器を備えたアナログ入出力回路。
6. 請求項１ないし５のいずれかに記載のアナログ入出力回路であって、前記制御装置に直接的または間接的に接続された操作手段を備え、前記操作手段によって前記補正手順を前記制御装置の直接操作によらず実施可能であるアナログ入出力回路。
7. 真空容器内で形成したプラズマを用いてこの容器内の試料を処理する真空処理装置であって、入力アナログ信号をデジタル信号に変換するＡ／Ｄ変換器と、前記デジタル信号をアナログ信号に変換するＤ／Ａ変換器と、前記Ａ／Ｄ変換器からの前記入力された信号についてのデジタル信号に対する第１の補正値及びこの第１の補正値を用いた前記Ｄ／Ａ変換器に出力されるデジタル信号に対する第２の補正値を算出する演算器とを備え、前記Ｄ／Ａ変換器から前記真空処理装置の動作を調節するための信号を出力する制御装置を備えた真空処理装置。
8. 請求項７に記載の真空処理装置であって、前記第１及び第２の補正値はゲイン及びオフセットに関する補正値である真空処理装置。
9. 請求項７または８に記載の真空処理装置であって、前記第１及び第２の補正値を記憶する第１及び第２の記憶装置を備える真空処理装置。
10. 請求項７ないし９のいずれかに記載の真空処理装置であって、前記制御装置における前記入力アナログ信号を複数持ち、前記複数の入力アナログ信号から１つを選択する選択器を備えた真空処理装置。
11. 請求項７ないし１０のいずれかに記載の真空処理装置であって、前記制御装置における前記選択器の後にあり、前記Ａ／Ｄ変換器の前にある高入力インピーダンスの緩衝器を備えた真空処理装置。
12. 請求項７ないし１０のいずれかに記載の真空処理装置であって、前記制御装置に直接的または間接的に接続された操作手段を備え、前記操作手段によって前記補正手順を前記制御装置の直接操作によらず実施可能である真空処理装置。

Images