JP2015076613A - 発光ダイオードモジュール及びその製造方法 - Google Patents

発光ダイオードモジュール及びその製造方法 Download PDF

Info

Publication number
JP2015076613A
JP2015076613A JP2014205344A JP2014205344A JP2015076613A JP 2015076613 A JP2015076613 A JP 2015076613A JP 2014205344 A JP2014205344 A JP 2014205344A JP 2014205344 A JP2014205344 A JP 2014205344A JP 2015076613 A JP2015076613 A JP 2015076613A
Authority
JP
Japan
Prior art keywords
mounting tool
led
led chips
manufacturing
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014205344A
Other languages
English (en)
Other versions
JP2015076613A5 (ja
JP6626612B2 (ja
Inventor
チ，チョン ジュ
Tzu-Chi Cheng
チ，チョン ジュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huga Optotech Inc
Interlight Optotech Corp
Intematix Technology Center Corp
Original Assignee
Huga Optotech Inc
Interlight Optotech Corp
Intematix Technology Center Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huga Optotech Inc, Interlight Optotech Corp, Intematix Technology Center Corp filed Critical Huga Optotech Inc
Publication of JP2015076613A publication Critical patent/JP2015076613A/ja
Publication of JP2015076613A5 publication Critical patent/JP2015076613A5/ja
Application granted granted Critical
Publication of JP6626612B2 publication Critical patent/JP6626612B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/90—Methods of manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H01L2224/48249—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】本発明は、発光ダイオードモジュールの製造方法に関する。
【解決手段】本発明の発光ダイオードモジュールの製造方法は、上に複数個のＬＥＤチップが配置される第一載置具を提供するステップと、第二載置具を提供するステップと、複数個のＬＥＤチップを第二載置具に貼着するステップと、第一載置具と複数個のＬＥＤチップを分離させることにより、当該複数個のＬＥＤチップを第二載置具上に残すステップとを含む。
【選択図】図２

Description

本発明の実施例は、発光ダイオード（Light Emitting Diode、ＬＥＤ）モジュール（以下ＬＥＤモジュールともいう）及びその製造方法に関するものである。
現在の生活上において、様々なＬＥＤ製品が応用されていることを発見することができる。例えば、交通信号機、車の尾灯、車の前照灯、街路灯、パソコン表示灯、懐中電灯、ＬＥＤバックライトなどである。このような製品のＬＥＤモジュールに対して、ＬＥＤチップ製造工程を行うこと以外、実装工程も行わなければならない。
図１は、従来のＬＥＤモジュールの製造方法全般を示す図である。その製造方法において、まず、サファイア（Sapphire）基板１０を提供する。次に、エピタキシ、薄膜、現像、エッチングなどのような半導体製造方法により、サファイア基板１０上にフェハー（wafer）１２のような複数個のＬＥＤチップ（chip）を形成する。各ＬＥＤチップには一個又は複数個のＬＥＤユニットが形成され、各ＬＥＤユニットは発光層を有する。発光層は、電子と正孔（Electron hole）の結合（recombine）によって発光する。各フェハー１２に対してウエハ合格検査（wafer acceptance test、ＷＡＴ）を行い、合格したフェハー１２を切断して、別々に存在する複数個のＬＥＤチップを形成する。したがって、ＬＥＤチップをＬＥＤ結晶粒（die）ともいう。次に、各ＬＥＤチップに対して検査を行うとともに、各ＬＥＤチップの光電特性、例えば順電圧（forward voltage）、主波長（dominant wavelength）、光度（luminous intensity）などに基づいてＬＥＤチップをいくつかの種類に分類する。また、同じ種類に分類されるＬＥＤチップを臨時載置膜上に貼着する。この臨時載置膜は、チップをその表面上に貼着可能なブルーテープ（blue tape）、テープ巻きなどである。図１の臨時載置膜Ｂ１、Ｂ２及びＢ３上には、規格が異なる３種のＬＥＤチップがそれぞれ貼着されている。ＬＥＤ実装メーカでは、ＬＥＤチップが貼着された臨時載置膜を購入し、かつそれに対して実装工程を行うことにより、ＬＥＤモジュールを生産することができる。例えば、図１のＬＥＤモジュール１４には、ＬＥＤチップ１６、放熱ベース１８、ボンディングワイヤ（bonding wire）２０、実装用シリコン（silicone）２２及びレンズ（lens）２４が設けられている。
しかし、ＬＥＤモジュールを生産するとき、臨時載置膜に貼着されるＬＥＤチップを１つずつ取り外さなければならないので、それをＬＥＤ製品のベースに貼着する工程に多い時間がかかる。
本発明の実施例に係る発光ダイオードモジュールの製造方法は、上に複数個のＬＥＤチップが配置される第一載置具を提供するステップと、第二載置具を提供するステップと、複数個のＬＥＤチップを第二載置具に貼着するステップと、第一載置具と複数個のＬＥＤチップを分離させることにより、当該複数個のＬＥＤチップを第二載置具上に残すステップとを含む。
従来のＬＥＤモジュールの製造方法を示すフローチャートである。 本発明の実施例に係るＬＥＤモジュールの製造方法を示すフローチャートである。 本発明の実施例に係る臨時載置膜を示す図である。 本発明の実施例に係る透明載置体を示す図である。 本発明の実施例に係る透明載置体と臨時載置膜とが一体に接着されていないことを示す図である。 本発明の実施例に係る透明載置体と臨時載置膜とが一体に接着されていないことを示す図である。 本発明の実施例に係る透明載置体と臨時載置膜とが一体に接着されることを示す図である。 本発明の実施例に係る臨時載置膜とＬＥＤチップとが分離されていることを示す図である。 本発明の実施例に係る透明載置体を切断して獲得し、かつ１つの区域を具備するＬＥＤモジュールを示す図である 本発明の実施例に係る透明載置体と臨時載置膜とが一体に接着されていないことを示す図である。 本発明の実施例に係る透明載置体と臨時載置膜とが一体に接着されることを示す図である。 本発明の実施例に係る臨時載置膜とＬＥＤチップとが分離されていることを示す図である。 本発明の実施例においてＬＥＤチップ上にボンディングワイヤを形成することを示す図である。
図２は、本発明のＬＥＤモジュールの製造方法を示すフローチャートである。その製造方法のステップ１０２において、チップを有するフェハー（ＬＥＤフェハーともいう）１２に対してウエハ合格検査（wafer acceptance test、ＷＡＴ）を行うことにより、該フェハーが所定の規格に合うかどうかを検査する。ステップ１０４において、合格したフェハー１２を切断して、別々に存在する複数個のＬＥＤチップを形成する。ステップ１０６において、各ＬＥＤチップに対して検査を行うとともに、各ＬＥＤチップの光電特性、例えば順電圧（forward voltage）、主波長（dominant wavelength）、光度（luminous intensity）などによりＬＥＤチップをいくつかの種類に分類する。また、同じ種類に分類されるＬＥＤチップを同じ臨時載置膜上に貼着する。この臨時載置膜はブルーテープ（blue tape）であることができる。図３に示されるとおり、本発明の実施例に係る臨時載置膜ＢＢ１上には同じ種類のＬＥＤチップ１２０が貼着されている。ＬＥＤチップ１２０の貼着位置により、臨時載置膜ＢＢ１に貼着されるＬＥＤチップ１２０を４つのグループＧ１、Ｇ２、Ｇ３及びＧ４に分けることができる。１つのグループに貼着されたすべてのＬＥＤチップ１２０の貼着位置により、所定のパターン（又は図案）が形成される。図３に示されるとおり、各グループのパターンは略同様に形成されている。
図２のステップ１０８において、透明載置体を提供する。本発明の載置具（透明載置体）の一例として、透明載置体をＬＥＤチップが放射した光線が透明可能な材料で構成することができる。例えば、サファイア（Sapphire）、ガラス又は透明な炭化ケイ素フィルムで構成することができる。ステップ１１０において、透明載置体上に印刷型電子回路を形成する。図４に示される本実施例の透明載置体ＣＣ上には、印刷型電子回路ＰＣが形成されている。透明載置体ＣＣ上に複数の溝１３０が形成されているので、それを容易に切断することができる。図４に示されるとおり、溝１３０により、透明載置体ＣＣは約８個の区域Ｃ１〜Ｃ８に分けられ、かつ各区域には同じパターンの印刷型電子回路ＰＣが形成されている。
図２のステップ１１２において、印刷型電子回路ＰＣ上に異方性導電フィルム（Anisotropic Conductive Film、ＡＣＦ）を形成する。
図５Ａは、一体に接着されていない透明載置体ＣＣ及び臨時載置膜ＢＢ１を示す図である。図５Ａに示すとおり、（臨時載置膜ＢＢ１の）グループＧ１中のＬＥＤチップ１２０を透明載置体ＣＣの区域Ｃ１内に貼着し、（臨時載置膜ＢＢ１の）グループＧ２中のＬＥＤチップ１２０を透明載置体ＣＣの区域Ｃ２内に貼着する。また、他のＬＥＤチップも上記のとおりに貼着する。図５Ｂは、ＬＥＤチップ１２０が臨時載置膜ＢＢ１上に貼着され、かつ印刷型電子回路ＰＣ上に印刷型電子回路ＰＣと異方性導電フィルム１３２が形成されることを示す図である。図５Ｂにおいて、ＬＥＤチップ１２０はまだ透明載置体ＣＣに接触していない。
図２のステップ１１４において、図６に示すとおり、臨時載置膜ＢＢ１上のＬＥＤチップ１２０を透明載置体ＣＣ上に貼着する。図６において、ＬＥＤチップ１２０は臨時載置膜ＢＢ１に貼着されるとともに、このＬＥＤチップ１２０は異方性導電フィルム１３２によって透明載置体ＣＣ上に貼着される。
図２のステップ１１６において、図７に示すとおり、臨時載置膜ＢＢ１とＬＥＤチップ１２０とを分離させる（すなわち、臨時載置膜ＢＢ１をＬＥＤチップ１２０から外す）。例えば、臨時載置膜ＢＢ１は直接に外すか或いは昇温させた後に外すことができる。昇温させる方法として、臨時載置膜ＢＢ１、ＬＥＤチップ１２０及び透明載置体ＣＣを同時加熱するか、或いはＬＥＤチップ１２０の反対側にある臨時載置膜ＢＢ１の一側のみを加熱することができるが、いずれによっても臨時載置膜ＢＢ１とＬＥＤチップ１２０とを分離させることができる。図７において、臨時載置膜ＢＢ１とＬＥＤチップ１２０とは分離されており、ＬＥＤチップ１２０は異方性導電フィルム１３２によって透明載置体ＣＣ上に貼着されている。
図３の臨時載置膜ＢＢ１は、４つのグループＧ１〜Ｇ４に分けられるＬＥＤチップ１２０を有し、各ＬＥＤチップ１２０はそれぞれ、透明載置体ＣＣの８個の区域うち４つの区域Ｃ１〜Ｃ４に貼着される。他の実施例において、臨時載置膜ＢＢ１のように複数個のＬＥＤチップ１２０を有する別の臨時載置膜を、透明載置体ＣＣの８個の区域うち他の４つの区域Ｃ５〜Ｃ８に貼着することができる。
図２のステップ１１８において、溝１３０に沿って透明載置体ＣＣを切断することにより、透明載置体ＣＣを別々に存在する８個の区域（Ｃ１〜Ｃ８）に切断し、８個のＬＥＤモジュールを形成する。図８は、切断して獲得しかつ区域Ｃ１を具備するＬＥＤモジュール１４０を示す図である。図８に示されるとおり、ＬＥＤモジュール１４０は透明載置体ＣＣ中の区域Ｃ１の部分を具備し、区域Ｃ１上には印刷型電子回路ＰＣとグループＧ１中のＬＥＤチップ１２０が形成されている。図８において、各ＬＥＤチップ１２０はフリップチップ方法によって透明載置体ＣＣ上に貼着される。ＬＥＤチップ１２０を２つずつ電気的に接続させることは、印刷型電子回路ＰＣと異方性導電フィルム１３２によって実現する。印刷型電子回路ＰＣによって電気エネルーギが流れるので、ＬＥＤチップ１２０が発光することができる。
図２〜図８の実施例のとおり、臨時載置膜ＢＢ１上にＬＥＤチップ１２０を何個設けても、それらのＬＥＤチップ１２０を透明載置体ＣＣ上に一度に全部貼着することができ、かつそれらのＬＥＤチップ１２０を臨時載置膜ＢＢ１から一度に全部外すことができる。ＬＥＤチップを一つずつ載置膜から別の載置体に移す従来の技術より、図２〜図８の本発明の実施例は製造工程を大幅に簡素化し、スループット（throughput）を向上させることができる。
図８のＬＥＤモジュール１４０がフリップチップ方法によって透明載置体ＣＣ上に貼着されるが、本発明がそれに限定されるものではない。図９は、ＬＥＤチップ１２０が臨時載置膜ＢＢ１上に貼着され、透明載置体ＣＣ上には粘着層１３４が形成されているが、印刷型電子回路ＰＣが形成されていないことを示す図である。図９において、ＬＥＤチップ１２０はまだ透明載置体ＣＣに接触していない。
図１０は、図９以後の製作過程におけるＬＥＤモジュールを示す断面図である。図１０において、臨時載置膜ＢＢ１上のＬＥＤチップ１２０は粘着層１３４によって透明載置体ＣＣ上に同時貼着されている。
図１１は、図１０以後の製作過程におけるＬＥＤモジュールを示す断面図である。図１１において、臨時載置膜ＢＢ１とＬＥＤチップ１２０とは既に分離され、ＬＥＤチップ１２０は粘着層１３４によって透明載置体ＣＣ上に同時貼着されている。
ＬＥＤチップ１２０がまだ透明載置体ＣＣに接触していない図９の時点、或いはＬＥＤチップ１２０が既に透明載置体ＣＣに接触される図１０の時点において、図９又は図１０に示される透明載置体ＣＣ上に所定の導電電極板１３８を更に設けることができる。次に、図１１の時点において、臨時載置膜ＢＢ１とＬＥＤチップ１２０とを分離させる。さらに、図１２に示すとおり、ＬＥＤチップ１２０上にボンディングワイヤ１３６を形成する。ボンディングワイヤ１３６により、ＬＥＤチップ１２０同士の間の電気接続及びＬＥＤチップ１２０と導電電極板１３８との間の電気接続が実現される。図１２に示されるとおり、ＬＥＤチップ１２０の電気接続区域（すなわち、導電電極板１３８が位置する区域）とＬＥＤチップ１２０が貼着された透明載置体ＣＣの区域とが異なる。すなわち、透明載置体ＣＣ上において、導電電極板１３８が位置する区域とＬＥＤチップ１２０が貼着された区域とが重なっておらず、ＬＥＤチップ１２０と導電電極板１３８とはボンディングワイヤ１３６によって電気的に接続されている。ＬＥＤチップ１２０がフリップチップ方法によって透明載置体ＣＣ上に貼着されるものではないが、ＬＥＤチップ１２０の上表面が上方に向くようにＬＥＤチップ１２０を透明載置体ＣＣ上に貼着するため、図８のＬＥＤチップ１２０はフリップチップ方法によって透明載置体ＣＣ上に貼着する。
図９〜図１２の実施例は図２〜図８の実施例に類似している。したがって、臨時載置膜ＢＢ１上にＬＥＤチップ１２０を何個設けても、それらのＬＥＤチップ１２０を透明載置体ＣＣ上に一度に全部貼着することができ、かつそれらのＬＥＤチップ１２０を臨時載置膜ＢＢ１から一度に全部外すことができる。それにより、製造工程を大幅に簡素化し、スループットを向上させることができる。
以上、本発明の好適な実施例を詳述してきたが、それらは本発明の例示にしか過ぎないものであるため、この発明は実施例の構成にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても当然にこの発明に含まれる。
１２ フェハー
１２０ ＬＥＤチップ
１３０ 溝
１３２ 異方性導電フィルム
１４０ ＬＥＤモジュール
１３４ 粘着層
１３６ ボンディングワイヤ
１３８ 導電電極板
ＢＢ１ 臨時載置膜
ＣＣ 透明載置体
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８ 区域
Ｇ１、Ｇ２、Ｇ３、Ｇ４ グループ
ＰＣ 印刷型電子回路

Claims (10)

  1. 発光ダイオードモジュールの製造方法
    上に複数個のＬＥＤチップが配置される第一載置具を提供するステップと、
    第二載置具を提供するステップと、
    前記複数個のＬＥＤチップを前記第二載置具に同時貼着するステップと、
    前記第一載置具と前記複数個のＬＥＤチップを分離させることにより、当該複数個のＬＥＤチップを前記第二載置具上に残すステップとを含む、
    発光ダイオードモジュールの製造方法。
  2. 前記第一載置具はブルーテープ（blue tape）である、請求項１に記載の発光ダイオードモジュールの製造方法。
  3. 前記第二載置具は、透明なガラス又は透明な炭化ケイ素フィルムである、請求項１に記載の発光ダイオードモジュールの製造方法。
  4. ＬＥＤフェハーを切断することにより、分類されていない複数個のＬＥＤチップを形成するステップと、
    複数の種類に基づいて、分類されていない前記複数個のＬＥＤチップを分類し、かつ前記第一載置具に設けられるＬＥＤチップたちを同じ種類にするステップとを更に含む、請求項１に記載の発光ダイオードモジュールの製造方法。
  5. 前記第二載置具を切断することにより、別々に存在する複数のＬＥＤモジュールを形成するステップを更に含み、
    前記ＬＥＤモジュールの各々は、前記複数個のＬＥＤチップのうち少なくとも一個のＬＥＤチップを含む、請求項１に記載の発光ダイオードモジュールの製造方法。
  6. 前記ＬＥＤモジュールの各々が電子回路を含むことにより、前記ＬＥＤモジュール中の前記ＬＥＤチップが発光するように電気を供給する、請求項５に記載の発光ダイオードモジュールの製造方法。
  7. 前記複数個のＬＥＤチップは、フリップチップ方法によって前記第二載置具上に貼着される、請求項１に記載の発光ダイオードモジュールの製造方法。
  8. 前記第二載置具上に印刷型電子回路を形成するステップと、
    前記複数個のＬＥＤチップにより、第一載置具を前記第二載置具の印刷型電子回路上に貼着するステップとを更に含む、請求項７に記載の発光ダイオードモジュールの製造方法。
  9. 前記第二載置具の前記印刷型電子回路上に異方性導電フィルムを形成するステップと、
    前記第一載置具を前記異方性導電フィルム上に貼着するステップと、
    前記第一載置具を前記複数個のＬＥＤチップから外すことにより、当該複数個のＬＥＤチップを前記異方性導電フィルム上に残すステップとを更に含む、請求項８に記載の発光ダイオードモジュールの製造方法。
  10. 前記第二載置具上に粘着層を形成するステップと、
    前記第一載置具を前記粘着層に貼着するステップと、
    前記第一載置具を前記複数個のＬＥＤチップから外すことにより、当該複数個のＬＥＤチップを前記粘着層上に残すステップとを更に含む、請求項１に記載の発光ダイオードモジュールの製造方法。
JP2014205344A 2013-10-07 2014-10-06 発光ダイオードモジュール及びその製造方法 Active JP6626612B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102136175 2013-10-07
TW102136175A TWI601225B (zh) 2013-10-07 2013-10-07 發光二極體組件及製造方法

Publications (3)

Publication Number Publication Date
JP2015076613A true JP2015076613A (ja) 2015-04-20
JP2015076613A5 JP2015076613A5 (ja) 2017-11-09
JP6626612B2 JP6626612B2 (ja) 2019-12-25

Family

ID=52777262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014205344A Active JP6626612B2 (ja) 2013-10-07 2014-10-06 発光ダイオードモジュール及びその製造方法

Country Status (4)

Country Link
US (1) US9534747B2 (ja)
JP (1) JP6626612B2 (ja)
CN (2) CN104518055B (ja)
TW (1) TWI601225B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876286B (zh) * 2017-02-04 2019-08-20 武汉华威科智能技术有限公司 一种极薄柔性电子芯片封装方法及产品
TWI712188B (zh) 2019-11-13 2020-12-01 隆達電子股份有限公司 發光封裝結構及其製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63262259A (ja) * 1987-04-20 1988-10-28 Matsushita Electric Ind Co Ltd 光プリンタ用書き込みヘツド
JPH03233978A (ja) * 1990-02-08 1991-10-17 Matsushita Electric Ind Co Ltd 発光装置
JPH08330633A (ja) * 1995-05-29 1996-12-13 Kyocera Corp 半導体発光装置
JPH11191642A (ja) * 1997-12-26 1999-07-13 Rohm Co Ltd 半導体発光素子、半導体発光モジュール、およびこれらの製造方法
JP2006324550A (ja) * 2005-05-20 2006-11-30 Sony Corp 素子転写装置、素子転写方法および表示装置の製造方法
JP2010199565A (ja) * 2009-01-27 2010-09-09 Citizen Electronics Co Ltd 発光ダイオードの製造方法
JP2011009681A (ja) * 2009-06-24 2011-01-13 Paragon Semiconductor Lighting Technology Co Ltd 外側に切断斜面を具えた発光ダイオードパッケージ構造及びその製作方法
US20120021542A1 (en) * 2010-07-22 2012-01-26 Advanced Optoelectronic Technology, Inc. Method of packaging light emitting device
JP2013197236A (ja) * 2012-03-19 2013-09-30 Asahi Glass Co Ltd 発光装置および発光装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200969348Y (zh) * 2006-10-17 2007-10-31 宏齐科技股份有限公司 发光二极管芯片的封装结构
JP2008159937A (ja) * 2006-12-25 2008-07-10 Kyocera Corp 発光素子用集合基板および発光装置集合基板
US7834365B2 (en) * 2007-09-12 2010-11-16 Harvatek Corporation LED chip package structure with high-efficiency light-emitting effect and method of packing the same
US7811843B1 (en) * 2010-01-13 2010-10-12 Hon Hai Precision Industry Co., Ltd. Method of manufacturing light-emitting diode
KR20120067153A (ko) * 2010-12-15 2012-06-25 삼성엘이디 주식회사 발광소자, 발광소자 패키지, 발광소자의 제조방법, 및 발광소자의 패키징 방법
US8227271B1 (en) * 2011-01-27 2012-07-24 Himax Technologies Limited Packaging method of wafer level chips
CN203339225U (zh) * 2013-06-06 2013-12-11 邱东扬 无封装芯片led发光照明结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63262259A (ja) * 1987-04-20 1988-10-28 Matsushita Electric Ind Co Ltd 光プリンタ用書き込みヘツド
JPH03233978A (ja) * 1990-02-08 1991-10-17 Matsushita Electric Ind Co Ltd 発光装置
JPH08330633A (ja) * 1995-05-29 1996-12-13 Kyocera Corp 半導体発光装置
JPH11191642A (ja) * 1997-12-26 1999-07-13 Rohm Co Ltd 半導体発光素子、半導体発光モジュール、およびこれらの製造方法
JP2006324550A (ja) * 2005-05-20 2006-11-30 Sony Corp 素子転写装置、素子転写方法および表示装置の製造方法
JP2010199565A (ja) * 2009-01-27 2010-09-09 Citizen Electronics Co Ltd 発光ダイオードの製造方法
JP2011009681A (ja) * 2009-06-24 2011-01-13 Paragon Semiconductor Lighting Technology Co Ltd 外側に切断斜面を具えた発光ダイオードパッケージ構造及びその製作方法
US20120021542A1 (en) * 2010-07-22 2012-01-26 Advanced Optoelectronic Technology, Inc. Method of packaging light emitting device
JP2013197236A (ja) * 2012-03-19 2013-09-30 Asahi Glass Co Ltd 発光装置および発光装置の製造方法

Also Published As

Publication number Publication date
US20150099320A1 (en) 2015-04-09
CN104518055B (zh) 2018-11-02
TWI601225B (zh) 2017-10-01
TW201515131A (zh) 2015-04-16
US9534747B2 (en) 2017-01-03
CN104518055A (zh) 2015-04-15
JP6626612B2 (ja) 2019-12-25
CN109268709A (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
US11543081B2 (en) LED assembly with omnidirectional light field
JP7292340B2 (ja) 発光モジュール及びその製造方法
TWI610465B (zh) 發光二極體組件及製作方法
TWI444633B (zh) 半導體發光二極體晶片、其製造方法及其品質控制方法
US9705029B2 (en) Light-emitting device and manufacturing method thereof
US11901480B2 (en) Method of manufacturing a light-emitting device
TW201528475A (zh) 用於均勻及高亮度光源之單體式發光二極體陣列
JP6626612B2 (ja) 発光ダイオードモジュール及びその製造方法
KR20150025797A (ko) 발광소자 패키지 및 이를 포함하는 차량용 조명 장치
KR20210019840A (ko) 발광소자 다이 어레이를 이용한 조명 장치 및 그 제조방법
TWI711188B (zh) 發光二極體組件
TWI774091B (zh) 發光二極體組件
TWI676300B (zh) 發光二極體組件
TW201434179A (zh) 發光裝置及其發光二極體的固晶方法
KR20060082114A (ko) 열전도형 반도체 발광소자 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170928

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170928

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180530

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191202

R150 Certificate of patent or registration of utility model

Ref document number: 6626612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250