JP2015070114A - Thin film semiconductor device - Google Patents

Thin film semiconductor device Download PDF

Info

Publication number
JP2015070114A
JP2015070114A JP2013203179A JP2013203179A JP2015070114A JP 2015070114 A JP2015070114 A JP 2015070114A JP 2013203179 A JP2013203179 A JP 2013203179A JP 2013203179 A JP2013203179 A JP 2013203179A JP 2015070114 A JP2015070114 A JP 2015070114A
Authority
JP
Japan
Prior art keywords
thin film
electrode
conductive barrier
barrier material
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013203179A
Other languages
Japanese (ja)
Inventor
保久 小穴
Yasuhisa Oana
保久 小穴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to JP2013203179A priority Critical patent/JP2015070114A/en
Publication of JP2015070114A publication Critical patent/JP2015070114A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a thin film semiconductor device comprising a practical conductive barrier material capable of preventing oxidation-reduction reaction.SOLUTION: An amorphous electride is used as a conductive barrier material (5) provided between a semiconductor layer (4) and each of a source electrode (6) and a drain electrode (7). This conductive barrier material (5) is formed through sputter deposition to have a thickness in the range from 2 nm to 15nm, exhibits electric properties comparable to conventional Mo electrode TFTs, and satisfactorily operates as an n-type Oxide-TFT electrode.

Description

本発明は、低抵抗で信頼性の高い電極を実現する薄膜半導体装置に関する。   The present invention relates to a thin film semiconductor device that realizes an electrode with low resistance and high reliability.

一般的な薄膜半導体トランジスタにおいて、低抵抗のソース・ドレーン電極と、半導体層をアイソレーションするための導電性バリア材料としては、高融点金属のTi(チタン)あるいはMo(モリブデン)、ないしはTi−Mo合金が使われている。   In a general thin film semiconductor transistor, a low resistance source / drain electrode and a conductive barrier material for isolating a semiconductor layer are Ti (titanium) or Mo (molybdenum), or Ti-Mo, which is a refractory metal. Alloy is used.

その一例として、図4は、一般的な酸化物薄膜半導体トランジスタの模式的縦断面図を示している。図4に示した酸化物薄膜半導体トランジスタは、ガラス基板10の上に、ゲート電極20、ゲート絶縁膜30、酸化物半導体層40、が順次積層されているとともに、酸化物半導体層40上には導電性バリア材料50を介してソース電極60およびドレーン電極70が積層されて構成されている。   As an example, FIG. 4 shows a schematic longitudinal sectional view of a general oxide thin film semiconductor transistor. In the oxide thin film semiconductor transistor illustrated in FIG. 4, a gate electrode 20, a gate insulating film 30, and an oxide semiconductor layer 40 are sequentially stacked on a glass substrate 10. A source electrode 60 and a drain electrode 70 are laminated via a conductive barrier material 50.

より具体的には、図4の例示では、酸化物半導体層40は、In−Ga−Zn−Oと表示されるインジウム・ガリウム・亜鉛・酸素で構成されている。また、ソース電極60およびドレーン電極70は、Al(アルミニウム)、ないしはAl−Nd(ネオジム)合金、またはCu(銅)で構成されている。そして、ソース電極60・ドレーン電極70と、酸化物半導体層40とをアイソレーションするための導電性バリア材料50は、高融点金属のTi(チタン)あるいはMo(モリブデン)、ないしはTi−Mo合金で構成されている(例えば、非特許文献1参照)。   More specifically, in the illustration of FIG. 4, the oxide semiconductor layer 40 is composed of indium, gallium, zinc, and oxygen expressed as In—Ga—Zn—O. The source electrode 60 and the drain electrode 70 are made of Al (aluminum), Al—Nd (neodymium) alloy, or Cu (copper). The conductive barrier material 50 for isolating the source electrode 60 / drain electrode 70 and the oxide semiconductor layer 40 is made of Ti (titanium) or Mo (molybdenum), or a Ti—Mo alloy, which is a refractory metal. (For example, refer nonpatent literature 1).

特許4245608号公報Japanese Patent No. 4245608

"69.2 Highly Reliable Oxide-Semiconductor TFT for AM-OLED Display", Toshiaki Arai et. al. SID 10 DIGEST p1033-1036"69.2 Highly Reliable Oxide-Semiconductor TFT for AM-OLED Display", Toshiaki Arai et. Al. SID 10 DIGEST p1033-1036

しかしながら、従来技術には、以下のような課題がある。
高性能の安定な酸化物薄膜半導体トランジスタ(Oxide−TFT)を製造するためには、200℃以上、望ましくは300℃以上の熱処理が必要である。しかしながら、ソース電極60・ドレーン電極70の形成に用いられる導電性バリア材料50の金属材料であるTiやMoは、Oxide中の酸素と容易に酸化反応して、チタン酸化物やモリブデン酸化物を形成する。
However, the prior art has the following problems.
In order to manufacture a high-performance stable oxide thin film semiconductor transistor (Oxide-TFT), heat treatment at 200 ° C. or higher, desirably 300 ° C. or higher is required. However, Ti or Mo, which is a metal material of the conductive barrier material 50 used to form the source electrode 60 and the drain electrode 70, easily oxidizes with oxygen in Oxide to form titanium oxide or molybdenum oxide. To do.

その結果、Oxide中に酸素欠損が生じて、キャリア数が増加する。キャリアの増加は、TFTの特性変動、主として閾値(Vth)の変動を引き起こすこととなる。すなわち、導電性バリア材料50として、「酸化還元反応が生じる可能性のある材料」を使う限り、このような閾値の変動から逃れられない。   As a result, oxygen deficiency occurs in Oxide, and the number of carriers increases. The increase in carriers causes a variation in TFT characteristics, mainly a variation in threshold value (Vth). That is, as long as “a material that can cause an oxidation-reduction reaction” is used as the conductive barrier material 50, such a variation in threshold value cannot be avoided.

このような問題点が発生する原因について、補足説明する。IGZO(In−Ga−Zn−O)に代表される酸化物半導体は、電荷を運ぶキャリア=電子が酸素欠損、すなわち、半導体膜中の酸素原子が不足することで、このような閾値変動が発生すると理解されている。   A supplementary explanation will be given of the cause of such a problem. Oxide semiconductors typified by IGZO (In-Ga-Zn-O) have such threshold fluctuations due to carriers carrying charges = electrons are oxygen deficient, that is, oxygen atoms in the semiconductor film are insufficient. It is understood.

従って、製造工程で、さらには動作中の素子温度の上昇で、このような閾値が変動すると、TFTの電気的特性、例えば、閾値(Vth)や電流等が変動することになる。この結果、使用に耐えないOxide−TFTになってしまうおそれがある。   Therefore, if such a threshold value fluctuates in the manufacturing process and further due to an increase in element temperature during operation, the electrical characteristics of the TFT, for example, the threshold value (Vth), current, and the like fluctuate. As a result, there is a possibility that the oxide-TFT becomes unusable.

この視点から、信頼性の高い高性能のOxide−TFTを実現するためには、ソース電極やドレーン電極に用いられる導電性バリア材料は、酸化物半導体と酸化還元反応をしてはならない。ここで、酸化しない金属材料としては、Au、AgやPtが挙げられる。しかしながら、加工性や、密着力、さらにはコストに課題があって、これらの金属材料を製品に採用することはできない。   From this point of view, in order to realize a highly reliable high-performance Oxide-TFT, the conductive barrier material used for the source electrode and the drain electrode must not undergo an oxidation-reduction reaction with the oxide semiconductor. Here, examples of the metal material that does not oxidize include Au, Ag, and Pt. However, there are problems in workability, adhesion, and cost, and these metal materials cannot be used for products.

従って、従来技術の問題点としては、実用的に採用可能な金属材料を導電性バリア材料として使った場合には、いずれも酸化物半導体中の酸素原子との酸化還元反応を防ぐことができないことが挙げられる。   Therefore, as a problem of the prior art, when a metal material that can be practically used is used as a conductive barrier material, none of them can prevent a redox reaction with an oxygen atom in an oxide semiconductor. Is mentioned.

本発明は、前記のような課題を解決するためになされたものであり、酸化還元反応を防止できる実用的な導電性バリア材料を備えた薄膜半導体装置を得ることを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a thin film semiconductor device provided with a practical conductive barrier material capable of preventing a redox reaction.

本発明に係る薄膜半導体装置は、ソース電極およびドレーン電極のそれぞれと、半導体層との間に設けられる導電性バリア材料として、非晶質エレクトライドを用いるものである。   The thin film semiconductor device according to the present invention uses amorphous electride as a conductive barrier material provided between each of a source electrode and a drain electrode and a semiconductor layer.

本発明に係る薄膜半導体装置よれば、仕事関数の小さい、化学的に不活性なセラミック材料であるエレクトライドを、薄膜半導体トランジスタの電極材料に使うことで、低抵抗で信頼性の高い電極を実現することにより、酸化還元反応を防止できる実用的な導電性バリア材料を備えた薄膜半導体装置を得ることができる。   According to the thin film semiconductor device of the present invention, a low-resistance and high-reliability electrode is realized by using electride, which is a chemically inert ceramic material having a small work function, as an electrode material of a thin-film semiconductor transistor. By doing so, a thin film semiconductor device provided with a practical conductive barrier material capable of preventing the oxidation-reduction reaction can be obtained.

本発明の実施の形態1における薄膜半導体トランジスタの模式的縦断面図である。It is a typical longitudinal cross-sectional view of the thin film semiconductor transistor in Embodiment 1 of this invention. 本発明の実施の形態1における薄膜半導体装置の製造プロセスに関する説明図である。It is explanatory drawing regarding the manufacturing process of the thin film semiconductor device in Embodiment 1 of this invention. 本発明の実施の形態1における試作品に対してTFT特性評価を行った結果を示した図である。It is the figure which showed the result of having performed TFT characteristic evaluation with respect to the prototype in Embodiment 1 of this invention. 一般的な酸化物薄膜半導体トランジスタの模式的縦断面図である。It is a typical longitudinal section of a general oxide thin film semiconductor transistor.

初めに、本発明の趣旨について説明する。東京工業大学の細野秀雄教授が発明した「非晶質エレクトライドC12A7」(例えば、特許文献1参照)は、化学的に安定(不活性)なセラミックスであり、小さな仕事関数を持つゆえに、有機EL発光素子(OLED)の電子注入層として使うことで、駆動電圧の低いOLEDが実現できる可能性を持つ新材料である。   First, the gist of the present invention will be described. “Amorphous electride C12A7” (see, for example, Patent Document 1) invented by Professor Hideo Hosono of Tokyo Institute of Technology is a chemically stable (inert) ceramic and has a small work function. By using it as an electron injection layer of a light emitting element (OLED), it is a new material that has a possibility of realizing an OLED with a low driving voltage.

そこで、本願発明者は、発表論文や公開された特許などを詳細に分析評価した結果、このエレクトライドC12A7は、薄膜半導体装置、特に、酸化物半導体トランジスタのソース・ドレーン電極材料に使えることに着目した。   Therefore, as a result of detailed analysis and evaluation of published papers and published patents, the inventor of the present application pays attention to the fact that this electride C12A7 can be used as a source / drain electrode material of a thin film semiconductor device, particularly an oxide semiconductor transistor. did.

その理由は、非晶質C12A7は、導電体であり、電荷を運ぶキャリアが電子である。従って、半導体工学の範疇からは、n+酸化物半導体と考えることができ、n型動作をする酸化物半導体トランジスタ(キャリアは電子)のソース・ドレーンオーミック電極として、最適な材料であると考えられる。そこで、以下に、本発明の薄膜半導体装置の好適な実施の形態につき、図面を用いて説明する。   The reason for this is that amorphous C12A7 is a conductor, and carriers that carry charges are electrons. Therefore, from the category of semiconductor engineering, it can be considered as an n + oxide semiconductor, and is considered to be an optimum material as a source / drain ohmic electrode of an oxide semiconductor transistor (carrier is an electron) that operates n-type. Therefore, a preferred embodiment of the thin film semiconductor device of the present invention will be described below with reference to the drawings.

実施の形態1.
図1は、本発明の実施の形態1における薄膜半導体トランジスタの模式的縦断面図である。図1に示した本実施の形態1における薄膜半導体トランジスタは、ガラス基板1の上に、ゲート電極2、ゲート絶縁膜3、酸化物半導体層4、が順次積層されているとともに、酸化物半導体層4上には導電性バリア材料5を介してソース電極6およびドレーン電極7が積層されて構成されている。
Embodiment 1 FIG.
FIG. 1 is a schematic longitudinal sectional view of a thin film semiconductor transistor according to Embodiment 1 of the present invention. In the thin film semiconductor transistor according to the first embodiment shown in FIG. 1, a gate electrode 2, a gate insulating film 3, and an oxide semiconductor layer 4 are sequentially stacked on a glass substrate 1, and an oxide semiconductor layer A source electrode 6 and a drain electrode 7 are laminated on 4 with a conductive barrier material 5 interposed therebetween.

より具体的には、図1の例示では、酸化物半導体層4は、IGZOでありインジウム・ガリウム・亜鉛・酸素で構成されている。また、ソース電極6およびドレーン電極7は、Al、ないしはAl−Nd合金、またはCuで構成されている。そして、ソース電極6・ドレーン電極7と、酸化物半導体層4をアイソレーションするための導電性バリア材料5としては、化学的に安定(不活性)で、小さな仕事関数を持ったn型電導を持つ非晶質エレクトライド(C12A7)を、従来のTiやMoで構成された導電性バリア材料に代わって使用している。ちなみに、本発明に使われるエレクトライドの仕事関数値は、およそ3eV、従来のMoやTiの仕事関数値は、およそ4eVである。   More specifically, in the illustration of FIG. 1, the oxide semiconductor layer 4 is IGZO and is composed of indium, gallium, zinc, and oxygen. The source electrode 6 and the drain electrode 7 are made of Al, an Al—Nd alloy, or Cu. As the conductive barrier material 5 for isolating the source electrode 6 / drain electrode 7 and the oxide semiconductor layer 4, the n-type conductivity which is chemically stable (inactive) and has a small work function is used. The amorphous electride (C12A7) is used instead of the conventional conductive barrier material composed of Ti or Mo. Incidentally, the work function value of the electride used in the present invention is about 3 eV, and the work function value of the conventional Mo or Ti is about 4 eV.

このように、非晶質エレクトライドで構成された導電性バリア材料5を用いることで、コンタクト抵抗が低く、TFTの特性変動が少ない酸化物半導体薄膜トランジスタ(Oxide−TFT)が実現できる。すなわち、Oxideと直接接する部分の材料に、化学的に不活性な非晶質エレクトライドを使用することで、熱処理などにおける酸化還元反応を防止でき、高性能で信頼性の高いOxide−TFTを実現できる。   As described above, by using the conductive barrier material 5 made of amorphous electride, an oxide semiconductor thin film transistor (Oxide-TFT) with low contact resistance and little TFT characteristic variation can be realized. In other words, the use of chemically inert amorphous electride for the material in direct contact with Oxide can prevent oxidation-reduction reactions during heat treatment, etc., and realize a high-performance and highly reliable Oxide-TFT. it can.

エレクトライドを薄膜半導体装置の電極の導電性バリア材料として用いる発想について、以下に詳細に説明する。エレクトライド(C12A7)は、有機EL発光素子(OLED)の電子注入層として、論文や特許化された材料である。そして、本願発明者は、このエレクトライドの物性や化学的特性を詳細に分析した結果、Oxide−TFTのソース・ドレーン電極の導電性バリア材料として使用できることを見出した。さらに、基礎的な実験からも、従来のTiやMoによる導電性バリア材料に匹敵するTFT特性が確認できた。   The idea of using electride as a conductive barrier material for an electrode of a thin film semiconductor device will be described in detail below. Electride (C12A7) is a paper or patented material as an electron injection layer of an organic EL light emitting device (OLED). As a result of detailed analysis of the physical properties and chemical characteristics of this electride, the inventor of the present application has found that it can be used as a conductive barrier material for a source / drain electrode of an Oxide-TFT. Furthermore, from basic experiments, TFT characteristics comparable to conventional conductive barrier materials made of Ti or Mo could be confirmed.

図2は、本発明の実施の形態1における薄膜半導体装置の製造プロセスに関する説明図である。より具体的には、図2(a)は、ボトムゲート&トップコンタクト型Oxide−TFTの製造工程を、ステップ1〜ステップ5に分けて、その断面図として示しており、図2(b)は、ステップ3〜ステップ5に対応する上面図を示している。以下に、ステップ1〜ステップ5について、順に説明する。   FIG. 2 is an explanatory diagram relating to the manufacturing process of the thin film semiconductor device according to the first embodiment of the present invention. More specifically, FIG. 2A shows a manufacturing process of a bottom gate & top contact type Oxide-TFT as a cross-sectional view divided into steps 1 to 5, and FIG. The top view corresponding to step 3-step 5 is shown. Hereinafter, Step 1 to Step 5 will be described in order.

<ステップ1>基板準備
熱酸化膜(100nm、SiO2)付き結晶シリコンウエファを準備する。ここで、n+シリコンウエファ(比抵抗値;0.02Ω・cm)は、ゲート電極2として動作することとなる。
<Step 1> Substrate preparation A crystalline silicon wafer with a thermal oxide film (100 nm, SiO2) is prepared. Here, the n + silicon wafer (specific resistance value: 0.02 Ω · cm) operates as the gate electrode 2.

<ステップ2>チャンネル層の形成
酸化物半導体層であるIGZOを、膜厚50nmでスパッタ成膜し、チャンネル層を形成する。
<Step 2> Formation of Channel Layer IGZO that is an oxide semiconductor layer is formed by sputtering with a film thickness of 50 nm to form a channel layer.

<ステップ3>チャンネル層の加工
フォトリソグラフィおよびウエットエッチング加工により、チャンネル層を島状に加工する。
<Step 3> Processing of channel layer The channel layer is processed into an island shape by photolithography and wet etching.

<ステップ4>フォトリソグラフィを使ったリフトオフ法で電極形成
ソース電極6およびドレーン電極7が形成される以外の部分に、フォトレジストを形成する(S4−1)。その後、非晶質エレクトライドC12A7(10nm)と、それに続いて電極材料であるAl(100nm)を連続スパッタ成膜する(S4−2)。さらに、フォトレジストを剥離し、フォトレジスト上の非晶質エレクトライドC12A7およびAlを除去することで、ソース電極6、ドレーン電極7を形成する(S4−3)。
<Step 4> Electrode formation by lift-off method using photolithography Photoresist is formed on portions other than the source electrode 6 and the drain electrode 7 are formed (S4-1). Thereafter, amorphous electride C12A7 (10 nm) and subsequently, Al (100 nm) as an electrode material are continuously sputtered (S4-2). Further, the photoresist is peeled off, and the amorphous electride C12A7 and Al on the photoresist are removed to form the source electrode 6 and the drain electrode 7 (S4-3).

<ステップ5>熱処理および特性評価
空気中で、300℃、30分間の熱処理を行い、その後、TFT特性測定評価を実施した。
<Step 5> Heat treatment and characteristic evaluation Heat treatment was performed in air at 300 ° C for 30 minutes, and then TFT characteristic measurement evaluation was performed.

導電性バリア材料5として、Ti層あるいはMo層(40nm)を使用する従来製品と比較すると、ステップ4において、Ti層あるいはMo層に代わってC12A7層(10nm)を形成する点が異なっているが、製造工程自体は、従来の手順を流用できる。   Compared to a conventional product using a Ti layer or Mo layer (40 nm) as the conductive barrier material 5, the difference is that in step 4, a C12A7 layer (10 nm) is formed instead of the Ti layer or Mo layer. In the manufacturing process itself, a conventional procedure can be used.

なお、図面を用いた説明は省略するが、エッチ・ストッパ型ボトムゲート&トップコンタクト型Oxide−TFTを製造することも可能である。この場合も、導電性バリア材料として、Ti層あるいはMo層(40nm)を使用する従来製品と比較すると、Ti層あるいはMo層に代わってC12A7層(10nm)を形成する点のみが異なっている。   Although description with reference to the drawings is omitted, it is also possible to manufacture an etch stopper type bottom gate & top contact type Oxide-TFT. Also in this case, as compared with a conventional product using a Ti layer or a Mo layer (40 nm) as a conductive barrier material, only a point that a C12A7 layer (10 nm) is formed in place of the Ti layer or the Mo layer is different.

図3は、本発明の実施の形態1における試作品に対してTFT特性評価を行った結果を示した図である。より具体的には、図3(a)は、Oxide−TFTのIds−Vds特性を示しており、図3(b)は、Oxide−TFTのIds−Vgs特性を示している。なお、図3(b)の縦軸は、対数スケールとなっている。   FIG. 3 is a diagram showing a result of performing TFT characteristic evaluation on the prototype in the first embodiment of the present invention. More specifically, FIG. 3A shows the Ids-Vds characteristic of the Oxide-TFT, and FIG. 3B shows the Ids-Vgs characteristic of the Oxide-TFT. In addition, the vertical axis | shaft of FIG.3 (b) is a logarithmic scale.

図3(a)に示すように、Ids−Vds特性における線形領域の立ち上がりは、極めて良好である。すなわち、導電性バリア材料として10nmのC12A7層を用いた場合にも、良好なオーミック接合が形成できていることが分かる。さらに、飽和領域の飽和特性も、良好である。   As shown in FIG. 3A, the rise of the linear region in the Ids-Vds characteristic is very good. That is, it can be seen that a good ohmic junction can be formed even when a 10 nm C12A7 layer is used as the conductive barrier material. Furthermore, the saturation characteristics in the saturation region are also good.

また、図3(b)からは、TFTの諸特性が計算できる。閾値(Vth)は、3.1Vと従来のMo電極のTFTと大差がない。また、移動度、およびS値も、従来のMo電極のTFTと同等であることが確認できた。また、1stMeas.と3rdMeas.の特性が一致していることから、いわゆるヒステリシス現象がないことも確認できた。   Further, from FIG. 3B, various characteristics of the TFT can be calculated. The threshold value (Vth) is 3.1 V, which is not significantly different from the conventional Mo electrode TFT. Moreover, it has confirmed that a mobility and S value were also equivalent to the TFT of the conventional Mo electrode. In addition, 1stMeas. And 3rdMeas. It was also confirmed that there was no so-called hysteresis phenomenon because the characteristics of these were consistent.

以上の特性評価から、本発明のC12A7電極Oxide−TFTは、電極のオーミック特性に問題はなく、従来のMo電極TFTと同等の電気的特性を示し、n型Oxide−TFT電極として良好に動作することが検証できた。   From the above characteristic evaluation, the C12A7 electrode Oxide-TFT of the present invention has no problem in the ohmic characteristics of the electrode, exhibits the same electrical characteristics as the conventional Mo electrode TFT, and operates well as an n-type Oxide-TFT electrode. I was able to verify that.

以上のように、実施の形態1によれば、仕事関数の小さい、化学的に不活性なセラミック材料であるエレクトライドを、薄膜半導体トランジスタの導電性バリア材料として適用することで、低抵抗で信頼性の高い電極を実現し、酸化還元反応を防止できる実用的な薄膜半導体装置を得ることができる。さらに、試作品による特性検証により、従来品と同等の特性を得ることも確認できた。   As described above, according to the first embodiment, the electride, which is a chemically inactive ceramic material having a small work function, is applied as a conductive barrier material for a thin film semiconductor transistor, so that low resistance and reliability can be achieved. A practical thin film semiconductor device capable of realizing a highly functional electrode and preventing an oxidation-reduction reaction can be obtained. Furthermore, it was confirmed that characteristics equivalent to those of conventional products were obtained through the verification of characteristics using prototypes.

なお、上述した実施の形態では、膜厚10nmの非晶質エレクトライドについて説明したが、本発明の導電性バリア材料の膜厚は、これに限定されるものではない。2nm〜15nmの範囲の膜厚であれば、膜厚10nmの場合と同等の性能が得られることを検証済みである。   In the above-described embodiment, the amorphous electride having a film thickness of 10 nm has been described. However, the film thickness of the conductive barrier material of the present invention is not limited to this. If the film thickness is in the range of 2 nm to 15 nm, it has been verified that the same performance as in the case of the film thickness of 10 nm can be obtained.

また、上述した実施の形態では、酸化物半導体層を用いた酸化物薄膜半導体装置について説明したが、本発明のおけるエレクトライドの適用例は、これに限定されるものではない。非晶質シリコンを使った薄膜半導体装置、多結晶および微結晶シリコンを使った薄膜半導体装置に、従来の高融点金属のTi(チタン)あるいはMo(モリブデン)バリア層に代わって導電性バリア材料であるエレクトライドを適用することも可能であり、同様の効果を得ることができる。さらに、酸化物半導体に関しても、結晶系、微結晶系、あるいは非晶質系のいずれに対しても、エレクトライドを適用することが可能である。   In the above-described embodiment, the oxide thin film semiconductor device using the oxide semiconductor layer has been described. However, the application example of the electride in the present invention is not limited to this. Thin film semiconductor devices using amorphous silicon and thin film semiconductor devices using polycrystalline and microcrystalline silicon can be made of conductive barrier materials instead of conventional refractory metal Ti (titanium) or Mo (molybdenum) barrier layers. A certain electride can also be applied, and the same effect can be obtained. Further, regarding an oxide semiconductor, electride can be applied to any of a crystal system, a microcrystal system, and an amorphous system.

1 ガラス基板、2 ゲート電極、3 ゲート絶縁膜、4 酸化物半導体層、5 導電性バリア材料、6 ソース電極、7 ドレーン電極。   1 glass substrate, 2 gate electrode, 3 gate insulating film, 4 oxide semiconductor layer, 5 conductive barrier material, 6 source electrode, 7 drain electrode.

Claims (2)

ソース電極およびドレーン電極のそれぞれと、半導体層との間に設けられる導電性バリア材料として、非晶質エレクトライドを用いた
薄膜半導体装置。
A thin film semiconductor device using amorphous electride as a conductive barrier material provided between a source electrode and a drain electrode and a semiconductor layer.
請求項1に記載の薄膜半導体装置において、
前記導電性バリア材料は、スパッタ成膜で2nm〜15nmの範囲の膜厚として形成された非晶質エレクトライドとして構成されている
薄膜半導体装置。
The thin film semiconductor device according to claim 1,
The conductive barrier material is configured as an amorphous electride formed to a thickness in the range of 2 nm to 15 nm by sputtering film formation.
JP2013203179A 2013-09-30 2013-09-30 Thin film semiconductor device Pending JP2015070114A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013203179A JP2015070114A (en) 2013-09-30 2013-09-30 Thin film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013203179A JP2015070114A (en) 2013-09-30 2013-09-30 Thin film semiconductor device

Publications (1)

Publication Number Publication Date
JP2015070114A true JP2015070114A (en) 2015-04-13

Family

ID=52836522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013203179A Pending JP2015070114A (en) 2013-09-30 2013-09-30 Thin film semiconductor device

Country Status (1)

Country Link
JP (1) JP2015070114A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024608A (en) * 2016-05-26 2016-10-12 京东方科技集团股份有限公司 Thin film transistor, manufacturing method thereof, substrate and display device
WO2018066483A1 (en) * 2016-10-03 2018-04-12 国立大学法人東京工業大学 Semiconductor element

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019678A (en) * 2004-06-02 2006-01-19 Dainippon Printing Co Ltd Organic electronic device and organic electronic device manufacturing method
US20060081840A1 (en) * 2004-10-20 2006-04-20 Toshitaka Mori Organic electronic device and method for producing the same
JP2007150156A (en) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd Transistor and method of manufacturing same
JP2008243911A (en) * 2007-03-26 2008-10-09 Nippon Hoso Kyokai <Nhk> Organic thin-film transistor and display
US20110108834A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013040088A (en) * 2011-08-19 2013-02-28 Tokyo Institute Of Technology C12a7-based oxide melt or glass material having electroconductivity, and method for manufacturing these
JP2015029038A (en) * 2013-05-28 2015-02-12 旭硝子株式会社 Semiconductor device and method of manufacturing the same
US20150084013A1 (en) * 2013-09-26 2015-03-26 Tohoku University Organic semiconductor element and cmis semiconductor device including the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019678A (en) * 2004-06-02 2006-01-19 Dainippon Printing Co Ltd Organic electronic device and organic electronic device manufacturing method
US20060081840A1 (en) * 2004-10-20 2006-04-20 Toshitaka Mori Organic electronic device and method for producing the same
JP2007150156A (en) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd Transistor and method of manufacturing same
JP2008243911A (en) * 2007-03-26 2008-10-09 Nippon Hoso Kyokai <Nhk> Organic thin-film transistor and display
US20110108834A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011119693A (en) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2013040088A (en) * 2011-08-19 2013-02-28 Tokyo Institute Of Technology C12a7-based oxide melt or glass material having electroconductivity, and method for manufacturing these
JP2015029038A (en) * 2013-05-28 2015-02-12 旭硝子株式会社 Semiconductor device and method of manufacturing the same
US20150084013A1 (en) * 2013-09-26 2015-03-26 Tohoku University Organic semiconductor element and cmis semiconductor device including the same
WO2015044980A1 (en) * 2013-09-26 2015-04-02 国立大学法人東北大学 Organic semiconductor element and cmis semiconductor device provided with same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024608A (en) * 2016-05-26 2016-10-12 京东方科技集团股份有限公司 Thin film transistor, manufacturing method thereof, substrate and display device
CN106024608B (en) * 2016-05-26 2019-04-02 京东方科技集团股份有限公司 A kind of thin film transistor and its manufacturing method, underlay substrate and display device
WO2018066483A1 (en) * 2016-10-03 2018-04-12 国立大学法人東京工業大学 Semiconductor element

Similar Documents

Publication Publication Date Title
JP5250929B2 (en) Transistor and manufacturing method thereof
EP2348531B1 (en) Thin film transistor and method of manufacturing the same
JP6004308B2 (en) Thin film device
JP6134230B2 (en) Thin film transistor and display device
JP5955538B2 (en) Semiconductor device
JP5715432B2 (en) Inverter
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
US9412623B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
WO2018223476A1 (en) Manufacturing method for indium gallium zinc oxide thin film transistor
JP2011216880A (en) Semiconductor device
JP2015070114A (en) Thin film semiconductor device
KR101625207B1 (en) Thin Film Transistor and manufacturing method thereof
US9660094B2 (en) Thin film transistor and method of manufacturing the same
JP2019216281A (en) Thin film transistor, oxide semiconductor film, and sputtering target
US20150108468A1 (en) Thin film transistor and method of manufacturing the same
JP2018137422A (en) Thin-film transistor, thin-film device, and method for manufacturing thin-film transistor
Xiao et al. Back channel anodization amorphous indium gallium zinc oxide thin-film transistors process
JP6327548B2 (en) Thin film transistor and manufacturing method thereof
CN118039702A (en) Top gate Schottky oxide thin film transistor and preparation method thereof
JP6637783B2 (en) Thin film transistor
JP6517535B2 (en) Silicon-based thin film semiconductor device and method of manufacturing silicon-based thin film semiconductor device
KR102180511B1 (en) Thin film transistor array panel and manufacturing mathod thereof
JP2014072408A (en) Field effect transistor, semiconductor device equipped with the same and field effect transistor manufacturing method
JP6179912B2 (en) Thin film device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180109