KR101625207B1 - Thin Film Transistor and manufacturing method thereof - Google Patents
Thin Film Transistor and manufacturing method thereof Download PDFInfo
- Publication number
- KR101625207B1 KR101625207B1 KR1020140102608A KR20140102608A KR101625207B1 KR 101625207 B1 KR101625207 B1 KR 101625207B1 KR 1020140102608 A KR1020140102608 A KR 1020140102608A KR 20140102608 A KR20140102608 A KR 20140102608A KR 101625207 B1 KR101625207 B1 KR 101625207B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate insulating
- electrode
- insulating film
- sioc
- channel layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 94
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 63
- 230000001681 protective effect Effects 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 13
- 230000010287 polarization Effects 0.000 description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000002269 spontaneous effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910003363 ZnMgO Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(II) oxide Inorganic materials [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
본 발명은 박막 트랜지스터 및 그 제조방법에 대한 것으로, 기판, 상기 기판 위에 배치되는 게이트 전극, 상기 기판과 상기 게이트 전극 위에 배치되는 게이트 절연막, 상기 게이트 절연막 위에 배치되는 채널층으로서 반도체, 소스 전극 또는 드레인 전극의 저항손실을 줄이고 전도효율과 전자 이동도를 증대시키기 위해 증착된 보호막, 및 상기 반도체를 중심으로 좌우에 배치되는 소스 전극과 드레인 전극을 포함하고, 상기 게이트 절연막은 SiOC로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.5인 것을 특징으로 하는 한다.The present invention relates to a thin film transistor and a method of manufacturing the same. The thin film transistor includes a substrate, a gate electrode disposed on the substrate, a gate insulating film disposed on the substrate and the gate electrode, And a source electrode and a drain electrode disposed on the left and right sides of the semiconductor, wherein the gate insulating film is made of SiOC, and the gate electrode is formed of SiOC, And the dielectric constant of the insulating film is 1.3 to 2.5.
Description
본 발명은 박막 트랜지스터 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 트랜지스터의 누설전류를 제어하고 문턱전압이동을 감소시키며, 트랜지스터의 비안정성을 용이하게 개선할 수 있도록 하기 위해서, SiOC 박막을 게이트 절연막으로 하여 게이트전극과 드레인 전극에 의해서 n-타입 트랜지스터와 p-타입 트랜지스터 구현이 동시에 가능한 양방향성 특성을 가지며, 소스 또는 드레인의 접촉 저항성분을 줄이기 위해서 (+)전압을 걸면 반대편에 (-)전류가 흐르는 유전체의 자발적인 분극특성을 이용할 수 있는 보호막을 증착한 박막트랜지스터 및 그 제조방법에 관한 것이다.The present invention relates to a thin film transistor and a method of manufacturing the same. More particularly, the present invention relates to a thin film transistor and a method of manufacturing the same. More particularly, the present invention relates to a thin film transistor Type transistor and a p-type transistor can be realized by the gate electrode and the drain electrode at the same time. When the (+) voltage is applied to reduce the contact resistance component of the source or the drain, To a thin film transistor having a protective film deposited thereon which can utilize spontaneous polarization characteristics of a flowing dielectric and a method of manufacturing the thin film transistor.
본 발명의 기술분야는 반도체 장치 및 반도체 장치를 제작하기 위한 방법과 관련된다. 여기서 반도체 장치들은 반도체 절연막으로써 SiOC 반도체 특성을 이용한 일반적인 소자와 장치들을 말한다. The technical field of the present invention relates to a semiconductor device and a method for manufacturing a semiconductor device. Here, semiconductor devices refer to general devices and devices using SiOC semiconductor characteristics as a semiconductor insulating film.
구체적으로 메모리, 디스플레이, 투명디스플레이, OLED, 터치패널, 통신용 반도체, 산화물반도체, 유기물반도체 소자에 필요한 MOSFET (Metal/ Oxide/ Semiconductor - Field Effect Transistor) 구조의 트랜지스터를 제작하는데 있어서 이동도가 높으면서도 문턱전압이동(threshold voltage shift)과 안정성(stability)을 갖는 디바이스 제작에 있어 SiOC 박막을 적용하는 방법에 해당하는 기술이다.More specifically, when a transistor having a MOSFET (Metal / Oxide / Semiconductor Field Effect Transistor) structure required for a memory, a display, a transparent display, an OLED, a touch panel, a communication semiconductor, an oxide semiconductor or an organic semiconductor device is manufactured, This technology corresponds to a method of applying a SiOC thin film to a device having a threshold voltage shift and stability.
일반적으로 금속산화물들 중에 반도체의 특성을 갖는 금속산화물로 인듐산화물, 산화텅스텐, 산화주석, 산화인듐, 산화아연 등이 있으며, 채널 형성에 이러한 금속 산화물을 사용하는 박막트랜지스터가 널리 알려져 있다. In general, among metal oxides, metal oxides having semiconductor properties include indium oxide, tungsten oxide, tin oxide, indium oxide, zinc oxide, and the like. Thin film transistors using such metal oxides for channel formation are well known.
지금까지 알려진 바로는 트랜지스터의 채널층에 사용되는 금속 산화물로 InSnGaZnO, InGaZnO, AlGaZnμO, InSnZnO In-Al-ZnO, Sn GaZnO, SnAlZnO, InZnO, SnZnO and AlZnO, ZnMgO, SnMgO, InMgO, InO, SnO, ZnO 등의 금속반도체, 산화물 반도체, 비정질 반도체 물질이 사용될 수 있다. The metal oxide used for the channel layer of the transistor has been known up to now as a metal oxide used for the channel layer of the transistor. In the case of the metal oxide used for the channel layer of the transistor, InSnGaZnO, InGaZnO, AlGaZnO, InGaZnO, InSnZnO In-Al-ZnO, SnGaZnO, SnAlZnO, InZnO, SnZnO and AlZnO, ZnMgO, SnMgO, InMgO, InO, , An oxide semiconductor, and an amorphous semiconductor material may be used.
여기에서, 첨가된 불순물의 활성화를 돕고 불순물 첨가시 발생되는 결합을 보상하기위해 열처리가 수행된다. 열처리는 반도체물질 증착 후 혹은 반도체 소자 제작 후에 할 수 있고, 비교적 짧은 시간 열처리가 수행되는 것이 바람직하다. Here, a heat treatment is performed in order to facilitate the activation of the added impurities and to compensate for the bonding occurring when the impurities are added. The heat treatment can be performed after the deposition of the semiconductor material or after the fabrication of the semiconductor device, and it is preferable that the heat treatment is performed for a relatively short time.
특히 InGaZnO 산화물 반도체 재료는 비정질구조이며, on/off 특성이 우수하고, 높은 전계효과 이동도μfet 를 갖기 때문에 투명디스플레이를 구현하기위한 산화물반도체 재료로 주목을 받고 있다. In particular, since the InGaZnO oxide semiconductor material has an amorphous structure, excellent on / off characteristics, and high field effect mobility μfet , it is attracting attention as an oxide semiconductor material for realizing a transparent display.
하지만, 에너지 밴드갭 안에 존재하는 결함 혹은 불순물에 의한 전하이동에 의한 문턱전압이동과 비안정성의 문제를 해결하는 것이 과제로 대두된다. However, there is a problem to solve the problem of the threshold voltage shift and the unstability due to the charge transfer due to defects or impurities existing in the energy band gap.
산화물반도체의 문턱전압이동, 문턱전압이하 스윙의 문제와 비안정성의 발생이 심각하게 발생하고 있으며, 이러한 문제점을 해결하기 위한 다양한 방법들이 제시되고 있으나 근본적인 해결이 되지 못하고 있다. Though the threshold voltage shift of the oxide semiconductor, the swing under the threshold voltage and the occurrence of the non-stability are serious, various methods for solving such problems have been proposed, but the solution has not been fundamentally solved.
현재에 많이 이용되는 트랜지스터의 게이트 절연막으로 사용되고 있는 SiO2 박막은 상기 문턱전압이하 스윙의 문제가 발생하고 그 안정성을 확보할 수 없는 문제가 되고 있다.A SiO 2 thin film used as a gate insulating film of a transistor which is widely used at present has a problem that swing below the threshold voltage occurs and its stability can not be secured.
또한, 트랜지스터 전극의 구성에서 소스 또는 드레인의 금속 전극과 반도체의 접촉 시에는 비교적 큰 접촉 저항이 발생하는데 상기 접촉 저항성분을 줄이기 위해서는 별도의 보호막을 증착할 필요가 있다. Further, in the structure of the transistor electrode, a relatively large contact resistance occurs when the metal electrode of the source or the drain contacts the semiconductor, and a separate protective film must be deposited in order to reduce the contact resistance component.
본 발명은 전술한 바와 같은 종래의 문제점을 해결하고자 도출된 것으로서, 그의 목적은 산화물반도체를 채널층으로 갖는 소자설계에서 게이트 절연막으로 SiOC 박막을 사용하여 누설전류감소, 문턱전압 감소, 안정성을 확보하여 p-타입과 n-타입 특성을 모두 갖는 양방향성 특성의 트랜지스터와 안정된 인버터를 제조할 수 있고, 소스 또는 드레인의 접촉 저항성분을 줄이기 위해서 보호막을 증착한 박막 트랜지스터 및 그 제조방법을 제공하기 위한 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the conventional problems as described above, and it is an object of the present invention to provide a semiconductor device having an oxide semiconductor as a channel layer by using a SiOC thin film as a gate insulating film to reduce leakage current, The present invention is to provide a thin film transistor and a manufacturing method thereof, which can fabricate a transistor having a bidirectional characteristic and a stable inverter having both p-type and n-type characteristics, and to reduce a contact resistance component of a source or a drain.
본 발명에 따른 박막 트랜지스터는, 기판, 상기 기판 위에 배치되는 게이트 전극, 상기 기판과 상기 게이트 전극 위에 배치되는 게이트 절연막, 상기 게이트 절연막 위에 배치되는 채널층으로서 반도체, 소스 전극 또는 드레인 전극의 저항손실을 줄이고 전도효율과 전자 이동도를 증대시키기 위해 증착된 보호막, 및 상기 반도체를 중심으로 좌우에 배치되는 소스 전극과 드레인 전극을 포함하고, 상기 게이트 절연막은 SiOC로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.5이고, 상기 보호막은 SiOC로 이루어지며, 상기 보호막의 유전상수는 1.3∼2.5인 것을 특징으로 하는 것이다.A thin film transistor according to the present invention includes a substrate, a gate electrode disposed on the substrate, a gate insulating film disposed on the substrate and the gate electrode, and a channel layer disposed on the gate insulating film, And a source electrode and a drain electrode disposed to the left and right around the semiconductor, wherein the gate insulating film is made of SiOC, and the dielectric constant of the gate insulating film is 1.3 to 2.5, the protective film is made of SiOC, and the dielectric constant of the protective film is 1.3 to 2.5.
또한, 본 발명에 따른 박막 트랜지스터에 있어서, 하나의 박막 트랜지스터의 상기 게이트 전극에 인가되는 전압이 음(-)의 바이어스인 경우에는 p-타입 트랜지스터로 동작하는 동시에, 상기 게이트 전극에 인가되는 전압이 양(+)의 바이어스인 경우에는 n-타입 트랜지스터로 동작함으로써 단일 박막 트랜지스터에서 n-타입과 p-타입이 일체로서 동작하는 인버터 특성을 나타내는 것을 특징으로 하는 것이다.In the thin film transistor according to the present invention, when the voltage applied to the gate electrode of one thin film transistor is a negative bias, the thin film transistor operates as a p-type transistor, and the voltage applied to the gate electrode Type transistor when the bias is positive and the inverter characteristic that the n-type and p-type operate as a single body in a single thin film transistor by operating as an n-type transistor when the bias is positive.
삭제delete
삭제delete
삭제delete
또한, 본 발명에 따른 박막 트랜지스터는, 기판; 상기 기판 위에 배치되는 채널층으로서 산화물 반도체; 상기 산화물 반도체 위에 배치되는 게이트 절연막; 상기 게이트 절연막 위에 배치되는 게이트 전극; 상기 게이트 절연막을 중심으로 좌우에 배치되는 소스 전극과 드레인 전극; 및 소스 전극 또는 드레인 전극의 저항손실을 줄이고 전도효율과 전자 이동도를 증대시키기 위해 상기 소스 전극 또는 드레인 전극과 상기 게이트 절연막 사이에 증착되고, 상기 소스 전극 또는 드레인 전극과 상기 채널층 상부 사이에 증착된 보호막을 포함하고, 상기 게이트 절연막은 SiOC로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.5이고, 상기 보호막은 SiOC로 이루어지며, 상기 보호막의 유전상수는 1.3∼2.5인 것을 특징으로 하는 것이다.According to another aspect of the present invention, there is provided a thin film transistor comprising: a substrate; An oxide semiconductor as a channel layer disposed on the substrate; A gate insulating film disposed on the oxide semiconductor; A gate electrode disposed on the gate insulating film; A source electrode and a drain electrode disposed on the left and right sides of the gate insulating film; And a source electrode or a drain electrode which is deposited between the source electrode or the drain electrode and the gate insulating film to reduce a resistance loss of the source electrode or the drain electrode and increase conduction efficiency and electron mobility, Wherein the gate insulating film is made of SiOC, the dielectric constant of the gate insulating film is 1.3 to 2.5, the protective film is made of SiOC, and the dielectric constant of the protective film is 1.3 to 2.5 .
또한, 본 발명에 따른 박막 트랜지스터는, 기판; 상기 기판 위에 배치되는 채널층으로서 산화물 반도체; 상기 산화물 반도체 위에 배치되는 게이트 절연막; 상기 게이트 절연막 위에 배치되는 게이트 전극; 상기 채널층과 보호막을 경계로 상기 채널층 좌측으로 삽입 배치된 소스전극과 상기 채널층과 보호막을 경계로 하여 상기 채널층 우측으로 삽입 배치된 드레인 전극을 포함하고, 상기 소스전극 및 드레인 전극과 경계를 이루는 상기 보호막은 상기 기판과도 경계를 이루어 배치되며, 상기 기판 상부와 상기 소스 전극 또는 드레인 전극 사이에 상기 보호막을 증착하고, 상기 채널층 아래에 상기 채널층과 상기 소스 전극 또는 상기 드레인 전극 사이에 보호막을 증착하며, 상기 게이트 절연막은 SiOC로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.5이고, 상기 보호막은 SiOC로 이루어지며, 상기 보호막의 유전상수는 1.3∼2.5인 것을 특징으로 하는 것이다.According to another aspect of the present invention, there is provided a thin film transistor comprising: a substrate; An oxide semiconductor as a channel layer disposed on the substrate; A gate insulating film disposed on the oxide semiconductor; A gate electrode disposed on the gate insulating film; And a drain electrode interposed between the channel layer and the passivation layer and disposed to the right of the channel layer with a boundary between the channel layer and the passivation layer and between the source electrode and the drain electrode, Wherein the passivation layer is disposed between the substrate and the source electrode or the drain electrode, the passivation layer is deposited between the substrate and the source electrode or the drain electrode, and the channel layer is formed between the channel layer and the source electrode or the drain electrode Wherein the gate insulating film is made of SiOC, the dielectric constant of the gate insulating film is 1.3 to 2.5, the protective film is made of SiOC, and the dielectric constant of the protective film is 1.3 to 2.5 .
한편, 본 발명에 따른 박막 트랜지스터 제조 방법은, 기판 위에 게이트 전극을 형성하는 단계; 상기 기판과 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 채널층으로서 산화물 반도체를 형성하는 단계; 채널층인 산화물 반도체와 소스 전극 또는 드레인 전극 사이에 보호막을 증착하는 단계; 및 상기 산화물 반도체를 중심으로 좌우에 소스 전극과 드레인 전극을 형성하는 단계를 포함하고, 상기 게이트 절연막은 SiOC로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.5 이고, 상기 보호막은 SiOC로 이루어지며, 상기 보호막의 유전상수는 1.3∼2.5인 것을 특징으로 하는 것이다.According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor including: forming a gate electrode on a substrate; Forming a gate insulating film on the substrate and the gate electrode; Forming an oxide semiconductor as a channel layer on the gate insulating film; Depositing a protective film between the oxide semiconductor, which is a channel layer, and the source electrode or the drain electrode; And forming a source electrode and a drain electrode on the left and right sides of the oxide semiconductor, wherein the gate insulating film is made of SiOC, the dielectric constant of the gate insulating film is 1.3 to 2.5, and the protective film is made of SiOC And the dielectric constant of the protective film is 1.3 to 2.5.
본 발명에 의하면 게이트 절연막으로 SiOC 박막을 사용하여 누설전류감소, 문턱전압 이동 감소, 안정성을 확보하여 p-타입과 n-타입 특성을 모두 갖는 양방향성 특성의 트랜지스터와 안정된 인버터를 제조할 수 있는 효과가 있다.According to the present invention, the SiOC thin film is used as the gate insulating film to reduce the leakage current, decrease the shift of the threshold voltage, and stabilize the transistor, thereby producing a bi-directional transistor having both p-type and n-type characteristics and a stable inverter have.
또한, 본 발명에 의하면 보호막을 증착하여 소스 또는 드레인의 접촉 저항손실을 없애주어 전류효율과 전자의 이동도를 향상시킨 반도체 디바이스를 제조할 수 있는 효과가 있다.According to the present invention, it is possible to manufacture a semiconductor device in which a protective film is deposited to eliminate loss of contact resistance between a source and a drain, thereby improving current efficiency and electron mobility.
도1은 반도체 소자에서 확산 전류와 드리프트 전류를 설명하기 위한 단면도이다.
도2는 본 발명의 제1실시예에 따른 박막 트랜지스터의 단면도이다.
도3은 본 발명의 제2실시예에 따른 박막 트랜지스터의 단면도이다.
도4는 본 발명의 제3실시예에 따른 박막 트랜지스터의 단면도이다.
도5는 본 발명의 제4실시예에 따른 박막 트랜지스터의 단면도이다
도6a, 도6b, 도6c, 도6d는 본 발명의 실시예에 따른 박막 트랜지스터의 동작 특성도이다.
도7은 본 발명의 박막 트랜지스터에 적용되는 SiOC 박막의 유전상수도이다.1 is a cross-sectional view for explaining a diffusion current and a drift current in a semiconductor device.
2 is a cross-sectional view of a thin film transistor according to a first embodiment of the present invention.
3 is a cross-sectional view of a thin film transistor according to a second embodiment of the present invention.
4 is a cross-sectional view of a thin film transistor according to a third embodiment of the present invention.
5 is a cross-sectional view of a thin film transistor according to a fourth embodiment of the present invention
6A, 6B, 6C, and 6D are operational characteristics of a thin film transistor according to an embodiment of the present invention.
7 is a dielectric constant diagram of the SiOC thin film applied to the thin film transistor of the present invention.
이하, 첨부된 도면을 참조하면서 본 발명의 실시예에 따른 SiOC 게이트 절연막을 사용한 박막 트랜지스터 및 그 제조방법에 대해 상세히 설명하기로 한다. Hereinafter, a thin film transistor using a SiOC gate insulating film according to an embodiment of the present invention and a method of manufacturing the same will be described in detail with reference to the accompanying drawings.
도1은 반도체 소자에서 확산 전류와 드리프트 전류를 설명하기 위한 단면도이다.1 is a cross-sectional view for explaining a diffusion current and a drift current in a semiconductor device.
도1을 참조하면, 반도체 소자에 흐는 전류는 도핑 전하들에 의한 드리프트 전류와 전자 홀쌍의 재결합에 의하여 형성되는 확산전류인 2가지 성분들로 구성되어 있다. Referring to FIG. 1, the current flowing in the semiconductor device is composed of two components: a drift current due to doping charges and a diffusion current formed by recombination of electron hole pairs.
내부의 포텐셜 전위는 서로 다른 물질의 접합에 의한 반도체 소자에서 자연스럽게 형성된다.The internal potential potential is naturally formed in the semiconductor device by bonding of different materials.
내부 포텐셜 전위의 크기에 의해서 오믹접촉과 쇼키접촉을 갖게 되는데 도핑전하에 의해서 오믹접촉이 일어나고 확산전류에 의해서 쇼키접촉이 형성된다. Due to the magnitude of the internal potential potential, ohmic contact and schottky contact are obtained. Ohmic contact is caused by the doping charge, and schottky contact is formed by the diffusion current.
서로 다른 물질 사이에 삽입되는 유전체 물질이 드리프트 전류보다 확산전류가 더 많이 흐르는 반도체 소자를 사용할 경우 전류 전압의 전기적 특성이 우수한 전자 디바이스를 만들 수 있다. When a semiconductor device is used in which a dielectric material inserted between different materials flows in a larger amount of diffusion current than a drift current, an electronic device having excellent electrical characteristics of a current voltage can be obtained.
확산전류가 흐르는 반도체 소자는 전자-홀쌍의 재결합이 많이 일어나는 분극성이 감소된 박막으로써 절연막이 적합하다. A semiconductor element through which a diffusion current flows is a thin film with reduced polarizability in which recombination of electron-hole pairs occurs frequently, and an insulating film is suitable.
SiOC 박막은 절연성이 뛰어나고 물리적 화학적 특성이 안정된 차세대 절연박막이다. The SiOC thin film is a next-generation insulating thin film with excellent insulating properties and stable physical and chemical properties.
따라서, 금속접합이 필요한 경우 접촉저항의 증가로 효율이 감소되는 것을 방지하기 위해서 보호막으로 SiOC 박막을 사용할 경우 접촉저항이 감소하고 또한 공핍층안에서 방대항향으로 흐르는 확산전류의 증가에 의해 채널층에 더 많은 전류가 흘러서 효율이 증가하게 된다. Therefore, in order to prevent the decrease in efficiency due to an increase in contact resistance when metal bonding is required, contact resistance is reduced when the SiOC film is used as a protective film, and the diffusion current is increased in the depletion layer, More current flows and efficiency is increased.
반도체 소자에서의 일반적인 전하밀도에 대한 방정식은 다음과 같다.The equation for the general charge density in a semiconductor device is as follows.
드리프트 전류와 확산전류의 합으로 구성되어 있으며, 확산전류는 음의 값을 나타낸다. It is composed of the sum of the drift current and the diffusion current, and the diffusion current shows a negative value.
광전현상을 설명하는 아인쉬타인 방정식은 전자-홀쌍의 재결합에 의한 확산전류를 설명하고 있다. The Einstein equation describing the photoelectric phenomenon describes the diffusion current due to the recombination of electron-hole pairs.
확산전류는 드리프트 전류의 방향과 반대방향이기 때문에 아인쉬타인 방정식에서도 음의 값을 보여주고 있다. Since the diffusion current is opposite to the direction of the drift current, the negative value is also shown in the Einstein equation.
본 발명의 기본 기술은 분극성을 감소시켜 유전상수가 낮아지는 SiOC 절연막이 (+)전압을 걸면 반대편에 (-)전류가 흐르는 유전체의 자발적인 분극특성을 이용하여 트랜지스터의 게이트 절연막을 SiOC 박막을 사용할 경우 게이트 전극의 변화에 따라서 n-타입 트랜지스터와 p-타입 트랜지스터가 동시에 가능한 양방향성 트랜지스터를 얻을 수 있다. The basic technique of the present invention is to use a SiOC insulating film of a transistor by using a spontaneous polarization characteristic of a dielectric to which a negative current flows when a SiOC insulating film having a low dielectric constant is applied with a positive voltage Type transistor and the p-type transistor can be obtained at the same time in accordance with the change of the gate electrode.
(+)전압을 걸면 반대편에 (-)전류가 흐르는 유전체의 자발적인 분극특성은 확산전류를 형성하며, 확산전류는 드리프트 전류의 방향과 반대방향으로 작용하기 때문에 내부 전위차를 감소시키는 효과가 있다. (+) Voltage is applied, the spontaneous polarization characteristic of the dielectric through which the (-) current flows on the opposite side forms the diffusion current, and the diffusion current acts in the direction opposite to the direction of the drift current, thereby reducing the internal potential difference.
따라서, 저 유전상수를 갖는 유전체의 자발적인 분극특성은, 금속접촉에 의한 저항의 증가가 문제가 되는 될 수 있는 금속/반도체 계면 사이에 SiOC 보호막으로 사용할 경우, 확산전류 발생에 의한 내부 전위차가 금속에 인가되는 전류의 방향과 반대로 작용하기 때문에 금속 접촉시 저항이 증가하는 효과가 사라지게 되며 결과적으로 금속접촉을 통하여 많은 전류가 흐르게 된다.Therefore, the spontaneous polarization characteristic of a dielectric having a low dielectric constant is such that when an SiOC protective film is used as a protective film between metal / semiconductor interfaces where an increase in resistance due to metal contact is a problem, The opposite effect of the direction of the applied electric current is eliminated, so that the effect of increasing the resistance in the metal contact disappears and as a result, much current flows through the metal contact.
도2는 본 발명의 제1실시예에 따른 박막 트랜지스터의 단면도이다. 2 is a cross-sectional view of a thin film transistor according to a first embodiment of the present invention.
도2에 도시된 트랜지스터는 인버티드 스테거형 (inverted stagger, 반전 적층형) 트랜지스터로서 기판(100) 위에 게이트 전극(140)이 올려지고 게이트 절연막(120)이 올라간다. 그 위에 채널층(150)으로써 반도체가 형성된다. The transistor shown in FIG. 2 is an inverted stagger type transistor, and the
상기 활성층인 채널층(150)이 만들어진 다음 소스(130)와 드레인(131) 전극이 적층이 되는 구조로 이루어져 있다. The
이때, 상기 게이트 절연막(120)은 SiOC 박막으로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.5 인 것이 바람직하다.At this time, the
또한, 도2에 도시된 트랜지스터는 채널층(150)인 반도체와 소스 전극(130) 또는 드레인(131) 전극 사이에 보호막(160, 161)을 증착한 것이다.The transistor shown in FIG. 2 is formed by depositing
반도체소자를 만드는데 있어서 금속전극의 접촉에 의한 저항손실이 일어나는 접촉부에 해당하는 모든 부분에 대하여 보호막을 사용하여 금속에 의한 저항손실을 없애 주어서 전류효율을 증대시키고 이동도를 높여주는 목적으로 보호막이 사용된다. In forming a semiconductor device, a protection film is used for all parts corresponding to the contact part where the resistance loss due to the contact of the metal electrode occurs, thereby eliminating the resistance loss caused by the metal, thereby increasing the current efficiency and increasing the mobility. do.
도2를 참조하면, 소스 또는 드레인의 금속 전극(130, 131)과 반도체 채널층(150) 접촉시에 문제가 되는 저항성분을 줄이기 위해 상기 보호막(160, 161)을 증착한 것으로, 상기 보호막(160, 161)의 유전상수는 1.3∼2.5 인 SiOC를 사용할 수 있다.Referring to FIG. 2, the
SiOC 박막을 사용한 산화물 반도체 트랜지스터를 제작하는데 있어서 이동도가 높은 트랜지스터를 제작하기 위해서는 게이트 절연막이 분극의 특성이 없어야 하는 것이 필수적이다. In fabricating an oxide semiconductor transistor using a SiOC thin film, it is essential that the gate insulating film has no polarization property in order to manufacture a transistor with high mobility.
SiOC케이트 절연막의 분극을 없애고 유전상수가 낮은 절연막을 제작하기 위해서 스퍼터 방법 ICP-CVD 방법, PE-CVD 방법이 있을 수 있으며, 스퍼터 방법에 의한 SiOC 박막의 제조방법의 일실시예는 다음과 같다. The sputtering method ICP-CVD method and the PE-CVD method may be used to manufacture an insulating film having a low dielectric constant by eliminating the polarization of the SiOC.sub.x insulating film. One embodiment of the method of manufacturing the SiOC thin film by the sputtering method is as follows.
초기조건은 ~10-5 Torr, 공정조건은 ~1.2 Torr이며, SiOC 박막의 성분비를 조절하기 위해서 산소 가스를 이용하고 SiOC 타겟 (SiOx: CHx=95:5 M%)을 사용한다. 플라즈마를 만들기 위해서 사용하는 산소의 유량비는 12, 14, 16, 18, 20, 22, 24, 26 sccm 으로 변화시키며, RF 마그네트론 스퍼터링 방법으로 증착시키는데 있어서 파워는 250~300W 범위에서 10분 동안 증착시킨다.The initial condition is ~ 10 -5 Torr and the process condition is ~ 1.2 Torr. The SiOC target (SiO x : CH x = 95: 5 M%) is used with oxygen gas to control the composition ratio of the SiOC thin film. The flow rate of the oxygen used to make the plasma is changed to 12, 14, 16, 18, 20, 22, 24, 26 sccm and the power is deposited in the range of 250 to 300 W for 10 minutes in the RF magnetron sputtering method .
도7은 산소의 유량에 따른 SiOC 박막의 유전상수를 나타내는 도면이다. 산소의 유량비를 12, 14, 16, 18, 20, 22, 24, 26 sccm 증가시켜 가면서 SiOC 박막을 증착하며, 유전상수는 1.3~2.5의 범위인 것으로 나타난다. 분극의 가장 낮은 산소의 유량비가 16 sccm의 샘플에서 유전상수가 가장 낮게 나타난다. 산소의 유량비가 16 sccm 이하에서는 CH 알킬기의 증가에 의한 분극의 증가로 유전상수가 증가하며, 산소의 유량비가 16 sccm 이상인 경우 OH 수산기의 증가에 의한 분극의 증가로 유전상수가 증가한다. 7 is a diagram showing the dielectric constant of the SiOC thin film according to the flow rate of oxygen. The SiOC film was deposited by increasing the oxygen flow rate by 12, 14, 16, 18, 20, 22, 24, 26 sccm and the dielectric constant was found to be in the range of 1.3 to 2.5. The lowest dielectric constant of the sample with 16 sccm of the lowest oxygen flow rate of the polarization appears. When the flow rate of oxygen is less than 16 sccm, the dielectric constant increases due to the increase of the polarization due to the increase of the CH alkyl group. When the oxygen flow rate exceeds 16 sccm, the dielectric constant increases due to the increase of the OH hydroxyl group.
또한, 도2에 도시된 박막 트랜지스터에 있어서, 상기 채널층(150)인 반도체에 도핑되는 캐리어 농도는 1×1017 ∼ 9×1018atoms/cm3 인 것이 바람직하며, 상기 게이트 절연막의 허용 누설전류의 범위는 10-12 ∼10-10 A이하인 것을 특징으로 하는 것이다. In addition, in the thin film transistor shown in FIG. 2, the carrier concentration to be doped in the semiconductor which is the
상기 유전상수의 SiOC로 이루어진 게이트 절연막(120)의 특성에 의하여 상기 게이트 전극(140)에 인가되는 전압이 음(-)의 바이어스인 경우에는 상기 박막 트랜지스터는 p-타입 트랜지스터로 동작하고, 상기 게이트 전극(140)에 인가되는 전압이 양(+)의 바이어스인 경우에는 n-타입 트랜지스터로 동작하게 되는 것이다. When the voltage applied to the
도6a는 게이트 전압이 양의 바이어스와 음의 바이어스로 인가할 때의 게이트 전류를 나타내고 도6b는 도6a에 따른 드레인 전류의 변화를 나타낸다.FIG. 6A shows the gate current when the gate voltage is applied with a positive bias and the negative bias, and FIG. 6B shows a change in drain current according to FIG. 6A.
도6a와 도6b는 트랜지스터의 입력 게이트 Ig-Vg 특성이다. 도6a는 게이트 전압이 음의방향에서 양의 방향으로 달라질 때 게이트 전류가 음방향에서 음의 방향으로 변하였다. 이때 도6b의 드레인 전류는 양의 방향(p형 반도체 특성)에서 음의 방향(n형 반도체 특성)으로 변하면서, 양방향성을 나타냈다. 도6b에서 전달특성을 나타내는 곡선상에 있어서 게이트전압이 음의 범위에서는 p형반도체의 특성이 나타나고, 역으로 게이트 전압이 양의 범위에서는 n형 반도체의 특성이 나타나고 있음을 알 수 있다. 일반적인 n형 반도체이나 p형 반도체에 대한 이동도를 도6b를 기준으로 해서 구해보면, 이동도가 1A cm2/Vs 정도가 나온다고 하면 양방향성 트랜지스터에 있어서는 n형 반도체특성과 p형 반도체 특성을 갖고 있는바, 이동도는 그의 2배인 2A cm2/Vs가 된다. Figures 6a and 6b show the input gate Ig-Vg characteristics of the transistor. 6A shows that the gate current changed from the negative direction to the negative direction when the gate voltage was changed in the positive direction from the negative direction. At this time, the drain current of FIG. 6B changed from the positive direction (p-type semiconductor characteristic) to the negative direction (n-type semiconductor characteristic), showing bidirectionality. 6B, the characteristics of the p-type semiconductor are shown in the negative range of the gate voltage on the curve showing the transfer characteristics, and conversely, the characteristics of the n-type semiconductor are shown in the positive range of the gate voltage. When the mobility of the n-type semiconductor or the p-type semiconductor is found on the basis of FIG. 6B, if the mobility is about 1 cm 2 / Vs, the bidirectional transistor has the n-type semiconductor characteristic and the p-type semiconductor characteristic The bar and the mobility are 2 cm 2 / Vs, which is twice its magnitude.
반도체소자 크기가 작아지면서 채널의 두께도 얇아지게 되는데, 게이트 절연막의 경우 많이 사용하는 SiO2박막은 얇게 만드는데 한계가 있다.As the semiconductor device size becomes smaller, the channel thickness becomes thinner. In the case of the gate insulating film, the thickness of the SiO 2 thin film used is limited.
게이트 절연막으로서 분극의 감소효과에 의해 두께가 얇아지더라도 절연특성이 우수하고 누설전류가 훨씬 감소된 SiOC 박막을 사용할 경우 도6a, 도6b에 도시된 바와 같이, 도6a에서 게이트 전압을 음의 바이어스를 가하면 이에 대응하여 도6b에서 p형 반도체 트랜지스터 특성이 나타나고, 도6a에서 게이트 전압을 양의 바이어스를 가하면 이에 대응하여 도6b에서 n형 반도체 트랜지스터 특성을 갖게 되어 결과적으로 인버터의 특성을 나타내게 된다.6A and 6B, when the SiOC thin film having an excellent insulation characteristic and a much reduced leakage current is used as the gate insulating film due to the effect of decreasing the polarization, the gate voltage is set to a negative bias The characteristics of the p-type semiconductor transistor are shown in FIG. 6B. When a positive bias is applied to the gate voltage in FIG. 6A, the characteristics of the n-type semiconductor transistor are obtained in FIG. 6B correspondingly to the characteristics of the inverter.
또한, 도6c는 p-타입 트랜지스터로 동작하는 경우에 인가되는 드레인 전압들에 따른 드레인 전류를 나타내는 도면이다.6C is a diagram showing a drain current according to drain voltages applied in the case of operating as a p-type transistor.
도6c를 참조하면, 반도체와 게이트 절연막 사이의 계면에서 소수 캐리어의 터널링이 이루어지기 위해서는 드레인 전압이 작을수록 유리하다. Referring to FIG. 6C, the smaller the drain voltage is, the more advantageous the tunneling of the minority carriers is made at the interface between the semiconductor and the gate insulating film.
이때, 터널링이 되기 위한 조건으로 드레인 바이어스는 10-4 ∼1 V 범위의 전압을 인가하는 것이 바람직하다.At this time, it is preferable to apply a voltage in the range of 10 < -4 > to 1 V to the drain bias as a condition for tunneling.
도6d는 SiOC 박막 트랜지스터의 일실시예에 대한 Id-Vg 전달 특성을 나타낸다. 6D shows Id-Vg transfer characteristics for an embodiment of a SiOC thin film transistor.
도6d에서 보는 바와 같이 드레인 전압(Vd)이 1V에서 터널링이 일어나서 p형 반도체 특성과 n형 반도체특성을 모두 갖는 양방향성 트랜지스터의 특성이 나타나기 시작하고 드레인 전압(Vd)이 0,01V에서 p형 반도체 특성과 n형 반도체특성을 모두 갖는 양방향성 트랜지스터의 특성이 뚜렷해지고 드레인 전압(Vd)이 0,001V에서 보다 더 양호한 p형 반도체 특성과 n형 반도체특성을 모두 갖는 양방향성 트랜지스터의 특성이 나타난다. 6D, when the drain voltage Vd is tunneling at 1V, the characteristics of the bidirectional transistor having both p-type semiconductor characteristics and n-type semiconductor characteristics start to appear, and when the drain voltage Vd is 0, The characteristics of the bidirectional transistor having both the characteristic and the n-type semiconductor characteristic become clear and the characteristic of the bi-directional transistor having both the p-type semiconductor characteristic and the n-type semiconductor characteristic better than the drain voltage (Vd) at 0,001V appears.
반면, 드레인 전압(Vd)이 5V로만 되어도 터널링 효과는 나타나지 않고 트래핑(trapping) 효과에 의한 단방향 트랜지스터 특성이 나타나고 드레인 전압이 증가할수록 이러한 단방향 트랜지스터 특성이 더욱 뚜렷해짐을 알 수 있다. On the other hand, even if the drain voltage (Vd) is only 5V, the tunneling effect does not appear, and the unidirectional transistor characteristics are exhibited by the trapping effect and the unidirectional transistor characteristics become more clear as the drain voltage increases.
이로 인하여 트랜지스터의 동작을 가능하게 하는 캐리어의 이동도가 증가할 수 있으며, p채널과 n채널의 트랜지스터가 게이트 전압 0V를 기준으로 음의 방향과 양의 방향으로 양방향성을 갖게 되므로 이동도가 증가할 수 있고, 또한 문턱전압이동에 의한 안정성이 확보된다. As a result, the carrier mobility enabling the operation of the transistor can be increased, and the p-channel and n-channel transistors are bidirectional in the negative and positive directions with respect to the gate voltage of 0 V, And the stability by the movement of the threshold voltage is ensured.
삭제delete
여기에서, 상기 채널층(150)으로서의 반도체는 InSnGaZnO, InGaZnO, AlGaZnO, InSnZnO In-Al-ZnO, Sn GaZnO, SnAlZnO, InZnO, SnZnO, AgZnO, ITO, ZTO (Ti-ZnO), SiZnO, AlZnO, ZnMgO, SnMgO, InMgO, InO, SnO, ZnO, 그래핀, 그래핀 옥사이드(GO)중 어느 하나를 포함하는 것을 특징으로 하는 것이다. The
도3은 본 발명의 제2실시예에 따른 박막 트랜지스터의 단면도이다.3 is a cross-sectional view of a thin film transistor according to a second embodiment of the present invention.
도3은 인버티드 스테거(inverted stagger) 트랜지스터 구조에서 기판(100) 위에 게이트 전극(140)이 올라가고 게이트 절연막(120)이 SiOC 박막을 사용하여 만들어진다. 그 위에 소스전극(130)과 드레인 전극(131)을 만든 후에 전도성 채널층(150)이 올라가 있는 것을 포함한다.FIG. 3 shows the
이때, 상기 게이트 절연막(120)은 SiOC 박막으로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.5 인 것이 바람직하다.At this time, the
또한, 도3에 도시된 트랜지스터는 게이트 절연막(120)과 소스 전극(130) 또는 드레인(131) 전극 사이에 보호막(160, 161)을 증착한 것이다.The transistor shown in FIG. 3 is formed by depositing
삭제delete
도4는 본 발명의 제3실시예에 따른 박막 트랜지스터의 단면도이다.4 is a cross-sectional view of a thin film transistor according to a third embodiment of the present invention.
도4는 기판(100) 위에 채널층(150)을 형성하고 상기 채널층(150) 좌우측에 각각 인접하여 소스전극(130)과 드레인 전극(131)이 배치되고, 상기 채널층 상부에 게이트전극(140)이 배치되는데 상기 채널층(150)과 상기 게이트 전극(140) 사이에 SiOC 게이트 절연막(120)이 증착된 구조이다. 4 shows a structure in which a
그리고, 상기 SiOC 게이트 절연막의 유전상수는 도3과 동일한 범위이다.The dielectric constant of the SiOC gate insulating film is in the same range as in FIG.
또한, 도4에 도시된 트랜지스터는 게이트 절연막(120)과 소스 전극(130) 또는 드레인(131) 전극 사이에 보호막(160, 161)을 증착하고 채널층(150)과 소스 전극(130) 또는 드레인(131) 전극 사이에 보호막(160, 161)을 증착한 것이다.4 may be formed by depositing
도4를 참조하면, 소스 또는 드레인의 금속 전극(130, 131)과 반도체 채널층(150) 접촉시에 문제가 되는 저항성분을 줄이기 위해 상기 보호막(160, 161)을 증착한 것으로, 상기 보호막(160, 161)의 유전상수는 1.3∼2.5 인 SiOC를 사용할 수 있다.Referring to FIG. 4, the
도5은 본 발명의 제4실시예에 따른 박막 트랜지스터의 단면도이다.5 is a cross-sectional view of a thin film transistor according to a fourth embodiment of the present invention.
도5은 기판(100) 위에 채널층(150)을 형성하고 상기 채널층(150)과 보호막(160)을 경계로 하여 좌측 하부에 소스전극(130)을 배치하고, 상기 채널층(150)과 보호막을 경계로 하여 우측 하부에 드레인 전극(131)이 배치된다.5 is a plan view of a semiconductor device in which a
또한, 상기 소스전극(130)과 드레인 전극(131)과 경계를 이루는 상기 보호막(160, 161)은 기판(150)과도 경계를 이루어 배치되는 것이다.The
상기 채널층(150) 상부에는 게이트전극(140)이 배치되는데 상기 채널층(150)과 상기 게이트 전극(140) 사이에 SiOC 게이트 절연막(120)이 증착된 구조이다.A
또한, 도5에 도시된 트랜지스터는 기판(100)과 소스 전극(130) 또는 드레인(131) 전극 사이에 보호막(160, 161)을 증착하고 채널층(150)과 소스 전극(130) 또는 드레인(131) 전극 사이에 보호막(160, 161)을 증착한 것이다. 5 may be formed by depositing
도5를 참조하면, 소스 또는 드레인의 금속 전극(130, 131)과 기판(100) 접촉과 금속전극과 반도체 채널층(150) 접촉시에 문제가 되는 저항성분을 줄이기 위해 상기 보호막(160, 161)을 증착한 것으로, 상기 보호막(160, 161)의 유전상수는 1.3∼2.5 인 SiOC를 사용할 수 있다.Referring to FIG. 5, the
한편, 본 발명에 따른 박막 트랜지스터 제조방법이 다음과 같이 진행된다.Meanwhile, the method of manufacturing a thin film transistor according to the present invention proceeds as follows.
박막 트랜지스터는 기판 위에 게이트 전극을 형성한 후에, 상기 기판과 상기 게이트 전극 위에 게이트 절연막을 성막하여 형성하게 된다.A thin film transistor is formed by forming a gate electrode on a substrate and then forming a gate insulating film on the substrate and the gate electrode.
이후, 상기 게이트 절연막 위에 채널층으로서 반도체를 배치하여 형성하고, 상기 산화물 반도체를 중심으로 좌우에 소스 금속 전극과 드레인 금속 전극을 형성하여 완성한다.Thereafter, a semiconductor is formed as a channel layer on the gate insulating film, and a source metal electrode and a drain metal electrode are formed on the left and right of the oxide semiconductor as a center.
이때, 본 발명에 따른 박막 트랜지스터는, 상기 게이트 절연막을 성막함에 있어서, SiOC로 이루어지되, 상기 게이트 절연막의 유전상수는 1.3∼2.5 범위로 제한하는 것이다.At this time, the thin film transistor according to the present invention is made of SiOC in forming the gate insulating film, and the dielectric constant of the gate insulating film is limited to 1.3 to 2.5.
그리고, 상기 게이트 절연막을 스퍼터링으로 형성하는 단계에서 게이트 절연막의 SiOC 타겟의 조성 중 탄소함량이 0.1 ∼10% 범위인 것이 바람직하다.In the step of forming the gate insulating film by sputtering, the carbon content in the composition of the SiOC target of the gate insulating film is preferably in the range of 0.1 to 10%.
SiOC 박막의 유전상수를 상기 범위 내로 두기 위해서 SiOC 박막 내의 분극을 줄일 필요가 있다. In order to keep the dielectric constant of the SiOC thin film within the above range, it is necessary to reduce the polarization in the SiOC thin film.
SiOC 박막 구성에 포함된 분극을 줄이기 위해서, 즉 탄소와 산소에 의해 증가될 수 있는 분극을 낮게 하기 위해서는, 탄소함량을 조절해야 하는 데, 이때 타켓의 탄소함량이 0.1% 이하일 경우에는 SiOC 박막 형성이 어렵게 되고, 한편 탄소함량이 10% 이상이 될 경우에는 탄소에 의한 분극이 커지게 되므로 상기 게이트 절연막의 유전상수를 1.3∼2.5 범위로 제한하기 위해서는 SiOC 타겟의 조성 중 탄소함량이 0.1 ∼10% 범위인 것이 바람직하다.In order to reduce the polarization involved in the SiOC film structure, that is, to lower the polarization that can be increased by carbon and oxygen, the carbon content must be controlled. When the carbon content of the target is less than 0.1%, SiOC film formation If the carbon content is more than 10%, the polarization due to carbon becomes large. Therefore, in order to restrict the dielectric constant of the gate insulating film to 1.3 to 2.5, the carbon content in the composition of the SiOC target is in the range of 0.1 to 10% .
또한, 본 발명에 따른 박막 트랜지스터 제조방법에 있어서, 상기 게이트 절연막을 형성하는 단계는 DC-스퍼터링 또는 RF-스퍼터링에 의해서 이루어지는 것을 특징으로 하는 것이다.In the method of manufacturing a thin film transistor according to the present invention, the step of forming the gate insulating film may be performed by DC sputtering or RF sputtering.
여기에서, 상기 게이트 절연막을 성막 형성하는 단계에 게이트 절연막 증착 후 0℃∼450℃에서 열처리하는 단계를 더 포함할 수 있다.Here, the step of forming the gate insulating film may further include a step of performing a heat treatment at 0 ° C to 450 ° C after depositing the gate insulating film.
이상에서 본 발명은 기재된 구체적인 실시예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limiting the scope of the invention as defined by the appended claims. .
100 : 기판 120 : SiOC 박막
130 : 소스 전극 131 : 드레인 전극
140 : 게이트 전극 150 : 채널층
160, 161 : 보호막100: substrate 120: SiOC thin film
130: source electrode 131: drain electrode
140: gate electrode 150: channel layer
160, 161: Shield
Claims (8)
상기 기판 위에 배치되는 게이트 전극;
상기 기판과 상기 게이트 전극 위에 배치되는 게이트 절연막;
상기 게이트 절연막 위에 배치되는 채널층으로서 산화물 반도체;
상기 산화물 반도체를 중심으로 좌우에 배치되는 소스 전극과 드레인 전극; 및
소스 전극 또는 드레인 전극의 저항손실을 줄이고 전도효율과 전자 이동도를 증대시키기 위해 상기 소스 전극 또는 드레인 전극과 상기 산화물 반도체 사이에 증착된 보호막을 포함하고,
상기 게이트 절연막은 SiOC로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.5이고, 상기 보호막은 SiOC로 이루어지며, 상기 보호막의 유전상수는 1.3∼2.5인 것을 특징으로 하는 박막 트랜지스터.Board;
A gate electrode disposed on the substrate;
A gate insulating film disposed on the substrate and the gate electrode;
An oxide semiconductor as a channel layer disposed on the gate insulating film;
A source electrode and a drain electrode disposed on the left and right sides of the oxide semiconductor; And
And a protective film deposited between the source electrode or the drain electrode and the oxide semiconductor in order to reduce resistance loss of the source electrode or the drain electrode and increase conduction efficiency and electron mobility,
Wherein the gate insulating film is made of SiOC, the dielectric constant of the gate insulating film is 1.3 to 2.5, the protective film is made of SiOC, and the dielectric constant of the protective film is 1.3 to 2.5.
하나의 박막 트랜지스터의 상기 게이트 전극에 인가되는 전압이 음(-)의 바이어스인 경우에는 p-타입 트랜지스터로 동작하는 동시에, 상기 게이트 전극에 인가되는 전압이 양(+)의 바이어스인 경우에는 n-타입 트랜지스터로 동작함으로써 단일 박막 트랜지스터에서 n-타입과 p-타입이 일체로서 동작하는 인버터 특성을 나타내는 것을 특징으로 하는 박막 트랜지스터.The method according to claim 1,
Type transistor when the voltage applied to the gate electrode of one of the thin film transistors is a negative bias and when the voltage applied to the gate electrode is positive, Type transistor, and the n-type and p-type transistors of the single thin film transistor operate as a single unit.
상기 기판 위에 배치되는 채널층으로서 산화물 반도체;
상기 산화물 반도체 위에 배치되는 게이트 절연막;
상기 게이트 절연막 위에 배치되는 게이트 전극;
상기 채널층과 보호막을 경계로 상기 채널층 좌측으로 삽입 배치된 소스전극과 상기 채널층과 보호막을 경계로 하여 상기 채널층 우측으로 삽입 배치된 드레인 전극을 포함하고,
상기 소스전극 및 드레인 전극과 경계를 이루는 상기 보호막은 상기 기판과도 경계를 이루어 배치되며,
상기 기판 상부와 상기 소스 전극 또는 드레인 전극 사이에 상기 보호막을 증착하고, 상기 채널층 아래에 상기 채널층과 상기 소스 전극 또는 상기 드레인 전극 사이에 보호막을 증착하며,
상기 게이트 절연막은 SiOC로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.5이고, 상기 보호막은 SiOC로 이루어지며, 상기 보호막의 유전상수는 1.3∼2.5인 것을 특징으로 하는 박막 트랜지스터.Board;
An oxide semiconductor as a channel layer disposed on the substrate;
A gate insulating film disposed on the oxide semiconductor;
A gate electrode disposed on the gate insulating film;
And a drain electrode interposed between the channel layer and the passivation layer and disposed to the right of the channel layer with the source and drain electrodes interposed between the channel layer and the passivation layer,
The protective film, which forms a boundary with the source electrode and the drain electrode, is disposed at a boundary with the substrate,
Depositing the passivation layer between the upper portion of the substrate and the source electrode or the drain electrode, depositing a passivation layer between the channel layer and the source electrode or the drain electrode under the channel layer,
Wherein the gate insulating film is made of SiOC, the dielectric constant of the gate insulating film is 1.3 to 2.5, the protective film is made of SiOC, and the dielectric constant of the protective film is 1.3 to 2.5.
상기 기판과 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 위에 채널층으로서 산화물 반도체를 형성하는 단계;
채널층인 산화물 반도체와 소스 전극 또는 드레인 전극 사이에 보호막을 증착하는 단계;및
상기 산화물 반도체를 중심으로 좌우에 소스 전극과 드레인 전극을 형성하는 단계를 포함하고,
상기 게이트 절연막은 SiOC로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.5 이고, 상기 보호막은 SiOC로 이루어지며, 상기 보호막의 유전상수는 1.3∼2.5인 것을 특징으로 하는 박막 트랜지스터의 제조방법.Forming a gate electrode on the substrate;
Forming a gate insulating film on the substrate and the gate electrode;
Forming an oxide semiconductor as a channel layer on the gate insulating film;
Depositing a protective film between the oxide semiconductor, which is a channel layer, and the source electrode or the drain electrode;
And forming a source electrode and a drain electrode on the left and right sides of the oxide semiconductor,
Wherein the gate insulating layer is made of SiOC, the dielectric constant of the gate insulating layer is 1.3 to 2.5, the protective layer is made of SiOC, and the dielectric constant of the protective layer is 1.3 to 2.5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140102608A KR101625207B1 (en) | 2014-08-08 | 2014-08-08 | Thin Film Transistor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140102608A KR101625207B1 (en) | 2014-08-08 | 2014-08-08 | Thin Film Transistor and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160018260A KR20160018260A (en) | 2016-02-17 |
| KR101625207B1 true KR101625207B1 (en) | 2016-05-27 |
Family
ID=55457538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140102608A KR101625207B1 (en) | 2014-08-08 | 2014-08-08 | Thin Film Transistor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101625207B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101865242B1 (en) | 2016-09-06 | 2018-07-04 | 포스컨트롤 주식회사 | Multilayer type substrate for electronic sensor of current controlled and manufacturing method thereof |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101882856B1 (en) * | 2016-10-28 | 2018-07-30 | 청주대학교 산학협력단 | Transistor for high sensitivity electronic sensor and manufacturing method thereof |
| US20190281671A1 (en) * | 2018-03-06 | 2019-09-12 | Teresa Oh | Lighting device using ambipolar transistors |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123866A (en) | 2007-11-14 | 2009-06-04 | Nec Electronics Corp | Manufacturing method of semiconductor device, and treatment method of film to be etched |
| KR101127893B1 (en) | 2004-02-26 | 2012-03-21 | 르네사스 일렉트로닉스 가부시키가이샤 | Semiconductor device |
-
2014
- 2014-08-08 KR KR1020140102608A patent/KR101625207B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101127893B1 (en) | 2004-02-26 | 2012-03-21 | 르네사스 일렉트로닉스 가부시키가이샤 | Semiconductor device |
| JP2009123866A (en) | 2007-11-14 | 2009-06-04 | Nec Electronics Corp | Manufacturing method of semiconductor device, and treatment method of film to be etched |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101865242B1 (en) | 2016-09-06 | 2018-07-04 | 포스컨트롤 주식회사 | Multilayer type substrate for electronic sensor of current controlled and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160018260A (en) | 2016-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Park et al. | High electrical performance of wet-processed indium zinc oxide thin-film transistors | |
| CN105390551B (en) | Thin film transistor (TFT) and its manufacturing method, array substrate, display device | |
| Chun et al. | Effects of gate insulators on the performance of a-IGZO TFT fabricated at room-temperature | |
| KR101694270B1 (en) | Substrate for high mobility electronic sensor and manufacturing method thereof | |
| KR101920709B1 (en) | Transistor, method of manufacturing the same and electronic device comprising transistor | |
| CN102956683B (en) | Thin-film device and preparation method thereof | |
| TW201234593A (en) | Semiconductor device | |
| CN102723367B (en) | Oxide semiconductor thin film transistor | |
| Takechi et al. | Dual-Gate Characteristics of Amorphous $\hbox {InGaZnO} _ {4} $ Thin-Film Transistors as Compared to Those of Hydrogenated Amorphous Silicon Thin-Film Transistors | |
| JP2014225625A (en) | Thin film transistor and display | |
| KR20170021560A (en) | Graphene electronic device having channel including graphene islands and methods of fabricating the same | |
| US20130221360A1 (en) | Thin film transistor having atomic-doping layer | |
| TWI478344B (en) | Transistor and manufacturing method thereof | |
| Cong et al. | High-performance Al–Sn–Zn–O thin-film transistor with a quasi-double-channel structure | |
| Raja et al. | Improvement of mobility in oxide-based thin film transistors: a brief review | |
| Chen et al. | Abnormal hump effect induced by hydrogen diffusion during self-heating stress in top-gate amorphous InGaZnO TFTs | |
| KR101625207B1 (en) | Thin Film Transistor and manufacturing method thereof | |
| KR101587129B1 (en) | Bidirectional transistor and manufacturing method thereof | |
| Yang et al. | Investigation to the Carrier Transport Properties in Heterojunction-Channel Amorphous Oxides Thin-Film Transistors Using Dual-Gate Bias | |
| CN111226307B (en) | Oxide semiconductor thin film, thin film transistor, and sputtering target | |
| CN104752517A (en) | Thin film transistor as well as preparation method and application of thin film transistor | |
| KR101450841B1 (en) | Thin Film Transistor and manufacturing method thereof | |
| Zhao et al. | High performance Ti-doped ZnO TFTs with AZO/TZO heterojunction S/D contacts | |
| Yang et al. | Self-aligned top-gate amorphous zinc-tin oxide thin-film transistor with source/drain regions doped by Al reaction | |
| KR20150060034A (en) | Thin film transistor having double gate electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| N231 | Notification of change of applicant | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |