KR101450841B1 - Thin Film Transistor and manufacturing method thereof - Google Patents
Thin Film Transistor and manufacturing method thereof Download PDFInfo
- Publication number
- KR101450841B1 KR101450841B1 KR1020130081819A KR20130081819A KR101450841B1 KR 101450841 B1 KR101450841 B1 KR 101450841B1 KR 1020130081819 A KR1020130081819 A KR 1020130081819A KR 20130081819 A KR20130081819 A KR 20130081819A KR 101450841 B1 KR101450841 B1 KR 101450841B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- gate insulating
- insulating film
- film transistor
- transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000010408 film Substances 0.000 claims description 53
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 11
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 229910021389 graphene Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910005555 GaZnO Inorganic materials 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 claims description 3
- 230000001747 exhibiting effect Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 11
- 230000010287 polarization Effects 0.000 description 10
- 239000011787 zinc oxide Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910003363 ZnMgO Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(II) oxide Inorganic materials [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910016943 AlZn Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
Description
본 발명은 박막 트랜지스터 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 트랜지스터의 누설전류를 제어하고 문턱전압이동을 감소시키며, 트랜지스터의 비안정성을 용이하게 개선할 수 있도록 하기 위해서, SiOC 박막을 게이트 절연막으로 하여 게이트전극과 드레인 전극에 의해서 n-타입 트랜지스터와 p-타입 트랜지스터 구현이 동시에 가능하도록 한 박막 트랜지스터 및 그 제조방법에 관한 것이다.The present invention relates to a thin film transistor and a method of manufacturing the same, and more specifically, to control the leakage current of the transistor, to reduce the threshold voltage shift, and to easily improve the instability of the transistor, the SiOC thin film is a gate insulating film The present invention relates to a thin film transistor and a method of manufacturing the n-type transistor and the p-type transistor by the gate electrode and the drain electrode.
본 발명의 기술분야는 반도체 장치 및 반도체 장치를 제작하기 위한 방법과 관련된다. 여기서 반도체 장치들은 반도체 절연막으로써 SiOC 반도체 특성을 이용한 일반적인 소자와 장치들을 말한다. The technical field of the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device. Here, the semiconductor devices are general devices and devices using SiOC semiconductor characteristics as semiconductor insulating films.
구체적으로 메모리, 디스플레이, 투명디스플레이, OLED, 터치패널, 통신용 반도체, 산화물반도체, 유기물반도체 소자에 필요한 MOSFET (Metal/ Oxide/ Semiconductor - Field Effect Transistor) 구조의 트랜지스터를 제작하는데 있어서 이동도가 높으면서도 문턱전압이동(threshold voltage shift)과 안정성(stability)을 갖는 디바이스 제작에 있어 SiOC 박막을 적용하는 방법에 해당하는 기술이다.Specifically, in manufacturing a transistor of a MOSFET (Metal/Oxide/Semiconductor-Field Effect Transistor) structure required for memory, display, transparent display, OLED, touch panel, communication semiconductor, oxide semiconductor, and organic semiconductor device, the mobility is high and the threshold is high. It is a technology that corresponds to the method of applying SiOC thin films in the fabrication of devices with threshold voltage shift and stability.
일반적으로 금속산화물들 중에 반도체의 특성을 갖는 금속산화물로 인듐산화물, 산화텅스텐, 산화주석, 산화인듐, 산화아연 등이 있으며, 채널 형성에 이러한 금속 산화물을 사용하는 박막트랜지스터가 널리 알려져 있다. In general, among metal oxides, there are indium oxide, tungsten oxide, tin oxide, indium oxide, and zinc oxide as metal oxides having semiconductor characteristics, and thin film transistors using such metal oxides for channel formation are widely known.
지금까지 알려진 바로는 트랜지스터의 채널층에 사용되는 금속 산화물로 InSnGaZnO, InGaZnO, AlGaZnO, InSnZnO In-Al-ZnO, Sn GaZnO, SnAlZnO, InZnO, SnZnO and AlZnO, ZnMgO, SnMgO, InMgO, InO, SnO, ZnO 등의 금속반도체, 산화물 반도체, 비정질 반도체 물질이 사용될 수 있다. Metal oxides used in the channel layers of transistors are known as InSnGaZnO, InGaZnO, AlGaZnO, InSnZnO In-Al-ZnO, Sn GaZnO, SnAlZnO, InZnO, SnZnO and AlZnO, ZnMgO, SnMgO, InMgO, SnO Metal semiconductors such as oxide semiconductors and amorphous semiconductor materials can be used.
여기에서, 첨가된 불순물의 활성화를 돕고 불순물 첨가시 발생되는 결합을 보상하기위해 열처리가 수행된다. 열처리는 반도체물질 증착 후 혹은 반도체 소자 제작 후에 할 수 있고, 비교적 짧은 시간 열처리가 수행되는 것이 바람직하다. Here, heat treatment is performed to help activation of the added impurities and to compensate for the bonds generated when the impurities are added. The heat treatment can be performed after deposition of the semiconductor material or after fabrication of the semiconductor device, and it is preferable that heat treatment is performed for a relatively short time.
특히 InGaZnO 산화물 반도체 재료는 비정질구조이며, on/off 특성이 우수하고, 높은 전계효과 이동도 μfet를 갖기 때문에 투명디스플레이를 구현하기위한 산화물반도체 재료로 주목을 받고 있다. Particularly, the InGaZnO oxide semiconductor material is attracting attention as an oxide semiconductor material for realizing a transparent display because it has an amorphous structure, has excellent on/off characteristics, and has a high field effect mobility μ fet .
하지만, 에너지 밴드갭 안에 존재하는 결함 혹은 불순물에 의한 전하이동에 의한 문턱전압이동과 비안정성의 문제를 해결하는 것이 과제로 대두된다. However, the problem is to solve the problem of threshold voltage shift and instability caused by charge transfer due to defects or impurities existing in the energy band gap.
산화물반도체의 문턱전압이동, 문턱전압이하 스윙의 문제와 비안정성의 발생이 심각하게 발생하고 있으며, 이러한 문제점을 해결하기 위한 다양한 방법들이 제시되고 있으나 근본적인 해결이 되지 못하고 있다. Problems of threshold voltage movement, swing below the threshold voltage, and occurrence of instability of oxide semiconductors are seriously occurring, and various methods for solving these problems have been proposed, but they have not been fundamentally solved.
현재에 많이 이용되는 트랜지스터의 게이트 절연막으로 사용되고 있는 SiO2 박막은 상기 문턱전압이하 스윙의 문제가 발생하고 그 안정성을 확보할 수 없는 문제가 되고 있다. The SiO 2 thin film, which is currently used as a gate insulating film of a transistor that is widely used, has a problem of swing below the threshold voltage and cannot secure its stability.
본 발명은 전술한 바와 같은 종래의 문제점을 해결하고자 도출된 것으로서, 그의 목적은 산화물반도체를 채널층으로 갖는 소자설계에서 게이트 절연막으로 SiOC 박막을 사용하여 누설전류감소, 문턱전압 이동 감소, 안정성을 확보하여 p-타입과 n-타입 특성을 모두 갖는 트랜지스터와 안정된 인버터를 제조할 수 있고, 저온공정이 가능하여 투명한 플렉서블 기판을 이용한 반도체 디바이스를 제조할 수 있도록 한 박막 트랜지스터 및 그 제조방법을 제공하기 위한 것이다. The present invention has been derived to solve the conventional problems as described above, and its purpose is to reduce leakage current, reduce threshold voltage shift, and secure stability by using an SiOC thin film as a gate insulating film in device design having an oxide semiconductor as a channel layer. By providing a transistor and a stable inverter having both p-type and n-type characteristics, a low-temperature process is possible to provide a thin film transistor and a method of manufacturing the semiconductor device using a transparent flexible substrate. will be.
본 발명에 따른 박막 트랜지스터는, 기판, 상기 기판 위에 배치되는 게이트 전극, 상기 기판과 상기 게이트 전극 위에 배치되는 게이트 절연막, 상기 게이트 절연막 위에 배치되는 채널층으로서 반도체, 및 상기 산화물 반도체를 중심으로 좌우에 배치되는 소스 전극과 드레인 전극을 포함하고, 상기 게이트 절연막은 SiOC로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.5 인 것을 특징으로 하는 것이다.The thin film transistor according to the present invention includes a substrate, a gate electrode disposed on the substrate, a gate insulating layer disposed on the substrate and the gate electrode, a semiconductor as a channel layer disposed on the gate insulating layer, and a left and right centering around the oxide semiconductor. It is characterized in that it comprises a source electrode and a drain electrode, the gate insulating film is made of SiOC, and the dielectric constant of the gate insulating film is 1.3 to 2.5.
또한, 본 발명에 따른 박막 트랜지스터에 있어서, 상기 게이트 전극에 인가되는 전압이 음(-)의 바이어스인 경우에는 p-타입 트랜지스터로 동작하고, 상기 게이트 전극에 인가되는 전압이 양(+)의 바이어스인 경우에는 n-타입 트랜지스터로 동작하는 것을 특징으로 하는 것이다.In addition, in the thin film transistor according to the present invention, when the voltage applied to the gate electrode is a negative bias, it operates as a p-type transistor, and the voltage applied to the gate electrode is a positive bias. In this case, it is characterized by operating as an n-type transistor.
또한, 본 발명에 따른 박막 트랜지스터에 있어서, 상기 채널층으로서의 반도체는 InSnGaZnO, InGaZnO, AlGaZnO, InSnZnO In-Al-ZnO, Sn GaZnO, SnAlZnO, InZnO, SnZnO, ITO, ZTO (Ti-ZnO), SiZnO, AlZnO, ZnMgO, SnMgO, InMgO, InO, SnO, ZnO, 그래핀, 그래핀 옥사이드(GO)중 어느 하나를 포함하는 것을 특징으로 하는 것이다. Further, in the thin film transistor according to the present invention, the semiconductor as the channel layer is InSnGaZnO, InGaZnO, AlGaZnO, InSnZnO In-Al-ZnO, Sn GaZnO, SnAlZnO, InZnO, SnZnO, ITO, ZTO (Ti-ZnO), SiZnO, It is characterized by including any one of AlZnO, ZnMgO, SnMgO, InMgO, InO, SnO, ZnO, graphene, and graphene oxide (GO).
또한, 본 발명에 따른 박막 트랜지스터에 있어서, 드레인 바이어스는 10-4 ∼1 V 범위의 전압을 인가하는 것을 특징으로 하는 것이다.Further, in the thin film transistor according to the present invention, the drain bias is characterized in that a voltage in the range of 10 -4 to 1 V is applied.
또한, 본 발명에 따른 박막 트랜지스터에 있어서, 상기 게이트 절연막의 허용 누설전류의 범위는 10-12 ∼10-10 A이하인 것을 특징으로 하는 것이다.Further, in the thin film transistor according to the present invention, the range of allowable leakage current of the gate insulating film is 10 -12 to 10 -10 A or less.
삭제delete
삭제delete
한편, 본 발명에 따른 박막 트랜지스터 제조방법은 기판 위에 게이트 전극을 형성하는 단계, 상기 기판과 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 채널층으로서 반도체를 형성하는 단계, 및 상기 산화물 반도체를 중심으로 좌우에 소스 전극과 드레인 전극을 형성하는 단계를 포함하고, 상기 게이트 절연막은 SiOC로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.5 인 것을 특징으로 하는 것이다.Meanwhile, the method of manufacturing a thin film transistor according to the present invention includes forming a gate electrode on a substrate, forming a gate insulating film on the substrate and the gate electrode, forming a semiconductor as a channel layer on the gate insulating film, and the oxide. And forming source and drain electrodes on the left and right centered on the semiconductor, wherein the gate insulating film is made of SiOC, and the dielectric constant of the gate insulating film is 1.3 to 2.5.
또한, 본 발명에 따른 박막 트랜지스터 제조방법에 있어서, 상기 게이트 절연막을 형성하는 단계는 DC-스퍼터링 또는 RF-스퍼터링에 의해서 이루어지는 것을 특징으로 하는 것이다.In addition, in the method of manufacturing a thin film transistor according to the present invention, the step of forming the gate insulating film is characterized in that it is made by DC-sputtering or RF-sputtering.
또한, 본 발명에 따른 박막 트랜지스터 제조방법에 있어서, 상기 게이트 절연막을 형성하는 단계에서 게이트 절연막 증착 후 0℃∼450℃에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 것이다.In addition, in the method of manufacturing a thin film transistor according to the present invention, it is further characterized in that it further comprises a step of heat-treating at 0°C to 450°C after depositing the gate insulating film in the step of forming the gate insulating film.
또한, 본 발명에 따른 박막 트랜지스터 제조방법에 있어서, 상기 게이트 절연막을 형성하는 단계에서 게이트 절연막의 SiOC 타겟의 조성 중 탄소함량이 0.1 ∼10% 범위인 것을 특징으로 하는 것이다.In addition, in the method for manufacturing a thin film transistor according to the present invention, the carbon content of the composition of the SiOC target of the gate insulating film in the step of forming the gate insulating film is in the range of 0.1 to 10%.
본 발명에 의하면 게이트 절연막으로 SiOC 박막을 사용하여 누설전류감소, 문턱전압 이동 감소, 안정성을 확보하여 p-타입과 n-타입 특성을 모두 갖는 트랜지스터와 안정된 인버터를 제조할 수 있는 효과가 있다.According to the present invention, a SiOC thin film is used as a gate insulating film to reduce leakage current, reduce threshold voltage shift, and secure stability, thereby producing a transistor and a stable inverter having both p-type and n-type characteristics.
또한, 본 발명에 의하면 저온에서 제조공정이 가능하여 투명한 플렉서블 기판을 이용한 반도체 디바이스를 제조할 수 있는 효과가 있다.In addition, according to the present invention, a manufacturing process is possible at a low temperature, thereby making it possible to manufacture a semiconductor device using a transparent flexible substrate.
도1은 본 발명의 제1실시예에 따른 박막 트랜지스터의 단면도이다.
도3은 본 발명의 제3실시예에 따른 박막 트랜지스터의 단면도이다.
도4는 본 발명의 제4실시예에 따른 박막 트랜지스터의 단면도이다.
도5는 본 발명의 제5실시예에 따른 박막 트랜지스터의 단면도이다.
도6a, 도6b, 도6c. 6d는 본 발명의 실시예에 따른 박막 트랜지스터의 동작 특성도이다.
도7은 본 발명의 박막 트랜지스터에 적용되는 SiOC 박막의 유전상수도이다. 1 is a cross-sectional view of a thin film transistor according to a first embodiment of the present invention.
3 is a cross-sectional view of a thin film transistor according to a third embodiment of the present invention.
4 is a cross-sectional view of a thin film transistor according to a fourth embodiment of the present invention.
5 is a cross-sectional view of a thin film transistor according to a fifth embodiment of the present invention.
6A, 6B, and 6C. 6D is an operational characteristic diagram of a thin film transistor according to an embodiment of the present invention.
7 is a dielectric constant of the SiOC thin film applied to the thin film transistor of the present invention.
이하, 첨부된 도면을 참조하면서 본 발명의 실시예에 따른 SiOC 게이트 절연막을 사용한 박막 트랜지스터 및 그 제조방법에 대해 상세히 설명하기로 한다.Hereinafter, a thin film transistor using a SiOC gate insulating film according to an embodiment of the present invention and a manufacturing method thereof will be described in detail with reference to the accompanying drawings.
도1은 본 발명의 제1실시예에 따른 박막 트랜지스터의 단면도이다. 1 is a cross-sectional view of a thin film transistor according to a first embodiment of the present invention.
도1에 도시된 트랜지스터는 인버티드 스테거형 (inverted stagger, 반전 적층형) 트랜지스터로서 기판(100) 위에 게이트 전극(140)이 올려지고 게이트 절연막(120)이 올라간다. 그 위에 채널층(150)으로써 반도체가 형성된다. The transistor shown in FIG. 1 is an inverted stagger type (inverted stagger type) transistor, on which the
상기 활성층인 채널층(150)이 만들어진 다음 소스(130)와 드레인(131) 전극이 적층이 되는 구조로 이루어져 있다. The
이때, 상기 게이트 절연막(120)은 SiOC 박막으로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.5 인 것이 바람직하다.At this time, the
SiOC 박막을 사용한 산화물 반도체 트랜지스터를 제작하는데 있어서 이동도가 높은 트래지스터를 제작하기 위해서는 게이트 절연막이 분극의 특성이 없어야 하는 것이 필수적이다. In manufacturing an oxide semiconductor transistor using a SiOC thin film, it is essential that the gate insulating film has no polarization characteristics in order to manufacture a high mobility transistor.
SiOC게이트 절연막의 분극을 없애고 유전상수가 낮은 절연막을 제작하기 위해서 스퍼터 방법 ICP-CVD 방법, PE-CVD 방법이 있을 수 있으며, 스퍼터 방법에 의한 SiOC 박막의 제조방법의 일실시예는 다음과 같다. In order to remove the polarization of the SiOC gate insulating film and to prepare an insulating film having a low dielectric constant, there may be a sputtering method ICP-CVD method, a PE-CVD method, and one embodiment of a method of manufacturing an SiOC thin film by the sputtering method is as follows.
초기조건은 ~10-5 Torr, 공정조건은 ~1.2 Torr이며, SiOC 박막의 성분비를 조절하기 위해서 산소 가스를 이용하고 SiOC 타겟 (SiOx: CHx=95:5 M%)을 사용한다. 플라즈마를 만들기 위해서 사용하는 산소의 유량비는 12, 14, 16, 18, 20, 22, 24, 26 sccm 으로 변화시키며, RF 마그네트론 스퍼터링 방법으로 증착시키는데 있어서 파워는 250~300W 범위에서 10분 동안 증착시킨다.The initial condition is ~10 -5 Torr, the process condition is ~1.2 Torr, and oxygen gas is used to control the composition ratio of the SiOC thin film, and an SiOC target (SiO x : CH x =95:5 M%) is used. The flow rate of oxygen used to make plasma is changed to 12, 14, 16, 18, 20, 22, 24, and 26 sccm, and the power is deposited for 10 minutes in the range of 250 to 300 W in the deposition by RF magnetron sputtering method. .
도7은 산소의 유량에 따른 SiOC 박막의 유전상수를 나타내는 도면이다. 산소의 유량비를 12, 14, 16, 18, 20, 22, 24, 26 sccm 증가시켜 가면서 SiOC 박막을 증착하며, 유전상수는 1.3~2.5의 범위인 것으로 나타난다. 분극의 가장 낮은 산소의 유량비가 16 sccm의 샘플에서 유전상수가 가장 낮게 나타난다. 산소의 유량비가 16 sccm 이하에서는 CH 알킬기의 증가에 의한 분극의 증가로 유전상수가 증가하며, 산소의 유량비가 16 sccm 이상인 경우 OH 수산기의 증가에 의한 분극의 증가로 유전상수가 증가한다. 7 is a view showing the dielectric constant of the SiOC thin film according to the flow rate of oxygen. SiOC thin films are deposited by increasing the flow rate of oxygen by 12, 14, 16, 18, 20, 22, 24, and 26 sccm, and the dielectric constant appears to be in the range of 1.3 to 2.5. The lowest oxygen flow rate of polarization shows the lowest dielectric constant in the sample of 16 sccm. When the flow rate of oxygen is 16 sccm or less, the dielectric constant increases due to the increase in polarization due to the increase of the CH alkyl group, and when the flow rate of oxygen is 16 sccm or more, the dielectric constant increases due to the increase in polarization due to the increase in the OH hydroxyl group.
또한, 도1에 도시된 박막 트랜지스터에 있어서, 상기 채널층(150)인 반도체에 도핑되는 캐리어 농도는 1×1017 ∼ 9×1018atoms/cm3 인 것이 바람직하며, 상기 게이트 절연막의 허용 누설전류의 범위는 10-12 ∼10-10 A이하인 것을 특징으로 하는 것이다. In addition, in the thin film transistor shown in FIG. 1, the carrier concentration doped in the semiconductor, which is the
상기 유전상수의 SiOC로 이루어진 게이트 절연막(120)의 특성에 의하여 상기 게이트 전극(140)에 인가되는 전압이 음(-)의 바이어스인 경우에는 상기 박막 트랜지스터는 p-타입 트랜지스터로 동작하고, 상기 게이트 전극(140)에 인가되는 전압이 양(+)의 바이어스인 경우에는 n-타입 트랜지스터로 동작하게 되는 것이다. When the voltage applied to the
도6a는 게이트 전압이 양의 바이어스와 음의 바이어스로 인가할 때의 게이트 전류를 나타내고 도6b는 도6a에 따른 드레인 전류의 변화를 나타낸다.Fig. 6A shows the gate current when the gate voltage is applied with positive and negative bias, and Fig. 6B shows the change in drain current according to Fig. 6A.
도6a와 도6b는 트랜지스터의 입력 게이트 Ig-Vg 특성이다. 도6a는 게이트 전압이 음의방향에서 양의 방향으로 달라질 때 게이트 전류가 음방향에서 음의 방향으로 변하였다. 이때 도6b의 드레인 전류는 양의 방향(p형 반도체 특성)에서 음의 방향(n형 반도체 특성)으로 변하면서, 양방향성을 나타냈다. 도6b에서 전달특성을 나타내는 곡선상에 있어서 게이트전압이 음의 범위에서는 p형반도체의 특성이 나타나고, 역으로 게이트 전압이 양의 범위에서는 n형 반도체의 특성이 나타나고 있음을 알 수 있다. 일반적인 n형 반도체이나 p형 반도체에 대한 이동도를 도6b를 기준으로 해서 구해보면, 이동도가 1A cm2/Vs 정도가 나온다고 하면 양방향성 트랜지스터에 있어서는 n형 반도체특성과 p형 반도체 특성을 갖고 있는바, 이동도는 그의 2배인 2A cm2/Vs가 된다. 6A and 6B are input gate Ig-Vg characteristics of the transistor. 6A, when the gate voltage is changed from a negative direction to a positive direction, the gate current is changed from a negative direction to a negative direction. At this time, the drain current of FIG. 6B changed from a positive direction (p-type semiconductor characteristic) to a negative direction (n-type semiconductor characteristic), exhibiting bidirectionality. It can be seen from FIG. 6B that the characteristics of the p-type semiconductor appear in the negative range of the gate voltage and the characteristics of the n-type semiconductor appear in the positive range of the gate voltage. When the mobility for a general n-type semiconductor or a p-type semiconductor is obtained based on FIG. 6b, if mobility is about 1A cm 2 /Vs, the bi-directional transistor has n-type semiconductor characteristics and p-type semiconductor characteristics. Bar, mobility is 2 times 2A cm 2 /Vs.
반도체소자 크기가 작아지면서 채널의 두께도 얇아지게 되는데, 게이트 절연막의 경우 많이 사용하는 SiO2박막은 얇게 만드는데 한계가 있다.As the size of the semiconductor device decreases, the thickness of the channel becomes thin, but in the case of the gate insulating film, the SiO 2 thin film, which is frequently used, has a limitation in making it thin.
게이트 절연막으로서 분극의 감소효과에 의해 두께가 얇아지더라도 절연특성이 우수하고 누설전류가 훨씬 감소된 SiOC 박막을 사용할 경우 도6a, 도6b에 도시된 바와 같이, 도6a에서 게이트 전압을 음의 바이어스를 가하면 이에 대응하여 도6b에서 p형 반도체 트랜지스터 특성이 나타나고, 도6a에서 게이트 전압을 양의 바이어스를 가하면 이에 대응하여 도6b에서 n형 반도체 트랜지스터 특성을 갖게 되어 결과적으로 인버터의 특성을 나타내게 된다.As a gate insulating film, even when the thickness is thinned by the reduction effect of polarization, when using an SiOC thin film having excellent insulation characteristics and a much reduced leakage current, as shown in FIGS. 6A and 6B, the gate voltage in FIG. 6A is negatively biased. When is applied, the p-type semiconductor transistor characteristic is shown in FIG. 6B, and when the gate voltage is positively biased in FIG. 6A, the n-type semiconductor transistor characteristic is obtained in FIG. 6B, resulting in the characteristics of the inverter.
또한, 도6c는 p-타입 트랜지스터로 동작하는 경우에 인가되는 드레인 전압들에 따른 드레인 전류를 나타내는 도면이다.Also, FIG. 6C is a diagram showing drain current according to drain voltages applied when operating as a p-type transistor.
도6c를 참조하면, 반도체와 게이트 절연막 사이의 계면에서 소수 케리어의 터널링이 이루어지기 위해서는 드레인 전압이 작을수록 유리하다. Referring to FIG. 6C, the smaller the drain voltage is, the more advantageous it is for tunneling of minority carriers at the interface between the semiconductor and the gate insulating film.
이때, 터널링이 되기 위한 조건으로 드레인 바이어스는 10-4 ∼1 V 범위의 전압을 인가하는 것이 바람직하다.At this time, as a condition for tunneling, it is preferable to apply a voltage in the range of 10 -4 to 1 V for the drain bias.
도6d는 SiOC 박막 트랜지스터의 일실시예에 대한 Id-Vg 전달 특성을 나타낸다. Figure 6d shows the Id-Vg transfer characteristics for one embodiment of the SiOC thin film transistor.
도6d에서 보는 바와 같이 드레인 전압(Vd)이 1V에서 터널링이 일어나서 p형 반도체 특성과 n형 반도체특성을 모두 갖는 양방향성 트랜지스터의 특성이 나타나기 시작하고 드레인 전압(Vd)이 0,01V에서 p형 반도체 특성과 n형 반도체특성을 모두 갖는 양방향성 트랜지스터의 특성이 뚜렷해지고 드레인 전압(Vd)이 0,001V에서 보다 더 양호한 p형 반도체 특성과 n형 반도체특성을 모두 갖는 양방향성 트랜지스터의 특성이 나타난다. As shown in FIG. 6D, the tunneling occurs at the drain voltage Vd at 1 V, and the characteristics of the bidirectional transistor having both the p-type semiconductor characteristic and the n-type semiconductor characteristic begin to appear, and the drain voltage Vd is a p-type semiconductor at 0,01 V. The characteristics of the bidirectional transistor having both the characteristics and the n-type semiconductor characteristics become clear, and the characteristics of the bidirectional transistor having both the p-type semiconductor characteristics and the n-type semiconductor characteristics with a better drain voltage (Vd) of 0,001 V appear.
반면, 드레인 전압(Vd)이 5V로만 되어도 터널링 효과는 나타나지 않고 트래핑(trapping) 효과에 의한 단방향 트랜지스터 특성이 나타나고 드레인 전압이 증가할 수록 이러한 단방향 트랜지스터 특성이 더욱 뚜렷해짐을 알 수 있다. On the other hand, it can be seen that even when the drain voltage Vd is only 5 V, the tunneling effect does not appear, and the unidirectional transistor characteristics due to the trapping effect appear and the unidirectional transistor characteristics become more pronounced as the drain voltage increases.
이로 인하여 트랜지스터의 동작을 가능하게 하는 캐리어의 이동도가 증가할 수 있으며, p채널과 n채널의 트랜지스터가 게이트 전압 0V를 기준으로 음의 방향과 양의 방향으로 양방향성을 갖게 되므로 이동도가 증가할 수 있고, 또한 문턱전압이동에 의한 안정성이 확보된다. Due to this, the mobility of the carrier enabling the operation of the transistor can be increased, and the mobility of the p-channel and n-channel transistors is bidirectional in the negative and positive directions based on the gate voltage 0V. In addition, stability by threshold voltage shift is ensured.
한편, 상기 채널층(150)으로서의 반도체는 결정질 실리콘 반도체, 비정질 실리콘 반도체, 산화물 반도체, 그래핀, 그래핀 옥사이드 (GO)를 포함할 수 있다. Meanwhile, the semiconductor as the
여기에서, 상기 채널층(150)으로서의 반도체는 InSnGaZnO, InGaZnO, AlGaZnO, InSnZnO In-Al-ZnO, Sn GaZnO, SnAlZnO, InZnO, SnZnO, AgZnO, ITO, ZTO (Ti-ZnO), SiZnO, AlZnO, ZnMgO, SnMgO, InMgO, InO, SnO, ZnO, 그래핀, 그래핀 옥사이드(GO)중 어느 하나를 포함하는 것을 특징으로 하는 것이다. Here, the semiconductor as the
삭제delete
삭제delete
삭제delete
도3은 본 발명의 제3실시예에 따른 박막 트랜지스터의 단면도이다. 3 is a cross-sectional view of a thin film transistor according to a third embodiment of the present invention.
도3은 인버티드 스테거(inverted stagger) 트랜지스터 구조에서 기판(100) 위에 게이트 전극(140)이 올라가고 게이트 절연막(120)이 SiOC 박막을 사용하여 만들어진다. 그 위에 소스전극(130)과 드레인 전극(131)을 만든 후에 전도성 채널층(150)이 올라가 있는 것을 포함한다.3, in an inverted stagger transistor structure, the
도4는 본 발명의 제4실시예에 따른 박막 트랜지스터의 단면도이다. 4 is a cross-sectional view of a thin film transistor according to a fourth embodiment of the present invention.
도4는 기판(100) 위에 채널층(150)을 형성하고 상기 채널층(150) 좌우측에 각각 인접하여 소스전극(130)과 드레인 전극(131)이 배치되고, 상기 채널층 상부에 게이트전극(140)이 배치되는데 상기 채널층(150)과 상기 게이트 전극(140) 사이에 SiOC 게이트 절연막(120)이 증착된 구조이다. 4, the
그리고, 상기 SiOC 게이트 절연막의 유전상수는 도1과 동일한 범위이다.In addition, the dielectric constant of the SiOC gate insulating film is in the same range as in FIG. 1.
도5는 본 발명의 제5실시예에 따른 박막 트랜지스터의 단면도이다.5 is a cross-sectional view of a thin film transistor according to a fifth embodiment of the present invention.
도5는 FinFET 트랜지스터에서 게이트 절연막으로 SiOC 박막을 사용하는 것이다.5 shows that a SiOC thin film is used as a gate insulating film in a FinFET transistor.
FinFET 트랜지스터는 소스(130)전극과 드레인(131) 전극을 감싸면서 게이트 전극(140)을 절연하는 게이트 절연막(120)이 SiOC 박막으로 구성된다. In the FinFET transistor, the
한편, 본 발명에 따른 박막 트랜지스터 제조방법이 다음과 같이 진행된다.Meanwhile, the method of manufacturing a thin film transistor according to the present invention proceeds as follows.
박막 트랜지스터는 기판 위에 게이트 전극을 형성한 후에, 상기 기판과 상기 게이트 전극 위에 게이트 절연막을 성막하여 형성하게 된다.The thin film transistor is formed by depositing a gate insulating film on the substrate and the gate electrode after forming a gate electrode on the substrate.
이후, 상기 게이트 절연막 위에 채널층으로서 반도체를 배치하여 형성하고, 상기 산화물 반도체를 중심으로 좌우에 소스 금속 전극과 드레인 금속 전극을 형성하여 완성한다.Thereafter, a semiconductor is disposed as a channel layer on the gate insulating layer, and a source metal electrode and a drain metal electrode are formed on the left and right sides of the oxide semiconductor to complete it.
이때, 본 발명에 따른 박막 트랜지스터는, 상기 게이트 절연막을 성막함에 있어서, SiOC로 이루어지되, 상기 게이트 절연막의 유전상수는 1.3∼2.5 범위로 제한하는 것이다.At this time, the thin film transistor according to the present invention, when forming the gate insulating film, is made of SiOC, the dielectric constant of the gate insulating film is limited to the range of 1.3 to 2.5.
그리고, 상기 게이트 절연막을 스퍼터링으로 형성하는 단계에서 게이트 절연막의 SiOC 타겟의 조성 중 탄소함량이 0.1 ∼10% 범위인 것이 바람직하다.In addition, in the step of forming the gate insulating film by sputtering, the carbon content of the composition of the SiOC target of the gate insulating film is preferably in the range of 0.1 to 10%.
SiOC 박막의 유전상수를 상기 범위 내로 두기 위해서 SiOC 박막 내의 분극을 줄일 필요가 있다. In order to keep the dielectric constant of the SiOC thin film within the above range, it is necessary to reduce the polarization in the SiOC thin film.
SiOC 박막 구성에 포함된 분극을 줄이기 위해서, 즉 탄소와 산소에 의해 증가될 수 있는 분극을 낮게 하기 위해서는, 탄소함량을 조절해야 하는 데, 이때 타켓의 탄소함량이 0.1% 이하일 경우에는 SiOC 박막 형성이 어렵게 되고, 한편 탄소함량이 10% 이상이 될 경우에는 탄소에 의한 분극이 커지게 되므로 상기 게이트 절연막의 유전상수를 1.3∼2.5 범위로 제한하기 위해서는 SiOC 타겟의 조성 중 탄소함량이 0.1 ∼10% 범위인 것이 바람직하다.In order to reduce the polarization included in the composition of the SiOC thin film, that is, to lower the polarization that can be increased by carbon and oxygen, the carbon content must be adjusted. In this case, when the target carbon content is 0.1% or less, the formation of the SiOC thin film is On the other hand, when the carbon content is more than 10%, the polarization by carbon becomes large, so in order to limit the dielectric constant of the gate insulating film to the range of 1.3 to 2.5, the carbon content of the composition of the SiOC target ranges from 0.1 to 10%. It is preferred.
또한, 본 발명에 따른 박막 트랜지스터 제조방법에 있어서, 상기 게이트 절연막을 형성하는 단계는 DC-스퍼터링 또는 RF-스퍼터링에 의해서 이루어지는 것을 특징으로 하는 것이다.In addition, in the method of manufacturing a thin film transistor according to the present invention, the step of forming the gate insulating film is characterized in that it is made by DC-sputtering or RF-sputtering.
여기에서, 상기 게이트 절연막을 성막 형성하는 단계에 게이트 절연막 증착 후 0℃∼450℃에서 열처리하는 단계를 더 포함할 수 있다.Here, the step of forming the gate insulating film may further include a step of depositing the gate insulating film and heat-treating it at 0°C to 450°C.
이상에서 본 발명은 기재된 구체적인 실시예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.In the above, the present invention has been described in detail only with respect to the specific embodiments described, but it is apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and it is natural that such modifications and modifications belong to the appended claims. .
100 : 기판 120 : SiOC 박막
130 : 소스 전극 131 : 드레인 전극
140 : 게이트 전극 150 : 채널층100: substrate 120: SiOC thin film
130: source electrode 131: drain electrode
140: gate electrode 150: channel layer
Claims (11)
상기 기판 위에 배치되는 게이트 전극;
상기 기판과 상기 게이트 전극 위에 배치되는 게이트 절연막;
상기 게이트 절연막 위에 배치되는 채널층으로서 반도체; 및
상기 반도체를 중심으로 좌우에 배치되는 소스 전극과 드레인 전극을 포함하고,
상기 게이트 절연막은 SiOC로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.0인 것을 특징으로 하는 박막 트랜지스터로서,
하나의 박막 트랜지스터의 상기 게이트 전극에 인가되는 전압이 음(-)의 바이어스인 경우에는 p-타입 트랜지스터로 동작하는 동시에, 상기 게이트 전극에 인가되는 전압이 양(+)의 바이어스인 경우에는 n-타입 트랜지스터로 동작함으로써 단일 박막 트랜지스터에서 n-타입과 p-타입이 일체로서 동작하는 인버터 특성을 나타내는 것을 특징으로 하는 박막 트랜지스터.Board;
A gate electrode disposed on the substrate;
A gate insulating layer disposed on the substrate and the gate electrode;
A semiconductor as a channel layer disposed on the gate insulating film; And
It includes a source electrode and a drain electrode disposed on the left and right with respect to the semiconductor,
The gate insulating film is made of SiOC, the dielectric constant of the gate insulating film is a thin film transistor, characterized in that 1.3 to 2.0,
When a voltage applied to the gate electrode of one thin film transistor is a negative bias, it operates as a p-type transistor, and n- when a voltage applied to the gate electrode is a positive bias. A thin film transistor characterized by exhibiting an inverter characteristic in which n-type and p-type operate integrally in a single thin film transistor by operating as a type transistor.
상기 채널층으로서의 반도체는 InSnGaZnO, InGaZnO, AlGaZnO, InSnZnO In-Al-ZnO, Sn GaZnO, SnAlZnO, InZnO, SnZnO, AgZnO, ITO, ZTO (Ti-ZnO), SiZnO, AlZnO, ZnMgO, SnMgO, InMgO, InO, SnO, ZnO, 그래핀, 그래핀 옥사이드(GO)중 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터. According to claim 1,
The semiconductor as the channel layer is InSnGaZnO, InGaZnO, AlGaZnO, InSnZnO In-Al-ZnO, Sn GaZnO, SnAlZnO, InZnO, SnZnO, AgZnO, ITO, ZTO (Ti-ZnO), SiZnO, AlZnO, SnMO, SnM , SnO, ZnO, graphene, a thin film transistor comprising any one of graphene oxide (GO).
드레인 바이어스는 10-4 ∼1 V 범위의 전압을 인가하는 것을 특징으로 하는 박막 트랜지스터. According to claim 1,
The drain bias is a thin film transistor characterized by applying a voltage in the range of 10 -4 to 1 V.
상기 게이트 절연막의 허용 누설전류의 범위는 10-12 ∼10-10 A이하인 것을 특징으로 하는 박막 트랜지스터. According to claim 1,
The range of allowable leakage current of the gate insulating film is 10 -12 to 10 -10 A or less.
상기 기판과 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 위에 채널층으로서 반도체를 형성하는 단계; 및
상기 반도체를 중심으로 좌우에 소스 전극과 드레인 전극을 형성하는 단계를 포함하고,
상기 게이트 절연막은 SiOC로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.0인 것을 특징으로 하는 박막 트랜지스터로서,
하나의 박막 트랜지스터의 상기 게이트 전극에 인가되는 전압이 음(-)의 바이어스인 경우에는 p-타입 트랜지스터로 동작하는 동시에, 상기 게이트 전극에 인가되는 전압이 양(+)의 바이어스인 경우에는 n-타입 트랜지스터로 동작함으로써 단일 박막 트랜지스터에서 n-타입과 p-타입이 일체로서 동작하는 인버터 특성을 나타내는 것을 특징으로 하는 박막 트랜지스터의 제조방법.Forming a gate electrode on the substrate;
Forming a gate insulating film on the substrate and the gate electrode;
Forming a semiconductor as a channel layer over the gate insulating film; And
And forming source and drain electrodes on the left and right centered on the semiconductor,
The gate insulating film is made of SiOC, the dielectric constant of the gate insulating film is a thin film transistor, characterized in that 1.3 to 2.0,
When a voltage applied to the gate electrode of one thin film transistor is a negative bias, it operates as a p-type transistor, and n- when a voltage applied to the gate electrode is a positive bias. A method of manufacturing a thin film transistor characterized in that it exhibits an inverter characteristic in which n-type and p-type operate integrally in a single thin film transistor by operating as a type transistor.
상기 게이트 절연막을 형성하는 단계는 DC-스퍼터링 또는 RF-스퍼터링에 의해서 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조방법.The method of claim 8,
The method of forming the gate insulating film is performed by DC-sputtering or RF-sputtering.
상기 게이트 절연막을 형성하는 단계에서 게이트 절연막 증착 후 0℃∼450℃에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.The method of claim 8,
In the step of forming the gate insulating film, the method of manufacturing a thin film transistor further comprising the step of heat treatment at 0 ℃ to 450 ℃ after deposition of the gate insulating film.
상기 게이트 절연막을 형성하는 단계에서 게이트 절연막의 SiOC 타겟의 조성은 탄소함량이 0.1 ∼10% 범위인 것을 특징으로 하는 박막 트랜지스터의 제조방법.The method of claim 8,
In the step of forming the gate insulating film, the composition of the SiOC target of the gate insulating film is characterized in that the carbon content is in the range of 0.1 to 10%.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130081819A KR101450841B1 (en) | 2013-07-11 | 2013-07-11 | Thin Film Transistor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130081819A KR101450841B1 (en) | 2013-07-11 | 2013-07-11 | Thin Film Transistor and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101450841B1 true KR101450841B1 (en) | 2014-10-15 |
Family
ID=51997717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130081819A KR101450841B1 (en) | 2013-07-11 | 2013-07-11 | Thin Film Transistor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101450841B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101587129B1 (en) * | 2014-10-27 | 2016-02-02 | 청주대학교 산학협력단 | Bidirectional transistor and manufacturing method thereof |
| KR20160101350A (en) * | 2015-02-17 | 2016-08-25 | 청주대학교 산학협력단 | Substrate for high mobility electronic sensor and manufacturing method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100920033B1 (en) * | 2007-12-10 | 2009-10-07 | (주)피앤테크 | Method of forming SiOC film using precursor for manufacturing SiOC film |
| JP2011119353A (en) * | 2009-12-01 | 2011-06-16 | Fujifilm Corp | Optical sensor, optical sensor array, method of driving the optical sensor, and method of driving the optical sensor array |
| KR20110118384A (en) * | 2010-04-23 | 2011-10-31 | 삼성전자주식회사 | Display substrate and method for fabricating the same |
| KR101175085B1 (en) * | 2009-08-26 | 2012-08-21 | 가부시키가이샤 알박 | Semiconductor device, liquid crystal display device equipped with semiconductor device, and process for production of semiconductor device |
-
2013
- 2013-07-11 KR KR1020130081819A patent/KR101450841B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100920033B1 (en) * | 2007-12-10 | 2009-10-07 | (주)피앤테크 | Method of forming SiOC film using precursor for manufacturing SiOC film |
| KR101175085B1 (en) * | 2009-08-26 | 2012-08-21 | 가부시키가이샤 알박 | Semiconductor device, liquid crystal display device equipped with semiconductor device, and process for production of semiconductor device |
| JP2011119353A (en) * | 2009-12-01 | 2011-06-16 | Fujifilm Corp | Optical sensor, optical sensor array, method of driving the optical sensor, and method of driving the optical sensor array |
| KR20110118384A (en) * | 2010-04-23 | 2011-10-31 | 삼성전자주식회사 | Display substrate and method for fabricating the same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101587129B1 (en) * | 2014-10-27 | 2016-02-02 | 청주대학교 산학협력단 | Bidirectional transistor and manufacturing method thereof |
| KR20160101350A (en) * | 2015-02-17 | 2016-08-25 | 청주대학교 산학협력단 | Substrate for high mobility electronic sensor and manufacturing method thereof |
| KR101694270B1 (en) * | 2015-02-17 | 2017-01-23 | 청주대학교 산학협력단 | Substrate for high mobility electronic sensor and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Seok et al. | A full-swing a-IGZO TFT-based inverter with a top-gate-bias-induced depletion load | |
| Park et al. | High performance amorphous oxide thin film transistors with self-aligned top-gate structure | |
| Chun et al. | Effects of gate insulators on the performance of a-IGZO TFT fabricated at room-temperature | |
| Lee et al. | Removal of negative-bias-illumination-stress instability in amorphous-InGaZnO thin-film transistors by top-gate offset structure | |
| Kim et al. | High performance oxide thin film transistors with double active layers | |
| US20120025187A1 (en) | Transistors, methods of manufacturing transistors, and electronic devices including transistors | |
| Takechi et al. | Dual-Gate Characteristics of Amorphous $\hbox {InGaZnO} _ {4} $ Thin-Film Transistors as Compared to Those of Hydrogenated Amorphous Silicon Thin-Film Transistors | |
| KR101694270B1 (en) | Substrate for high mobility electronic sensor and manufacturing method thereof | |
| CN103000530A (en) | Manufacturing method of top-gate oxide thin-film transistor | |
| CN103346089A (en) | Self-aligned double-layer channel metallic oxide thin film transistor and manufacturing method thereof | |
| TWI478344B (en) | Transistor and manufacturing method thereof | |
| Wang et al. | The electrical performance and gate bias stability of an amorphous InGaZnO thin-film transistor with HfO2 high-k dielectrics | |
| Chen et al. | Abnormal hump effect induced by hydrogen diffusion during self-heating stress in top-gate amorphous InGaZnO TFTs | |
| CN104183649A (en) | Threshold-voltage-adjustable thin film transistor | |
| KR101625207B1 (en) | Thin Film Transistor and manufacturing method thereof | |
| US20130075717A1 (en) | Thin film transistor | |
| KR101450841B1 (en) | Thin Film Transistor and manufacturing method thereof | |
| Yang et al. | Investigation to the Carrier Transport Properties in Heterojunction-Channel Amorphous Oxides Thin-Film Transistors Using Dual-Gate Bias | |
| CN103268918B (en) | Bipolar thin film transistor and manufacture method thereof | |
| KR20150060034A (en) | Thin film transistor having double gate electrode | |
| Wang et al. | P‐2: High Mobility Zinc Oxynitride TFT for AMOLED | |
| KR20150016034A (en) | Thin film transistor having multi-layered zinc oxnitride | |
| JP6327548B2 (en) | Thin film transistor and manufacturing method thereof | |
| Wu et al. | 10.4: Improvement of Stability on a‐IGZO LCD | |
| Zeng et al. | P‐3: Effect of Light Shielding Metal on the Performance of a‐IGZO TFTs with a Self‐Aligned Top‐Gate Structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20191008 Year of fee payment: 6 |