JP2015070026A - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2015070026A
JP2015070026A JP2013201317A JP2013201317A JP2015070026A JP 2015070026 A JP2015070026 A JP 2015070026A JP 2013201317 A JP2013201317 A JP 2013201317A JP 2013201317 A JP2013201317 A JP 2013201317A JP 2015070026 A JP2015070026 A JP 2015070026A
Authority
JP
Japan
Prior art keywords
layer
titanium
semiconductor device
aluminum
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013201317A
Other languages
Japanese (ja)
Other versions
JP6040904B2 (en
Inventor
倫章 村上
Tomoaki Murakami
倫章 村上
岡 徹
Toru Oka
徹 岡
孝太 安西
Kota Anzai
孝太 安西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2013201317A priority Critical patent/JP6040904B2/en
Publication of JP2015070026A publication Critical patent/JP2015070026A/en
Application granted granted Critical
Publication of JP6040904B2 publication Critical patent/JP6040904B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable manufacturing of a semiconductor device having high adhesion.SOLUTION: A semiconductor device manufacturing method comprises the steps of: (i) laminating a first layer formed by at least one of a group consisting of titanium, titanium nitride and vanadium so as to cover a part of a semiconductor layer; (ii) laminating an aluminum layer consisting primarily of aluminum on the side opposite to the semiconductor layer across the first layer; (iii) oxidizing the aluminum layer; (iv) laminating a titanium layer formed by titanium on the side opposite to the aluminum layer across the first layer; (v)laminating a titanium nitride layer formed by titanium nitride on the side opposite to the aluminum layer across the titanium layer; and (vi) laminating an electrode layer on the side opposite to the titanium layer across the titanium nitride layer.

Description

本発明は、半導体装置に関する。   The present invention relates to a semiconductor device.

従来、半導体装置として、半導体基板上に、アルミニウム(Al)層、バリアメタル層、が順に積層されており、バリアメタル層上には電極層として金(Au)が積層されている構造が知られている(例えば、特許文献1)。特許文献1に記載された技術において、各層はスパッタリングにより形成されている。   2. Description of the Related Art Conventionally, a semiconductor device has a structure in which an aluminum (Al) layer and a barrier metal layer are sequentially stacked on a semiconductor substrate, and gold (Au) is stacked as an electrode layer on the barrier metal layer. (For example, Patent Document 1). In the technique described in Patent Document 1, each layer is formed by sputtering.

特開2006−173386号公報JP 2006-173386 A

しかし、スパッタ装置により層を形成する場合、製造された半導体装置がプラズマダメージを受けている場合があるという課題がある。一方、蒸着装置により層を形成する場合、窒化チタンなどの化合物により層を形成する際に成分比の制御が困難であるという課題がある。   However, when a layer is formed by a sputtering apparatus, there is a problem that a manufactured semiconductor device may be damaged by plasma. On the other hand, when forming a layer with a vapor deposition apparatus, there exists a subject that control of a component ratio is difficult when forming a layer with compounds, such as titanium nitride.

また、蒸着装置からスパッタ装置へ酸素雰囲気下において移動させる場合、金属層などの層の酸化が起こり、各層の密着性が低下するという課題がある。一方、スパッタ装置と蒸着装置とを組み合わせて層を形成する場合であって、全ての層を非酸素雰囲気下で形成する場合、製造コストが嵩むという課題がある。そのほか、従来の半導体装置においては、その低抵抗化や、小型化、省資源化、製造の容易化、製造の精確さ、作業性の向上等が望まれていた。   Moreover, when moving from a vapor deposition apparatus to a sputtering apparatus in an oxygen atmosphere, there exists a subject that layers, such as a metal layer, oxidize and the adhesiveness of each layer falls. On the other hand, when layers are formed by combining a sputtering apparatus and a vapor deposition apparatus, and all layers are formed in a non-oxygen atmosphere, there is a problem that manufacturing costs increase. In addition, in the conventional semiconductor device, it has been desired to reduce the resistance, reduce the size, save resources, facilitate the manufacturing, improve the manufacturing accuracy, and improve the workability.

本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することができる。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms.

(1)本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、(i)半導体層の少なくとも一部を覆うように、チタン(Ti)、窒化チタン(TiN)、バナジウム(V)からなる群の少なくとも一種により形成される第1の層を積層する工程と、(ii)前記第1の層に対して前記半導体層とは反対側に、アルミニウムを主成分とするアルミニウム層を積層する工程と、(iii)前記アルミニウム層が酸化する工程と、(iv)前記アルミニウム層に対して前記第1の層とは反対側に、チタンにより形成されるチタン層を積層する工程と、(v)前記チタン層に対して前記アルミニウム層とは反対側に、窒化チタンにより形成される窒化チタン層を積層する工程と、(vi)前記窒化チタン層に対して前記チタン層とは反対側に、電極層を積層する工程と、を備える。この形態の半導体装置の製造方法によれば、密着性の高い半導体装置を製造することができる。 (1) According to an aspect of the present invention, a method for manufacturing a semiconductor device is provided. In this method of manufacturing a semiconductor device, (i) a first layer formed of at least one of the group consisting of titanium (Ti), titanium nitride (TiN), and vanadium (V) so as to cover at least a part of the semiconductor layer. A step of laminating layers; (ii) a step of laminating an aluminum layer containing aluminum as a main component on the side opposite to the semiconductor layer with respect to the first layer; and (iii) oxidizing the aluminum layer. And (iv) laminating a titanium layer formed of titanium on the side opposite to the first layer with respect to the aluminum layer; and (v) the aluminum layer with respect to the titanium layer. A step of laminating a titanium nitride layer formed of titanium nitride on the opposite side, and (vi) a step of laminating an electrode layer on the opposite side of the titanium nitride layer from the titanium layer. According to the semiconductor device manufacturing method of this embodiment, a semiconductor device with high adhesion can be manufactured.

(2)上記形態の半導体装置の製造方法において、前記工程(ii)は、第1の装置により行い、前記工程(v)は、前記第1の装置とは異なる第2の装置により行い、前記工程(iii)は、前記第1の装置から前記第2の装置へ前記半導体装置を移動させる際に生じるとしてもよい。この形態の半導体装置の製造方法によれば、半導体装置を酸素雰囲気中において第1の装置から第2の装置へ移動させることができる。 (2) In the method of manufacturing a semiconductor device according to the above aspect, the step (ii) is performed by a first device, the step (v) is performed by a second device different from the first device, Step (iii) may occur when the semiconductor device is moved from the first device to the second device. According to the method for manufacturing a semiconductor device of this aspect, the semiconductor device can be moved from the first device to the second device in an oxygen atmosphere.

(3)上記形態の半導体装置の製造方法において、前記第1の装置は、蒸着装置であり、前記第2の装置は、スパッタ装置であるとしてもよい。この形態の半導体装置の製造方法によれば、プラズマダメージの発生を抑制できる。 (3) In the method for manufacturing a semiconductor device according to the above aspect, the first device may be a vapor deposition device, and the second device may be a sputtering device. According to the semiconductor device manufacturing method of this embodiment, the occurrence of plasma damage can be suppressed.

(4)上記形態の半導体装置の製造方法において、前記半導体層は、III族窒化物のn型半導体により形成されており、
前記電極層は、金、銀(Ag)、銅(Cu)からなる群の少なくとも一種により形成されているとしてもよい。この形態の半導体装置の製造方法によれば、良好なオーミック接触の半導体装置を得ることができる。
(4) In the method of manufacturing a semiconductor device according to the above aspect, the semiconductor layer is formed of a group III nitride n-type semiconductor,
The electrode layer may be formed of at least one member selected from the group consisting of gold, silver (Ag), and copper (Cu). According to the method for manufacturing a semiconductor device of this embodiment, a semiconductor device with good ohmic contact can be obtained.

上述した本発明の各形態の有する複数の構成要素はすべてが必須のものではなく、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、適宜、前記複数の構成要素の一部の構成要素について、その変更、削除、新たな他の構成要素との差し替え、限定内容の一部削除を行うことが可能である。また、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、上述した本発明の一形態に含まれる技術的特徴の一部又は全部を上述した本発明の他の形態に含まれる技術的特徴の一部又は全部と組み合わせて、本発明の独立した一形態とすることも可能である。   A plurality of constituent elements of each aspect of the present invention described above are not indispensable, and some or all of the effects described in the present specification are to be solved to solve part or all of the above-described problems. In order to achieve the above, it is possible to appropriately change, delete, replace with another new component, and partially delete the limited contents of some of the plurality of components. In order to solve part or all of the above-described problems or to achieve part or all of the effects described in this specification, technical features included in one embodiment of the present invention described above. A part or all of the technical features included in the other aspects of the present invention described above may be combined to form an independent form of the present invention.

本発明は、半導体装置の製造方法以外の種々の形態で実現することも可能である。例えば、半導体装置や、半導体装置を備える電力変換装置等の形態で実現することができる。   The present invention can also be realized in various forms other than the semiconductor device manufacturing method. For example, it is realizable with forms, such as a semiconductor device and a power converter provided with a semiconductor device.

本発明によれば、密着性の高い半導体装置を製造することができる。   According to the present invention, a semiconductor device with high adhesion can be manufactured.

第1実施形態における半導体装置100の構成を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing the configuration of the semiconductor device 100 according to the first embodiment. 第1実施形態における半導体装置100の製造方法を示すフローチャート。3 is a flowchart showing a method for manufacturing the semiconductor device 100 according to the first embodiment. 本実施形態の半導体装置の性能を評価するために用いた試作例の構成を示す図。The figure which shows the structure of the prototype example used in order to evaluate the performance of the semiconductor device of this embodiment. 各試作例のマイクロスクラッチ試験の結果。Results of micro scratch test for each prototype. 試作例2の各層をTEM(Transmission Electron Microscope)により撮影した画像。The image which image | photographed each layer of the prototype 2 with TEM (Transmission Electron Microscope). 試作例3の各層をTEMにより撮影した画像。The image which image | photographed each layer of the prototype example 3 with TEM.

A.第1実施形態:
A1.半導体装置100の構成:
図1は、第1実施形態における半導体装置100の構成を模式的に示す断面図である。図1には、本実施形態における半導体装置100の断面の一部を示している。なお、図1は、半導体装置100の技術的特徴をわかりやすく示すための図であり、各層の厚さを正確に示すものではない。また、図1には、説明を容易にするために、相互に直行するXYZ軸が図示されている。以降の図についても同様である。なお、本明細書において、層の厚さとは、X軸方向の寸法をいう。
A. First embodiment:
A1. Configuration of the semiconductor device 100:
FIG. 1 is a cross-sectional view schematically showing the configuration of the semiconductor device 100 according to the first embodiment. FIG. 1 shows a part of a cross section of the semiconductor device 100 according to the present embodiment. FIG. 1 is a diagram for clearly showing the technical features of the semiconductor device 100, and does not accurately indicate the thickness of each layer. FIG. 1 also shows XYZ axes orthogonal to each other for ease of explanation. The same applies to the subsequent figures. In this specification, the layer thickness refers to a dimension in the X-axis direction.

本実施形態における半導体装置100は、SBD(Schottky Barrier Diode)である。半導体装置100は、半導体層10と、第1の層20と、アルミニウム層30と、チタン層40と、窒化チタン層50と、電極層60とを備える。   The semiconductor device 100 in this embodiment is an SBD (Schottky Barrier Diode). The semiconductor device 100 includes a semiconductor layer 10, a first layer 20, an aluminum layer 30, a titanium layer 40, a titanium nitride layer 50, and an electrode layer 60.

半導体層10は、III族窒化物のn型半導体により形成されている。「III族窒化物」とは、III−V族化合物のうち、V族元素として窒素を用いたものをいう。III族窒化物としては、例えば、窒化アルミニウム、窒化ガリウム、窒化インジウムが挙げられる。「n型半導体」とは、III族窒化物の場合は、ドナー不純物として、シリコン(Si)、ゲルマニウム(Ge)などを添加した半導体をいう。本実施形態においては、半導体として、窒化ガリウム(GaN)を用いた。なお、本明細書において半導体層10を半導体基板10とも呼ぶ。   The semiconductor layer 10 is formed of a group III nitride n-type semiconductor. “Group III nitride” refers to a group III-V compound using nitrogen as a group V element. Examples of the group III nitride include aluminum nitride, gallium nitride, and indium nitride. In the case of group III nitride, “n-type semiconductor” refers to a semiconductor to which silicon (Si), germanium (Ge), or the like is added as a donor impurity. In this embodiment, gallium nitride (GaN) is used as the semiconductor. In the present specification, the semiconductor layer 10 is also referred to as a semiconductor substrate 10.

窒化ガリウムは、他の半導体と比較して、(i)熱伝導率が大きいため放熱性に優れている点、(ii)高温においても作動する点、(iii)電子の飽和速度が大きい点、(iv)絶縁破壊電圧が高い点で好ましい。   Compared with other semiconductors, gallium nitride has (i) a high thermal conductivity and excellent heat dissipation, (ii) a high temperature operation point, (iii) a high electron saturation rate, (Iv) It is preferable in that the dielectric breakdown voltage is high.

第1の層20は、半導体層10の一方の面を覆うように形成されている。本実施形態において、第1の層20は、チタンを主成分とする層である。本実施形態において、第1の層20の厚さは17.5nmとする。以下、「第1の層20」を「チタン層20」とも呼ぶ。なお、第1の層20としては、チタンではなく、窒化チタン(TiN)や、バナジウム(V)を用いてもよい。後に詳述するように、本実施形態において、第1の層20は、蒸着装置により形成される。窒化チタンを第1の層20に用いると、窒素とチタンの組成比を制御することが困難であるため、第1の層20は、チタンもしくはバナジウムを用いることが好ましい。   The first layer 20 is formed so as to cover one surface of the semiconductor layer 10. In the present embodiment, the first layer 20 is a layer mainly composed of titanium. In the present embodiment, the thickness of the first layer 20 is 17.5 nm. Hereinafter, the “first layer 20” is also referred to as a “titanium layer 20”. As the first layer 20, titanium nitride (TiN) or vanadium (V) may be used instead of titanium. As will be described in detail later, in the present embodiment, the first layer 20 is formed by a vapor deposition apparatus. When titanium nitride is used for the first layer 20, it is difficult to control the composition ratio of nitrogen and titanium. Therefore, the first layer 20 is preferably made of titanium or vanadium.

アルミニウム層30は、第1の層20に対して半導体層10とは反対側(−X軸方向側)に形成されている。アルミニウム層30は、アルミニウムを主成分とする層である。本実施形態において、アルミニウム層30はアルミニウムのみからなる単層であり、その厚さは200nmである。なお、アルミニウム層は、アルミニウムを90%以上含有する化合物(合金)であれば良く、その様な化合物であれば、アルミニウムの単層と同等の効果が得られる。化合物(合金)の例としてはAl−SiやAl−Cuなどが挙げられる。   The aluminum layer 30 is formed on the opposite side (−X axis direction side) to the semiconductor layer 10 with respect to the first layer 20. The aluminum layer 30 is a layer mainly composed of aluminum. In the present embodiment, the aluminum layer 30 is a single layer made of only aluminum and has a thickness of 200 nm. The aluminum layer may be a compound (alloy) containing 90% or more of aluminum, and such a compound can provide the same effect as a single aluminum layer. Examples of the compound (alloy) include Al—Si and Al—Cu.

チタン層40は、アルミニウム層30に対して第1の層20とは反対側(−X軸方向側)に形成されている。チタン層40は、チタンを主成分とする層である。本実施形態において、チタン層40の厚さは10nmとする。   The titanium layer 40 is formed on the side opposite to the first layer 20 (−X axis direction side) with respect to the aluminum layer 30. The titanium layer 40 is a layer mainly composed of titanium. In the present embodiment, the thickness of the titanium layer 40 is 10 nm.

窒化チタン層50は、チタン層40に対してアルミニウム層30とは反対側(−X軸方向側)に形成されている。窒化チタン層50は、窒化チタンを主成分とする層である。本実施形態において、窒化チタン層50の厚さは100nmとする。   The titanium nitride layer 50 is formed on the opposite side (−X axis direction side) of the aluminum layer 30 with respect to the titanium layer 40. The titanium nitride layer 50 is a layer mainly composed of titanium nitride. In the present embodiment, the thickness of the titanium nitride layer 50 is 100 nm.

電極層60は、窒化チタン層50に対してチタン層40とは反対側(−X軸方向側)に形成されている。電極層60は、銀(Ag)を主成分とする層である。本実施形態において、電極層60の厚さは100nmとする。   The electrode layer 60 is formed on the opposite side to the titanium layer 40 (−X axis direction side) with respect to the titanium nitride layer 50. The electrode layer 60 is a layer mainly composed of silver (Ag). In the present embodiment, the thickness of the electrode layer 60 is 100 nm.

A2.半導体装置100の製造方法:
図2は、第1実施形態における半導体装置100の製造方法を示すフローチャートである。ステップS100では、半導体基板10を用意する。半導体基板10の第1の層20が形成される面には、予めエッチングが施されている。エッチングには、ドライエッチングやウェットエッチングがあるが、本実施形態においては、ドライエッチングを用いる。エッチングを施すことにより、接触抵抗率を下げることができる。また、半導体基板10は、第1の層20が形成される面とは反対側(+X軸方向側)の面に予め加工処理が施されている。
A2. Manufacturing method of semiconductor device 100:
FIG. 2 is a flowchart showing a method for manufacturing the semiconductor device 100 according to the first embodiment. In step S100, the semiconductor substrate 10 is prepared. The surface on which the first layer 20 of the semiconductor substrate 10 is formed is etched in advance. Etching includes dry etching and wet etching. In this embodiment, dry etching is used. By etching, the contact resistivity can be lowered. In addition, the semiconductor substrate 10 is processed in advance on the surface opposite to the surface on which the first layer 20 is formed (+ X-axis direction side).

予め施されている加工処理は、(i)半導体基板10への凹凸形状の形成、(ii)ソース電極の形成、(iii)絶縁膜の形成、(iv)ドライエッチング、(v)ドレイン電極の形成、(vi)ゲート電極の形成、および(vii)熱処理を含む。   Processing performed in advance includes (i) formation of an uneven shape on the semiconductor substrate 10, (ii) formation of a source electrode, (iii) formation of an insulating film, (iv) dry etching, and (v) drain electrode. Forming, (vi) forming a gate electrode, and (vii) heat treatment.

次に、ステップS110では、半導体基板10の加工処理が施されていない側(―X軸方向側)の面に、半導体層10の少なくとも一部を覆うように第1の層20を積層する。本実施形態において、第1の層20の形成は蒸着装置により行い、蒸着装置としてEB(Electron Beam)蒸着装置を用いる。蒸着装置を用いることにより、プラズマダメージを回避できる。なお、プラズマダメージとは、プラズマにより結晶が部分的に破損することをいう。プラズマダメージにより、結晶の破損した部分にキャリアがトラップされるため、接触抵抗が高くなる。 Next, in step S110, the first layer 20 is stacked on the surface of the semiconductor substrate 10 that has not been processed (the −X-axis direction side) so as to cover at least a part of the semiconductor layer 10. In the present embodiment, the first layer 20 is formed by a vapor deposition apparatus, and an EB (Electron Beam) vapor deposition apparatus is used as the vapor deposition apparatus. Plasma damage can be avoided by using a vapor deposition apparatus. Note that plasma damage means that the crystal is partially damaged by plasma. Since the carriers are trapped in the broken part of the crystal due to the plasma damage, the contact resistance is increased.

ステップS120では、第1の層20に対して半導体層10とは反対側に、アルミニウムを主成分とするアルミニウム層30を積層する。つまり、第1の層20の表面(−X軸方向側の面)にアルミニウム層30を形成する。アルミニウム層30の形成についても、EB蒸着装置を用いる。   In step S <b> 120, an aluminum layer 30 containing aluminum as a main component is stacked on the opposite side of the first layer 20 from the semiconductor layer 10. That is, the aluminum layer 30 is formed on the surface of the first layer 20 (the surface on the −X axis direction side). An EB vapor deposition apparatus is also used for forming the aluminum layer 30.

ステップS130では、EB装置からスパッタ装置へ半導体装置100を移動させる。この際、半導体装置100のアルミニウム層30が酸化する。この酸化は、表面の少なくとも一部において起こる。   In step S130, the semiconductor device 100 is moved from the EB apparatus to the sputtering apparatus. At this time, the aluminum layer 30 of the semiconductor device 100 is oxidized. This oxidation occurs on at least a portion of the surface.

ステップS140では、アルミニウム層30に対して第1の層20とは反対側に、チタンにより形成されるチタン層40を積層する。つまり、アルミニウム層30の表面(−X軸方向側の面)にチタン層40を形成する。チタン層40の形成は、スパッタ装置により行う。具体的には、まず、非酸素雰囲気のチャンバー内にアルゴンを導入した後、そのチャンバー内に半導体層10を設置する。次に、プラズマ化させたアルゴン(Ar)の原子核を、ターゲットに当てる。その後、アルゴンの原子核があたった部分のターゲット原子が飛び、半導体基板10の予め加工処理が施されている面とは反対側(−X方向側)の面に付着する。なお、ターゲットは、チタンを放出するターゲットを用いる。スパッタ装置を用いることにより、予め加工処理が施されている面とは反対側(−X方向側)の面全体を、短時間で均一に成膜することができる。なお、スパッタリング時のRF(Radio Frequency)パワーなどの条件は使用する機器により異なるため、適宜最適な条件に設定する。「非酸素雰囲気」とは、酸素の分圧が、大気における酸素の分圧の1%未満である雰囲気をいう。   In step S140, the titanium layer 40 made of titanium is laminated on the opposite side of the aluminum layer 30 from the first layer 20. That is, the titanium layer 40 is formed on the surface of the aluminum layer 30 (the surface on the −X axis direction side). The titanium layer 40 is formed by a sputtering apparatus. Specifically, first, argon is introduced into a non-oxygen atmosphere chamber, and then the semiconductor layer 10 is placed in the chamber. Next, argon (Ar) nuclei made into plasma are applied to the target. Thereafter, the target atoms hit by the argon atomic nuclei fly and adhere to the surface of the semiconductor substrate 10 opposite to the surface that has been previously processed (the −X direction side). Note that a target that releases titanium is used as the target. By using a sputtering apparatus, the entire surface opposite to the surface that has been previously processed (the −X direction side) can be uniformly formed in a short time. In addition, since conditions, such as RF (Radio Frequency) power at the time of sputtering, differ with apparatuses to be used, they are appropriately set to optimum conditions. “Non-oxygen atmosphere” refers to an atmosphere in which the partial pressure of oxygen is less than 1% of the partial pressure of oxygen in the atmosphere.

ステップS150では、チタン層40に対してアルミニウム層30とは反対側に、窒化チタンにより形成される窒化チタン層50を積層する。つまり、チタン層40の表面(−X軸方向側の面)に窒化チタン層50を形成する。チタン層40の形成は、スパッタ装置により行う。なお、ターゲットは、チタンを放出するターゲットを用いる。また、スパッタリングを行う際、チャンバー内に、アルゴンと共に窒素ガスも導入する。この条件でスパッタリングを行うことにより、アルミニウム層30の表面(−X軸方向側の面)に窒化チタン層50を形成できる。   In step S150, a titanium nitride layer 50 made of titanium nitride is stacked on the opposite side of the titanium layer 40 from the aluminum layer 30. That is, the titanium nitride layer 50 is formed on the surface of the titanium layer 40 (the surface on the −X axis direction side). The titanium layer 40 is formed by a sputtering apparatus. Note that a target that releases titanium is used as the target. Further, when performing sputtering, nitrogen gas is also introduced into the chamber together with argon. By performing sputtering under these conditions, the titanium nitride layer 50 can be formed on the surface of the aluminum layer 30 (the surface on the −X axis direction side).

ステップS160では、窒化チタン層50に対してチタン層40とは反対側に、電極層60を積層する。つまり、窒化チタン層50の表面(−X軸方向側の面)に電極層60を形成する。電極層60の形成についても、スパッタリングを用いる。なお、ターゲットは、銀を放出するターゲットを用いる。   In step S <b> 160, the electrode layer 60 is stacked on the opposite side of the titanium nitride layer 50 from the titanium layer 40. That is, the electrode layer 60 is formed on the surface of the titanium nitride layer 50 (the surface on the −X axis direction side). Sputtering is also used for forming the electrode layer 60. Note that a target that releases silver is used as the target.

ステップS170では、熱処理を行う。本実施形態における「熱処理」とは、半導体層10と電極層60との接触をオーミック接触とするための熱処理をいう。本実施形態において、熱処理は400度で30分間行う。以上の処理により、本実施形態における半導体装置100が製造される。   In step S170, heat treatment is performed. The “heat treatment” in the present embodiment refers to a heat treatment for making the contact between the semiconductor layer 10 and the electrode layer 60 ohmic contact. In this embodiment, the heat treatment is performed at 400 degrees for 30 minutes. Through the above processing, the semiconductor device 100 according to the present embodiment is manufactured.

この形態の半導体装置の製造方法によれば、ステップS120まで蒸着装置を用いるため、プラズマダメージを受ける機会を低減できる。このため、半導体装置100の接触抵抗が高くなることを抑制できる。また、窒化チタン層50をスパッタ装置により形成するため、蒸着装置により形成する場合と比較して、組成の制御が容易となる。   According to the method for manufacturing a semiconductor device of this aspect, since the vapor deposition apparatus is used until step S120, the chance of receiving plasma damage can be reduced. For this reason, it can suppress that the contact resistance of the semiconductor device 100 becomes high. Further, since the titanium nitride layer 50 is formed by the sputtering apparatus, the composition can be easily controlled as compared with the case of forming by the vapor deposition apparatus.

また、本実施形態において、半導体基板10の予め加工処理が施されている面とは反対側(−X方向側)の面全体に各層(20、30、40、50)を堆積している。このため、電極層60はこの面(−X方向側の面)全体に堆積できるため、半導体装置100を他のデバイスに実装する際に、電極間の抵抗を低くできる。また、半導体装置100を他のデバイスに実装する際の密着性を向上できる。 In the present embodiment, each layer (20, 30, 40, 50) is deposited on the entire surface of the semiconductor substrate 10 on the side opposite to the surface that has been previously processed (the −X direction side). For this reason, since the electrode layer 60 can be deposited on this whole surface (surface on the −X direction side), the resistance between the electrodes can be lowered when the semiconductor device 100 is mounted on another device. In addition, adhesion when the semiconductor device 100 is mounted on another device can be improved.

B.性能評価:
各層の形成完了前に、非酸素条件下より取り出して酸素条件下に置くことは、一般的に好ましくない。この理由としては、形成済みの層の表面に酸化膜が生じ、酸化膜に起因してその上に形成される層との密着性が低下するためである。本実施形態の半導体装置100において、密着性の性能評価を行った。密着性の評価方法として、JIS R−3255に準拠したマイクロスクラッチ試験方法を採用した。
B. Performance evaluation:
In general, it is not preferable to take out from non-oxygen conditions and place them under oxygen conditions before the formation of each layer is completed. This is because an oxide film is formed on the surface of the formed layer, and the adhesion with the layer formed thereon is lowered due to the oxide film. In the semiconductor device 100 of this embodiment, the adhesion performance was evaluated. As a method for evaluating adhesion, a micro scratch test method based on JIS R-3255 was adopted.

図3は、本実施形態の半導体装置の性能を評価するために用いた試作例の構成を示す図である。試作例において、半導体基板はシリコン基板を用い、電極として銀(Ag)を用いた。電極層の成膜後、全ての試作例において400度30分の熱処理を行なった。各試作例において、シリコン基板上に各層が以下の順番および厚みで積層されている。   FIG. 3 is a diagram showing a configuration of a prototype example used for evaluating the performance of the semiconductor device of the present embodiment. In the prototype, a silicon substrate was used as the semiconductor substrate, and silver (Ag) was used as the electrode. After the electrode layer was formed, heat treatment was performed at 400 ° C. for 30 minutes in all prototypes. In each prototype, each layer is laminated on a silicon substrate in the following order and thickness.

[試作例1]
シリコン基板/窒化チタン層(層厚:35nm)/アルミニウム層(層厚:300nm)/窒化チタン層(層厚:50nm)/チタン層(層厚:5nm)/電極層60(層厚:100nm)
[Prototype Example 1]
Silicon substrate / titanium nitride layer (layer thickness: 35 nm) / aluminum layer (layer thickness: 300 nm) / titanium nitride layer (layer thickness: 50 nm) / titanium layer (layer thickness: 5 nm) / electrode layer 60 (layer thickness: 100 nm)

[試作例2]
シリコン基板/窒化チタン層(層厚:35nm)/アルミニウム層(層厚:300nm)/窒化チタン層(層厚:50nm)/チタン層(層厚:5nm)/電極層60(層厚:100nm)
[Prototype Example 2]
Silicon substrate / titanium nitride layer (layer thickness: 35 nm) / aluminum layer (layer thickness: 300 nm) / titanium nitride layer (layer thickness: 50 nm) / titanium layer (layer thickness: 5 nm) / electrode layer 60 (layer thickness: 100 nm)

[試作例3]
シリコン基板/窒化チタン層(層厚:35nm)/アルミニウム層(層厚:300nm)/チタン層(層厚:10nm)/窒化チタン層(層厚:50nm)/チタン層(層厚:5nm)/電極層60(層厚:100nm)
[Prototype Example 3]
Silicon substrate / titanium nitride layer (layer thickness: 35 nm) / aluminum layer (layer thickness: 300 nm) / titanium layer (layer thickness: 10 nm) / titanium nitride layer (layer thickness: 50 nm) / titanium layer (layer thickness: 5 nm) / Electrode layer 60 (layer thickness: 100 nm)

全ての試作例において、スパッタ装置により非酸素雰囲気下において金属層を形成した。試作例1は、非酸素雰囲気下において連続成膜した。一方、試作例2および試作例3は、アルミニウム層の成膜後、半導体装置を酸素雰囲気に曝し、その後、続きの成膜を行なった。試作例3は、試作例1および試作例2と比較して、アルミニウム層の成膜後、窒化チタン層の成膜前にチタン層を成膜する点が異なる。上記2点以外は、試作例の試作方法は同じである。   In all prototypes, a metal layer was formed in a non-oxygen atmosphere by a sputtering apparatus. In Prototype Example 1, continuous film formation was performed in a non-oxygen atmosphere. On the other hand, in Prototype Example 2 and Prototype Example 3, after the aluminum layer was formed, the semiconductor device was exposed to an oxygen atmosphere, and then the subsequent film formation was performed. Prototype Example 3 differs from Prototype Example 1 and Prototype Example 2 in that the titanium layer is formed after the aluminum layer is formed and before the titanium nitride layer is formed. Except for the above two points, the prototype method of the prototype is the same.

図4は、各試作例のマイクロスクラッチ試験の結果である。縦軸はセンサーアウトプットを示し、横軸は荷重(mN)を示す。膜の剥がれ始める荷重の値が大きいほど、密着性が高いことを示す。上段の図は、試作例1の結果を示し、中段の図は、試作例2の結果を示し、下段の図は、試作例3の結果を示す。   FIG. 4 shows the result of the micro scratch test of each prototype. The vertical axis represents sensor output, and the horizontal axis represents load (mN). The larger the load value at which the film starts to peel, the higher the adhesion. The upper diagram shows the results of prototype example 1, the middle diagram shows the results of prototype example 2, and the lower diagram shows the results of prototype example 3.

図4の結果より、試作例2は、約20mNの荷重により膜が剥がれ始めたのに対し、試作例1および試作例3は、約25mNの荷重により膜が剥がれ始めた。この結果は、(i)成膜時に半導体装置を酸素雰囲気に曝した場合の密着性は、非酸素雰囲気において連続成膜した場合の密着性と比べて低いこと、(ii)アルミニウム層の成膜後、窒化チタン層の成膜前にチタン層を成膜することにより、チタン層を成膜しない場合と比べて密着性が向上することを示している。   From the results shown in FIG. 4, the prototype 2 began to peel off with a load of about 20 mN, whereas the prototype 1 and prototype 3 started to peel off with a load of about 25 mN. As a result, (i) the adhesion when the semiconductor device is exposed to an oxygen atmosphere during film formation is lower than the adhesion when the semiconductor device is continuously formed in a non-oxygen atmosphere, and (ii) the aluminum layer is formed. Thereafter, it is shown that the adhesion is improved by forming the titanium layer before forming the titanium nitride layer as compared with the case where the titanium layer is not formed.

図5は、試作例2の各層をTEM(Transmission Electron Microscope)により撮影した画像である。画像における最下層は、アルミニウム(Al)層であり、その上に、窒化チタン(TiN)層、チタン(Ti)層、電極(Ag)層が積層された状態が撮影されている。この画像から、窒化チタン層の膜厚は約23nmであり、チタン層の膜厚は約17nmであり、電極層の膜厚は約98nmであることがわかる。なお、この画像から、アルミニウム層と窒化チタン層との間に、膜Fがあることが視認できる。膜Fは、アルミニウムが酸化した膜と推測される。膜Fを除く各層の境界はあいまいであるのに対し、膜Fの境界は明確であることから、この膜が他の層と密着性が低いことを示すと推測される。   FIG. 5 is an image obtained by photographing each layer of Prototype Example 2 with a TEM (Transmission Electron Microscope). The lowest layer in the image is an aluminum (Al) layer, and a state in which a titanium nitride (TiN) layer, a titanium (Ti) layer, and an electrode (Ag) layer are stacked thereon is photographed. From this image, it can be seen that the thickness of the titanium nitride layer is about 23 nm, the thickness of the titanium layer is about 17 nm, and the thickness of the electrode layer is about 98 nm. From this image, it can be visually recognized that there is a film F between the aluminum layer and the titanium nitride layer. The film F is assumed to be a film in which aluminum is oxidized. The boundary of each layer except the film F is ambiguous, but the boundary of the film F is clear, so that it is assumed that this film shows low adhesion to other layers.

図6は、試作例3の各層をTEMにより撮影した画像である。画像における最下層は、アルミニウム(Al)層であり、その上に、チタン(Ti)層、窒化チタン(TiN)層、チタン(Ti)層、電極(Ag)層が積層された状態が撮影されている。この画像から、アルミニウム層と接するチタン層の膜厚は約10nmであり、窒化チタン層の膜厚は約40nmであり、チタン層の膜厚は約29nmであり、電極層の膜厚は約82nmであることがわかる。なお、図6において、窒化チタン層の膜厚は、40nmと39nmの2箇所の測定値から、窒化チタン層の膜厚は、約40nmであることがわかる。同様に、アルミニウム層と接するチタン層の膜厚は、12nmと9nmの2箇所の測定値から、チタン層の膜厚は、約10nmであることがわかる。   FIG. 6 is an image obtained by photographing each layer of Prototype Example 3 with a TEM. The lowest layer in the image is an aluminum (Al) layer, and a state in which a titanium (Ti) layer, a titanium nitride (TiN) layer, a titanium (Ti) layer, and an electrode (Ag) layer are stacked thereon is photographed. ing. From this image, the thickness of the titanium layer in contact with the aluminum layer is about 10 nm, the thickness of the titanium nitride layer is about 40 nm, the thickness of the titanium layer is about 29 nm, and the thickness of the electrode layer is about 82 nm. It can be seen that it is. In FIG. 6, the thickness of the titanium nitride layer is about 40 nm from the measured values at two locations of 40 nm and 39 nm. Similarly, the thickness of the titanium layer in contact with the aluminum layer is found to be about 10 nm from the measured values at two locations of 12 nm and 9 nm.

図5により視認できたアルミニウムが酸化したと推測される膜Fは、図6では視認できない。膜Fが試作例3には視認できない理由としては、アルミニウム層の上にチタン層を設けることにより、チタンとアルミニウム酸化膜が反応してアモルファスとなったのではないかと推測される。一方、試作例2において膜Fが残存する理由としては、膜Fと窒化チタンとは反応しないからではないかと推測される。   The film F presumed that the aluminum visible in FIG. 5 is oxidized cannot be seen in FIG. The reason why the film F cannot be visually recognized in Prototype Example 3 is presumed that by providing a titanium layer on the aluminum layer, the titanium and the aluminum oxide film reacted to become amorphous. On the other hand, it is presumed that the reason why the film F remains in the prototype example 2 is that the film F and titanium nitride do not react.

以上の結果から、アルミニウム層を形成した後に、酸素雰囲気に曝したとしても、チタン層をアルミニウム層の上に形成することにより、各層の密着性が向上することがわかる。また、アルミニウム層の形成後に、半導体装置100を酸素雰囲気中においても移動させることができるため、アルミニウム層を形成する第1の装置と、窒化チタン層を形成する第2の装置とを異なる装置とすることができる。このため、全ての層を非酸素雰囲気下で形成するような設備を設ける必要が無くなり、製造コストを抑えることができる。   From the above results, it can be seen that even when the aluminum layer is formed and then exposed to an oxygen atmosphere, the adhesion of each layer is improved by forming the titanium layer on the aluminum layer. In addition, since the semiconductor device 100 can be moved even in an oxygen atmosphere after the aluminum layer is formed, the first device that forms the aluminum layer and the second device that forms the titanium nitride layer are different devices. can do. For this reason, it is not necessary to provide equipment for forming all the layers in a non-oxygen atmosphere, and the manufacturing cost can be reduced.

アルミニウム層を形成する第1の装置として、蒸着装置を用いることにより、製造された半導体装置へのプラズマダメージを受ける機会を低減することができる。また、窒化チタン層を形成する第2の装置として、スパッタ装置を用いることにより、成分比の制御の困難性を克服できる。   By using a vapor deposition device as the first device for forming the aluminum layer, the chance of plasma damage to the manufactured semiconductor device can be reduced. Moreover, the difficulty of controlling the component ratio can be overcome by using a sputtering apparatus as the second apparatus for forming the titanium nitride layer.

また、半導体として、III族窒化物のn型半導体装置を用い、電極を、金、銀、銅からなる群の少なくとも一種により形成することにより、良好なオーミック接触を得ることができる。   Further, a good ohmic contact can be obtained by using a group III nitride n-type semiconductor device as the semiconductor and forming the electrode by at least one of the group consisting of gold, silver, and copper.

C.変形例:
この発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の形態において実施することが可能であり、例えば次のような変形も可能である。
C. Variation:
The present invention is not limited to the above-described embodiment, and can be implemented in various forms without departing from the gist thereof. For example, the following modifications are possible.

C1.変形例1:
本実施形態において、ステップS100において半導体層10は予め用意されている。しかし、本発明はこれに限られない。つまり、ステップS110の直前に半導体基板10を形成してもよい。具体的には、有機金属気相成長法(Metal Organic Chemical Vapor Deposition:MOCVD)により、半導体層10を形成することができる。
C1. Modification 1:
In this embodiment, the semiconductor layer 10 is prepared in advance in step S100. However, the present invention is not limited to this. That is, the semiconductor substrate 10 may be formed immediately before step S110. Specifically, the semiconductor layer 10 can be formed by metal organic chemical vapor deposition (MOCVD).

C2.変形例2:
本実施形態において、金属層の形成は蒸着装置により形成後、スパッタ装置により形成される。しかし、本発明はこれに限られない。金属層の形成は、蒸着装置を用いてもよく、スパッタ装置を用いてもよく、スパッタ装置を用いた後に蒸着装置を用いてもよい。また、金属層の形成方法として、例えば、液相成膜法や、化学的気相法を用いてもよい。なお、蒸着法は、薄膜の均一成膜に適している。
C2. Modification 2:
In this embodiment, the metal layer is formed by a sputtering apparatus after being formed by a vapor deposition apparatus. However, the present invention is not limited to this. The metal layer can be formed using a vapor deposition apparatus, a sputtering apparatus, or a vapor deposition apparatus after the sputtering apparatus is used. Further, as a method for forming the metal layer, for example, a liquid phase film formation method or a chemical vapor phase method may be used. The vapor deposition method is suitable for uniform film formation.

C3.変形例3:
本実施形態において、半導体層10には下記の順に金属層が配置されている。
第1の層20/アルミニウム層30/チタン層40/窒化チタン層50/電極層60
上記各層は、互いに接触して配置されている。しかし、本発明はこれに限らない。金属層の配置としては、例えば、バリアメタルにより形成される層をアルミニウム層30とチタン層40との間を除く各層の間のうちの少なくとも一箇所に積層してもよい。また、各層において、不純物などの他の成分が混入されていてもよい。
C3. Modification 3:
In the present embodiment, the metal layer is disposed on the semiconductor layer 10 in the following order.
First layer 20 / aluminum layer 30 / titanium layer 40 / titanium nitride layer 50 / electrode layer 60
The respective layers are arranged in contact with each other. However, the present invention is not limited to this. As an arrangement of the metal layer, for example, a layer formed of a barrier metal may be laminated at least at one place between the layers except between the aluminum layer 30 and the titanium layer 40. In addition, other components such as impurities may be mixed in each layer.

C4.変形例4:
本実施形態において、熱処理は400度30分行っている。しかし、本発明はこれに限らない。熱処理を行う場合、半導体と電極との接触がオーミック接触となる温度および時間であればよく、例えば、450度30分や、500度5分としてもよい。
C4. Modification 4:
In this embodiment, the heat treatment is performed at 400 degrees for 30 minutes. However, the present invention is not limited to this. In the case of performing the heat treatment, the temperature and time at which the contact between the semiconductor and the electrode is ohmic contact may be used, and may be, for example, 450 degrees 30 minutes or 500 degrees 5 minutes.

C5.変形例5:
本実施形態において、半導体装置はSBDとしている。しかし、本発明はこれに限らない。半導体装置としては、例えば、FET(Field Effect Transistor)としてもよい。
C5. Modification 5:
In this embodiment, the semiconductor device is an SBD. However, the present invention is not limited to this. As the semiconductor device, for example, a field effect transistor (FET) may be used.

C6.変形例6:
本実施形態において、半導体はIII族窒化物である窒化ガリウムを用いている。しかし、本発明はこれに限らない。半導体としては、例えば、窒化アルミニウムや窒化インジウムなどのIII族窒化物を用いてもよく、シリコンや、ガリウムヒ素や、シリコンカーバイドなどを用いてもよい。
C6. Modification 6:
In this embodiment, the semiconductor uses gallium nitride which is a group III nitride. However, the present invention is not limited to this. As the semiconductor, for example, a group III nitride such as aluminum nitride or indium nitride may be used, and silicon, gallium arsenide, silicon carbide, or the like may be used.

C7.変形例7:
本実施形態においては、第1の層20などを積層する面とは反対側の面に予め加工処理が施された半導体基板10を用いている。しかし、本発明は、これに限られない。電極層60などを半導体層10に形成した後に、電極層60とは反対側の半導体層10の面に加工処理を施してもよい。
C7. Modification 7:
In the present embodiment, the semiconductor substrate 10 is used in which processing is performed in advance on the surface opposite to the surface on which the first layer 20 and the like are stacked. However, the present invention is not limited to this. After the electrode layer 60 and the like are formed on the semiconductor layer 10, the surface of the semiconductor layer 10 opposite to the electrode layer 60 may be processed.

C8.変形例8:
本実施形態において、半導体基板10の予め加工処理が施されている面とは反対側(−X方向側)の面全体に各層(20、30、40、50、60)を堆積している。しかし、本発明はこれに限られない。半導体基板10の予め加工処理が施されている面とは反対側(−X方向側)の面全体ではなく、面の一部に各層(20、30、40、50、60)を堆積してもよい。
C8. Modification 8:
In the present embodiment, each layer (20, 30, 40, 50, 60) is deposited on the entire surface of the semiconductor substrate 10 opposite to the surface on which processing is performed in advance (on the −X direction side). However, the present invention is not limited to this. Each layer (20, 30, 40, 50, 60) is deposited on a part of the surface, not the entire surface (−X direction side) opposite to the surface on which the processing process has been performed in advance on the semiconductor substrate 10. Also good.

C9.変形例9:
本実施形態において、半導体装置100の各層の膜厚を規定している。しかし、本発明はこれに限られない。半導体装置100の各層の膜厚は、適宜変更してもよい。
C9. Modification 9:
In the present embodiment, the film thickness of each layer of the semiconductor device 100 is defined. However, the present invention is not limited to this. The film thickness of each layer of the semiconductor device 100 may be changed as appropriate.

本発明は、上述の実施形態や変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、変形例中の技術的特徴は、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。   The present invention is not limited to the above-described embodiments and modifications, and can be realized with various configurations without departing from the spirit thereof. For example, the technical features in the embodiments and the modifications corresponding to the technical features in each embodiment described in the summary section of the invention are to solve some or all of the above-described problems, or In order to achieve part or all of the effects, replacement or combination can be performed as appropriate. Further, if the technical feature is not described as essential in the present specification, it can be deleted as appropriate.

10…半導体層
20…第1の層
30…アルミニウム層
40…チタン層
50…窒化チタン層
60…電極層
100…半導体装置
DESCRIPTION OF SYMBOLS 10 ... Semiconductor layer 20 ... 1st layer 30 ... Aluminum layer 40 ... Titanium layer 50 ... Titanium nitride layer 60 ... Electrode layer 100 ... Semiconductor device

Claims (5)

半導体装置の製造方法であって、
(i)半導体層の少なくとも一部を覆うように、チタン、窒化チタン、バナジウムからなる群の少なくとも一種により形成される第1の層を積層する工程と、
(ii)前記第1の層に対して前記半導体層とは反対側に、アルミニウムを主成分とするアルミニウム層を積層する工程と、
(iii)前記アルミニウム層が酸化する工程と、
(iv)前記アルミニウム層に対して前記第1の層とは反対側に、チタンにより形成されるチタン層を積層する工程と、
(v)前記チタン層に対して前記アルミニウム層とは反対側に、窒化チタンにより形成される窒化チタン層を積層する工程と、
(vi)前記窒化チタン層に対して前記チタン層とは反対側に、電極層を積層する工程と、を備える、半導体装置の製造方法。
A method for manufacturing a semiconductor device, comprising:
(I) a step of laminating a first layer formed of at least one of the group consisting of titanium, titanium nitride, and vanadium so as to cover at least a part of the semiconductor layer;
(Ii) laminating an aluminum layer containing aluminum as a main component on the opposite side of the first layer from the semiconductor layer;
(Iii) oxidizing the aluminum layer;
(Iv) laminating a titanium layer formed of titanium on the opposite side of the aluminum layer from the first layer;
(V) laminating a titanium nitride layer formed of titanium nitride on the opposite side of the aluminum layer from the titanium layer;
(Vi) a step of laminating an electrode layer on the opposite side of the titanium nitride layer from the titanium layer, and a method for manufacturing a semiconductor device.
請求項1に記載の半導体装置の製造方法であって、
前記工程(ii)は、第1の装置により行い、
前記工程(v)は、前記第1の装置とは異なる第2の装置により行い、
前記工程(iii)は、前記第1の装置から前記第2の装置へ前記半導体装置を移動させる際に生じる、半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 1,
The step (ii) is performed by a first apparatus,
The step (v) is performed by a second device different from the first device,
The step (iii) is a method for manufacturing a semiconductor device, which occurs when the semiconductor device is moved from the first device to the second device.
請求項2に記載の半導体装置の製造方法であって、
前記第1の装置は、蒸着装置であり、前記第2の装置は、スパッタ装置である、半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 2,
The method for manufacturing a semiconductor device, wherein the first device is a vapor deposition device, and the second device is a sputtering device.
請求項1から請求項3までのいずれか一項に記載の半導体装置の製造方法であって、
前記半導体層は、III族窒化物のn型半導体により形成されており、
前記電極層は、金、銀、銅からなる群の少なくとも一種により形成されている、半導体装置の製造方法。
It is a manufacturing method of the semiconductor device according to any one of claims 1 to 3,
The semiconductor layer is formed of a group III nitride n-type semiconductor,
The method for manufacturing a semiconductor device, wherein the electrode layer is formed of at least one of a group consisting of gold, silver, and copper.
請求項1から請求項4までのいずれか一項に記載の半導体装置の製造方法により得られた、半導体装置。 The semiconductor device obtained by the manufacturing method of the semiconductor device as described in any one of Claim 1- Claim 4.
JP2013201317A 2013-09-27 2013-09-27 Semiconductor device and manufacturing method thereof Active JP6040904B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013201317A JP6040904B2 (en) 2013-09-27 2013-09-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013201317A JP6040904B2 (en) 2013-09-27 2013-09-27 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2015070026A true JP2015070026A (en) 2015-04-13
JP6040904B2 JP6040904B2 (en) 2016-12-07

Family

ID=52836457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013201317A Active JP6040904B2 (en) 2013-09-27 2013-09-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6040904B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017041630A (en) * 2015-08-18 2017-02-23 東レKpフィルム株式会社 Metallized film and manufacturing method of the same
US10679861B2 (en) 2017-03-24 2020-06-09 Toyoda Gosei Co., Ltd. Manufacturing method of a semiconductor device
JPWO2021186503A1 (en) * 2020-03-16 2021-09-23

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605560A (en) * 1983-06-23 1985-01-12 Fujitsu Ltd Semiconductor device
JPS62229973A (en) * 1986-03-31 1987-10-08 Toshiba Corp Semiconductor device
JPH0191438A (en) * 1987-10-02 1989-04-11 Toshiba Corp Manufacture of semiconductor device
JP2010186943A (en) * 2009-02-13 2010-08-26 Sharp Corp Nitride semiconductor device
JP2011014676A (en) * 2009-07-01 2011-01-20 Sharp Corp Electronic device and ohmic electrode forming method
JP2013004961A (en) * 2011-06-10 2013-01-07 Jiaotong Univ Semiconductor element
JP2013038180A (en) * 2011-08-05 2013-02-21 Sharp Corp GaN-BASED COMPOUND SEMICONDUCTOR DEVICE
JP2013131653A (en) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd Semiconductor device and method for manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605560A (en) * 1983-06-23 1985-01-12 Fujitsu Ltd Semiconductor device
JPS62229973A (en) * 1986-03-31 1987-10-08 Toshiba Corp Semiconductor device
JPH0191438A (en) * 1987-10-02 1989-04-11 Toshiba Corp Manufacture of semiconductor device
JP2010186943A (en) * 2009-02-13 2010-08-26 Sharp Corp Nitride semiconductor device
JP2011014676A (en) * 2009-07-01 2011-01-20 Sharp Corp Electronic device and ohmic electrode forming method
JP2013004961A (en) * 2011-06-10 2013-01-07 Jiaotong Univ Semiconductor element
JP2013038180A (en) * 2011-08-05 2013-02-21 Sharp Corp GaN-BASED COMPOUND SEMICONDUCTOR DEVICE
JP2013131653A (en) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd Semiconductor device and method for manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017041630A (en) * 2015-08-18 2017-02-23 東レKpフィルム株式会社 Metallized film and manufacturing method of the same
US10679861B2 (en) 2017-03-24 2020-06-09 Toyoda Gosei Co., Ltd. Manufacturing method of a semiconductor device
JPWO2021186503A1 (en) * 2020-03-16 2021-09-23
WO2021186503A1 (en) * 2020-03-16 2021-09-23 三菱電機株式会社 Semiconductor device and method for manufacturing semiconductor device
JP7197053B2 (en) 2020-03-16 2022-12-27 三菱電機株式会社 Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP6040904B2 (en) 2016-12-07

Similar Documents

Publication Publication Date Title
EP2793265B1 (en) Semiconductor device and manufacturing method
JP5415650B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
CN109742021B (en) Gallium nitride-based ohmic contact structure and preparation method thereof
JP5369581B2 (en) Back electrode for semiconductor device, semiconductor device, and method for manufacturing back electrode for semiconductor device
JP6040904B2 (en) Semiconductor device and manufacturing method thereof
JP6060476B2 (en) Electrode formation method
JP2008147294A (en) Electronic device
US9741578B2 (en) Manufacturing method of semiconductor device
Basu et al. AlGaN/GaN metal-oxide-semiconductor high electron mobility transistor with liquid phase deposited Al2O3 as gate dielectric
JP2015073073A (en) Semiconductor device and method of manufacturing the same
US20140327017A1 (en) Silicon carbide barrier diode
JP3344416B2 (en) Semiconductor device and method of manufacturing the same
KR101749599B1 (en) Method of recuding contact resistance of mos-fet
JP6090111B2 (en) Semiconductor device and manufacturing method thereof
JP2013214625A (en) Formation method of ohmic contact region with nitride semiconductor
JP6171850B2 (en) Semiconductor device and manufacturing method thereof
JP2006332230A (en) Schottky barrier diode and method of manufacturing the same
JP2004014716A (en) Semiconductor device
Min et al. A comparative study of Ge/Au/Ni/Au-based ohmic contact on graphene
CN110112068B (en) Gallium nitride device manufacturing method and gallium nitride device
CN117672847A (en) Preparation method of transistor ohmic contact and transistor ohmic contact device
KR20200016585A (en) SiC semiconductor device and making method
JP2014060268A (en) Semiconductor device manufacturing method
JP2004288853A (en) Field effect transistor and method for forming ohmic electrode
JP2010192558A (en) Electronic device and method of forming ohmic electrode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161024

R150 Certificate of patent or registration of utility model

Ref document number: 6040904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150