JP2010186943A - Nitride semiconductor device - Google Patents

Nitride semiconductor device Download PDF

Info

Publication number
JP2010186943A
JP2010186943A JP2009031337A JP2009031337A JP2010186943A JP 2010186943 A JP2010186943 A JP 2010186943A JP 2009031337 A JP2009031337 A JP 2009031337A JP 2009031337 A JP2009031337 A JP 2009031337A JP 2010186943 A JP2010186943 A JP 2010186943A
Authority
JP
Japan
Prior art keywords
region
nitride semiconductor
fluorine
electrode
immediately below
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009031337A
Other languages
Japanese (ja)
Inventor
Masaharu Yamashita
雅治 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009031337A priority Critical patent/JP2010186943A/en
Publication of JP2010186943A publication Critical patent/JP2010186943A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride semiconductor device which can suppress leakage current which flows toward a gate electrode, in a second nitride semiconductor layer. <P>SOLUTION: A fluorine region 50A is provided, in a region immediately under a source electrode 10 and in a region immediately under a drain electrode 20 in the second nitride semiconductor layer 2. Negative charges exist due to fluorine in the fluorine region 50A. Because of the negative charges, current is less apt to flow in the fluorine region 50A, which makes it possible to suppress the current flowing inside the second nitride semiconductor layer 2. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

この発明は、窒化物半導体装置に関する。   The present invention relates to a nitride semiconductor device.

インバーターなどのスイッチング電源には、パワー半導体素子が用いられ、このパワー半導体素子には、シリコンを使用していたが、さらに性能を高めるために、低オン抵抗を実現でき、損失の少ないワイドバンドギャップ半導体である窒化物半導体などが注目されている。   Power semiconductor elements are used for switching power supplies such as inverters, and silicon was used for these power semiconductor elements, but in order to further improve performance, a low on-resistance and a wide band gap with low loss can be realized. Nitride semiconductors that are semiconductors are attracting attention.

従来、窒化物半導体装置としては、図４に示すように、ＨＦＥＴ（Heterojunction Field Effect Transistor）がある（特開平１１−２０４７７８号公報：特許文献１参照）。   Conventionally, as a nitride semiconductor device, there is an HFET (Heterojunction Field Effect Transistor) as shown in FIG. 4 (see JP-A-11-204778: Patent Document 1).

この窒化物半導体装置は、チャネル層を形成する第１の窒化物半導体層１０１と、上記第１の窒化物半導体層１０１上に設けられると共に障壁層を形成する第２の窒化物半導体層１０２と、上記第２の窒化物半導体層１０２上に設けられるソース電極１１０、ドレイン電極１２０およびゲート電極１３０とを有する。   The nitride semiconductor device includes a first nitride semiconductor layer 101 that forms a channel layer, and a second nitride semiconductor layer 102 that is provided on the first nitride semiconductor layer 101 and forms a barrier layer. A source electrode 110, a drain electrode 120, and a gate electrode 130 provided on the second nitride semiconductor layer 102.

上記第２の窒化物半導体層１０２上に、上記ソース電極１１０、上記ドレイン電極１２０および上記ゲート電極１３０を避けるように、保護膜１４０が設けられている。   A protective film 140 is provided on the second nitride semiconductor layer 102 so as to avoid the source electrode 110, the drain electrode 120, and the gate electrode 130.

特開平１１−２０４７７８号公報JP-A-11-204778

しかしながら、上記従来の窒化物半導体装置では、上記第２の窒化物半導体層１０２を通じて、ソース電極１１０およびドレイン電極１２０からゲート電極１３０へリーク電流が流れる問題があった。   However, the conventional nitride semiconductor device has a problem that leakage current flows from the source electrode 110 and the drain electrode 120 to the gate electrode 130 through the second nitride semiconductor layer 102.

そこで、この発明の課題は、第２の窒化物半導体層においてゲート電極へ流れるリーク電流を抑制する窒化物半導体装置を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a nitride semiconductor device that suppresses a leakage current flowing to a gate electrode in a second nitride semiconductor layer.

上記課題を解決するため、この発明の窒化物半導体装置は、
チャネル層を形成する第１の窒化物半導体層と、
上記第１の窒化物半導体層上に設けられると共に障壁層を形成する第２の窒化物半導体層と、
上記第２の窒化物半導体層上に設けられると共に互いに間隔を隔てて配置されたソース電極およびドレイン電極と、
上記第２の窒化物半導体層上に設けられると共に上記ソース電極と上記ドレイン電極との間に配置されたゲート電極と
を備え、
上記第２の窒化物半導体層は、上記ソース電極の直下の領域から上記ゲート電極の直下の領域まで延在する第１の領域、および、上記ドレイン電極の直下の領域から上記ゲート電極の直下の領域まで延在する第２の領域を有し、
上記第１の領域と上記第２の領域との内の少なくとも一方の領域は、フッ素が注入されたフッ素領域を含むことを特徴としている。 In order to solve the above problems, a nitride semiconductor device of the present invention is
A first nitride semiconductor layer forming a channel layer;
A second nitride semiconductor layer provided on the first nitride semiconductor layer and forming a barrier layer;
A source electrode and a drain electrode provided on the second nitride semiconductor layer and spaced apart from each other;
A gate electrode provided on the second nitride semiconductor layer and disposed between the source electrode and the drain electrode;
The second nitride semiconductor layer includes a first region extending from a region immediately below the source electrode to a region directly below the gate electrode, and a region immediately below the drain electrode and immediately below the gate electrode. Having a second region extending to the region;
At least one of the first region and the second region includes a fluorine region into which fluorine is implanted.

この発明の窒化物半導体装置によれば、上記第１の領域と上記第２の領域との内の少なくとも一方の領域は、フッ素領域を含むので、フッ素領域内では負の電荷が存在し、この負の電荷によりフッ素領域内では電流の流れが抑制される。   According to the nitride semiconductor device of the present invention, since at least one of the first region and the second region includes a fluorine region, a negative charge exists in the fluorine region. Negative current suppresses the flow of current in the fluorine region.

このため、第２の窒化物半導体層において、フッ素領域が設けられている側の電極（ソース電極・ドレイン電極）からゲート電極へ流れるリーク電流を、抑制できる。   For this reason, in the second nitride semiconductor layer, leakage current flowing from the electrode (source electrode / drain electrode) on the side where the fluorine region is provided to the gate electrode can be suppressed.

また、一実施形態の窒化物半導体装置では、上記フッ素領域は、上記ソース電極の直下の領域と上記ドレイン電極の直下の領域との内の少なくとも一方の領域に、設けられている。   In one embodiment of the nitride semiconductor device, the fluorine region is provided in at least one of a region immediately below the source electrode and a region immediately below the drain electrode.

この実施形態の窒化物半導体装置によれば、上記フッ素領域は、上記ソース電極の直下の領域と上記ドレイン電極の直下の領域との内の少なくとも一方の領域に、設けられているので、第２の窒化物半導体層において、フッ素領域が設けられている側の電極（ソース電極・ドレイン電極）からゲート電極へ流れるリーク電流を、一層確実に抑制できる。   According to the nitride semiconductor device of this embodiment, the fluorine region is provided in at least one of the region immediately below the source electrode and the region directly below the drain electrode. In the nitride semiconductor layer, the leakage current flowing from the electrode (source electrode / drain electrode) on the side where the fluorine region is provided to the gate electrode can be more reliably suppressed.

また、一実施形態の窒化物半導体装置では、上記フッ素領域は、上記ソース電極の直下の領域および上記ドレイン電極の直下の領域に、設けられている。   In one embodiment, the fluorine region is provided in a region immediately below the source electrode and a region immediately below the drain electrode.

この実施形態の窒化物半導体装置によれば、上記フッ素領域は、上記ソース電極の直下の領域および上記ドレイン電極の直下の領域に、設けられているので、第２の窒化物半導体層において、ソース電極およびドレイン電極からゲート電極へのリーク電流を抑制できる。   According to the nitride semiconductor device of this embodiment, since the fluorine region is provided in a region immediately below the source electrode and a region immediately below the drain electrode, the source in the second nitride semiconductor layer Leakage current from the electrode and drain electrode to the gate electrode can be suppressed.

また、一実施形態の窒化物半導体装置では、上記フッ素領域は、上記ソース電極の直下の領域と上記ゲート電極の直下の領域との間の領域と、上記ドレイン電極の直下の領域と上記ゲート電極の直下の領域との間の領域との内の、少なくとも一方の領域に、設けられている。   In one embodiment of the nitride semiconductor device, the fluorine region includes a region between a region immediately below the source electrode and a region immediately below the gate electrode, a region immediately below the drain electrode, and the gate electrode. Is provided in at least one of the regions between the region and the region immediately below.

この実施形態の窒化物半導体装置によれば、上記フッ素領域は、上記ソース電極の直下の領域と上記ゲート電極の直下の領域との間の領域と、上記ドレイン電極の直下の領域と上記ゲート電極の直下の領域との間の領域との内の、少なくとも一方の領域に、設けられているので、ソース電極からドレイン電極に流れる電流の抵抗を小さくしつつ、第２の窒化物半導体層において、フッ素領域が設けられている側の電極（ソース電極・ドレイン電極）からゲート電極へ流れるリーク電流を、一層確実に抑制できる。   According to the nitride semiconductor device of this embodiment, the fluorine region includes a region immediately below the source electrode and a region directly below the gate electrode, a region directly below the drain electrode, and the gate electrode. In the second nitride semiconductor layer, the resistance of the current flowing from the source electrode to the drain electrode is reduced while being provided in at least one of the regions immediately below the region. Leakage current flowing from the electrode (source electrode / drain electrode) on the side where the fluorine region is provided to the gate electrode can be more reliably suppressed.

また、一実施形態の窒化物半導体装置では、上記フッ素領域は、上記ソース電極の直下の領域と上記ゲート電極の直下の領域との間の領域、および、上記ドレイン電極の直下の領域と上記ゲート電極の直下の領域との間の領域に、設けられている。   In one embodiment, the fluorine region includes a region immediately below the source electrode and a region directly below the gate electrode, and a region immediately below the drain electrode and the gate. It is provided in a region between the region immediately below the electrodes.

この実施形態の窒化物半導体装置によれば、上記フッ素領域は、上記ソース電極の直下の領域と上記ゲート電極の直下の領域との間の領域、および、上記ドレイン電極の直下の領域と上記ゲート電極の直下の領域との間の領域に、設けられているので、第２の窒化物半導体層において、ソース電極およびドレイン電極からゲート電極へのリーク電流を抑制できる。   According to the nitride semiconductor device of this embodiment, the fluorine region includes a region immediately below the source electrode and a region directly below the gate electrode, and a region directly below the drain electrode and the gate. Since the second nitride semiconductor layer is provided in a region between the region immediately below the electrodes, leakage current from the source electrode and the drain electrode to the gate electrode can be suppressed.

また、一実施形態の窒化物半導体装置では、上記フッ素領域は、上記ソース電極の直下の領域を取り囲む領域と、上記ドレイン電極の直下の領域を取り囲む領域との内の、少なくとも一方の領域に、設けられている。   In one embodiment of the nitride semiconductor device, the fluorine region is in at least one of a region surrounding a region directly below the source electrode and a region surrounding a region directly below the drain electrode, Is provided.

この実施形態の窒化物半導体装置によれば、上記フッ素領域は、上記ソース電極の直下の領域を取り囲む領域と、上記ドレイン電極の直下の領域を取り囲む領域との内の、少なくとも一方の領域に、設けられているので、ソース電極からドレイン電極に流れる電流の抵抗を小さくしつつ、フッ素領域が設けられている側の電極（ソース電極・ドレイン電極）から第２の窒化物半導体層に流れ出る電流を少なくできる。   According to the nitride semiconductor device of this embodiment, the fluorine region is in at least one of a region surrounding the region directly below the source electrode and a region surrounding the region directly below the drain electrode. Since the resistance of the current flowing from the source electrode to the drain electrode is reduced, the current flowing from the electrode (source electrode / drain electrode) on the side where the fluorine region is provided to the second nitride semiconductor layer is reduced. Less.

また、一実施形態の窒化物半導体装置では、上記フッ素領域は、上記ソース電極の直下の領域および上記ソース電極の直下の領域を取り囲む領域と、上記ドレイン電極の直下の領域および上記ドレイン電極の直下の領域を取り囲む領域との内の、少なくとも一方の領域に、設けられている。   In the nitride semiconductor device according to one embodiment, the fluorine region includes a region immediately below the source electrode and a region surrounding the source electrode, a region immediately below the drain electrode, and a region directly below the drain electrode. Is provided in at least one of the regions surrounding the region.

この実施形態の窒化物半導体装置によれば、上記フッ素領域は、上記ソース電極の直下の領域および上記ソース電極の直下の領域を取り囲む領域と、上記ドレイン電極の直下の領域および上記ドレイン電極の直下の領域を取り囲む領域との内の、少なくとも一方の領域に、設けられているので、第２の窒化物半導体層において、フッ素領域が設けられている側の電極（ソース電極・ドレイン電極）からゲート電極へ流れるリーク電流を、一層確実に抑制できる。   According to the nitride semiconductor device of this embodiment, the fluorine region includes a region directly under the source electrode and a region surrounding the region directly under the source electrode, a region immediately under the drain electrode, and a region directly under the drain electrode. In the second nitride semiconductor layer, the gate (source electrode / drain electrode) to the gate is provided on at least one of the regions surrounding the region. Leakage current flowing to the electrode can be more reliably suppressed.

また、一実施形態の窒化物半導体装置では、
上記フッ素領域は、上記ソース電極の直下の領域および上記ソース電極の直下の領域を取り囲む領域に、設けられ、
上記ソース電極の直下の領域に設けられた上記フッ素領域のフッ素濃度は、上記ソース電極の直下の領域を取り囲む領域に設けられた上記フッ素領域のフッ素濃度よりも小さい。 In the nitride semiconductor device of one embodiment,
The fluorine region is provided in a region directly surrounding the source electrode and a region surrounding the source electrode.
The fluorine concentration of the fluorine region provided in the region immediately below the source electrode is smaller than the fluorine concentration of the fluorine region provided in the region surrounding the region immediately below the source electrode.

この実施形態の窒化物半導体装置によれば、上記フッ素領域は、上記ソース電極の直下の領域および上記ソース電極の直下の領域を取り囲む領域に、設けられ、上記ソース電極の直下の領域に設けられた上記フッ素領域のフッ素濃度は、上記ソース電極の直下の領域を取り囲む領域に設けられた上記フッ素領域のフッ素濃度よりも小さいので、ソース電極からドレイン電極に流れる電流の抵抗を小さくしつつ、第２の窒化物半導体層において、ソース電極からゲート電極へのリーク電流を、一層確実に抑制できる。   According to the nitride semiconductor device of this embodiment, the fluorine region is provided in a region immediately below the source electrode and a region surrounding the region immediately below the source electrode, and is provided in a region immediately below the source electrode. The fluorine concentration in the fluorine region is smaller than the fluorine concentration in the fluorine region provided in the region surrounding the region immediately below the source electrode, so that the resistance of the current flowing from the source electrode to the drain electrode is reduced. In the nitride semiconductor layer 2, the leakage current from the source electrode to the gate electrode can be more reliably suppressed.

また、一実施形態の窒化物半導体装置では、
上記フッ素領域は、上記ドレイン電極の直下の領域および上記ドレイン電極の直下の領域を取り囲む領域に、設けられ、
上記ドレイン電極の直下の領域に設けられた上記フッ素領域のフッ素濃度は、上記ドレイン電極の直下の領域を取り囲む領域に設けられた上記フッ素領域のフッ素濃度よりも小さい。 In the nitride semiconductor device of one embodiment,
The fluorine region is provided in a region directly surrounding the drain electrode and a region surrounding the drain electrode.
The fluorine concentration of the fluorine region provided in the region immediately below the drain electrode is smaller than the fluorine concentration of the fluorine region provided in the region surrounding the region immediately below the drain electrode.

この実施形態の窒化物半導体装置によれば、上記フッ素領域は、上記ドレイン電極の直下の領域および上記ドレイン電極の直下の領域を取り囲む領域に、設けられ、上記ドレイン電極の直下の領域に設けられた上記フッ素領域のフッ素濃度は、上記ドレイン電極の直下の領域を取り囲む領域に設けられた上記フッ素領域のフッ素濃度よりも小さいので、ソース電極からドレイン電極に流れる電流の抵抗を小さくしつつ、第２の窒化物半導体層において、ドレイン電極からゲート電極へのリーク電流を、一層確実に抑制できる。   According to the nitride semiconductor device of this embodiment, the fluorine region is provided in a region immediately below the drain electrode and a region surrounding the region immediately below the drain electrode, and is provided in a region immediately below the drain electrode. The fluorine concentration in the fluorine region is smaller than the fluorine concentration in the fluorine region provided in the region surrounding the region immediately below the drain electrode, so that the resistance of the current flowing from the source electrode to the drain electrode is reduced. In the nitride semiconductor layer 2, the leakage current from the drain electrode to the gate electrode can be more reliably suppressed.

また、一実施形態の窒化物半導体装置では、上記第２の窒化物半導体層上に、上記ソース電極、上記ドレイン電極および上記ゲート電極を避けるように、保護膜が設けられている。   In the nitride semiconductor device of one embodiment, a protective film is provided on the second nitride semiconductor layer so as to avoid the source electrode, the drain electrode, and the gate electrode.

この実施形態の窒化物半導体装置によれば、上記第２の窒化物半導体層上に、上記ソース電極、上記ドレイン電極および上記ゲート電極を避けるように、保護膜が設けられているので、保護膜は、第２の窒化物半導体層表面で発生する電流コラプスを抑制し、フッ素領域との組み合わせにより、相乗効果が得られる。   According to the nitride semiconductor device of this embodiment, the protective film is provided on the second nitride semiconductor layer so as to avoid the source electrode, the drain electrode, and the gate electrode. Suppresses current collapse generated on the surface of the second nitride semiconductor layer, and a synergistic effect is obtained by combination with the fluorine region.

この発明の窒化物半導体装置によれば、上記第１の領域と上記第２の領域との内の少なくとも一方の領域は、フッ素領域を含むので、第２の窒化物半導体層においてゲート電極へ流れるリーク電流を抑制する。   According to the nitride semiconductor device of the present invention, since at least one of the first region and the second region includes the fluorine region, it flows to the gate electrode in the second nitride semiconductor layer. Suppresses leakage current.

本発明の窒化物半導体装置の第１実施形態を示す断面図である。It is sectional drawing which shows 1st Embodiment of the nitride semiconductor device of this invention. 本発明の窒化物半導体装置の第２実施形態を示す断面図である。It is sectional drawing which shows 2nd Embodiment of the nitride semiconductor device of this invention. 本発明の窒化物半導体装置の第３実施形態を示す断面図である。It is sectional drawing which shows 3rd Embodiment of the nitride semiconductor device of this invention. 従来の窒化物半導体装置を示す断面図である。It is sectional drawing which shows the conventional nitride semiconductor device.

以下、この発明を図示の実施の形態により詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

（第１の実施形態）
図１は、この発明の窒化物半導体装置の第１実施形態である断面図を示している。図１に示すように、この窒化物半導体装置は、ＨＦＥＴ（Heterojunction Field Effect Transistor）である。この窒化物半導体装置は、第１の窒化物半導体層１と、上記第１の窒化物半導体層１上に設けられる第２の窒化物半導体層２とを有する。 (First embodiment)
FIG. 1 is a sectional view showing a first embodiment of the nitride semiconductor device of the present invention. As shown in FIG. 1, the nitride semiconductor device is an HFET (Heterojunction Field Effect Transistor). This nitride semiconductor device has a first nitride semiconductor layer 1 and a second nitride semiconductor layer 2 provided on the first nitride semiconductor layer 1.

上記第１の窒化物半導体層１は、チャネル層を形成する。上記第２の窒化物半導体層２は、上記第１の窒化物半導体層１よりも広い禁制帯を有し、障壁層を形成する。第１の窒化物半導体層１は、例えば、ＧａＮ層などで作製される。第２の窒化物半導体層２は、例えば、ＡｌＧａＮ層などで作製される。つまり、この窒化物半導体装置は、ＧａＮヘテロ接合電界効果トランジスタである。   The first nitride semiconductor layer 1 forms a channel layer. The second nitride semiconductor layer 2 has a wider forbidden band than the first nitride semiconductor layer 1 and forms a barrier layer. The first nitride semiconductor layer 1 is made of, for example, a GaN layer. The second nitride semiconductor layer 2 is made of, for example, an AlGaN layer. That is, this nitride semiconductor device is a GaN heterojunction field effect transistor.

上記第２の窒化物半導体層２上に、ソース電極１０、ドレイン電極２０およびゲート電極３０が設けられている。ソース電極１０とドレイン電極２０とは、互いに間隔を隔てて配置されている。ゲート電極３０は、ソース電極１０とドレイン電極２０との間に配置されている。   A source electrode 10, a drain electrode 20, and a gate electrode 30 are provided on the second nitride semiconductor layer 2. The source electrode 10 and the drain electrode 20 are spaced apart from each other. The gate electrode 30 is disposed between the source electrode 10 and the drain electrode 20.

上記ゲート電極３０は、例えば、ＷＮ(窒化タングステン)／Ａｕを積層して作製される金属電極であってもよく、Ｐｔを主原料とする金属電極の一例としてのＴｉ／Ｐｔ／Ａｕ膜としてもよく、Ｔｉ／Ａｕ膜であってもよい。上記ソース電極１０および上記ドレイン電極２０は、例えば、Ｔｉ／Ａｌ／Ａｕを積層して作製される金属電極としてもよい。   The gate electrode 30 may be, for example, a metal electrode formed by stacking WN (tungsten nitride) / Au, or a Ti / Pt / Au film as an example of a metal electrode using Pt as a main material. It may be a Ti / Au film. The source electrode 10 and the drain electrode 20 may be metal electrodes formed by laminating Ti / Al / Au, for example.

上記第２の窒化物半導体層２上に、ソース電極１０、ドレイン電極２０およびゲート電極３０を避けるように、保護膜４０が設けられている。この保護膜４０は、例えば、ＳｉＮｘ、ＳｉＯｘ、ＡｌＮｘや高誘電体材料（ＨｆＯＴａＯ）から作製される。   A protective film 40 is provided on the second nitride semiconductor layer 2 so as to avoid the source electrode 10, the drain electrode 20 and the gate electrode 30. The protective film 40 is made of, for example, SiNx, SiOx, AlNx, or a high dielectric material (HfOTaO).

上記第２の窒化物半導体層２における、上記ソース電極１０の直下の領域および上記ドレイン電極２０の直下の領域に、フッ素領域５０Ａが、設けられている。このフッ素領域５０Ａは、第２の窒化物半導体層２にフッ素を注入して、形成される。   In the second nitride semiconductor layer 2, a fluorine region 50 </ b> A is provided in a region immediately below the source electrode 10 and a region immediately below the drain electrode 20. The fluorine region 50A is formed by injecting fluorine into the second nitride semiconductor layer 2.

上記フッ素領域５０Ａには、フッ素により負の電荷が存在する。この負の電荷によりフッ素領域５０Ａ内では、電流が流れにくくなり、上記第２の窒化物半導体層２内部を通る電流を抑制することが可能となる。   The fluorine region 50A has a negative charge due to fluorine. This negative charge makes it difficult for a current to flow in the fluorine region 50 </ b> A, and a current passing through the second nitride semiconductor layer 2 can be suppressed.

したがって、上記第２の窒化物半導体層２において、ソース電極１０およびドレイン電極２０からゲート電極３０へ流れるリーク電流を抑制できる。   Therefore, in the second nitride semiconductor layer 2, leakage current flowing from the source electrode 10 and the drain electrode 20 to the gate electrode 30 can be suppressed.

また、上記保護膜４０は、第２の窒化物半導体層２表面で発生する電流コラプスを抑制し、フッ素領域５０Ａとの組み合わせにより、相乗効果が得られる。   In addition, the protective film 40 suppresses current collapse generated on the surface of the second nitride semiconductor layer 2, and a synergistic effect is obtained by the combination with the fluorine region 50A.

なお、上記フッ素領域５０Ａを、上記ソース電極１０の直下の領域と上記ドレイン電極２０の直下の領域との内の少なくとも一方の領域に、設けてもよい。   The fluorine region 50 </ b> A may be provided in at least one of a region immediately below the source electrode 10 and a region immediately below the drain electrode 20.

したがって、第２の窒化物半導体層２において、フッ素領域５０Ａが設けられている側の電極（ソース電極１０・ドレイン電極２０）からゲート電極３０へ流れるリーク電流を、抑制できる。   Therefore, in the second nitride semiconductor layer 2, a leakage current flowing from the electrode (source electrode 10 / drain electrode 20) on the side where the fluorine region 50A is provided to the gate electrode 30 can be suppressed.

（第２の実施形態）
図２は、この発明の窒化物半導体装置の第２の実施形態を示している。上記第１の実施形態と相違する点を説明すると、この第２の実施形態では、フッ素領域の位置が相違する。なお、この第２の実施形態において、上記第１の実施形態と同一の部分には、同一の参照番号を付して、詳細な説明を省略する。 (Second Embodiment)
FIG. 2 shows a second embodiment of the nitride semiconductor device of the present invention. The difference from the first embodiment will be described. In the second embodiment, the position of the fluorine region is different. In the second embodiment, the same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

図２に示すように、第２の窒化物半導体層２における、ソース電極１０の直下の領域を取り囲む領域、および、ドレイン電極２０の直下の領域を取り囲む領域に、フッ素領域５０Ｂが、設けられている。   As shown in FIG. 2, in the second nitride semiconductor layer 2, a fluorine region 50B is provided in a region surrounding a region immediately below the source electrode 10 and a region surrounding a region immediately below the drain electrode 20. Yes.

つまり、ソース電極１０の外縁とフッ素領域５０Ｂの外縁との間の水平方向の距離は、１μｍ以下であり、ドレイン電極２０の外縁とフッ素領域５０Ｂの外縁との間の水平方向の距離は、１μｍ以下である。   That is, the horizontal distance between the outer edge of the source electrode 10 and the outer edge of the fluorine region 50B is 1 μm or less, and the horizontal distance between the outer edge of the drain electrode 20 and the outer edge of the fluorine region 50B is 1 μm. It is as follows.

したがって、ソース電極１０からドレイン電極２０に流れる電流の抵抗を小さくしつつ、ソース電極１０およびドレイン電極２０からゲート電極３０へのリーク電流を抑制できる。   Therefore, the leakage current from the source electrode 10 and the drain electrode 20 to the gate electrode 30 can be suppressed while reducing the resistance of the current flowing from the source electrode 10 to the drain electrode 20.

なお、上記フッ素領域５０Ｂを、上記ソース電極１０の直下の領域を取り囲む領域と、上記ドレイン電極２０の直下の領域を取り囲む領域との内の、少なくとも一方の領域に、設けてもよい。   The fluorine region 50B may be provided in at least one of a region surrounding a region immediately below the source electrode 10 and a region surrounding a region immediately below the drain electrode 20.

したがって、ソース電極１０からドレイン電極２０に流れる電流の抵抗を小さくしつつ、フッ素領域５０Ｂが設けられている側の電極（ソース電極１０・ドレイン電極２０）から第２の窒化物半導体層２に流れ出る電流を少なくできる。   Accordingly, the resistance of the current flowing from the source electrode 10 to the drain electrode 20 is reduced, and the current flows out from the electrode (source electrode 10 / drain electrode 20) on the side where the fluorine region 50B is provided to the second nitride semiconductor layer 2. The current can be reduced.

また、上記フッ素領域５０Ｂを、上記ソース電極１０の直下の領域と上記ゲート電極３０の直下の領域との間の領域と、上記ドレイン電極２０の直下の領域と上記ゲート電極３０の直下の領域との間の領域との内の、少なくとも一方の領域に、設けてもよい。   In addition, the fluorine region 50B is divided into a region between a region directly below the source electrode 10 and a region directly below the gate electrode 30, a region directly below the drain electrode 20, and a region directly below the gate electrode 30. You may provide in at least one area | region among the area | regions between.

したがって、ソース電極１０からドレイン電極２０に流れる電流の抵抗を小さくしつつ、第２の窒化物半導体層２において、フッ素領域５０Ｂが設けられている側の電極（ソース電極１０・ドレイン電極２０）からゲート電極３０へ流れるリーク電流を、一層確実に抑制できる。   Therefore, the resistance of the current flowing from the source electrode 10 to the drain electrode 20 is reduced, and in the second nitride semiconductor layer 2, the electrode on the side where the fluorine region 50B is provided (source electrode 10 / drain electrode 20). Leakage current flowing to the gate electrode 30 can be more reliably suppressed.

また、上記フッ素領域５０Ｂを、上記ソース電極１０の直下の領域と上記ゲート電極３０の直下の領域との間の領域、および、上記ドレイン電極２０の直下の領域と上記ゲート電極３０の直下の領域との間の領域に、設けてもよい。例えば、ゲート電極３０の直下の領域を取り囲む領域のみに、フッ素領域５０Ｂを設けてもよい。   Further, the fluorine region 50B is divided into a region between a region immediately below the source electrode 10 and a region directly below the gate electrode 30, and a region immediately below the drain electrode 20 and a region directly below the gate electrode 30. You may provide in the area | region between. For example, the fluorine region 50B may be provided only in the region surrounding the region immediately below the gate electrode 30.

したがって、第２の窒化物半導体層２において、ソース電極１０およびドレイン電極２０からゲート電極３０へのリーク電流を抑制できる。   Therefore, leakage current from the source electrode 10 and the drain electrode 20 to the gate electrode 30 can be suppressed in the second nitride semiconductor layer 2.

（第３の実施形態）
図３は、この発明の窒化物半導体装置の第３の実施形態を示している。上記第１、上記第２の実施形態と相違する点を説明すると、この第３の実施形態では、フッ素領域の位置が相違する。なお、この第３の実施形態において、上記第１、上記第２の実施形態と同一の部分には、同一の参照番号を付して、詳細な説明を省略する。 (Third embodiment)
FIG. 3 shows a third embodiment of the nitride semiconductor device of the present invention. When the points different from the first and second embodiments are described, the position of the fluorine region is different in the third embodiment. In the third embodiment, the same parts as those in the first and second embodiments are denoted by the same reference numerals, and detailed description thereof is omitted.

図３に示すように、第２の窒化物半導体層２におけるソース電極１０の直下の領域に、第１のフッ素領域５０Ａが設けられ、第２の窒化物半導体層２におけるソース電極１０の直下の領域を取り囲む領域に、第２のフッ素領域５０Ｂが設けられている。第１のフッ素領域５０Ａのフッ素濃度は、第２のフッ素領域５０Ｂのフッ素濃度よりも小さい。   As shown in FIG. 3, a first fluorine region 50 </ b> A is provided in a region immediately below the source electrode 10 in the second nitride semiconductor layer 2, and immediately below the source electrode 10 in the second nitride semiconductor layer 2. A second fluorine region 50B is provided in a region surrounding the region. The fluorine concentration in the first fluorine region 50A is smaller than the fluorine concentration in the second fluorine region 50B.

したがって、ソース電極１０からドレイン電極２０に流れる電流の抵抗を小さくしつつ、第２の窒化物半導体層２において、ソース電極１０からゲート電極３０へのリーク電流を、一層確実に抑制できる。   Therefore, the leakage current from the source electrode 10 to the gate electrode 30 can be more reliably suppressed in the second nitride semiconductor layer 2 while reducing the resistance of the current flowing from the source electrode 10 to the drain electrode 20.

また、第２の窒化物半導体層２におけるドレイン電極２０の直下の領域に、第１のフッ素領域５０Ａが設けられ、第２の窒化物半導体層２におけるドレイン電極２０の直下の領域を取り囲む領域に、第２のフッ素領域５０Ｂが設けられている。第１のフッ素領域５０Ａのフッ素濃度は、第２のフッ素領域５０Ｂのフッ素濃度よりも小さい。   A first fluorine region 50A is provided in a region immediately below the drain electrode 20 in the second nitride semiconductor layer 2, and a region surrounding the region immediately below the drain electrode 20 in the second nitride semiconductor layer 2. A second fluorine region 50B is provided. The fluorine concentration in the first fluorine region 50A is smaller than the fluorine concentration in the second fluorine region 50B.

したがって、ソース電極１０からドレイン電極２０に流れる電流の抵抗を小さくしつつ、第２の窒化物半導体層２において、ドレイン電極２０からゲート電極３０へのリーク電流を、一層確実に抑制できる。   Therefore, the leakage current from the drain electrode 20 to the gate electrode 30 can be more reliably suppressed in the second nitride semiconductor layer 2 while reducing the resistance of the current flowing from the source electrode 10 to the drain electrode 20.

なお、上記フッ素領域５０Ａ，５０Ｂを、上記ソース電極１０の直下の領域および上記ソース電極１０の直下の領域を取り囲む領域と、上記ドレイン電極２０の直下の領域および上記ドレイン電極２０の直下の領域を取り囲む領域との内の、少なくとも一方の領域に、設けてもよい。   The fluorine regions 50A and 50B are divided into a region immediately below the source electrode 10 and a region surrounding the region directly below the source electrode 10, a region immediately below the drain electrode 20, and a region directly below the drain electrode 20. You may provide in at least one area | region among the area | regions to surround.

したがって、第２の窒化物半導体層２において、フッ素領域５０Ａ，５０Ｂが設けられている側の電極（ソース電極１０・ドレイン電極２０）からゲート電極３０へ流れるリーク電流を、一層確実に抑制できる。   Therefore, in the second nitride semiconductor layer 2, the leakage current flowing from the electrode (source electrode 10 / drain electrode 20) on the side where the fluorine regions 50A and 50B are provided to the gate electrode 30 can be suppressed more reliably.

なお、この発明は上述の実施形態に限定されない。例えば、上記第１〜上記第３の実施形態の特徴点を様々に組み合わせても良い。   In addition, this invention is not limited to the above-mentioned embodiment. For example, the feature points of the first to third embodiments may be variously combined.

また、第２の窒化物半導体層に、ソース電極の直下の領域からゲート電極の直下の領域まで延在する第１の領域、および、ドレイン電極の直下の領域からゲート電極の直下の領域まで延在する第２の領域を設け、上記第１の領域と上記第２の領域との内の少なくとも一方の領域に、フッ素領域を含めるようにしてもよい。   The second nitride semiconductor layer includes a first region extending from a region immediately below the source electrode to a region directly below the gate electrode, and a region immediately below the drain electrode to a region immediately below the gate electrode. A second region may be provided, and a fluorine region may be included in at least one of the first region and the second region.

したがって、第２の窒化物半導体層において、フッ素領域が設けられている側の電極（ソース電極・ドレイン電極）からゲート電極へ流れるリーク電流を、抑制できる。   Therefore, in the second nitride semiconductor layer, leakage current flowing from the electrode (source electrode / drain electrode) on the side where the fluorine region is provided to the gate electrode can be suppressed.

１ 第１の窒化物半導体層（チャネル層）
２ 第２の窒化物半導体層（障壁層）
１０ ソース電極
２０ ドレイン電極
３０ ゲート電極
４０ 保護膜
５０Ａ，５０Ｂ フッ素領域 1 First nitride semiconductor layer (channel layer)
2 Second nitride semiconductor layer (barrier layer)
10 Source electrode 20 Drain electrode 30 Gate electrode 40 Protective film 50A, 50B Fluorine region

Claims (10)

チャネル層を形成する第１の窒化物半導体層と、
上記第１の窒化物半導体層上に設けられると共に障壁層を形成する第２の窒化物半導体層と、
上記第２の窒化物半導体層上に設けられると共に互いに間隔を隔てて配置されたソース電極およびドレイン電極と、
上記第２の窒化物半導体層上に設けられると共に上記ソース電極と上記ドレイン電極との間に配置されたゲート電極と
を備え、
上記第２の窒化物半導体層は、上記ソース電極の直下の領域から上記ゲート電極の直下の領域まで延在する第１の領域、および、上記ドレイン電極の直下の領域から上記ゲート電極の直下の領域まで延在する第２の領域を有し、
上記第１の領域と上記第２の領域との内の少なくとも一方の領域は、フッ素が注入されたフッ素領域を含むことを特徴とする窒化物半導体装置。 A first nitride semiconductor layer forming a channel layer;
A second nitride semiconductor layer provided on the first nitride semiconductor layer and forming a barrier layer;
A source electrode and a drain electrode provided on the second nitride semiconductor layer and spaced apart from each other;
A gate electrode provided on the second nitride semiconductor layer and disposed between the source electrode and the drain electrode;
The second nitride semiconductor layer includes a first region extending from a region immediately below the source electrode to a region directly below the gate electrode, and a region immediately below the drain electrode and immediately below the gate electrode. Having a second region extending to the region;
The nitride semiconductor device according to claim 1, wherein at least one of the first region and the second region includes a fluorine region into which fluorine is implanted. 請求項１に記載の窒化物半導体装置において、
上記フッ素領域は、上記ソース電極の直下の領域と上記ドレイン電極の直下の領域との内の少なくとも一方の領域に、設けられていることを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 1,
The nitride semiconductor device, wherein the fluorine region is provided in at least one of a region immediately below the source electrode and a region immediately below the drain electrode. 請求項２に記載の窒化物半導体装置において、
上記フッ素領域は、上記ソース電極の直下の領域および上記ドレイン電極の直下の領域に、設けられていることを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 2,
The nitride semiconductor device, wherein the fluorine region is provided in a region immediately below the source electrode and a region immediately below the drain electrode. 請求項１に記載の窒化物半導体装置において、
上記フッ素領域は、上記ソース電極の直下の領域と上記ゲート電極の直下の領域との間の領域と、上記ドレイン電極の直下の領域と上記ゲート電極の直下の領域との間の領域との内の、少なくとも一方の領域に、設けられていることを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 1,
The fluorine region includes a region between a region directly below the source electrode and a region directly below the gate electrode, and a region between a region immediately below the drain electrode and a region directly below the gate electrode. The nitride semiconductor device is provided in at least one region. 請求項４に記載の窒化物半導体装置において、
上記フッ素領域は、上記ソース電極の直下の領域と上記ゲート電極の直下の領域との間の領域、および、上記ドレイン電極の直下の領域と上記ゲート電極の直下の領域との間の領域に、設けられていることを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 4,
The fluorine region is a region between a region immediately below the source electrode and a region directly below the gate electrode, and a region between a region immediately below the drain electrode and a region directly below the gate electrode. A nitride semiconductor device provided. 請求項４に記載の窒化物半導体装置において、
上記フッ素領域は、上記ソース電極の直下の領域を取り囲む領域と、上記ドレイン電極の直下の領域を取り囲む領域との内の、少なくとも一方の領域に、設けられていることを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 4,
The nitride semiconductor is characterized in that the fluorine region is provided in at least one of a region surrounding a region immediately below the source electrode and a region surrounding a region immediately below the drain electrode. apparatus. 請求項１に記載の窒化物半導体装置において、
上記フッ素領域は、上記ソース電極の直下の領域および上記ソース電極の直下の領域を取り囲む領域と、上記ドレイン電極の直下の領域および上記ドレイン電極の直下の領域を取り囲む領域との内の、少なくとも一方の領域に、設けられていることを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 1,
The fluorine region is at least one of a region directly below the source electrode and a region surrounding the region directly below the source electrode, and a region immediately below the drain electrode and a region surrounding the region directly below the drain electrode. The nitride semiconductor device is provided in the region. 請求項７に記載の窒化物半導体装置において、
上記フッ素領域は、上記ソース電極の直下の領域および上記ソース電極の直下の領域を取り囲む領域に、設けられ、
上記ソース電極の直下の領域に設けられた上記フッ素領域のフッ素濃度は、上記ソース電極の直下の領域を取り囲む領域に設けられた上記フッ素領域のフッ素濃度よりも小さいことを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 7,
The fluorine region is provided in a region directly surrounding the source electrode and a region surrounding the source electrode.
A nitride semiconductor characterized in that a fluorine concentration of the fluorine region provided in a region immediately below the source electrode is smaller than a fluorine concentration of the fluorine region provided in a region surrounding the region immediately below the source electrode apparatus. 請求項７または８に記載の窒化物半導体装置において、
上記フッ素領域は、上記ドレイン電極の直下の領域および上記ドレイン電極の直下の領域を取り囲む領域に、設けられ、
上記ドレイン電極の直下の領域に設けられた上記フッ素領域のフッ素濃度は、上記ドレイン電極の直下の領域を取り囲む領域に設けられた上記フッ素領域のフッ素濃度よりも小さいことを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 7 or 8,
The fluorine region is provided in a region directly surrounding the drain electrode and a region surrounding the drain electrode.
A nitride semiconductor characterized in that a fluorine concentration of the fluorine region provided in a region immediately below the drain electrode is smaller than a fluorine concentration of the fluorine region provided in a region surrounding the region immediately below the drain electrode apparatus. 請求項１から９の何れか一つに記載の窒化物半導体装置において、
上記第２の窒化物半導体層上に、上記ソース電極、上記ドレイン電極および上記ゲート電極を避けるように、保護膜が設けられていることを特徴とする窒化物半導体装置。 In the nitride semiconductor device according to any one of claims 1 to 9,
A nitride semiconductor device, wherein a protective film is provided on the second nitride semiconductor layer so as to avoid the source electrode, the drain electrode, and the gate electrode.
JP2009031337A 2009-02-13 2009-02-13 Nitride semiconductor device Pending JP2010186943A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009031337A JP2010186943A (en) 2009-02-13 2009-02-13 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009031337A JP2010186943A (en) 2009-02-13 2009-02-13 Nitride semiconductor device

Publications (1)

Publication Number Publication Date
JP2010186943A true JP2010186943A (en) 2010-08-26

Family

ID=42767401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009031337A Pending JP2010186943A (en) 2009-02-13 2009-02-13 Nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP2010186943A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013021822A1 (en) * 2011-08-05 2013-02-14 シャープ株式会社 Gan-based compound semiconductor device
JP2013207081A (en) * 2012-03-28 2013-10-07 Toshiba Corp Semiconductor device and method of manufacturing the same
JP2014116401A (en) * 2012-12-07 2014-06-26 Sony Corp Semiconductor device and method of manufacturing the same
JP2015070026A (en) * 2013-09-27 2015-04-13 豊田合成株式会社 Semiconductor device and manufacturing method of the same
US9954091B2 (en) 2015-11-02 2018-04-24 Fujitsu Limited Compound semiconductor device and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351955A (en) * 2005-06-17 2006-12-28 Sumitomo Electric Ind Ltd Method of manufacturing gallium nitride transistor, method of processing gallium nitride semiconductor region, and method of eliminating resist
WO2008027027A2 (en) * 2005-09-07 2008-03-06 Cree, Inc Transistor with fluorine treatment
JP2008172055A (en) * 2007-01-12 2008-07-24 Sharp Corp Nitride semiconductor device and power conversion device using it

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351955A (en) * 2005-06-17 2006-12-28 Sumitomo Electric Ind Ltd Method of manufacturing gallium nitride transistor, method of processing gallium nitride semiconductor region, and method of eliminating resist
WO2008027027A2 (en) * 2005-09-07 2008-03-06 Cree, Inc Transistor with fluorine treatment
JP2008172055A (en) * 2007-01-12 2008-07-24 Sharp Corp Nitride semiconductor device and power conversion device using it

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013021822A1 (en) * 2011-08-05 2013-02-14 シャープ株式会社 Gan-based compound semiconductor device
JP2013038180A (en) * 2011-08-05 2013-02-21 Sharp Corp GaN-BASED COMPOUND SEMICONDUCTOR DEVICE
JP2013207081A (en) * 2012-03-28 2013-10-07 Toshiba Corp Semiconductor device and method of manufacturing the same
US8969917B2 (en) 2012-03-28 2015-03-03 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
JP2014116401A (en) * 2012-12-07 2014-06-26 Sony Corp Semiconductor device and method of manufacturing the same
JP2015070026A (en) * 2013-09-27 2015-04-13 豊田合成株式会社 Semiconductor device and manufacturing method of the same
US9954091B2 (en) 2015-11-02 2018-04-24 Fujitsu Limited Compound semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP6230456B2 (en) Semiconductor device
JP5954831B2 (en) Manufacturing method of semiconductor device
US10186591B2 (en) Nitride semiconductor device
JP2008103529A (en) Semiconductor device
JP2007180143A (en) Nitride semiconductor element
JP2010287732A (en) Nitride semiconductor device
US9502548B1 (en) Semiconductor device
US8258544B2 (en) Field-effect transistor
JP2008034522A (en) Field-effect transistor
WO2016098391A1 (en) Field effect transistor
JP2010050280A (en) Nitride semiconductor device
WO2016147541A1 (en) Nitride semiconductor device
JP2014078565A (en) Semiconductor device
JP2010186943A (en) Nitride semiconductor device
TWI642183B (en) Nitride semiconductor device
US9837488B2 (en) Semiconductor device
JP2010182924A (en) Transistor and method of manufacturing the same
JP5793101B2 (en) Semiconductor device
JP2011142190A (en) Semiconductor device
JP2014216481A (en) Field effect transistor
JP2010092978A (en) Insulated gate bipolar transistor
JP2016181570A (en) Semiconductor device and manufacturing method of the same
JP5400563B2 (en) Semiconductor device
JP6280434B2 (en) Insulated gate field effect transistor using nitride semiconductor
JP6011414B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20110223

Free format text: JAPANESE INTERMEDIATE CODE: A621

A02 Decision of refusal

Effective date: 20131105

Free format text: JAPANESE INTERMEDIATE CODE: A02