JP2015061205A - 増幅器 - Google Patents
増幅器 Download PDFInfo
- Publication number
- JP2015061205A JP2015061205A JP2013193624A JP2013193624A JP2015061205A JP 2015061205 A JP2015061205 A JP 2015061205A JP 2013193624 A JP2013193624 A JP 2013193624A JP 2013193624 A JP2013193624 A JP 2013193624A JP 2015061205 A JP2015061205 A JP 2015061205A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier according
- diode
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
増幅素子と、
一端が前記増幅素子の入力側に接続され、他端がバイアス端子に接続され、前記増幅素子の入力端子にバイアス電圧を供給する抵抗と、
一端が前記増幅素子の入力側に接続され、少なくとも1つの他端がグランドに接続され、前記一端と前記一端とは異なる少なくとも1つの他端との間に印加される電圧が所定の電圧より大きいか小さいかによって、導通もしくは遮断の状態が変化する電気素子と、
を備えたことを特徴とするものである。
図1は、この発明の実施の形態1に係わる増幅器を示す回路構成図である。図中、1は入力端子、2は出力端子、3は増幅素子であるトランジスタ、4は抵抗、5はバイアス端子であるゲートバイアス端子、6aは電気素子であるダイオード、である。
図9はこの発明の実施の形態2による増幅器の回路図である。図中、図1と同一符号は同一又は相当部分を示し説明を省略する。図9において、6Aは電気素子であり、2端子間にある程度以上に電圧がかかるとON(導通状態)になる2端子のスイッチである。
図10はこの発明の実施の形態3による増幅器の回路図である。図中、図1、図9と同一符号は同一又は相当部分を示し説明を省略する。図10において、7は抵抗である。
動作は実施の形態1と同じである。したがって、実施の形態1と同様にリカバリー時間の短い増幅器を得られるという効果がある。
図11はこの発明の実施の形態4による増幅器の回路図である。図中、前出の図と同一符号は同一又は相当部分を示し説明を省略する。図11で、8はインダクタ、9はキャパシタである。
図12はこの発明の実施の形態5による増幅器の回路図である。図中、前出の図と同一符号は同一又は相当部分を示し説明を省略する。図12で、1は入力端子、10は整合回路、10a、10cは整合回路を構成するインダクタ、10b、10dは整合回路を構成するキャパシタである。
P=V2/(2Z) …(1)
V=√(2ZP) …(2)
式(2)より、電力Pが一定であれば、インピーダンスZが大きいほど電圧Vが大きいことがわかる。
図13はこの発明の実施の形態6による増幅器の回路図である。図中、前出の図と同一符号は同一又は相当部分を示し説明を省略する。
基本動作は実施の形態1と同じである。したがって、実施の形態1と同様にリカバリー時間の短い増幅器を得られるという効果がある。
図14はこの発明の実施の形態7による増幅器の回路図である。図中、前出の図と同一符号は同一又は相当部分を示し説明を省略する。図14において、6Bは端子6n3と6n2の間の電圧がある電圧以上になると端子6n1と6n2の間がONとなる3端子のスイッチ、11は容量である。
本構成では、大電力入力時には、スイッチがONになり、トランジスタ3のゲート電圧が、電子がトラップされる電圧以下にならないようにしている。本構成のような3端子のスイッチ6Bを用いた場合でも、実施の形態1と同様にリカバリー時間を改善することができる。
図15はこの発明の実施の形態8による増幅器の回路図である。図中、前出の図と同一符号は同一又は相当部分を示し説明を省略する。図15において、6bはトランジスタである。3端子スイッチとしてトランジスタ6bを利用している。トランジスタ6bのId−Vg特性(ドレイン電流の対ゲート電圧特性、図16参照)を用いて、トランジスタ3の入力電圧が、Vgtrap以下にならないようにしている。トランジスタ6bには種々の構成のものを用いることができる。
基本動作は実施の形態1、実施の形態2及び実施の形態7と同じである。本構成でも実施の形態1等と同じ効果が得られる。
図17はこの発明の実施の形態9による増幅器の回路図である。図中、前出の図と同一符号は同一又は相当部分を示し説明を省略する。図17において、12は容量である。
基本動作は実施の形態1や実施の形態8等と同じである。本構成では、トランジスタ6bのゲート側に容量12を装荷することで、入力端子1側からトランジスタ6b側を見たインピーダンスを高くすることができ、回路損失を小さくすることができる。
Claims (9)
- 増幅素子と、
一端が前記増幅素子の入力側に接続され、他端がバイアス端子に接続され、前記増幅素子の入力端子にバイアス電圧を供給する抵抗と、
一端が前記増幅素子の入力側に接続され、少なくとも1つの他端がグランドに接続され、前記一端と前記一端とは異なる少なくとも1つの他端との間に印加される電圧が所定の電圧より大きいか小さいかによって、導通もしくは遮断の状態が変化する電気素子と、
を備えたことを特徴とする増幅器。 - 前記電気素子はダイオードであることを特徴とする請求項1に記載の増幅器。
- 前記電気素子はスイッチであることを特徴とする請求項1に記載の増幅器。
- 前記電気素子はトランジスタであることを特徴とする請求項1に記載の増幅器。
- 前記増幅素子は窒化ガリウムを主材料とする電界効果トランジスタであることを特徴とする請求項1から請求項4のいずれかに記載の増幅器。
- 前記ダイオードにさらに直列に抵抗を接続したことを特徴とする請求項2に記載の増幅器。
- 前記ダイオードにさらに並列にインダクタを接続したことを特徴とする請求項2または請求項6に記載の増幅器。
- 前記増幅素子と前記電気素子の間に整合回路を接続したことを特徴とする請求項1から請求項7のいずれかに記載の増幅器。
- 前記トランジスタのゲート端子は容量を介して前記増幅素子の入力側に接続されていることを特徴とする請求項4に記載の増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013193624A JP6187078B2 (ja) | 2013-09-19 | 2013-09-19 | 増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013193624A JP6187078B2 (ja) | 2013-09-19 | 2013-09-19 | 増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015061205A true JP2015061205A (ja) | 2015-03-30 |
JP6187078B2 JP6187078B2 (ja) | 2017-08-30 |
Family
ID=52818402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013193624A Active JP6187078B2 (ja) | 2013-09-19 | 2013-09-19 | 増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6187078B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6213107A (ja) * | 1985-07-11 | 1987-01-21 | Nec Corp | 電界効果トランジスタのバイアス回路 |
JPS6262559A (ja) * | 1985-09-12 | 1987-03-19 | Sanyo Electric Co Ltd | 入力保護回路 |
JPS62221820A (ja) * | 1986-03-19 | 1987-09-29 | 富士通株式会社 | 入力保護回路 |
JPS62269366A (ja) * | 1986-05-19 | 1987-11-21 | Toshiba Corp | モノリシツクマイクロ波集積回路 |
JP2004186558A (ja) * | 2002-12-05 | 2004-07-02 | Furukawa Electric Co Ltd:The | 電流遮断器付きGaN系半導体装置 |
JP2004186735A (ja) * | 2002-11-29 | 2004-07-02 | Toshiba Corp | 半導体素子用バイアス回路 |
JP2007312003A (ja) * | 2006-05-17 | 2007-11-29 | Mitsubishi Electric Corp | アッテネータ |
JP2008219355A (ja) * | 2007-03-02 | 2008-09-18 | Japan Radio Co Ltd | 過入力保護装置及び無線装置 |
JP2012199648A (ja) * | 2011-03-18 | 2012-10-18 | Fujitsu Ltd | 増幅装置 |
-
2013
- 2013-09-19 JP JP2013193624A patent/JP6187078B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6213107A (ja) * | 1985-07-11 | 1987-01-21 | Nec Corp | 電界効果トランジスタのバイアス回路 |
JPS6262559A (ja) * | 1985-09-12 | 1987-03-19 | Sanyo Electric Co Ltd | 入力保護回路 |
JPS62221820A (ja) * | 1986-03-19 | 1987-09-29 | 富士通株式会社 | 入力保護回路 |
JPS62269366A (ja) * | 1986-05-19 | 1987-11-21 | Toshiba Corp | モノリシツクマイクロ波集積回路 |
JP2004186735A (ja) * | 2002-11-29 | 2004-07-02 | Toshiba Corp | 半導体素子用バイアス回路 |
JP2004186558A (ja) * | 2002-12-05 | 2004-07-02 | Furukawa Electric Co Ltd:The | 電流遮断器付きGaN系半導体装置 |
JP2007312003A (ja) * | 2006-05-17 | 2007-11-29 | Mitsubishi Electric Corp | アッテネータ |
JP2008219355A (ja) * | 2007-03-02 | 2008-09-18 | Japan Radio Co Ltd | 過入力保護装置及び無線装置 |
JP2012199648A (ja) * | 2011-03-18 | 2012-10-18 | Fujitsu Ltd | 増幅装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6187078B2 (ja) | 2017-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10771019B2 (en) | RF power transistor circuits | |
CN102208286B (zh) | 高功率可调电容器 | |
US8228125B2 (en) | Electronic circuit with cascode amplifier | |
US20190305729A1 (en) | Amplification circuit | |
CN107294504B (zh) | 功率放大电路 | |
US20210058040A1 (en) | Amplifier circuit | |
JP6837602B2 (ja) | 分布型増幅器 | |
JP6187078B2 (ja) | 増幅器 | |
US11469715B2 (en) | Power amplifier circuit | |
KR20070052077A (ko) | 알에프 수신장치의 입력회로 | |
US8797101B2 (en) | High frequency amplifier circuit | |
CN110768630A (zh) | 一种射频功率放大器幅度调制对幅度调制的补偿电路 | |
KR101591689B1 (ko) | 반도체장치 | |
JP6302738B2 (ja) | 入力保護回路 | |
US11190165B1 (en) | Wideband low power active isolator | |
CN112753104B (zh) | 场效应晶体管 | |
US9531334B1 (en) | Broadband circuit for an active device | |
JP6058224B1 (ja) | 高周波スイッチ | |
JP5584112B2 (ja) | 利得可変型増幅器 | |
US9768741B2 (en) | Method for improving circuit stability | |
JP6747031B2 (ja) | 増幅器 | |
KR101981345B1 (ko) | 임피던스 가변 회로 및 이를 적용한 다중대역 전력 증폭기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170717 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6187078 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |