JP2015041253A - 情報処理システム、制御装置、制御方法、および制御プログラム - Google Patents
情報処理システム、制御装置、制御方法、および制御プログラム Download PDFInfo
- Publication number
- JP2015041253A JP2015041253A JP2013172031A JP2013172031A JP2015041253A JP 2015041253 A JP2015041253 A JP 2015041253A JP 2013172031 A JP2013172031 A JP 2013172031A JP 2013172031 A JP2013172031 A JP 2013172031A JP 2015041253 A JP2015041253 A JP 2015041253A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- program
- nonvolatile memory
- activation
- startup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【解決手段】情報処理システム5は、不揮発性メモリ10から第1の起動プログラムを読み出して実行することにより起動処理を行う第1のCPU21と、不揮発性メモリ10から第2の起動プログラムを読み出して実行することにより起動処理を行う第2のCPU31と、第1のCPU21および第2のCPU31の一方を不揮発性メモリ10に接続し、第1のCPU21が起動処理を開始した後、トリガを検出すると、不揮発性メモリ10の接続先を第1のCPU21から第2のCPU31に変更する起動制御部40とを備える。起動制御部40は、トリガを検出することなく所定時間が経過した場合、不揮発性メモリ10の接続先を第1のCPU21から第2のCPU31に変更する。
【選択図】図1
Description
実施の形態1.
図1は、実施の形態1に係る監視システム100の構成を概略的に示すブロック図である。図1において、監視システム100は、複数台のカメラ1a〜1c、監視レコーダ2、およびモニタ3を備える。
補助記憶装置4は、カメラ1a〜1cによって撮影された映像を記憶する記憶装置であり、例えば、フラッシュメモリまたはHDD(Hard Disc Drive:ハードディスクドライブ)により構成される。なお、補助記憶装置4は、監視レコーダ2の外部に設けられてもよい。
(1)起動制御部40は、第1のCPU21が起動処理を開始した後、接続変更のトリガを検出することなく所定時間が経過したと判定した場合、不揮発性メモリ10の接続先を第1のCPU21から第2のCPU31に変更する。これにより、第2のCPU31が不揮発性メモリ10にアクセスできず、起動処理を実行できないという事態を抑制または回避することができる。例えば、第1のCPU21の起動処理が正常に終了しない場合でも、第2のCPU31が起動処理を実行することが可能となる。
以下、実施の形態2における情報処理システムについて説明する。この情報処理システムは、予備の起動プログラムを用いる点を除き、実施の形態1の情報処理システムと同様である。以下の説明では、実施の形態1と同様の部分については説明を省略または簡略化し、実施の形態1と同一または対応する要素については同一の符号を付す。
以下、実施の形態3における情報処理システムについて説明する。この情報処理システムは、処理の順序を除き、実施の形態2の情報処理システムと同様である。以下の説明では、実施の形態2と同様の部分については説明を省略または簡略化し、実施の形態2と同一または対応する要素については同一の符号を付す。
(a)不揮発性メモリ10からの第1の起動プログラム11の読み出しが終了したこと
(b)第1のCPU21から出力される、不揮発性メモリ10からの第1の起動プログラム11の読み出しが終了したことを示す信号
(c)第1のCPU21と関係するデバイスから出力される、第1のCPU21の起動処理の終了または第1の起動プログラム11の読み出しの終了を示す信号
(d)第1のCPU21の起動処理の終了または第1の起動プログラム11の読み出しの終了を示す、第1のCPU21または第1のCPU21と関係するデバイスの状態の変化
Claims (15)
- 第1のシステムを起動するための第1の起動プログラムおよび第2のシステムを起動するための第2の起動プログラムを記憶する不揮発性メモリと、
前記不揮発性メモリから前記第1の起動プログラムを読み出して実行することにより、前記第1のシステムを起動する起動処理を行う第1のCPUと、
前記不揮発性メモリから前記第2の起動プログラムを読み出して実行することにより、前記第2のシステムを起動する起動処理を行う第2のCPUと、
前記第1のCPUおよび前記第2のCPUの一方を選択的に前記不揮発性メモリに接続する制御手段であって、前記第1のCPUが前記起動処理を開始した後、前記不揮発性メモリの接続変更のトリガを検出すると、前記不揮発性メモリの接続先を前記第1のCPUから前記第2のCPUに変更する制御手段と
を備え、
前記制御手段は、前記第1のCPUが前記起動処理を開始した後、前記トリガを検出することなく所定時間が経過したと判定した場合、前記不揮発性メモリの接続先を前記第1のCPUから前記第2のCPUに変更することを特徴とする情報処理システム。 - 前記トリガは、前記第1のCPUの前記起動処理が終了したことであることを特徴とする請求項1に記載の情報処理システム。
- 前記トリガは、前記第1のCPUから出力される接続変更の要求であることを特徴とする請求項1に記載の情報処理システム。
- 前記制御手段は、前記トリガを検出することなく所定時間が経過したと判定した場合、前記不揮発性メモリの接続先を前記第1のCPUから前記第2のCPUに変更し、前記第2のCPUに前記起動処理を開始させることを特徴とする請求項1から3のいずれか1項に記載の情報処理システム。
- 前記不揮発性メモリは、前記第1のシステムを起動するための予備の起動プログラムをさらに記憶し、
前記制御手段は、前記第1のCPUが前記第1の起動プログラムによる起動処理を開始した後、前記第1の起動プログラムの異常を検出した場合に、前記第1のCPUに前記予備の起動プログラムによる起動処理を実行させることを特徴とする請求項1から4のいずれか1項に記載の情報処理システム。 - 前記第1の起動プログラムの異常は、前記第1の起動プログラムによる起動処理が所定の判定時間内に終了しないことであることを特徴とする請求項5に記載の情報処理システム。
- 前記制御手段は、
前記第1のCPUが前記第1の起動プログラムによる起動処理を開始した後、
前記所定時間内に前記第1のCPUの起動処理が終了したことを検出した場合、前記不揮発性メモリの接続先を前記第1のCPUから前記第2のCPUに変更し、
前記第1のCPUの起動処理が終了したことを検出することなく前記所定時間が経過したと判定した場合、前記第1のCPUに前記予備の起動プログラムによる起動処理を実行させ、その後、前記不揮発性メモリの接続先を前記第1のCPUから前記第2のCPUに変更することを特徴とする請求項6に記載の情報処理システム。 - 前記制御手段は、
前記第1のCPUが前記第1の起動プログラムによる起動処理を開始した後、
前記所定時間内に前記第1のCPUの起動処理が終了したことを検出した場合、前記不揮発性メモリの接続先を前記第1のCPUから前記第2のCPUに変更し、
前記第1のCPUの起動処理が終了したことを検出することなく前記所定時間が経過したと判定した場合、前記不揮発性メモリの接続先を前記第1のCPUから前記第2のCPUに変更し、前記第2のCPUに前記起動処理を実行させ、その後、前記不揮発性メモリの接続先を前記第1のCPUに変更し、前記第1のCPUに前記予備の起動プログラムによる起動処理を実行させることを特徴とする請求項6に記載の情報処理システム。 - 前記不揮発性メモリにおける前記各起動プログラムのアドレスを示すアドレス情報を記憶するアドレス記憶手段を備え、
前記各CPUは、前記不揮発性メモリから起動プログラムを読み出す場合、前記制御手段に読み出し要求を送り、当該読み出し要求に応じて前記制御手段により前記不揮発性メモリから読み出された起動プログラムを実行し、
前記制御手段は、前記アドレス記憶手段にアクセスして前記アドレス情報を取得し、前記第1のCPUおよび前記第2のCPUのうち前記不揮発性メモリに接続されたCPUから前記読み出し要求を受けると、前記不揮発性メモリから当該CPUが実行すべき起動プログラムを前記アドレス情報に基づいて選択的に読み出すことを特徴とする請求項1から8のいずれか1項に記載の情報処理システム。 - 前記不揮発性メモリにおける前記各起動プログラムのアドレスを示すアドレス情報を記憶するアドレス記憶手段を備え、
前記各CPUは、前記不揮発性メモリから起動プログラムを読み出す場合、前記制御手段に読み出し要求を送り、当該読み出し要求に応じて前記制御手段により前記不揮発性メモリから読み出された起動プログラムを実行し、
前記制御手段は、
前記第1のCPUおよび前記第2のCPUの一方を選択的に前記不揮発性メモリに接続するCPU選択手段と、
前記第1のCPUまたは前記第2のCPUに起動処理の開始を指示する起動開始手段と、
前記アドレス記憶手段にアクセスして前記アドレス情報を取得し、前記不揮発性メモリに接続されたCPUから前記読み出し要求を受けると、前記不揮発性メモリから当該CPUが実行すべき起動プログラムを前記アドレス情報に基づいて選択的に読み出す起動プログラム選択手段と、
前記トリガを検出する検出手段と、
前記第1のCPUの起動処理の開始からの経過時間を計測し、前記検出手段が前記トリガを検出することなく前記経過時間が前記所定時間を経過したかを判定する時間判定手段と
を備え、
前記第1のCPUが起動処理を開始した後、前記検出手段が前記トリガを検出した場合、および前記時間判定手段が前記所定時間を経過したと判定した場合、前記CPU選択手段は前記不揮発性メモリの接続先を前記第1のCPUから前記第2のCPUに変更し、前記起動開始手段は前記第2のCPUに起動処理の開始を指示し、前記起動プログラム選択手段は前記第2のCPUからの読み出し要求に応じて前記第2の起動プログラムを読み出すことを特徴とする請求項1から4のいずれか1項に記載の情報処理システム。 - 前記不揮発性メモリにおける前記各起動プログラムのアドレスを示すアドレス情報を記憶するアドレス記憶手段を備え、
前記各CPUは、前記不揮発性メモリから起動プログラムを読み出す場合、前記制御手段に読み出し要求を送り、当該読み出し要求に応じて前記制御手段により前記不揮発性メモリから読み出された起動プログラムを実行し、
前記制御手段は、
前記第1のCPUおよび前記第2のCPUの一方を選択的に前記不揮発性メモリに接続するCPU選択手段と、
前記第1のCPUまたは前記第2のCPUに起動処理の開始を指示する起動開始手段と、
前記アドレス記憶手段にアクセスして前記アドレス情報を取得し、前記不揮発性メモリに接続されたCPUから前記読み出し要求を受けると、前記不揮発性メモリから当該CPUが実行すべき起動プログラムを前記アドレス情報に基づいて選択的に読み出す起動プログラム選択手段と、
前記第1のCPUの起動処理の終了を検出する検出手段と、
前記第1のCPUの起動処理の開始からの経過時間を計測し、前記検出手段が前記第1のCPUの起動処理の終了を検出することなく前記経過時間が前記所定時間を経過したかを判定する時間判定手段と
を備え、
前記第1のCPUが前記第1の起動プログラムによる起動処理を開始した後、
前記時間判定手段が前記所定時間を経過したと判定する前に、前記検出手段が前記起動処理の終了を検出した場合、前記CPU選択手段は前記不揮発性メモリの接続先を前記第1のCPUから前記第2のCPUに変更し、前記起動開始手段は前記第2のCPUに起動処理の開始を指示し、前記起動プログラム選択手段は前記第2のCPUからの読み出し要求に応じて前記第2の起動プログラムを読み出し、
前記時間判定手段が前記所定時間を経過したと判定した場合、前記起動開始手段は前記第1のCPUに起動処理の開始を指示し、前記起動プログラム選択手段は前記第1のCPUからの読み出し要求に応じて前記予備の起動プログラムを読み出し、その後、前記CPU選択手段は前記不揮発性メモリの接続先を前記第1のCPUから前記第2のCPUに変更し、前記起動開始手段は前記第2のCPUに起動処理の開始を指示し、前記起動プログラム選択手段は前記第2のCPUからの読み出し要求に応じて前記第2の起動プログラムを読み出すことを特徴とする請求項6に記載の情報処理システム。 - 前記不揮発性メモリにおける前記各起動プログラムのアドレスを示すアドレス情報を記憶するアドレス記憶手段を備え、
前記各CPUは、前記不揮発性メモリから起動プログラムを読み出す場合、前記制御手段に読み出し要求を送り、当該読み出し要求に応じて前記制御手段により前記不揮発性メモリから読み出された起動プログラムを実行し、
前記制御手段は、
前記第1のCPUおよび前記第2のCPUの一方を選択的に前記不揮発性メモリに接続するCPU選択手段と、
前記第1のCPUまたは前記第2のCPUに起動処理の開始を指示する起動開始手段と、
前記アドレス記憶手段にアクセスして前記アドレス情報を取得し、前記不揮発性メモリに接続されたCPUから前記読み出し要求を受けると、前記不揮発性メモリから当該CPUが実行すべき起動プログラムを前記アドレス情報に基づいて選択的に読み出す起動プログラム選択手段と、
前記第1のCPUの起動処理の終了を検出する検出手段と、
前記第1のCPUの起動処理の開始からの経過時間を計測し、前記検出手段が前記第1のCPUの起動処理の終了を検出することなく前記経過時間が前記所定時間を経過したかを判定する時間判定手段と
を備え、
前記第1のCPUが前記第1の起動プログラムによる起動処理を開始した後、
前記時間判定手段が前記所定時間を経過したと判定する前に、前記検出手段が前記起動処理の終了を検出した場合、前記CPU選択手段は前記不揮発性メモリの接続先を前記第1のCPUから前記第2のCPUに変更し、前記起動開始手段は前記第2のCPUに起動処理の開始を指示し、前記起動プログラム選択手段は前記第2のCPUからの読み出し要求に応じて前記第2の起動プログラムを読み出し、
前記時間判定手段が前記所定時間を経過したと判定した場合、前記CPU選択手段は前記不揮発性メモリの接続先を前記第1のCPUから前記第2のCPUに変更し、前記起動開始手段は前記第2のCPUに起動処理の開始を指示し、前記起動プログラム選択手段は前記第2のCPUからの読み出し要求に応じて前記第2の起動プログラムを読み出し、その後、前記CPU選択手段は前記不揮発性メモリの接続先を前記第1のCPUに変更し、前記起動開始手段は前記第1のCPUに起動処理の開始を指示し、前記起動プログラム選択手段は前記第1のCPUからの読み出し要求に応じて前記予備の起動プログラムを読み出すことを特徴とする請求項6に記載の情報処理システム。 - 第1のシステムを起動するための第1の起動プログラムおよび第2のシステムを起動するための第2の起動プログラムを記憶する不揮発性メモリと、
前記不揮発性メモリから前記第1の起動プログラムを読み出して実行することにより、前記第1のシステムを起動する起動処理を行う第1のCPUと、
前記不揮発性メモリから前記第2の起動プログラムを読み出して実行することにより、前記第2のシステムを起動する起動処理を行う第2のCPUと
を備える情報処理システムの制御装置であって、
前記第1のCPUおよび前記第2のCPUの一方を選択的に前記不揮発性メモリに接続するCPU選択手段と、
前記第1のCPUが前記起動処理を開始した後、前記不揮発性メモリの接続変更のトリガを検出する検出手段と、
前記第1のCPUの起動処理の開始からの経過時間を計測し、前記検出手段が前記トリガを検出することなく前記経過時間が所定時間を経過したかを判定する時間判定手段と
を備え、
前記CPU選択手段は、前記第1のCPUが前記起動処理を開始した後、前記検出手段が前記トリガを検出した場合、および前記時間判定手段が前記所定時間を経過したと判定した場合、前記不揮発性メモリの接続先を前記第1のCPUから前記第2のCPUに変更することを特徴とする制御装置。 - 第1のシステムを起動するための第1の起動プログラムおよび第2のシステムを起動するための第2の起動プログラムを記憶する不揮発性メモリと、
前記不揮発性メモリから前記第1の起動プログラムを読み出して実行することにより、前記第1のシステムを起動する起動処理を行う第1のCPUと、
前記不揮発性メモリから前記第2の起動プログラムを読み出して実行することにより、前記第2のシステムを起動する起動処理を行う第2のCPUと
を備える情報処理システムの制御方法であって、
前記第1のCPUおよび前記第2のCPUの一方を選択的に前記不揮発性メモリに接続するCPU選択工程と、
前記第1のCPUが前記起動処理を開始した後、前記不揮発性メモリの接続変更のトリガを検出する検出工程と、
前記第1のCPUの起動処理の開始からの経過時間を計測し、前記検出工程が前記トリガを検出することなく前記経過時間が所定時間を経過したかを判定する時間判定工程と
を備え、
前記CPU選択工程は、前記第1のCPUが前記起動処理を開始した後、前記検出工程が前記トリガを検出した場合、および前記時間判定工程が前記所定時間を経過したと判定した場合、前記不揮発性メモリの接続先を前記第1のCPUから前記第2のCPUに変更することを特徴とする制御方法。 - 第1のシステムを起動するための第1の起動プログラムおよび第2のシステムを起動するための第2の起動プログラムを記憶する不揮発性メモリと、
前記不揮発性メモリから前記第1の起動プログラムを読み出して実行することにより、前記第1のシステムを起動する起動処理を行う第1のCPUと、
前記不揮発性メモリから前記第2の起動プログラムを読み出して実行することにより、前記第2のシステムを起動する起動処理を行う第2のCPUと
を備える情報処理システムの制御プログラムであって、
前記第1のCPUおよび前記第2のCPUの一方を選択的に前記不揮発性メモリに接続するCPU選択工程と、
前記第1のCPUが前記起動処理を開始した後、前記不揮発性メモリの接続変更のトリガを検出する検出工程と、
前記第1のCPUの起動処理の開始からの経過時間を計測し、前記検出工程が前記トリガを検出することなく前記経過時間が所定時間を経過したかを判定する時間判定工程と
をコンピュータに実行させ、
前記CPU選択工程は、前記第1のCPUが前記起動処理を開始した後、前記検出工程が前記トリガを検出した場合、および前記時間判定工程が前記所定時間を経過したと判定した場合、前記不揮発性メモリの接続先を前記第1のCPUから前記第2のCPUに変更することを特徴とする制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013172031A JP6045457B2 (ja) | 2013-08-22 | 2013-08-22 | 情報処理システム、制御装置、制御方法、制御プログラム、および監視レコーダシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013172031A JP6045457B2 (ja) | 2013-08-22 | 2013-08-22 | 情報処理システム、制御装置、制御方法、制御プログラム、および監視レコーダシステム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015041253A true JP2015041253A (ja) | 2015-03-02 |
JP2015041253A5 JP2015041253A5 (ja) | 2016-03-03 |
JP6045457B2 JP6045457B2 (ja) | 2016-12-14 |
Family
ID=52695377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013172031A Active JP6045457B2 (ja) | 2013-08-22 | 2013-08-22 | 情報処理システム、制御装置、制御方法、制御プログラム、および監視レコーダシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6045457B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015151624A1 (ja) * | 2014-03-31 | 2015-10-08 | 三菱電機株式会社 | 映像記録再生装置、監視レコーダ、及び監視システム |
JP2020027509A (ja) * | 2018-08-14 | 2020-02-20 | 富士ゼロックス株式会社 | 中継システム |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06508705A (ja) * | 1991-06-26 | 1994-09-29 | 三星電子株式会社 | マルチプロセッサ分散型初期化および自己テストシステム |
JPH0736843A (ja) * | 1993-07-19 | 1995-02-07 | Fujitsu Ltd | マルチプロセッサ装置 |
JPH0855097A (ja) * | 1994-08-09 | 1996-02-27 | Toshiba Corp | データ処理システム及びそのメモリアクセス方法 |
JP2008294579A (ja) * | 2007-05-22 | 2008-12-04 | Sony Corp | 映像データ処理装置 |
JP2009070224A (ja) * | 2007-09-14 | 2009-04-02 | Ricoh Co Ltd | 電子機器、電子機器の起動制御方法及び画像形成装置 |
JP2012190132A (ja) * | 2011-03-09 | 2012-10-04 | Fuji Xerox Co Ltd | 情報処理装置 |
JP2013050863A (ja) * | 2011-08-31 | 2013-03-14 | Seiko Epson Corp | 処理装置、及び、処理装置の起動方法 |
-
2013
- 2013-08-22 JP JP2013172031A patent/JP6045457B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06508705A (ja) * | 1991-06-26 | 1994-09-29 | 三星電子株式会社 | マルチプロセッサ分散型初期化および自己テストシステム |
JPH0736843A (ja) * | 1993-07-19 | 1995-02-07 | Fujitsu Ltd | マルチプロセッサ装置 |
JPH0855097A (ja) * | 1994-08-09 | 1996-02-27 | Toshiba Corp | データ処理システム及びそのメモリアクセス方法 |
JP2008294579A (ja) * | 2007-05-22 | 2008-12-04 | Sony Corp | 映像データ処理装置 |
JP2009070224A (ja) * | 2007-09-14 | 2009-04-02 | Ricoh Co Ltd | 電子機器、電子機器の起動制御方法及び画像形成装置 |
JP2012190132A (ja) * | 2011-03-09 | 2012-10-04 | Fuji Xerox Co Ltd | 情報処理装置 |
JP2013050863A (ja) * | 2011-08-31 | 2013-03-14 | Seiko Epson Corp | 処理装置、及び、処理装置の起動方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015151624A1 (ja) * | 2014-03-31 | 2015-10-08 | 三菱電機株式会社 | 映像記録再生装置、監視レコーダ、及び監視システム |
JP2020027509A (ja) * | 2018-08-14 | 2020-02-20 | 富士ゼロックス株式会社 | 中継システム |
Also Published As
Publication number | Publication date |
---|---|
JP6045457B2 (ja) | 2016-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101546072B1 (ko) | 반도체 디스크 장치, 그것을 포함하는 컴퓨팅 시스템, 그리고 그것의 동작 방법 | |
JP5746100B2 (ja) | 画像形成装置 | |
TWI386852B (zh) | 基本輸出入系統之切換系統及其切換方法 | |
US7890671B2 (en) | Program initiation control apparatus | |
JP2007213571A (ja) | 新奇的なメモリアーキテクチャ内の直接メモリアクセスを用いてシステムを起動する方法 | |
NL2011914A (en) | Mobile device and method of managing data using swap thereof. | |
KR20140030032A (ko) | 정보 처리 장치, 카피 제어 프로그램 및 카피 제어 방법 | |
JP2010198252A (ja) | 不揮発メモリ装置、不揮発メモリの書込み方法、及び不揮発メモリ書込みプログラム | |
JP6045457B2 (ja) | 情報処理システム、制御装置、制御方法、制御プログラム、および監視レコーダシステム | |
US20120198189A1 (en) | Information processing apparatus, control method, and program | |
TWI588657B (zh) | 雙處理器系統及其控制方法 | |
JP2010009296A (ja) | ソフトウェア動作監視装置およびソフトウェア動作監視方法 | |
JP6515462B2 (ja) | 情報処理装置、情報処理装置の設定方法及び設定プログラム | |
KR102003745B1 (ko) | 반도체 장치 및 이의 동작 방법 | |
JP2019053616A (ja) | メモリシステム | |
JP2007058499A (ja) | 情報処理装置およびデータ書き込み方法 | |
US20110176017A1 (en) | Data recording apparatus and control method thereof | |
JP2011159239A (ja) | 記録装置及びその制御方法 | |
JP2014041407A (ja) | 情報処理装置、起動プログラム、および起動方法 | |
JP6095850B2 (ja) | 映像記録再生装置、監視レコーダ、及び監視システム | |
JP2015041253A5 (ja) | 情報処理システム、制御装置、制御方法、制御プログラム、および監視レコーダシステム | |
JP5072092B2 (ja) | リカバリー制御装置、制御方法、プログラム及びコンピュータ読み取り可能な記憶媒体 | |
WO2018225461A1 (ja) | 処理装置及びコンピュータプログラム | |
JP5535113B2 (ja) | メモリシステム | |
US20100070680A1 (en) | Memory management method during power-on self test |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160114 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6045457 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |