JP2015037193A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015037193A5 JP2015037193A5 JP2014164134A JP2014164134A JP2015037193A5 JP 2015037193 A5 JP2015037193 A5 JP 2015037193A5 JP 2014164134 A JP2014164134 A JP 2014164134A JP 2014164134 A JP2014164134 A JP 2014164134A JP 2015037193 A5 JP2015037193 A5 JP 2015037193A5
- Authority
- JP
- Japan
- Prior art keywords
- ceramic body
- electrode
- electrodes
- external
- lead portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims description 140
- 239000003985 ceramic capacitor Substances 0.000 claims description 79
- 239000000758 substrate Substances 0.000 claims description 29
- 230000005534 acoustic noise Effects 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 9
- 238000007747 plating Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910010293 ceramic material Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000006011 modification reaction Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000875 corresponding Effects 0.000 description 2
- 230000003247 decreasing Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N Barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical class [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N tin hydride Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Description
本発明は、積層セラミックキャパシター及びその実装基板に関する。 The present invention relates to a multilayer ceramic capacitor and a mounting substrate thereof.
セラミック材料を使用する電子部品には、キャパシター、インダクター、圧電素子、バリスタ及びサーミスタなどがある。 Electronic parts that use ceramic materials include capacitors, inductors, piezoelectric elements, varistors, and thermistors.
該セラミック電子部品のうち積層セラミックキャパシター（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、小型でありながら大容量が保障され、実装が容易であるという長所を有し、ＬＳＩ（ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ ｃｉｒｃｕｉｔ）の電源回路などの高周波回路内に配置されるデカップリングキャパシターとして有用に使用される。 Among the ceramic electronic components, a multilayer ceramic capacitor (MLCC) is advantageous in that it is small in size, has a large capacity and is easy to mount, and is a power source for an LSI (large scale integration circuit). It is usefully used as a decoupling capacitor disposed in a high-frequency circuit such as a circuit.
ここで、電源回路の安定性は積層セラミックキャパシターのＥＳＬ（等価直列インダクタンス；Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉａｌ Ｉｎｄｕｃｔａｎｃｅ）に依存し、特に低ＥＳＬで安定性が高い。 Here, the stability of the power supply circuit depends on the ESL (Equivalent Serial Inductance) of the multilayer ceramic capacitor, and is particularly stable at a low ESL.
従って、電源回路を安定化させるために、積層セラミックキャパシターはより低いＥＳＬ値を有さなければならず、このような要求は電子機器の高周波及び高電流化の傾向によってさらに増加している。 Therefore, in order to stabilize the power supply circuit, the multilayer ceramic capacitor must have a lower ESL value, and such a requirement is further increased due to the trend of high frequency and high current of electronic devices.
また、積層セラミックキャパシターは、デカップリングキャパシターの他にＥＭＩフィルター（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ ｆｉｌｔｅｒ）として使用されるが、この場合、高周波ノイズ除去及び減衰特性を向上させるためにもＥＳＬが低いことが好ましい。 The multilayer ceramic capacitor is used as an EMI filter (electromagnetic interference filter) in addition to the decoupling capacitor. In this case, it is preferable that the ESL is low in order to improve high frequency noise removal and attenuation characteristics.
このようなＥＳＬを低減するために、基板実装面に対して内部電極が垂直に配置され、セラミック材料の誘電体層と金属材質の内部電極とが交互に積層された構造を有する３端子形態のキャパシターが開示されている。 To reduce such ESL, the internal electrodes are arranged perpendicular to the substrate mounting surface, three terminal configuration having a structure in which the internal electrodes are alternately laminated in the dielectric layer and the metal material of the ceramic material Capacitors are disclosed.
しかし、上記３端子形態の積層セラミックキャパシターは、セラミック本体の中央部分に形成されるグラウンド端子とセラミック本体の固着強度が低くて、製品の信頼性が低下するという問題点があった。 However, the three-terminal monolithic ceramic capacitor has a problem in that the ground terminal formed in the central portion of the ceramic body and the ceramic body have a low bonding strength, and the reliability of the product is lowered.
一方、上記積層セラミックキャパシターの誘電体層は、圧電性及び電歪性を有するため、積層セラミックキャパシターに直流または交流電圧が印加されるとき、上記内部電極の間に圧電現象が発生して振動が生じる恐れがある。 On the other hand, since the dielectric layer of the multilayer ceramic capacitor has piezoelectricity and electrostrictive properties, when a DC or AC voltage is applied to the multilayer ceramic capacitor, a piezoelectric phenomenon occurs between the internal electrodes, causing vibration. May occur.
該振動は、積層セラミックキャパシターの外部電極を介して上記積層セラミックキャパシターが実装された基板に伝達され、上記基板の全体が音響反射面になって雑音となる振動音を発生させる。 The vibration is transmitted to the substrate on which the multilayer ceramic capacitor is mounted via the external electrode of the multilayer ceramic capacitor, and the entire substrate becomes an acoustic reflection surface to generate a vibration sound that becomes noise.
上記振動音は、人に不快感を与える２０〜２０，０００Ｈｚ領域の可聴周波数に該当することができ、このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）という。 The vibration sound may correspond to an audible frequency in the range of 20 to 20,000 Hz that gives an unpleasant feeling to the person, and the vibrating sound giving the person an unpleasant feeling is called acoustic noise.
本発明の目的は、積層セラミックキャパシターのＥＳＬを低め、外部電極の固着強度を向上させるとともに、基板に実装時にアコースティックノイズを低減させることができる積層セラミックキャパシター及びその実装基板を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer ceramic capacitor and its mounting substrate that can lower the ESL of the multilayer ceramic capacitor, improve the adhesion strength of external electrodes, and reduce acoustic noise when mounted on the substrate.
本発明の一側面によると、３個の外部電極がセラミック本体の実装面に互いに離隔して配置されており、上記外部電極のうち少なくとも１つにおいて、上記セラミック本体の幅方向の一面に形成された部分の高さをｄ、上記セラミック本体の厚さをＴと規定すると、上記ｄ／Ｔの比率が０．１０≦ｄ／Ｔ≦０．５０である積層セラミックキャパシターが提供される。 According to an aspect of the present invention, the three external electrodes are disposed apart from each other on the mounting surface of the ceramic body, and at least one of the external electrodes is formed on one surface in the width direction of the ceramic body. If the height of the portion is defined as d and the thickness of the ceramic body is defined as T, a multilayer ceramic capacitor in which the ratio of d / T is 0.10 ≦ d / T ≦ 0.50 is provided.
本発明の他の側面によると、複数の誘電体層、及び複数の第１及び第２内部電極を有するセラミック本体と、上記セラミック本体の実装面に上記セラミック本体の長さ方向に沿って互いに離隔して配置され、上記複数の第１内部電極と接続される第１及び第２外部電極と、上記第１外部電極と上記第２外部電極との間に配置され、上記複数の第２内部電極と接続される第３外部電極と、を含み、上記第１〜第３外部電極のうち少なくとも１つは上記セラミック本体の幅方向の両面の一部まで伸びて形成され、上記第１〜第３外部電極のうち少なくとも１つにおいて、上記セラミック本体の幅方向の一側面に形成された部分の高さをｄ、上記セラミック本体の厚さをＴと規定すると、上記ｄ／Ｔの比率が０．１０≦ｄ／Ｔ≦０．５０である積層セラミックキャパシターが提供される。 According to another aspect of the present invention, the dielectric layer of the multiple, and a ceramic body having a plurality of first and second internal electrodes, each other along the length direction of the ceramic body to the mounting surface of the ceramic body It is arranged spaced apart from, the first and second external electrodes connected to the plurality of first internal electrodes, are disposed between the first outer electrode and the second external electrode, the upper Symbol plurality of second A third external electrode connected to the internal electrode, wherein at least one of the first to third external electrodes is formed to extend to a part of both sides in the width direction of the ceramic body, In at least one of the third external electrodes , when the height of a portion formed on one side surface of the ceramic body in the width direction is defined as d and the thickness of the ceramic body is defined as T, the ratio d / T is Lamination with 0.10 ≦ d / T ≦ 0.50 La Mick capacitor is provided.
本発明の一実施形態によると、積層セラミックキャパシターのＥＳＬを低減することができるため、デカップリングキャパシター及びＥＭＩフィルターなどに応用する場合、電源回路の電圧変動をより効果的に抑制することができ、高周波減衰特性及び高周波ノイズ除去効果を向上させることができる。 According to an embodiment of the present invention, since the ESL of the multilayer ceramic capacitor can be reduced, when applied to a decoupling capacitor and an EMI filter, the voltage fluctuation of the power supply circuit can be more effectively suppressed, High frequency attenuation characteristics and high frequency noise removal effects can be improved.
また、外部電極の固着強度を向上させて、製品の信頼性を高めることができ、基板に実装時にアコースティックノイズを低減させることができる。 Further, the adhesion strength of the external electrode can be improved, the reliability of the product can be improved, and the acoustic noise can be reduced when mounted on the substrate.
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for a clearer description.
［積層セラミックキャパシター］
図１は本発明の一実施形態による積層セラミックキャパシターを概略的に示した斜視図であり、図２は図１の側面図であり、図３は図１の積層セラミックキャパシターの内部電極の構造を示した分解斜視図である。
[Multilayer ceramic capacitor]
FIG. 1 is a perspective view schematically showing a multilayer ceramic capacitor according to an embodiment of the present invention, FIG. 2 is a side view of FIG. 1, and FIG. 3 shows a structure of internal electrodes of the multilayer ceramic capacitor of FIG. It is the disassembled perspective view shown.
図１から図３を参照すると、本発明の一実施形態による積層セラミックキャパシター１００は、セラミック本体１１０と、複数の第１及び第２内部電極１２１、１２２と、第１〜第３リード部１２３、１２４、１２５と、第１〜第３外部電極１３１、１３２、１３３と、を含む。 1 to 3, a multilayer ceramic capacitor 100 according to an embodiment of the present invention includes a ceramic body 110, a plurality of first and second internal electrodes 121 and 122, first to third lead parts 123, 124, 125, and first to third external electrodes 131, 132, 133.
セラミック本体１１０は、複数の誘電体層１１１を積層した後、焼成したもので、隣接する誘電体層１１１同士の境界は、走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いずには確認できない程度に一体化されていることができる。 Ceramic body 110, after the plurality of dielectric layers 111 and product layer, obtained by firing, the boundary between the dielectric layer 111 adjacent the scanning electron microscope; confirmation without using (SEM Scanning Electron Microscope) It can be integrated as much as possible.
このようなセラミック本体１１０の形状は、特に制限されないが、例えば、六面体形状であることができる。 The shape of the ceramic body 110 is not particularly limited, but may be a hexahedral shape, for example.
本発明の実施形態を明確に説明するために、セラミック本体１１０の六面体の方向を定義すると、図１に表示されたＬ、Ｗ、及びＴは、それぞれ長さ方向、幅方向、及び厚さ方向を示す。 In order to clearly describe the embodiment of the present invention, when the hexahedral direction of the ceramic body 110 is defined, L, W, and T displayed in FIG. 1 are the length direction, the width direction, and the thickness direction, respectively. Indicates.
また、本実施形態では、説明の便宜のために、セラミック本体１１０の互いに対向する厚さ方向Ｔの面を第１及び第２面Ｓ１、Ｓ２と、第１及び第２面Ｓ１、Ｓ２を連結し、互いに対向する長さ方向Ｌの両面を第３及び第４面Ｓ３、Ｓ４と、互いに対向する幅方向Ｗの両面を第５及び第６面Ｓ５、Ｓ６と定義する。 In the present embodiment, for convenience of explanation, the surfaces of the ceramic body 110 in the thickness direction T facing each other are defined as the first and second surfaces S 1 and S 2 , the first and second surfaces S 1 , connecting the S 2, is defined as the third and fourth surface S3, S4 of both sides of the length direction L opposite to each other, both sides in the width direction W to face the fifth and sixth surface S5, S6.
誘電体層１１１は、高誘電率のセラミック材料を含有することができ、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック粉末などを含有することができるが、十分な静電容量が得られるものであれば、本発明がこれに限定されるものではない。 The dielectric layer 111 can contain a ceramic material having a high dielectric constant. For example, the dielectric layer 111 can contain a barium titanate (BaTiO 3 ) -based ceramic powder, but a sufficient capacitance can be obtained. If it exists, this invention is not limited to this.
また、誘電体層１１１には、上記セラミック粉末とともに、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などが必要に応じてさらに添加されることができる。 In addition to the ceramic powder, a ceramic additive, an organic solvent, a plasticizer, a binder, a dispersant, and the like can be further added to the dielectric layer 111 as necessary.
上記セラミック添加剤は、遷移金属酸化物または炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などであることができるが、本発明がこれに限定されるものではない。 The ceramic additive may be a transition metal oxide or carbide, a rare earth element, magnesium (Mg), aluminum (Al), or the like, but the present invention is not limited thereto.
第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する電極であり、誘電体層１１１を形成するセラミックシートを挟んで互いに対向するように交互に配置され、積層方向からみると、互いに重畳されてキャパシターのキャパシターンス（ｃａｐａｃｉｔａｎｃｅ）に寄与する部分である。 The first and second internal electrodes 121 and 122 are electrodes having mutually different polarities, and are alternately arranged so as to face each other with the ceramic sheet forming the dielectric layer 111 interposed therebetween. It is a portion that is superimposed and contributes to the capacitance of the capacitor.
第１及び第２内部電極１２１、１２２は、その中間に配置された誘電体層１１１により互いに電気的に絶縁されることができる。 The first and second internal electrodes 121 and 122 can be electrically insulated from each other by a dielectric layer 111 disposed between them.
この際、第１または第２内部電極１２１、１２２は、セラミック本体１１０の第３及び第４面Ｓ３、Ｓ４から離隔して配置されることができる。 At this time, the first or second internal electrodes 121 and 122 may be spaced apart from the third and fourth surfaces S3 and S4 of the ceramic body 110.
また、第１及び第２内部電極１２１、１２２は導電性金属で形成される。 The first and second internal electrodes 121 and 122 are made of a conductive metal.
上記導電性金属としては、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、及び銅（Ｃｕ）の一つまたはこれらの合金などからなるものを用いることができるが、本発明がこれに限定されるものではない。 As the conductive metal, for example, one made of silver (Ag), palladium (Pd), platinum (Pt), nickel (Ni), copper (Cu) or an alloy thereof can be used. However, the present invention is not limited to this.
第１及び第２リード部１２３、１２４は、セラミック本体１１０の長さ方向に沿って互いに離隔して配置され、セラミック本体１１０の第１面Ｓ１を介して露出されるように第１内部電極１２１から延びて形成される。 The first and second lead parts 123 and 124 are spaced apart from each other along the length direction of the ceramic body 110, and are exposed through the first surface S <b> 1 of the ceramic body 110 . It is formed extending from.
第３リード部１２５は、第１リード部１２３と第２リード部１２４との間に配置され、セラミック本体１１０の第１面Ｓ１を介して露出されるように第２内部電極１２２から延びて形成される。 The third lead part 125 is disposed between the first lead part 123 and the second lead part 124 and extends from the second internal electrode 122 so as to be exposed through the first surface S1 of the ceramic body 110 . Is done.
第１及び第２外部電極１３１、１３２は、互いに同一の極性を有する電極であり、セラミック本体１１０の第１面Ｓ１にセラミック本体１１０の長さ方向に沿って互いに離隔して配置され、セラミック本体１１０の第１面Ｓ１を介して露出された第１及び第２リード部１２３、１２４とそれぞれ接触して電気的に接続される。 The first and second external electrodes 131 and 132 are electrodes having the same polarity. The first and second external electrodes 131 and 132 are spaced apart from each other along the length direction of the ceramic body 110 on the first surface S1 of the ceramic body 110. The first and second lead parts 123 and 124 exposed through the first surface S1 of the 110 come into contact with each other and are electrically connected.
第３外部電極１３３は第１及び第２外部電極１３１、１３２と異なる極性を有する電極であって、本実施形態ではグラウンド端子として活用されることができる。 The third external electrode 133 is an electrode having a different polarity from the first and second external electrodes 131 and 132, and can be used as a ground terminal in the present embodiment.
上記第３外部電極１３３は、セラミック本体１１０の第１面Ｓ１の第１外部電極１３１と第２外部電極１３２との間に配置され、セラミック本体１１０の第１面Ｓ１を介して露出された第３リード部１２５と接触して電気的に接続される。
この際、第１〜第３外部電極１３１、１３２、１３３のうち少なくとも１つはセラミック本体１１０の第５及び第６面Ｓ５、Ｓ６の一部まで延びて形成されることができる。本実施形態では、第１〜第３外部電極１３１、１３２、１３３の全てがバンドを有するものを図示し説明しているが、本発明はこれに限定されず、必要に応じて、第１〜第３外部電極１３１、１３２、１３３のうち一部だけがバンドを有するように構成することもできる。
It said third external electrode 133 is disposed between the first external electrode 131 of the first surface S1 of the ceramic body 110 and the second external electrode 132, which is exposed through the first surface S1 of the ceramic body 110 The third lead portion 125 is in contact with and electrically connected.
At this time, at least one of the first to third external electrodes 131, 132, 133 may be formed to extend to a part of the fifth and sixth surfaces S 5, S 6 of the ceramic body 110. In the present embodiment, all of the first to third external electrodes 131, 132, 133 are illustrated and described. However, the present invention is not limited to this, and the first to third external electrodes 131, 132, 133 are not limited to this. Only a part of the third external electrodes 131, 132, and 133 may be configured to have a band.
そして、第１〜第３外部電極１３１、１３２、１３３において、セラミック本体１１０の第５または第６面Ｓ５、Ｓ６に形成された部分の高さをｄ、セラミック本体１１０の厚さをＴと規定すると、上記ｄ／Ｔの比率は０．１０≦ｄ／Ｔの範囲を満たす。 In the first to third external electrodes 131, 132, 133, the height of the portion formed on the fifth or sixth surface S5, S6 of the ceramic body 110 is defined as d, and the thickness of the ceramic body 110 is defined as T. Then, the ratio of d / T satisfies the range of 0.10 ≦ d / T.
また、第１〜第３外部電極１３１、１３２、１３３において、セラミック本体１１０の第５または第６面Ｓ５、Ｓ６に形成された部分の長さをＧと規定すると、上記ｄ／Ｇの比率は０．１４３≦ｄ／Ｇ≦０．５３６の範囲を満たすことができる。 Further, in the first to third external electrodes 131, 132, 133, when the length of the portion formed on the fifth or sixth surface S5, S6 of the ceramic body 110 is defined as G, the ratio of d / G is The range of 0.143 ≦ d / G ≦ 0.536 can be satisfied.
また、第１〜第３外部電極１３１、１３２、１３３は導電性金属で形成されることができる。 In addition, the first to third external electrodes 131, 132, and 133 can be formed of a conductive metal.
上記導電性金属は、例えば、銀（Ａｇ）、ニッケル（Ｎｉ）、及び銅（Ｃｕ）などであることができるが、本発明がこれに限定されるものではない。 Examples of the conductive metal include silver (Ag), nickel (Ni), and copper (Cu), but the present invention is not limited thereto.
このような第１〜第３外部電極１３１、１３２、１３３は、上記導電性金属粉末にガラスフリットを添加して製造した導電性ペーストを塗布した後、焼成することで形成されることができるが、本発明がこれに限定されるものではない。 The first to third external electrodes 131, 132, and 133 can be formed by applying a conductive paste prepared by adding glass frit to the conductive metal powder and then baking the conductive paste. However, the present invention is not limited to this.
また、第１〜第３外部電極１３１、１３２、１３３上には、必要に応じて、めっき層（不図示）が形成されることができる。上記めっき層は、積層セラミックキャパシター１００を基板に半田を用いて実装する時に、相互間の接着強度を高めるためのものである。 In addition, a plating layer (not shown) may be formed on the first to third external electrodes 131, 132, 133 as necessary. The plating layer is for increasing the adhesive strength between the multilayer ceramic capacitors 100 when they are mounted on a substrate using solder.
上記めっき層は、例えば、第１〜第３外部電極１３１、１３２、１３３上に形成されたニッケル（Ｎｉ）めっき層と、上記ニッケルめっき層上に形成されたスズ（Ｓｎ）めっき層と、を含むことができる。 The plating layer includes, for example, a nickel (Ni) plating layer formed on the first to third external electrodes 131, 132, and 133, and a tin (Sn) plating layer formed on the nickel plating layer. Can be included.
一方、第１及び第２リード部１２３、１２４は、セラミック本体１１０の実装面と対向する面である第２面Ｓ２を介して露出されるように第１内部電極１２１から延びて形成されることができる。 Meanwhile, the first and second lead parts 123 and 124 are formed to extend from the first internal electrode 121 so as to be exposed through the second surface S2 that is a surface facing the mounting surface of the ceramic body 110. Can do.
この際、第１及び第２外部電極１３１、１３２は、セラミック本体１１０の第２面Ｓ２に形成される。 At this time, the first and second external electrodes 131 and 132 are formed on the second surface S <b> 2 of the ceramic body 110.
また、第１及び第２リード部１２３、１２４は、セラミック本体１１０の第３及び第４面Ｓ３、Ｓ４を介して露出されるように第１内部電極１２１から延びて形成されることができる。 In addition, the first and second lead parts 123 and 124 may be formed to extend from the first internal electrode 121 so as to be exposed through the third and fourth surfaces S3 and S4 of the ceramic body 110.
この際、第１及び第２外部電極１３１、１３２は、セラミック本体１１０の第１面Ｓ１からセラミック本体１１０の第３及び第４面Ｓ３、Ｓ４に延びて形成されることができる。 At this time, the first and second external electrodes 131 and 132 may be formed to extend from the first surface S1 of the ceramic body 110 to the third and fourth surfaces S3 and S4 of the ceramic body 110.
本実施形態では、第１及び第２リード部１２３、１２４が、セラミック本体１１０の第１及び第２面Ｓ１、Ｓ２及びセラミック本体１１０の第３及び第４面Ｓ３、Ｓ４の全てを介して露出された形態に形成されているが、本発明がこれに限定されるものではない。 In the present embodiment, the first and second lead parts 123 and 124 pass through all of the first and second surfaces S 1 and S 2 of the ceramic body 110 and the third and fourth surfaces S 3 and S 4 of the ceramic body 110 . However, the present invention is not limited to this.
また、本実施形態のように、第１及び第２リード部１２３、１２４が、セラミック本体１１０の第１及び第２面Ｓ１、Ｓ２及び第３及び第４面Ｓ３、Ｓ４の全てを介して露出された形態に形成される場合、第１及び第２リード部１２３、１２４とそれぞれ対応する第１及び第２外部電極１３１、１３２も、セラミック本体１１０の第３及び第４面Ｓ３、Ｓ４に形成されるとともに、セラミック本体１１０の第３及び第４面Ｓ３、Ｓ４からセラミック本体１１０の第５及び第６面Ｓ５、Ｓ６の一部及びセラミック本体１１０の第２面Ｓ２の一部まで延びて形成されることができる。 In addition, as in the present embodiment, the first and second lead parts 123 and 124 pass through all of the first and second surfaces S 1 and S 2 and the third and fourth surfaces S 3 and S 4 of the ceramic body 110 . The first and second external electrodes 131 and 132 corresponding to the first and second lead parts 123 and 124, respectively, are also formed on the third and fourth surfaces S3 and S4 of the ceramic body 110 . is formed in a, to a part of the second surface S2 of the third and fourth surface S3, S4 fifth and sixth surface S5, S6 of the part及 beauty ceramic body 110 of the ceramic body 110 from the ceramic body 110 It can be formed to extend.
これにより、第１及び第２外部電極１３１、１３２と第１及び第２リード部１２３、１２４との接触面積が広くなるため、ＥＳＬが低減される効果がある。 As a result, the contact area between the first and second external electrodes 131 and 132 and the first and second lead parts 123 and 124 is widened, so that ESL is reduced.
また、セラミック本体１１０の第２面Ｓ２を介して露出されるように第２内部電極１２２から延びて形成される第４リード部１２６がさらに形成されることができる。 In addition, a fourth lead part 126 extending from the second internal electrode 122 so as to be exposed through the second surface S2 of the ceramic body 110 may be further formed.
第４リード部１２６は、第１リード部１２３と第２リード部１２４との間に、第１及び第２リード部１２３、１２４から離隔するように配置される。 The fourth lead portion 126 is disposed between the first lead portion 123 and the second lead portion 124 so as to be separated from the first and second lead portions 123 and 124.
この際、セラミック本体１１０の第２面Ｓ２には第４外部電極１３４が形成されることができる。 In this case, it is possible that the fourth outer electrode 134 is formed on the second surface S2 of the ceramic body 110.
第４外部電極１３４は、第４リード部１２６のセラミック本体１１０の第２面Ｓ２に露出された部分と接触して、電気的に接続される。 The fourth external electrode 134 is in contact with and electrically connected to the portion of the fourth lead portion 126 exposed on the second surface S2 of the ceramic body 110.
この際、第４外部電極１３４は、セラミック本体１１０の第２面Ｓ２からセラミック本体１１０の第５及び第６面Ｓ５、Ｓ６の一部まで延びて形成されることができる。 At this time, the fourth external electrode 134 may be formed to extend from the second surface S2 of the ceramic body 110 to a part of the fifth and sixth surfaces S5 and S6 of the ceramic body 110.
ここで、第４外部電極１３４において、セラミック本体１１０の第５または第６面Ｓ５、Ｓ６に形成された部分の高さをｄ、セラミック本体１１０の厚さをＴと規定すると、上記ｄ／Ｔの比率は０．１０≦ｄ／Ｔの範囲を満たすことができる。 Here, in the fourth external electrode 134, if the height of the portion formed on the fifth or sixth surface S5, S6 of the ceramic body 110 is defined as d and the thickness of the ceramic body 110 is defined as T, the above d / T The ratio of can satisfy the range of 0.10 ≦ d / T.
また、第４外部電極１３４において、セラミック本体１１０の第５または第６面Ｓ５、Ｓ６に形成された部分の長さをＧと規定すると、上記ｄ／Ｇの比率は０．１４３≦ｄ／Ｇ≦０．５３６の範囲を満たすことができる。 In addition, when the length of the part formed on the fifth or sixth surface S5, S6 of the ceramic body 110 in the fourth external electrode 134 is defined as G, the ratio of d / G is 0.143 ≦ d / G. The range of ≦ 0.536 can be satisfied.
このように、第１及び第２リード部１２３、１２４及び第４リード部１２６をセラミック本体１１０の第２面Ｓ２にも露出させて、積層セラミックキャパシター１００の内部及び外部構造が上下対称となるように形成する場合、積層セラミックキャパシター１００の方向性を除去することができる。 As described above, the first and second lead parts 123 and 124 and the fourth lead part 126 are also exposed to the second surface S2 of the ceramic body 110 so that the internal and external structures of the multilayer ceramic capacitor 100 are vertically symmetrical. When formed, the directionality of the multilayer ceramic capacitor 100 can be removed.
したがって、積層セラミックキャパシター１００を基板に実装する時に、第１及び第２面Ｓ１、Ｓ２の何れの面も実装面として提供されることができるため、積層セラミックキャパシター１００を基板に実装する時に、実装面の方向を考慮しなくても良いという利点がある。 Therefore, when the multilayer ceramic capacitor 100 is mounted on the substrate, any one of the first and second surfaces S 1 and S 2 can be provided as a mounting surface. Therefore, when the multilayer ceramic capacitor 100 is mounted on the substrate. There is an advantage that it is not necessary to consider the direction of the mounting surface.
［実験例］
下記表１は、積層セラミックキャパシターのｄ／Ｔ及びｄ／Ｇ値による固着強度の不良有無及びアコースティックノイズ値を示したものである。この際、第３外部電極１３３と厚さ方向に対向するように配置された第４外部電極１３４は、下記表１の値と同一の固着強度の不良有無及びアコースティックノイズ値を有することができる。
[Experimental example]
Table 1 below shows the presence / absence of adhesion strength and acoustic noise value depending on the d / T and d / G values of the multilayer ceramic capacitor. At this time, the fourth external electrode 134 arranged so as to face the third external electrode 133 in the thickness direction can have the same defect strength and acoustic noise value as those shown in Table 1 below.
ここで、上記固着強度の不良有無は、完成された図１の積層セラミックキャパシター１００の第３外部電極１３３に力を１０±１秒間加えた後、第３外部電極１３３がセラミック本体１１０から分離されるか否かで判断した。 Here, whether or not the bonding strength is defective is determined by applying a force to the third external electrode 133 of the completed multilayer ceramic capacitor 100 of FIG. 1 for 10 ± 1 seconds, and then separating the third external electrode 133 from the ceramic body 110. Judgment by whether or not.
また、固着強度の場合は試料当たり１００個、アコースティックノイズ測定の場合は試料当たり１０個をテストした。 In addition, 100 pieces were tested per sample in the case of fixing strength, and 10 pieces were tested per sample in the case of acoustic noise measurement.
上記ｄ／Ｔは、セラミック本体１１０の厚さＴに対する、第３外部電極１３３においてセラミック本体１１０の第５または第６面Ｓ５、Ｓ６に形成された部分の高さｄの比である。この際、上記ｄ／Ｔは、第３外部電極１３３の固着強度に影響を与える。 The d / T is the ratio of the height d of the portion formed on the fifth or sixth surface S5, S6 of the ceramic body 110 in the third external electrode 133 to the thickness T of the ceramic body 110. At this time, the d / T affects the fixing strength of the third external electrode 133.
本実験例において、第３外部電極１３３は、セラミック本体１１０の幅方向の両面の一部にのみバンドが配置される。そのため、その高さがセラミック本体１１０の厚さに比べて小さすぎると、第３外部電極１３３に所定の力が加えられた際、第３外部電極１３３がセラミック本体１１０から分離される恐れがある。 In this experimental example, the third external electrode 133 is bands are disposed only on a part of both sides in the width direction of the ceramic body 110. Therefore, if the height is too small compared to the thickness of the ceramic body 110, the third external electrode 133 may be separated from the ceramic body 110 when a predetermined force is applied to the third external electrode 133. .
上記表１を参照すると、ｄ／Ｔの値が０．１０未満である試料１〜試料４の場合、固着強度テストで、最少８％、最多８０％の第３外部電極１３３がセラミック本体１１０から分離される不良が発生した。したがって、本実験例から、固着強度の不良が発生しないｄ／Ｔ値は、試料５〜試料２１のように少なくとも０．１以上であることが分かる。 Referring to Table 1 above, in the case of Sample 1 to Sample 4 having a d / T value of less than 0.10, a minimum of 8% and a maximum of 80% of the third external electrodes 133 were observed from the ceramic body 110 in the adhesion strength test. A defect to be separated occurred. Therefore, it can be seen from this experimental example that the d / T value at which no poor fixing strength occurs is at least 0.1 or more as in Samples 5 to 21.
上記ｄ／Ｇは、第３外部電極１３３において、セラミック本体１１０の第５または第６面Ｓ５、Ｓ６に形成された部分の長さＧに対する高さｄの比である。 The d / G is a ratio of the height d to the length G of the portion formed on the fifth or sixth surface S5, S6 of the ceramic body 110 in the third external electrode 133.
本実験例において、第３外部電極１３３の上記ｄ値が小さくなると、機械的強度である固着強度の特性が低下する現象が発生する。また、第３外部電極１３３の上記Ｇ値が大きくなると、固着強度の特性は向上するが、実装後に端子間の干渉によってショート（Ｓｈｏｒｔ）が発生し、積層セラミックキャパシターのアコースティックノイズが大きくなる恐れがある。また、上記Ｇ値が小さくなると、キャパシターのＥＳＬが上昇する恐れがある。 In the present experimental example, when the d value of the third external electrode 133 is decreased, a phenomenon occurs in which the property of fixing strength, which is mechanical strength, decreases. Further, when the G value of the third external electrode 133 is increased, the fixing strength characteristic is improved. However, a short circuit may occur due to interference between terminals after mounting, which may increase the acoustic noise of the multilayer ceramic capacitor. is there. Further, when the G value is decreased, the ESL of the capacitor may be increased.
したがって、上記ｄ／Ｇの値は、積層セラミックキャパシター１００から第３外部電極１３３を介して外部に伝達される振動の量に比例し、結果的に、上記ｄ／Ｇの値が大きくなると、積層セラミックキャパシター１００のアコースティックノイズが大きくなる。 Therefore, the value of d / G is proportional to the amount of vibration transmitted from the multilayer ceramic capacitor 100 to the outside through the third external electrode 133. As a result, when the value of d / G increases, The acoustic noise of the ceramic capacitor 100 is increased.
この際、アコースティックノイズの不良有無の基準を３０ｄＢと設定すると、上記ｄ／Ｇが０．５３６を超過する場合、すなわち、試料１７〜２１でアコースティックノイズが基準値である３０ｄＢを超過することを確認することができる。 At this time, if the standard for determining whether or not acoustic noise is defective is set to 30 dB, it is confirmed that the acoustic noise exceeds the reference value of 30 dB in the samples 17 to 21 when the d / G exceeds 0.536. can do.
一方、上記ｄ／Ｇが０．１４３未満である場合に、固着強度の不良が発生することも確認することができる。 On the other hand, when the d / G is less than 0.143, it can also be confirmed that a defect in fixing strength occurs.
したがって、外部電極の固着強度の不良が発生せず、且つ所定基準値以下のアコースティックノイズを有するためには、第３外部電極１３３において、セラミック本体１１０の第５または第６面Ｓ５、Ｓ６に形成された部分の高さｄと長さＧとの比率、ｄ／Ｇが０．１４３≦ｄ／Ｇ≦０．５３６の範囲を満たす。 Therefore, in order to prevent the external electrode from having poor adhesion strength and to have acoustic noise below a predetermined reference value, the third external electrode 133 is formed on the fifth or sixth surface S5, S6 of the ceramic body 110 . The ratio d / G between the height d and the length G of the formed portion satisfies the range of 0.143 ≦ d / G ≦ 0.536.
［変形例］
図４は本発明の他の実施形態による積層セラミックキャパシターを概略的に示した斜視図であり、図５は図４の積層セラミックキャパシターの内部電極の構造を示した平面図である。
[Modification]
FIG. 4 is a perspective view schematically showing a multilayer ceramic capacitor according to another embodiment of the present invention, and FIG. 5 is a plan view showing a structure of internal electrodes of the multilayer ceramic capacitor of FIG.
ここで、上述の一実施形態と同一の部分についての具体的な説明は重複を避けるために省略し、上述の実施形態と異なる構造を有する部分についてのみ具体的に説明する。 Here, a specific description of the same part as that of the above-described embodiment will be omitted to avoid duplication, and only a part having a structure different from that of the above-described embodiment will be specifically described.
図４及び図５を参照すると、本発明の他の実施形態による積層セラミックキャパシター１は、誘電体層１１を挟んで複数の第１及び第２内部電極２０、３０が交互に配置される。 Referring to FIGS. 4 and 5, in a multilayer ceramic capacitor 1 according to another embodiment of the present invention, a plurality of first and second internal electrodes 20 and 30 are alternately arranged with a dielectric layer 11 interposed therebetween.
第１内部電極２０は第１本体部２１から延びて形成された第１及び第２リード部２２、２３を有し、第１内部電極２０とセラミック本体１０の第３及び第４面Ｓ３、Ｓ４との間にスペース部１１ａ、１１ｂが備えられることができる。 The first internal electrode 20 has first and second lead portions 22 and 23 formed extending from the first main body portion 21, and the first and second surfaces S 3 and S 4 of the first internal electrode 20 and the ceramic main body 10. The space portions 11a and 11b may be provided between the two.
また、第１本体部２１とセラミック本体１０の第２面Ｓ２との間には、スペース部１１ｃが備えられることができる。 In addition, a space portion 11 c may be provided between the first main body portion 21 and the second surface S < b > 2 of the ceramic main body 10.
第２内部電極３０は第２本体部３１から延びて形成された第３リード部３２を有し、第２内部電極３０とセラミック本体１０の第３及び第４面Ｓ３、Ｓ４との間にスペース部１１ａ、１１ｂが備えられることができる。 The second internal electrode 30 has a third lead portion 32 formed extending from the second main body portion 31, and a space is provided between the second internal electrode 30 and the third and fourth surfaces S3, S4 of the ceramic main body 10. Portions 11a and 11b may be provided.
また、第２本体部３１とセラミック本体１０の第２面Ｓ２との間には、スペース部１１ｃが備えられることができる。 Further, a space portion 11 c can be provided between the second main body portion 31 and the second surface S < b > 2 of the ceramic main body 10.
ここで、スペース部１１ａ、１１ｂ、１１ｃは、セラミック本体１０の角部分及びセラミック本体１０の第３及び第４面Ｓ３、Ｓ４部分で、結合力の高いセラミック材質同士が互いに接触する部分を確保することで、セラミック本体１０の角部分及びセラミック本体１０の第３及び第４面Ｓ３、Ｓ４部分にデラミネーションが発生する現象を最小化することができる。 Here, the space portions 11a, 11b, and 11c are portions of the corner portions of the ceramic main body 10 and the third and fourth surfaces S3 and S4 of the ceramic main body 10, and secure portions where the ceramic materials having high bonding strength contact each other. Thus, a phenomenon in which delamination occurs in the corner portion of the ceramic body 10 and the third and fourth surfaces S3 and S4 of the ceramic body 10 can be minimized.
第１及び第２外部電極４１、４２は、セラミック本体１０の第３及び第４面Ｓ３、Ｓ４から離隔してセラミック本体１０の第１面Ｓ１に形成され、必要に応じて、セラミック本体１０の第１面Ｓ１からセラミック本体１０の第５及び第６面Ｓ５、Ｓ６の一部まで延びて形成されることができる。 The first and second external electrodes 41 and 42 are formed on the first surface S1 of the ceramic body 10 so as to be spaced apart from the third and fourth surfaces S3 and S4 of the ceramic body 10. It may be formed to extend from the first surface S1 to the part of the fifth and sixth surface S5, S6 of the ceramic body 10.
第３外部電極４３は、第１外部電極４１と第２外部電極４２との間に配置され、セラミック本体１０の第１面Ｓ１からセラミック本体１０の第５及び第６面Ｓ５、Ｓ６の一部まで延びて形成される。 Third external electrode 43, a first external electrode 41 is disposed between the second outer electrode 42, the fifth and sixth surface S5, a portion of S6 in the ceramic body 10 from the first surface S1 of the ceramic body 10 It is formed to extend to.
図６は本発明のさらに他の実施形態による積層セラミックキャパシター１'を概略的に示した斜視図であり、図７は図６の積層セラミックキャパシターの内部電極の構造を示した平面図である。 FIG. 6 is a perspective view schematically showing a multilayer ceramic capacitor 1 ′ according to still another embodiment of the present invention, and FIG. 7 is a plan view showing the structure of internal electrodes of the multilayer ceramic capacitor of FIG.
ここで、上述の一実施形態と同一の部分についての具体的な説明は重複を避けるために省略し、上述の実施形態と異なる構造を有する部分についてのみ具体的に説明する。 Here, a specific description of the same part as that of the above-described embodiment will be omitted to avoid duplication, and only a part having a structure different from that of the above-described embodiment will be specifically described.
図６及び図７を参照すると、本発明のさらに他の実施形態による積層セラミックキャパシター１'は、誘電体層１１を挟んで複数の第１及び第２内部電極２０、３０が交互に配置される。 Referring to FIGS. 6 and 7, in a multilayer ceramic capacitor 1 ′ according to still another embodiment of the present invention, a plurality of first and second internal electrodes 20 and 30 are alternately arranged with a dielectric layer 11 in between. .
第１内部電極２０は、セラミック本体１０の第２面Ｓ２を介して露出されるように第１本体部２１から延びて形成され、セラミック本体１０の長さ方向に沿って互いに離隔して配置される第５及び第６リード部２４、２５をさらに含むことができる。 The first internal electrodes 20 are formed to extend from the first main body portion 21 so as to be exposed through the second surface S2 of the ceramic main body 10, and are spaced apart from each other along the length direction of the ceramic main body 10. The fifth and sixth lead portions 24 and 25 may be further included.
第２内部電極３０は、セラミック本体１０の第２面Ｓ２を介して露出されるように第２本体部３１から延びて形成され、第５リード部２４と第６リード部２５との間に配置される第４リード部３３をさらに含むことができる。 The second internal electrode 30 is formed to extend from the second main body portion 31 so as to be exposed through the second surface S2 of the ceramic main body 10, and is disposed between the fifth lead portion 24 and the sixth lead portion 25. The fourth lead part 33 may be further included.
この際、セラミック本体１０の実装面と対向する第２面Ｓ２には絶縁層５０が配置されることができる。 At this time, the insulating layer 50 may be disposed on the second surface S2 facing the mounting surface of the ceramic body 10.
図８は本発明のさらに他の実施形態による積層セラミックキャパシター１０００を概略的に示した斜視図であり、図９は図８の側面図であり、図１０は図８の積層セラミックキャパシターの内部電極の構造を示した分解斜視図である。 8 is a perspective view schematically illustrating a multilayer ceramic capacitor 1000 according to still another embodiment of the present invention, FIG. 9 is a side view of FIG. 8, and FIG. 10 is an internal electrode of the multilayer ceramic capacitor of FIG. It is the disassembled perspective view which showed the structure.
ここで、上述の一実施形態と同一の部分についての具体的な説明は重複を避けるために省略し、上述の実施形態と異なる構造を有する部分についてのみ具体的に説明する。 Here, a specific description of the same part as that of the above-described embodiment will be omitted to avoid duplication, and only a part having a structure different from that of the above-described embodiment will be specifically described.
図８から図１０を参照すると、本発明のさらに他の実施形態による積層セラミックキャパシター１０００は、誘電体層１１１０を挟んで複数の第１及び第２内部電極１２００、１３００が交互に配置される。 Referring to FIGS. 8 to 10, in a multilayer ceramic capacitor 1000 according to another embodiment of the present invention, a plurality of first and second internal electrodes 1200 and 1300 are alternately disposed with a dielectric layer 1110 interposed therebetween.
第１内部電極１２００は、セラミック本体１１００の第１面Ｓ１を介して露出されるように第１本体部１２１０から延びて形成され、セラミック本体１１００の長さ方向に沿って互いに離隔して配置される第１及び第２リード部１２２０、１２３０と、セラミック本体１１００の第２面Ｓ２を介して露出されるように第１本体部１２１０から延びて形成され、セラミック本体１１００の長さ方向に沿って互いに離隔して配置される第５及び第６リード部１２４０、１２５０と、をさらに含むことができる。 The first internal electrodes 1200 are formed to extend from the first body portion 1210 so as to be exposed through the first surface S1 of the ceramic body 1100, and are spaced apart from each other along the length direction of the ceramic body 1100. The first and second lead portions 1220 and 1230 and the second surface S2 of the ceramic main body 1100 are formed to extend from the first main body portion 1210 so as to be exposed along the length direction of the ceramic main body 1100. The fifth and sixth lead parts 1240 and 1250 may be further disposed apart from each other.
この際、第１内部電極１２００とセラミック本体１１００の第３及び第４面Ｓ３、Ｓ４との間に、スペース部１１１０ａがそれぞれ備えられることができる。 At this time, space portions 1110a may be provided between the first internal electrode 1200 and the third and fourth surfaces S3 and S4 of the ceramic body 1100, respectively.
第２内部電極１３００は、セラミック本体１１００の第１面Ｓ１を介して露出されるように第２本体部１３１０から延びて形成され、第１リード部１２２０と第２リード部１２３０との間に配置される第３リード部１３２０と、セラミック本体１１００の第２面Ｓ２を介して露出されるように第２本体部１３１０から延びて形成され、第５リード部１２４０と第６リード部１２５０との間に配置される第４リード部１３３０と、をさらに含むことができる。 The second internal electrode 1300 is formed to extend from the second body part 1310 so as to be exposed through the first surface S1 of the ceramic body 1100, and is disposed between the first lead part 1220 and the second lead part 1230. The third lead portion 1320 is formed to extend from the second main body portion 1310 so as to be exposed through the second surface S2 of the ceramic main body 1100, and between the fifth lead portion 1240 and the sixth lead portion 1250. The fourth lead part 1330 may be further included.
この際、第２内部電極１３００とセラミック本体１１００の第３及び第４面Ｓ３、Ｓ４との間に、スペース部１１１０ａがそれぞれ備えられることができる。 At this time, space portions 1110a may be provided between the second internal electrode 1300 and the third and fourth surfaces S3 and S4 of the ceramic body 1100, respectively.
第１及び第２外部電極１４１０、１４２０は、セラミック本体１１００の第３及び第４面Ｓ３、Ｓ４から離隔してセラミック本体１１００の第１面Ｓ１に形成され、必要に応じて、セラミック本体１１００の第１面Ｓ１からセラミック本体１１００の第５及び第６面Ｓ５、Ｓ６の一部まで延びて形成されることができる。 The first and second external electrodes 1410 and 1420 are formed on the first surface S1 of the ceramic body 1100 so as to be separated from the third and fourth surfaces S3 and S4 of the ceramic body 1100. The ceramic body 1100 may be formed to extend from the first surface S1 to a part of the fifth and sixth surfaces S5 and S6.
第３外部電極１４３０は、第１外部電極１４１０と第２外部電極１４２０との間に配置され、セラミック本体１１００の第１面Ｓ１からセラミック本体１１００の第５及び第６面Ｓ５、Ｓ６の一部まで延びて形成される。 The third external electrode 1430 is disposed between the first external electrode 1410 and the second external electrode 1420, and is part of the fifth and sixth surfaces S5 and S6 of the ceramic body 1100 from the first surface S1 of the ceramic body 1100 . It is formed to extend to.
セラミック本体１１００の第２面Ｓ２には、第５及び第６外部電極１５１０、１５２０がセラミック本体１１００の長さ方向に沿って互いに離隔して配置されることができる。 The fifth and sixth external electrodes 1510 and 1520 may be spaced apart from each other along the length of the ceramic body 1100 on the second surface S2 of the ceramic body 1100.
第５及び第６外部電極１５１０、１５２０は第５及び第６リード部１２４０、１２５０とそれぞれ電気的に接続される。 The fifth and sixth external electrodes 1510 and 1520 are electrically connected to the fifth and sixth lead portions 1240 and 1250, respectively.
また、セラミック本体１１００の第２面Ｓ２には、第５外部電極１５１０と第６外部電極１５２０との間に第４外部電極１５３０が配置されることができる。 In addition, a fourth external electrode 1530 may be disposed between the fifth external electrode 1510 and the sixth external electrode 1520 on the second surface S2 of the ceramic body 1100.
第４外部電極１５３０は第４リード部１３３０と電気的に接続される。 The fourth external electrode 1530 is electrically connected to the fourth lead portion 1330.
［積層セラミックキャパシターの実装基板］
図１１は図１の積層セラミックキャパシターが基板に実装された状態を概略的に示した斜視図であり、図１２は図４の積層セラミックキャパシターが基板に実装された状態を概略的に示した斜視図であり、図１３は図６の積層セラミックキャパシターが基板に実装された状態を概略的に示した斜視図であり、図１４は図８の積層セラミックキャパシターが基板に実装された状態を概略的に示した斜視図である。
[Mounted substrate of multilayer ceramic capacitor]
11 is a perspective view schematically showing a state in which the multilayer ceramic capacitor of FIG. 1 is mounted on a substrate, and FIG. 12 is a perspective view schematically showing a state in which the multilayer ceramic capacitor of FIG. 4 is mounted on a substrate. 13 is a perspective view schematically illustrating a state in which the multilayer ceramic capacitor of FIG. 6 is mounted on a substrate, and FIG. 14 is a schematic view of the state in which the multilayer ceramic capacitor of FIG. 8 is mounted on a substrate. It is the perspective view shown in.
図１１から図１４を参照すると、本発明の実施形態による積層セラミックキャパシター１００、１、１'、１０００の実装基板２００は、積層セラミックキャパシター１００、１、１'、１０００が実装された基板２１０と、基板２１０の上面に互いに離隔して形成された第１〜第３電極パッド２１１、２１２、２１３と、を含む。 11 to 14, the mounting substrate 200 of the multilayer ceramic capacitors 100, 1, 1 ′, 1000 according to the embodiment of the present invention includes a substrate 210 on which the multilayer ceramic capacitors 100, 1, 1 ′, 1000 are mounted. , First to third electrode pads 211, 212, and 213 formed on the upper surface of the substrate 210 to be spaced apart from each other.
この際、積層セラミックキャパシター１００、１、１'、１０００は、セラミック本体１１０、１０、１１００の第１面Ｓ１が実装面として下側に配置され、第１〜第３外部電極がそれぞれ第１〜第３電極パッド２１１、２１２、２１３上に接触するように配置された状態で、半田２２０により基板２１０と電気的に接続されて連結されることができる。 At this time, in the multilayer ceramic capacitors 100, 1, 1 ′, 1000, the first surface S1 of the ceramic bodies 110, 10, 1100 is disposed on the lower side as a mounting surface, and the first to third external electrodes are respectively first to first. In a state of being disposed on and in contact with the third electrode pads 211, 212, and 213, it can be electrically connected and coupled to the substrate 210 by the solder 220.
本実施形態の積層セラミックキャパシター１００、１、１'、１０００は、第１及び第２内部電極が基板２１０に垂直に配置されており、互いに隣接するように配置された基板２１０の第１〜第３電極パッド２１１、２１２、２１３から第１〜第３外部電極を介して第１及び第２内部電極に電流が流れて、電流経路（ｃｕｒｒｅｎｔ ｐａｔｈ）が短縮されることができる。 In the multilayer ceramic capacitor 100, 1, 1 ′, 1000 of the present embodiment, the first and second internal electrodes are disposed perpendicular to the substrate 210, and the first to first of the substrate 210 disposed adjacent to each other. A current flows from the three electrode pads 211, 212, and 213 to the first and second internal electrodes through the first to third external electrodes, so that a current path can be shortened.
したがって、基板に水平に配置された内部電極及びこれに対応する外部電極構造を有する積層セラミックキャパシターに比べ、ＥＳＬ値を低めることができる。このようなＥＳＬ値は、内部電極の積層数が増加するにつれてさらに低くなる。 Therefore, the ESL value can be lowered as compared with the multilayer ceramic capacitor having the internal electrode arranged horizontally on the substrate and the external electrode structure corresponding to the internal electrode. Such an ESL value is further lowered as the number of laminated internal electrodes is increased.
一例として、積層セラミックキャパシターが３‐端子のＥＭＩフィルターとして用いられる場合、第１及び第２外部電極がそれぞれ信号ラインの入力端及び出力端に接続され、第３外部電極が接地端に接続されて、信号ラインの高周波ノイズを除去することができる。 As an example, when the multilayer ceramic capacitor is used as a 3-terminal EMI filter, the first and second external electrodes are connected to the input end and the output end of the signal line, respectively, and the third external electrode is connected to the ground end. The high frequency noise of the signal line can be removed.
この場合、（＋）極である第１及び第２電極パッド２１１、２１２がそれぞれ入／出力端に該当し、（−）極である第３電極パッド１０５が接地端に該当する。 In this case, the first and second electrode pads 211 and 212 which are (+) poles correspond to input / output terminals, respectively, and the third electrode pad 105 which is a (−) pole corresponds to a ground terminal.
他の応用例として、積層セラミックキャパシターがデカップリングキャパシターとして用いられる場合、第１及び第２外部電極が電源ラインに接続され、第３外部電極が接地ラインに接続されて、電源回路を安定化させることができる。 As another application example, when the multilayer ceramic capacitor is used as a decoupling capacitor, the first and second external electrodes are connected to the power supply line, and the third external electrode is connected to the ground line to stabilize the power supply circuit. be able to.
この場合、第１及び第２電極パッド２１１、２１２が電源ラインに該当し、第３電極パッド２１３が接地端に該当する。 In this case, the first and second electrode pads 211 and 212 correspond to the power supply line, and the third electrode pad 213 corresponds to the ground terminal.
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。 Although the embodiment of the present invention has been described in detail above, the scope of the right of the present invention is not limited to this, and various modifications and modifications can be made without departing from the technical idea of the present invention described in the claims. It will be apparent to those skilled in the art that variations are possible.
１００、１、１'、１０００ 積層セラミックキャパシター
１１０、１０、１１００ セラミック本体
１１１、１１、１１１０ 誘電体層
１２１、２０、１２００ 第１内部電極
１２２、３０、１３００ 第２内部電極
１２３、２２、１２２０ 第１リード部
１２４、２３、１２３０ 第２リード部
１２５、３２、１３２０ 第３リード部
１３１、４１、１４１０ 第１外部電極
１３２、４２、１４２０ 第２外部電極
１３３、４３、１４３０ 第３外部電極
２１０ 基板
２１１、２１２、２１３ 第１〜第３電極パッド
２２０ 半田
100, 1, 1 ', 1000 Multilayer ceramic capacitor 110, 10, 1100 Ceramic body 111, 11, 1110 Dielectric layer 121, 20, 1200 First internal electrode 122, 30, 1300 Second internal electrode 123, 22, 1220 First 1st lead part 124, 23, 1230 2nd lead part 125, 32, 1320 3rd lead part 131, 41, 1410 1st external electrode 132, 42, 1420 2nd external electrode 133, 43, 1430 3rd external electrode 210 Substrate 211, 212, 213 First to third electrode pads 220 Solder
Claims (16)
前記セラミック本体の実装面に前記セラミック本体の長さ方向に沿って互いに離隔して配置され、前記複数の第１内部電極と接続される第１外部電極及び第２外部電極と、
前記第１外部電極と前記第２外部電極との間に配置され、前記複数の第２内部電極と電気的に接続される第３外部電極と、を含み、
前記第１〜第３外部電極のうち少なくとも１つは、前記セラミック本体の幅方向の両面の一部まで延びて形成され、前記第１〜第３外部電極のうち少なくとも１つにおいて、前記セラミック本体の幅方向の一面に形成された部分の高さをｄ、前記セラミック本体の厚さをＴと規定すると、ｄ／Ｔの比率が０．１０≦ｄ／Ｔである、積層セラミックキャパシター。 Dielectric layer multiple, a ceramic body having a plurality of first internal electrodes and a plurality of second inner electrodes,
A first external electrode and a second external electrode, which are spaced apart from each other along a length direction of the ceramic body on the mounting surface of the ceramic body, and are connected to the plurality of first internal electrodes;
Anda third external electrodes are, is pre SL connected to the plurality of second internal electrodes and electrically disposed between the first outer electrode and the second external electrode,
At least one of the first to third external electrodes extends to part of both sides in the width direction of the ceramic body, and at least one of the first to third external electrodes includes the ceramic body. A multilayer ceramic capacitor in which a ratio of d / T is 0.10 ≦ d / T, where d is a height of a portion formed on one surface in the width direction and T is a thickness of the ceramic body.
前記第１外部電極及び前記第２外部電極は、前記セラミック本体の実装面から前記セラミック本体の長さ方向の両面の少なくとも一部まで延びて形成される、請求項１に記載の積層セラミックキャパシター。 The first internal electrode is disposed so as to be exposed on both surfaces of the ceramic body in the length direction,
2. The multilayer ceramic capacitor according to claim 1 , wherein the first external electrode and the second external electrode are formed to extend from a mounting surface of the ceramic body to at least a part of both surfaces in a length direction of the ceramic body.
前記複数の誘電体層の各々を挟んで交互に配置される複数の第１内部電極及び複数の第２内部電極と、
前記セラミック本体の実装面を介して露出されるように前記複数の第１内部電極から延びて形成され、前記セラミック本体の長さ方向に沿って互いに離隔して配置される第１及び第２リード部と
前記セラミック本体の実装面を介して露出されるように前記複数の第２内部電極から延びて形成され、前記第１リード部と第２リード部との間に配置される第３リード部と、
前記セラミック本体の実装面に配置される、前記第１リード部と電気的に接続される第１外部電極、及び前記第２リード部と電気的に接続される第２外部電極と、
前記第１外部電極と前記第２外部電極との間に配置され、前記第３リード部と電気的に接続される第３外部電極と、を含み、
前記第１〜第３外部電極のうち少なくとも１つは前記セラミック本体の幅方向の両面の一部まで延びて形成され、前記第１〜第３外部電極のうち１つにおいて、前記セラミック本体の幅方向の一面に形成された部分の高さをｄ、前記セラミック本体の厚さをＴと規定すると、ｄ／Ｔの比率が０．１０≦ｄ／Ｔである、積層セラミックキャパシター。 A ceramic body in which a plurality of dielectric layers is the product layer,
A plurality of first internal electrodes and a plurality of second internal electrodes that are alternately arranged across each of the plurality of dielectric layers;
First and second leads formed extending from the plurality of first internal electrodes so as to be exposed through the mounting surface of the ceramic body, and spaced apart from each other along the length direction of the ceramic body. And a third lead portion formed between the first lead portion and the second lead portion, extending from the plurality of second internal electrodes so as to be exposed through the mounting surface of the ceramic body. When,
Said is placed on the mounting surface of the ceramic body, the first lead portion electrically connected to the first external electrode is, and the second external electrode connected said in electrical second lead portion,
Anda third external electrodes are, is pre-Symbol third lead portion electrically connected disposed between the first outer electrode and the second external electrode,
At least one of the first to third external electrodes are formed to extend to a part of both sides in the width direction of the ceramic body, in one of the first to third external electrode, the width of the ceramic body A multilayer ceramic capacitor in which a ratio of d / T is 0.10 ≦ d / T, where d is a height of a portion formed on one surface in a direction and T is a thickness of the ceramic body.
前記第１外部電極及び前記第２外部電極は、前記セラミック本体の長さ方向の両面及び前記セラミック本体の実装面と対向する面の一部まで延びて形成され、
前記第２内部電極は、前記セラミック本体の長さ方向の両面から離隔して配置される、請求項５または６に記載の積層セラミックキャパシター。 The first lead portion and the second lead portion are formed to extend from the first internal electrode so as to be exposed on a surface facing the mounting surface of the ceramic body and both surfaces in the length direction of the ceramic body,
The first external electrode and the second external electrode are formed to extend to both surfaces in the length direction of the ceramic body and a part of the surface facing the mounting surface of the ceramic body,
7. The multilayer ceramic capacitor according to claim 5, wherein the second internal electrode is disposed apart from both surfaces in the length direction of the ceramic body. 8.
前記セラミック本体の実装面と対向する面に配置され、前記第４リード部と電気的に接続される第４外部電極と、をさらに含む、請求項５から７の何れか一項に記載の積層セラミックキャパシター。 And a fourth lead portion formed extending from the second inner electrode so as to expose the mounting surface opposite to the surface of the ceramic body,
It is disposed on the mounting surface which faces the front Symbol ceramic body, and the fourth external electrode connected said fourth to lead and the electrically further comprises, according to any one of claims 5 7 Multilayer ceramic capacitor.
前記セラミック本体の実装面と対向する面を介して露出されるように前記第２内部電極から延びて形成され、前記第５リード部と前記第６リード部との間に配置される第４リード部と、
前記セラミック本体の実装面と対向する面に配置された絶縁層と、をさらに含む、請求項５から７の何れか一項に記載の積層セラミックキャパシター。 A fifth lead portion formed extending from the first internal electrode so as to be exposed through a surface facing the mounting surface of the ceramic body, and spaced apart from each other along the length direction of the ceramic body. And a sixth lead portion,
The formed extending from the second inner electrode so as to be exposed through the mounting surface opposite to the surface of the ceramic body, the fourth lead is disposed between the sixth lead portion and the fifth lead portion And
The multilayer ceramic capacitor according to claim 5 , further comprising an insulating layer disposed on a surface facing the mounting surface of the ceramic body.
前記セラミック本体の実装面と対向する面を介して露出されるように前記第２内部電極から延びて形成され、前記第５リード部と前記第６リード部との間に配置される第４リード部と、
前記セラミック本体の実装面と対向する面に配置され、前記第５リード部及び前記第６リード部とそれぞれ電気的に接続される第５外部電極及び第６外部電極と、
前記第５外部電極と前記第６外部電極との間に配置され、前記第４リード部と電気的に接続される第４外部電極と、をさらに含む、請求項５から７の何れか一項に記載の積層セラミックキャパシター。 A fifth lead portion formed extending from the first internal electrode so as to be exposed through a surface facing the mounting surface of the ceramic body, and spaced apart from each other along the length direction of the ceramic body. And a sixth lead portion,
The formed extending from the second inner electrode so as to be exposed through the mounting surface opposite to the surface of the ceramic body, the fourth lead is disposed between the sixth lead portion and the fifth lead portion And
Said is placed on a mounting surface opposite to the surface of the ceramic body, the fifth fifth external electrode and a sixth external electrodes respectively lead portion and the sixth lead portion is electrically connected,
The fifth is disposed between the external electrode and the sixth external electrodes, before Symbol further comprising a fourth external electrode connected a fourth electrically leads, and any of claims 5 7 one The multilayer ceramic capacitor according to item .
前記第１〜第３電極パッド上に第１〜第３外部電極がそれぞれ配置される請求項１から１５の何れか一項に記載の積層セラミックキャパシターと、を含む積層セラミックキャパシターの実装基板。 A substrate having first to third electrode pads thereon;
The multilayer ceramic capacitor mounting substrate according to any one of claims 1 to 15, wherein first to third external electrodes are respectively disposed on the first to third electrode pads.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130095952A KR20140038876A (en) | 2013-08-13 | 2013-08-13 | Multi-layered ceramic capacitor and board for mounting the same |
| KR10-2013-0095952 | 2013-08-13 | ||
| KR1020140087022A KR101659155B1 (en) | 2013-08-13 | 2014-07-10 | Multi-layered ceramic capacitor and board for mounting the same |
| KR10-2014-0087022 | 2014-07-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015037193A JP2015037193A (en) | 2015-02-23 |
| JP2015037193A5 true JP2015037193A5 (en) | 2015-07-30 |
Family
ID=50647002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014164134A Pending JP2015037193A (en) | 2013-08-13 | 2014-08-12 | Multilayer ceramic capacitor and mounting substrate thereof |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2015037193A (en) |
| KR (3) | KR20140038876A (en) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9098891B2 (en) * | 2013-04-08 | 2015-08-04 | Kla-Tencor Corp. | Adaptive sampling for semiconductor inspection recipe creation, defect review, and metrology |
| JP6239764B2 (en) * | 2014-07-30 | 2017-11-29 | 京セラ株式会社 | Multilayer electronic component and its mounting structure |
| JP2014241452A (en) | 2014-08-13 | 2014-12-25 | 株式会社村田製作所 | Laminated ceramic electronic component |
| JP2014222783A (en) | 2014-08-13 | 2014-11-27 | 株式会社村田製作所 | Multilayer capacitor and mounting structure of multilayer capacitor |
| JP2015019079A (en) | 2014-08-13 | 2015-01-29 | 株式会社村田製作所 | Multilayer ceramic electronic component |
| JP2014239259A (en) | 2014-08-13 | 2014-12-18 | 株式会社村田製作所 | Multilayer capacitor and mounting structure of multilayer capacitor |
| JP2014220528A (en) | 2014-08-13 | 2014-11-20 | 株式会社村田製作所 | Multilayer capacitor |
| JP2015019083A (en) | 2014-08-13 | 2015-01-29 | 株式会社村田製作所 | Multilayer capacitor and mounting structure of multilayer capacitor |
| JP2015065455A (en) | 2014-11-13 | 2015-04-09 | 株式会社村田製作所 | Three-terminal capacitor |
| JP2015035630A (en) | 2014-11-13 | 2015-02-19 | 株式会社村田製作所 | Three-terminal type capacitor |
| JP2015079980A (en) | 2014-12-04 | 2015-04-23 | 株式会社村田製作所 | Three-terminal type capacitor |
| US9214282B1 (en) | 2014-12-08 | 2015-12-15 | Murata Manufacturing Co., Ltd. | Three-terminal capacitor |
| KR101681410B1 (en) | 2015-04-20 | 2016-11-30 | 삼성전기주식회사 | Capacitor Component |
| KR102189802B1 (en) * | 2015-12-15 | 2020-12-11 | 삼성전기주식회사 | Composite electronic component and board having the same |
| KR102473414B1 (en) * | 2017-10-12 | 2022-12-02 | 삼성전기주식회사 | Multilayered electronic component and board having the same mounted thereon |
| KR20200063452A (en) * | 2018-11-28 | 2020-06-05 | 주식회사 모다이노칩 | Laminated device |
| KR20210075671A (en) | 2019-12-13 | 2021-06-23 | 삼성전기주식회사 | Electronic component |
| KR20230100880A (en) | 2021-12-29 | 2023-07-06 | 삼성전기주식회사 | Multilayer ceramic electronic component |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6048230U (en) * | 1983-09-11 | 1985-04-04 | 株式会社村田製作所 | multilayer capacitor |
| US6950300B2 (en) | 2003-05-06 | 2005-09-27 | Marvell World Trade Ltd. | Ultra low inductance multi layer ceramic capacitor |
| KR100920614B1 (en) * | 2007-02-05 | 2009-10-08 | 삼성전기주식회사 | Multilayer chip capacitor |
| US7920370B2 (en) * | 2007-02-05 | 2011-04-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
| JP2009021512A (en) * | 2007-07-13 | 2009-01-29 | Taiyo Yuden Co Ltd | Multilayer capacitor |
| KR100867505B1 (en) * | 2007-09-19 | 2008-11-07 | 삼성전기주식회사 | Circuit board for mounting multilayer chip capacitor and circuit board apparatus having multilayer chip capacitor |
| KR100925603B1 (en) * | 2007-09-28 | 2009-11-06 | 삼성전기주식회사 | Multilayer capacitor |
| JP4730424B2 (en) * | 2008-11-17 | 2011-07-20 | 株式会社村田製作所 | Multilayer capacitor |
| KR101025999B1 (en) * | 2008-12-12 | 2011-03-30 | 삼성전기주식회사 | Circuit Board Device and Integrated Circuit Device |
| KR101187538B1 (en) * | 2010-02-19 | 2012-10-02 | 가부시키가이샤 무라타 세이사쿠쇼 | Capacitor and method for manufacturing the same |
| KR101548774B1 (en) * | 2011-08-26 | 2015-08-31 | 삼성전기주식회사 | Multilayer ceramic capacitor |
| JP5884653B2 (en) * | 2011-09-01 | 2016-03-15 | 株式会社村田製作所 | Mounting structure |
-
2013
- 2013-08-13 KR KR1020130095952A patent/KR20140038876A/en unknown
-
2014
- 2014-07-10 KR KR1020140087022A patent/KR101659155B1/en active IP Right Grant
- 2014-08-12 JP JP2014164134A patent/JP2015037193A/en active Pending
-
2015
- 2015-06-12 KR KR1020150083644A patent/KR101952860B1/en active IP Right Grant
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2015037193A5 (en) | ||
| JP2015037193A (en) | Multilayer ceramic capacitor and mounting substrate thereof | |
| US9728334B2 (en) | Multilayer ceramic capacitor and board for mounting thereof | |
| CN108054008B (en) | Multilayer ceramic capacitor | |
| US9648748B2 (en) | Multilayer ceramic capacitor and board for mounting of the same | |
| JP5804577B2 (en) | Multilayer ceramic capacitor, its mounting substrate and manufacturing method | |
| KR102139763B1 (en) | Multi-layered ceramic electroic components and mounting circuit thereof | |
| KR102171678B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
| KR102139760B1 (en) | Electronic part and board for mouting the same | |
| KR101525689B1 (en) | Multi-layered ceramic electroic components and mounting circuit thereof | |
| JP6351159B2 (en) | Multilayer ceramic electronic component, its mounting substrate, and manufacturing method | |
| KR101504015B1 (en) | Multi-layered ceramic capacitor and mounting circuit board thereof | |
| KR101477405B1 (en) | Multi-layered ceramic capacitor and mounting circuit board thereof | |
| US9842699B2 (en) | Multilayer ceramic capacitor having terminal electrodes and board having the same | |
| KR20140145831A (en) | Multi-layered ceramic capacitor and board for mounting the same | |
| JP2015061074A (en) | Multilayer ceramic electronic component and board having multilayer ceramic electronic component mounted thereon | |
| US10297386B2 (en) | Multilayer ceramic capacitor and board having the same | |
| JP2015015445A (en) | Multilayer ceramic capacitor, and mounting circuit board and manufacturing method of the same | |
| JP2009059888A (en) | Multilayer ceramic capacitor |