JP2015032984A - 半導体素子の駆動装置およびそれを用いた電力変換装置 - Google Patents

Abstract

【課題】
半導体スイッチング素子を短絡電流から確実に保護する半導体素子の駆動装置及びそれを用いた電力変換装置を提供する。
【解決手段】
半導体スイッチング素子の駆動装置が備える保護回路が、ＩＧＢＴ２４を流れる主電流とＩＧＢＴ２４のゲート電圧とに基づいて短絡を検知し、短絡を検知したら短絡検知信号を出力する短絡検知部１０２と、ＩＧＢＴ２４を流れる主電流に基づいて短絡を検知したら短絡電流のｄｉ／ｄｔを低減する短絡ｄｉ／ｄｔ制御部１０６と、短絡検知信号に基づいて駆動部１０５に遮断指令信号を送信する駆動遮断部１０４とを備え、駆動部１０５は、短絡電流のｄｉ／ｄｔが低減されたら、遮断指令信号に基づいてＩＧＢＴ２４をターンオフする。
【選択図】図１

Description

本発明は、半導体素子の駆動装置およびそれを用いた電力変換装置に関する。

電力変換装置は、直流電源から供給された直流電力を回転電機などの交流電気負荷に供給するための交流電力に変換する機能、あるいは回転電機により発電された交流電力を直流電源に供給するための直流電力に変換する機能を備えている。前記変換機能を果すため、電力変換装置は複数の半導体スイッチング素子を有するインバータ回路を有しており、半導体スイッチング素子が導通動作や遮断動作を繰り返すことにより直流電力から交流電力へあるいは交流電力から直流電力への電力変換がなされる。

電源短絡などの異常時に電力変換装置の故障を防止するために、半導体スイッチング素子の駆動装置は、短絡時に流れる過大な電流による半導体スイッチング素子の破壊を防止するための保護機能を備えている。このような保護機能に関する従来技術として、特許文献１に記載の技術が知られている。本技術においては、電流センス付の絶縁ゲートバイポーラトランジスタ（以下ＩＧＢＴと記す）のセンスＩＧＢＴによって短絡電流が検出されたら、誤検出を防止するために所定の遅延時間の後、ゲートを遮断してＩＧＢＴをターンオフする。

特開平３−４０５１７号公報

電力変換装置を低損失化するため、半導体スイッチング素子のターンオン駆動を高速化すると、短絡電流が急峻に増加するため短絡電流の振動が起こり、素子が故障に至るおそれがある。これに対し、上記従来技術は、短絡電流の大きさを検知するものであり、短絡電流の過渡的上昇については考慮されていないので、素子の故障を防止することが難しい。また、上記従来技術では、誤検知防止のための動作遅れ時間を設定しているため、短絡電流が流れる時間が長くなり、短絡電流から素子を確実に保護することが難しい。

そこで、本発明は、半導体スイッチング素子を短絡電流から確実に保護する半導体素子の駆動装置及びそれを用いた電力変換装置を提供する。

上記課題を解決するために、本発明による半導体素子の駆動装置は、半導体スイッチング素子のオン・オフを制御するための駆動信号を作成し、前記駆動信号を前記半導体スイッチング素子の制御電極に与える駆動部と、前記半導体スイッチング素子を短絡電流から保護する保護回路とを備えるものであって、前記保護回路は、前記半導体スイッチング素子を流れる主電流と前記半導体スイッチング素子の制御電圧とに基づいて短絡を検知し、短絡を検知したら短絡検知信号を出力する短絡検知部と、前記主電流に基づいて短絡を検知したら短絡電流のｄｉ／ｄｔを低減する短絡ｄｉ／ｄｔ制御部と、前記短絡検知信号に基づいて前記駆動部に遮断指令信号を送信する駆動遮断部とを備え、前記駆動部は、前記短絡ｄｉ／ｄｔ制御部が前記短絡電流のｄｉ／ｄｔを低減したら、前記遮断指令信号に基づいて前記半導体スイッチング素子をターンオフする。

なお、上記主電流に代えて、半導体スイッチング素子の主電極間電圧を用いて短絡を検知しても良い。

また、本発明による電力変換装置は、上アーム側の半導体スイッチング素子と下アーム側の半導体スイッチング素子との直列回路の両端が直流電源に接続され、直列接続点が交流端子に接続されるアーム回路を複数個備え、かつ前記上アーム側の半導体スイッチング素子および前記下アーム側の半導体スイッチング素子のオン・オフを制御する複数の駆動回路装置を備えるものであって、前記駆動回路装置として、上記の本発明による半導体素子の駆動装置が用いられる。

本発明による駆動装置によれば、半導体スイッチング素子を短絡電流から確実に保護することができる。また、本発明による駆動装置を用いる電力変換装置は、過電流が流れても故障しにくくなるので、信頼性が向上する。

上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかにされる。

本発明の一実施例である駆動装置を含む下アーム側の回路構成を示す。 本実施例の回路構成の具体例を示す。 従来の動作波形例を示す。 本実施例の動作波形例を示す。 本発明の他の実施例を示す。 本発明の他の実施例の回路構成の具体例を示す。 本実施例のインバータ装置の回路構成を示す。

以下、本発明の実施例を、図面を用いて説明する。

なお、以下に説明する構成は、ＤＣ／ＤＣコンバータや直流チョッパなどの直流−直流電力変換装置にも適用可能である。また、以下に説明する構成は、車載用、産業用や家庭用などの電力変換装置にも適用可能である。

まず、図７を用いて、本発明の一実施例であるインバータ装置の電気的な回路構成について説明する。

本実施例のインバータ装置ＩＮＶは、パワーモジュールＰＭＵ，駆動回路装置ＤＣＵ及び電動機制御装置ＭＣＵから構成されている。パワーモジュールＰＭＵは電力変換用の主回路を構成しており、駆動回路装置ＤＣＵから出力される駆動信号を受けて動作し、直流電源である高圧バッテリＢＡＴから供給される直流電力を三相交流電力に変換し、モータＭの固定子巻線に供給する。主回路は３相ブリッジ回路であり、３相分の直列回路（Ａｕ，Ａｖ，Ａｗ）が高圧バッテリＢＡＴの正極側と負極側との間に電気的に並列に接続されて構成されている。直列回路はアームとも呼ばれ、２つのパワー半導体スイッチング素子によって構成されている。

アームは、上アーム側のパワー半導体スイッチング素子と下アーム側のパワー半導体スイッチング素子とが電気的に直列に接続されて構成されている。本実施例では、パワー半導体スイッチング素子として、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を用いている。ＩＧＢＴには、コレクタ電極とエミッタ電極との間にダイオード素子を電気的に逆並列に接続する。また、ＩＧＢＴはコレクタ電極とエミッタ電極の他にゲート電極を備えている。

パワー半導体スイッチング素子としては、他の電圧制御型半導体スイッチング素子、例えばｎチャネルのＭＯＳＦＥＴ（金属・酸化物・半導体電界効果トランジスタ）を用いてもよい。ＭＯＳＦＥＴを構成する半導体チップは、ドレイン電極，ソース電極及びゲート電極の３つの電極を備えている。また、ドレイン電極とソース電極との間には、ソース電極からドレイン電極に向かう方向が順方向である寄生の内蔵ダイオードが電気的に逆並列に接続される。

Ｕ相アームＡｕは、上アーム側のパワー半導体スイッチング素子Ｍｐｕのエミッタ電極と下アーム側のパワー半導体スイッチング素子Ｍｎｕのコレクタ電極が電気的に直列に接続されて構成されている。図７においては、Ｕ相アームＡｕを示すブロック内のみに具体的な回路構成を示しているが、Ｖ相アームＡｖおよびＷ相アームＡｗもＵ相アームＡｕと同様であり、パワー半導体スイッチング素子Ｍｐｖ，Ｍｐｗのエミッタ電極にそれぞれパワー半導体スイッチング素子Ｍｎｖ，Ｍｎｗのコレクタ電極が電気的に直列に接続されて構成されている。なお、本文中、下付き文字ｐ，ｎはそれぞれ上アーム，下アームを示し、下付き文字ｕ，ｖ，ｗはそれぞれ三相交流のＵ相，Ｖ相，Ｗ相を示す。

パワー半導体スイッチング素子Ｍｐｕ，Ｍｐｖ，Ｍｐｗのコレクタ電極は高圧バッテリＢＡＴの高電位側（正極側）に電気的に接続されている。パワー半導体スイッチング素子Ｍｎｕ，Ｍｎｖ，Ｍｎｗのエミッタ電極は高圧バッテリＢＡＴの低電位側（負極側）に電気的に接続されている。また、パワー半導体スイッチング素子（Ｍｐｕ，Ｍｐｖ，Ｍｐｗ，Ｍｎｕ，Ｍｎｖ，Ｍｎｗ）のコレクタとダイオード素子（Ｄｐｕ，Ｄｐｖ，Ｄｐｗ，Ｄｎｕ，Ｄｎｖ，Ｄｎｗ）のカソードが電気的に接続され、パワー半導体スイッチング素子（Ｍｐｕ，Ｍｐｖ，Ｍｐｗ，Ｍｎｕ，Ｍｎｖ，Ｍｎｗ）のエミッタとダイオード素子（Ｄｐｕ，Ｄｐｖ，Ｄｐｗ，Ｄｎｕ，Ｄｎｖ，Ｄｎｗ）のアノードが電気的に接続されている。

Ｕ相アームＡｕの中点、すなわち上アーム側のパワー半導体スイッチング素子のエミッタ電極と下アーム側のパワー半導体スイッチング素子のコレクタ電極との接続部分は、モータＭのＵ相の固定子巻線に電気的に接続されている。Ｖ相アームＡｖ，Ｗ相アームＡｗの中点もＵ相アームＡｕの中点と同様に、それぞれ、モータＭのＶ相，Ｗ相の固定子巻線に電気的に接続されている。

直流電源である高圧バッテリＢＡＴの正極側と負極側との間には、パワー半導体スイッチング素子の動作によって生じる直流電圧の変動を抑制するために、平滑用の電解コンデンサＳＥＣが電気的に接続されている。

パワーモジュールＰＭＵは、ケースによって囲われたベース上に絶縁基板を介して半導体チップが実装され、三相ブリッジ回路が形成されるように、半導体チップ間、半導体チップと入力端子との間、半導体チップと出力端子との間がアルミワイヤや板状導体などの接続導体によって電気的に接続されて構成されている。ベースは、銅やアルミニウムなどの熱伝導性部材によって構成されている。ベースの下面は空気或いは冷却水などの冷却媒体によって冷却されるようになっている。ベースの下面には、冷却媒体による冷却効率を向上させるために、フィンなどが設けられている。絶縁基板は、窒化アルミニウムなどの絶縁部材からなるものであって、両面に配線パターンがメタライズされている。半導体チップは、前述したＩＧＢＴおよびダイオード素子を構成するものであり、両面に電極を有している。ベースと絶縁基板との間、絶縁基板と半導体チップとの間は、半田などの接合部材によって接合されている。

駆動回路装置ＤＣＵは、パワー半導体スイッチング素子（Ｍｐｕ，Ｍｐｖ，Ｍｐｗ，Ｍｎｕ，Ｍｎｖ，Ｍｎｗ）のゲート電極に電気的に接続されている。駆動回路装置ＤＣＵは、電動機制御装置ＭＣＵから出力された上アーム側のパワー半導体スイッチング素子（Ｍｐｕ，Ｍｐｖ，Ｍｐｗ）の制御指令信号（Ｖｐｕ＊，Ｖｐｖ＊，Ｖｐｗ＊）を受けて、受けた制御指令信号（Ｖｐｕ＊，Ｖｐｖ＊，Ｖｐｗ＊）に応じて、上アーム側のパワー半導体スイッチング素子（Ｍｐｕ，Ｍｐｖ，Ｍｐｗ）をオン・オフ駆動するための駆動信号（Ｖｐｕ，Ｖｐｖ，Ｖｐｗ）を作成して、上アーム側のパワー半導体スイッチング素子（Ｍｐｕ，Ｍｐｖ，Ｍｐｗ）のゲート電極に出力する。また、駆動回路装置ＤＣＵは、電動機制御装置ＭＣＵから出力された下アーム側のパワー半導体スイッチング素子（Ｍｎｕ，Ｍｎｖ，Ｍｎｗ）の制御指令信号（Ｖｎｕ＊，Ｖｎｖ＊，Ｖｎｗ＊）を受けて、受けた制御指令信号（Ｖｎｕ＊，Ｖｎｖ＊，Ｖｎｗ＊）に応じて、下アーム側のパワー半導体スイッチング素子（Ｍｎｕ，Ｍｎｖ，Ｍｎｗ）をオン・オフ駆動するための駆動信号（Ｖｎｕ，Ｖｎｖ，Ｖｎｗ）を作成して、下アーム側のパワー半導体スイッチング素子（Ｍｎｕ，Ｍｎｖ，Ｍｎｗ）のゲート電極に出力する。

なお、駆動回路装置ＤＣＵは、後述する本発明の実施例である半導体素子の駆動装置（図１，２，５，６参照）を、パワー半導体スイッチング素子の個数分、図７においては６個、備えている。これら駆動装置は、短絡電流からパワー半導体スイッチング素子を保護する保護回路を備える。保護回路は、パワー半導体スイッチング素子の主電流（例えばＩＧＢＴのコレクタ電流）または主電極間の電圧（例えばＩＧＢＴのコレクタ・エミッタ間電圧）と、パワー半導体スイッチング素子の制御電圧（例えば、ＩＧＢＴのゲート・エミッタ間電圧）とに基づいて、短絡電流の電流上昇率ｄｉ／ｄｔを通常時よりも低減し、次にパワー半導体スイッチング素子をターンオフする。これにより、パワー半導体スイッチング素子を確実に短絡電流から保護できるので、電力変換装置の信頼性が向上する。

電動機制御装置ＭＣＵは、パワーモジュールＰＭＵのパワー半導体スイッチング素子を動作させるための制御値を、入力された複数の入力信号に基づいて演算し、演算された制御値を制御指令信号（Ｖｐｕ＊〜Ｖｎｗ＊）として駆動回路装置ＤＣＵに出力するものであり、制御値を演算するマイクロコンピュータを備えている。マイクロコンピュータには、入力信号として、トルク指令信号（トルク指令値）τ＊，回転数指令信号（回転数指令値）ｎ＊，検知信号（Ｕ相〜Ｗ相の電流値）ｉｕ〜ｉｗ及び検知信号（回転子の磁極位置）θが入力される。トルク指令信号（トルク指令値）τ＊および回転数指令信号（回転数指令値）ｎ＊は、運転モードに応じて、図示されない総合制御装置ＧＣＵから出力される。検知信号（Ｕ相〜Ｗ相の電流値）ｉｕ〜ｉｗは電流センサＣｕ〜Ｃｗから出力される。検知信号（回転子の磁極位置）θは、モータＭに取り付けられる磁極位置センサから出力される。

電流センサＣｕ〜Ｃｗは、インバータ装置ＩＮＶ（すなわちパワーモジュールＰＭＵ）からモータＭの固定子の固定子巻線に供給されるＵ相〜Ｗ相電流ｉｕ〜ｉｗを検知するためのものであり、シャント抵抗器，変流器（ＣＴ）などから構成される。磁極位置センサは、モータＭの回転子の磁極位置θを検出するためのものであり、レゾルバ，エンコーダ，ホール素子，ホールＩＣなどから構成される。

マイクロコンピュータは、ｄ軸，ｑ軸の電流指令値（Ｉｄ＊，Ｉｑ＊）を入力信号に基づいて演算し、演算された電流指令値（Ｉｄ＊，Ｉｑ＊）に基づいて電圧制御値（Ｖｕ〜Ｖｗ）を演算し、演算された電圧制御値（Ｖｕ〜Ｖｗ）を、パワーモジュールＰＭＵのパワー半導体スイッチング素子を動作させるための制御指令信号（例えば、ＰＷＭ信号（パルス幅変調信号））Ｖｐｕ＊〜Ｖｎｗ＊として駆動回路装置ＤＣＵに出力する。

次に、図１ないし４を用いて、本発明の一実施例である半導体素子の駆動装置について説明する。

図１は、図７におけるパワーモジュールＰＭＵのうち、一相分のアームの下アーム側におけるパワー半導体スイッチング素子およびその駆動装置を含む回路構成を示す。なお、上アーム側における回路構成も同様である。

スイッチング素子ＩＧＢＴ２４と並列にダイオード素子２５が電気的に接続され、ＩＧＢＴ２４は主電流を検知する電流センス用ＩＧＢＴ１００を内蔵している。電流センス用ＩＧＢＴ１００には例えば主電流の数千分の１のセンス電流が流れ、このセンス電流が、電流センス用ＩＧＢＴ１００のエミッタ電極に電気的に接続されるセンス抵抗１０１によってセンス電圧に変換される。

センス電圧とＩＧＢＴ２４のゲート電圧は高速短絡検知部１０２に入力される。高速短絡検知部１０２は、センス電圧とＩＧＢＴ２４のゲート電圧とがそれぞれ所定の閾値を超えると短絡検知信号を出力する。このように、センス電圧、すなわちＩＧＢＴ２４に流れる主電流に加え、ゲート電圧を検知することにより、短絡電流を確実に検知することができる。このため、誤検知防止のための動作遅れ時間を設定しなくても良いなど、短絡電流の検知を高速化することができる。

短絡ｄｉ／ｄｔ制御部１０６はセンス電圧を入力し、入力したセンス電圧が所定の閾値を超えたと判定すると、ＩＧＢＴ２４を通常のターンオンよりも緩やかにターンオンさせて、短絡電流の電流上昇率ｄｉ／ｄｔを低減する。これにより、短絡電流の急峻な立ち上がりに伴う短絡電流の振動を防止することができる。

駆動遮断部１０４は、短絡検知信号を受信すると、ＩＧＢＴ２４をオン・オフ駆動する駆動部１０５に遮断信号を送信する。なお、駆動遮断部１０４は、ＩＧＢＴ２４のゲート電源（Ｖｃｃ）が所定の電圧より低下した場合、あるいはＩＧＢＴ２４が所定の温度を超えた場合などの異常状態の検知信号（図示せず）を受信した時に、駆動部１０５に遮断信号を送信する機能を有しても良い。

駆動部１０５は、正常時において、上位の電動機制御装置ＭＣＵから送られてきた制御指令信号（例えば、Ｖｎｕ＊）を受信すると、ＩＧＢＴ２４をターンオン・ターンオフする駆動信号をＩＧＢＴ２４のゲート電極に与える。なお、制御指令信号を送信する電動機制御装置ＭＣＵ側と本信号を受信する駆動部１０５側とは、フォトカプラなどで電気的に絶縁されていても良い。駆動部１０５は、短絡ｄｉ／ｄｔ制御部１０６の動作状態を示す信号と駆動遮断部１０４からの遮断信号とに基づいて、短絡ｄｉ／ｄｔ制御部１０６により短絡電流のｄｉ／ｄｔが低減された後、ＩＧＢＴ２４をターンオフする。なお、本実施例における駆動部１０５は、ＩＧＢＴ２４を通常のターンオフよりも緩やかにターンオフするソフト遮断機能を有する。本機能により、短絡電流をターンオフする時の過大な跳ね上がり電圧（サージ電圧）を抑制することができる。

図２は、本実施例の回路構成の具体例を示す。

比較器２０１はセンス抵抗１０１のセンス電圧を入力し、入力するセンス電圧が第１の所定の閾値Ｖｉｃ１を超えると第１の検知信号（例えばＨｉｇｈ信号）を出力する。閾値Ｖｉｃ１は、例えばＩＧＢＴ２４の定格電流の数倍の電流に対しセンスＩＧＢＴ１００のセンス比とセンス抵抗に基づいて設定される基準電圧であり、例えばバンドギャップレファレンスなど高精度な基準電源から抵抗分圧などで作成される。比較器２１２は、ＩＧＢＴ２４のゲート電圧を入力し、入力するゲート電圧が第２の所定の閾値Ｖｉｃ２を超えると第２の検知信号（例えばＨｉｇｈ信号）を出力する。閾値Ｖｉｃ２は、ＩＧＢＴ２４のＨｉｇｈレベルのゲート電圧Ｖｇ１（図４参照）、すなわち、正常時におけるゲート・エミッタ間電圧より大きい電圧に設定している。

短絡電流が流れるとＩＧＢＴ２４のコレクタ電圧（Ｖｃｅ）が一瞬下がり更に上がる（図４参照）。このようにコレクタ電圧が上がるときのｄｖ／ｄｔとＩＧＢＴ２４の帰還容量とによって、ＩＧＢＴ２４のゲートに電流が流れ込み、ゲート電圧がＶｇ１より持ち上がる。この現象を利用して比較器２１２は短絡を検知する。論理部２１３は第１の検知信号と第２の検知信号を受けて、両方がＨｉｇｈの時に第１の短絡検知信号（Ｈｉｇｈ信号）を出力する。

短絡ｄｉ／ｄｔ制御部１０６において、比較器２０２はセンス抵抗１０１のセンス電圧を入力し、入力するセンス電圧が第３の所定の閾値Ｖｉｃ３を超えると、第２の短絡検知信号（例えばＨｉｇｈ信号）を出力する。閾値Ｖｉｃ３は、例えばＩＧＢＴ２４の定格電流の数倍の電流に対しセンスＩＧＢＴ１００のセンス比とセンス抵抗に基づいて設定される基準電圧であり、例えばバンドギャップレファレンスなど高精度な基準電源から抵抗分圧などで作成される。第３の閾値Ｖｉｃ３は、第１の閾値Ｖｉｃ１と同じ大きさでもよいし、Ｖｉｃ１より大きくしてもよい。なお、駆動部１０５における短絡電流遮断動作開始を早めるためには、Ｖｉｃ３をＶｉｃ１より大きくすることが好ましい。

短絡ｄｉ／ｄｔ制御部１０６における反転器２０３は、比較器２０２が出力する第２の短絡検知信号（例えばＨｉｇｈ信号）の極性を反転してｐＭＯＳ２０５をターンオンする信号（例えばＬｏｗ信号）を作成する。ｐＭＯＳ２０５は、スイッチング素子であり、短絡電流が流れて電流がピークに達するまでの途中で反転器２０３の出力する信号によってターンオンする。ｐＭＯＳ２０５がターンオンすると同時にｐＭＯＳ２１１をターンオフさせて、オン用ゲート抵抗Ｒｇ（ｏｎ）を切り離し、ソフトターンオン用ゲート抵抗Ｒｇ（ｄｉ）２０５に切り替える。ソフトターンオン用ゲート抵抗Ｒｇ（ｄｉ）２０５は、ＩＧＢＴ２４の短絡電流がピークに達するまでの途中で短絡電流のｄｉ／ｄｔを低減するために、ＩＧＢＴ２４のゲート入力容量を緩やかにチャージさせる抵抗器であり、例えばオン用ゲート抵抗Ｒｇ（ｏｎ）２１０の数十から数百倍程度の抵抗値を有する。

駆動遮断部１０４は、高速短絡検知部１０２の論理部２１３が出力する第１の短絡検知信号を受信すると、ＩＧＢＴ２４を駆動する駆動部１０５に遮断信号を送信する。

駆動部１０５は、正常時において、上位の電動機制御装置ＭＣＵから送られてきた制御指令信号（例えば、Ｖｎｕ＊）を受信すると、ＩＧＢＴ２４をターンオン・ターンオフする駆動信号をＩＧＢＴ２４のゲート電極に与える。ｐＭＯＳ２１１は、制御指令信号を受けてＩＧＢＴ２４をターンオンさせるスイッチング素子であり、例えば、数アンペアクラスの電流を出力できる。オン用ゲート抵抗Ｒｇ（ｏｎ）２１０はＩＧＢＴ２４をターンオンさせるときにＩＧＢＴ２４のゲート入力容量をチャージさせる電流を制限する抵抗器である。ｎＭＯＳ２０８は、制御指令信号を受けてＩＧＢＴ２４をターンオフさせるスイッチング素子であり、例えば、数アンペアクラスの電流を出力できる。オフ用ゲート抵抗Ｒｇ（ｏｆｆ）２０９はＩＧＢＴ２４をターンオフさせるときにＩＧＢＴ２４のゲート入力容量に溜まったチャージを引き抜くための抵抗器である。

また、駆動部１０５は、駆動遮断部１０４からの遮断信号および反転器２０３からの信号を受信し、短絡ｄｉ／ｄｔ制御部１０６により短絡電流のｄｉ／ｄｔが低減された後、ＩＧＢＴ２４を通常よりもゆっくりターンオフする。すなわち、駆動部１０５は、短絡電流が流れるＩＧＢＴ２４をソフト遮断する。このとき、駆動部１０５においては、駆動遮断１０４からの遮断信号を受け、かつ反転器２０３からの信号がＬｏｗ（ｐＭＯＳ２０５がオンで、短絡ｄｉ／ｄｔ制御部１０６が動作中）からＨｉｇｈ（ｐＭＯＳ２０５がオフし、短絡ｄｉ／ｄｔ制御部が動作終了）に変化したら、ｎＭＯＳ２０６がソフト遮断のためにターンオンされる。ソフト遮断用ゲート抵抗Ｒｇ（ｓｃ）２０７はＩＧＢＴ２４をソフトターンオフさせるときに、ＩＧＢＴ２４のゲート入力容量に溜まったチャージをゆっくり引き抜く抵抗器であり、例えばオフ用ゲート抵抗Ｒｇ（ｏｆｆ）２０９の数十から数百倍程度の抵抗値である。

本実施例によれば、短絡電流のｄｉ／ｄｔを抑えるので、短絡電流立ち上がり時の電流・電圧振動を抑えると共に、ゲート電圧および主電流の検知によって短絡検知の確度向上に伴う短絡検知の高速化により、短絡電流が流れてから遮断動作を開始するまでの時間を短縮できる。これにより、ＩＧＢＴ２４を短絡による故障から確実に保護することができる。

なお、本実施例ではパワー半導体スイッチング素子としてＩＧＢＴを用いているが、ＭＯＳＦＥＴを用いても良い。ＭＯＳＦＥＴの場合、逆並列ダイオードとして内蔵ダイオードを用いることができるので、個別のダイオードを接続しなくても良い。また、本実施例では、ＩＧＢＴ及びダイオードを１個ずつ接続しているが、それらの個数は電力変換装置の電力容量に応じて、複数個ずつ並列に接続してもよい。また、図２の回路構成においては、駆動装置におけるスイッチング素子としてＭＯＳＦＥＴが用いられているが、バイポーラ接合トランジスタなどを用いても良い。

次に、図３，４により動作波形の従来例と本実施例の動作波形例について説明する。両図中、ｐＭＯＳのゲート電圧波形は反転値を示す。また、センス電圧の閾値Ｖｉｃ１，Ｖｉｃ３を記した電流値は、それぞれＶｉｃ１，Ｖｉｃ３に対応する電流値である。なお、図中のＶｉｃ４は、後述する他の実施例（図５，６参照）における主電極間電圧（コレクタ電圧）の検知閾値である。

図３は、通常時と短絡時における従来の波形例を示す。なお、回路構成としては、図２において、短絡ｄｉ／ｄｔ制御部１０６が無く、かつ高速短絡検知部１０２がセンス抵抗のみによる検知回路に置き換えたものである。それぞれの波形は、図中上から、ｐＭＯＳ２１１のゲート電圧７５、ｎＭＯＳ２０８のゲート電圧７６、ｎＭＯＳ２０６のゲート電圧７７、ＩＧＢＴ２４のゲート電圧Ｖｇｅ７１、ＩＧＢＴ２４のゲート電流Ｉｇ７２、ＩＧＢＴ２４のコレクタ・エミッタ間電圧Ｖｃｅ７４、ＩＧＢＴ２４のコレクタ電流Ｉｃ７３である。本従来例では、短絡時に短絡電流が流れ始めて、短絡を検知すると短絡検知信号はディレー回路を介して駆動遮断１０４に入力し、駆動遮断１０４はｎＭＯＳ２０６をオンしてソフト遮断する。ディレー回路を介するため短絡時間が長くなり、ＩＧＢＴ２４が故障に至る場合がある。また、ディレー時間を短くすると、短絡時のノイズにより誤検知して短絡電流が振動する場合もあり得る。

図４は、通常時と短絡時における本実施例の波形例を示す。それぞれの波形は、図中上から、ｐＭＯＳ２１１のゲート電圧７５、ｐＭＯＳ２０５のゲート電圧７８、ｎＭＯＳ２０８のゲート電圧７６、ｎＭＯＳ２０６のゲート電圧７７、ＩＧＢＴ２４のゲート電圧Ｖｇｅ７１、ＩＧＢＴ２４のゲート電流Ｉｇ７２、ＩＧＢＴ２４のコレクタ・エミッタ間電圧Ｖｃｅ７４、ＩＧＢＴ２４のコレクタ電流Ｉｃ７３である。短絡時に短絡電流が流れ始めて、比較器２０２が短絡を検知すると、ｐＭＯＳ２１１をオフして、ｐＭＯＳ２０５をオンする。これにより、小さいゲート抵抗値のＲｇ（ｏｎ）２１０から、Ｒｇ（ｏｎ）２１０よりも大きいゲート抵抗値のＲｇ（ｄｉ）２０４に切り替わり、ＩＧＢＴ２４のターンオン速度が遅くなる。さらに本実施例では、短絡時に短絡電流が流れ始めて、比較器２０１と２１２の両方が短絡を検知すると短絡検知信号は直接、駆動遮断１０４に入力し、駆動遮断１０４はｎＭＯＳ２０６をオンしてソフト遮断する。これにより、短絡時間が短くなり、ＩＧＢＴ２４が故障しにくい。

本実施例の駆動装置によれば、半導体スイッチング素子を短絡電流から確実に保護することができる。また、本実施例の駆動装置を用いる電力変換装置は、電源短絡などにより過電流が流れても故障しにくくなるので、信頼性が向上する。

次に、図５および６を用いて、本発明の他の実施例である半導体素子の駆動装置について説明する。なお、主に、図１，２の実施例とは異なる点について説明する。

図５は、図７におけるパワーモジュールＰＭＵのうち、一相分のアームの下アーム側における半導体スイッチング素子およびその駆動装置を含む回路構成を示す。

本実施例においては、図１の実施例とは異なり、ＩＧＢＴ２４の主電極間電圧すなわちコレクタ電圧が高速絡検知部１０２に入力され、コレクタ電圧およびＩＧＢＴ２４のゲート電圧がそれぞれ所定の閾値を超えると短絡検知信号が出力される。また、短絡ｄｉ／ｄｔ制御部１０６は、ＩＧＢＴ２４のコレクタ電圧およびゲート電圧を入力し、短絡状態でコレクタ電圧が所定の閾値を超えると、ＩＧＢＴ２４を緩やかにターンオンさせて、短絡電流のｄｉ／ｄｔを低減する。駆動遮断部１０４は、高速短絡検知部１０２からの短絡検知信号とＩＧＢＴ２４のゲート電圧を入力し、短絡状態において確実に駆動部１０５に遮断信号を出力する。駆動部１０５は、遮断信号と短絡ｄｉ／ｄｔ制御部の動作状態に基づいて、ｄｉ／ｄｔ低減後、ＩＧＢＴ２４をソフト遮断する。なお、他の回路構成及び動作は、図１の実施例と同様である。

図６は、図５の実施例の回路構成の具体例を示す。

ダイオード４０１は、ＩＧＢＴ２４のコレクタ電圧を検知するためのもので、ＩＧＢＴ２４がターンオンしてコレクタ電圧が電源Ｖｃｃより下がったときに導通してＩＧＢＴ２４のコレクタ電圧を高速短絡検知部１０２及び短絡ｄｉ／ｄｔ制御部３０１に出力する。抵抗器４０２は、電源Ｖｃｃとダイオード４０１のカソード電極に接続され、ダイオード４０１が導通するときの電流値を制限する。比較器２０１は、ＩＧＢＴ２４のターンオン時のコレクタ電圧とダイオード４０１の順方向電圧との加算値を入力し、第４の所定の閾値Ｖｉｃ４を超えると第１の検知信号（例えばＨｉｇｈ信号）を出力する。閾値Ｖｉｃ４は例えばＩＧＢＴ２４の定格電流の数倍の電流が流れたときのＩＧＢＴ２４のコレクタ・エミッタ電圧に基づいて設定される基準電圧であり、例えばバンドギャップレファレンスなど高精度な基準電源から抵抗分圧などで作成される。なお、ゲート電圧の閾値Ｖｉｃ２は、図２の具体例と同様に、ＩＧＢＴ２４のＨｉｇｈレベルのゲート電圧Ｖｇ１、すなわち、正常時におけるゲート・エミッタ間電圧より大きい電圧に設定している。

短絡ｄｉ／ｄｔ制御部１０６はＩＧＢＴ２４のターンオン時のコレクタ電圧とダイオード４０１の順方向電圧との加算値が所定の閾値を超えると、ＩＧＢＴ２４を通常時よりも緩やかにターンオンさせて、短絡電流のｄｉ／ｄｔを低減する。比較器２０２はＩＧＢＴ２４のターンオン時のコレクタ電圧とダイオード４０１の順方向電圧との加算値を入力し、この加算値が所定の閾値Ｖｉｃ４を越えると第２の短絡検知信号（例えばＨｉｇｈ信号）を出力する。なお、短絡電流が流れている期間においては、短絡電流の立ち上がり時から、ＩＧＢＴ２４のコレクタ電圧は正常時のオン電圧より高くなるため（図３，４参照）、短絡ｄｉ／ｄｔ制御部１０６における閾値Ｖｉｃ４と上述した高速短絡検知部１０２における第４の閾値Ｖｉｃ４とは、どちらもオン電圧よりも大きな値に設定すると共に、同じ大きさにして良い。これにより、閾値を設定するための回路を簡略化することができる。

短絡ｄｉ／ｄｔ制御部１０６における論理部４０３は、比較器２０２が出力する第２の短絡検知信号（例えばＨｉｇｈ信号）とＩＧＢＴ２４のゲート電圧を入力して、短絡かどうかを判断する。すなわち、論理部４０３は、ＩＧＢＴ２４のコレクタ電圧が比較器２０２の閾値Ｖｉｃ４を超えて、かつＩＧＢＴ２４のゲート電圧がターンオン状態のとき、短絡と判断する。ここで、ＩＧＢＴ２４のゲート電圧をも論理部４０３に入力することにより、短絡の誤検知が防止できる。なお、ゲート電圧の検知については、ゲート電圧がオン状態であることを検知すればよく、高精度な閾値を設定しなくても良い。ｐＭＯＳ２０５はスイッチング素子であり、論理部４０３が短絡と判断すると、短絡電流がピークに達するまでの途中でｐＭＯＳ２０５がターンオンする。ｐＭＯＳ２０５がターンオンすると同時にｐＭＯＳ２１１をターンオフさせてオン用ゲート抵抗Ｒｇ（ｏｎ）を切り離し、ソフトターンオン用ゲート抵抗Ｒｇ（ｄｉ）２０５に切り替える。

駆動遮断部１０４は論理部２１３が出力する第１の短絡検知信号とＩＧＢＴ２４のゲート電圧を受けて、ＩＧＢＴ２４を駆動する駆動部１０５に遮断信号を送る。ここで、ゲート電圧をも用いることにより、誤動作を防止できる。なお、ゲート電圧の検知については、ゲート電圧がオン状態であることを検知すればよく、高精度な閾値を設定しなくても良い。

駆動部１０５は、駆動遮断部１０４からの遮断信号および論理部４０３からの信号を受信し、短絡ｄｉ／ｄｔ制御部１０６により短絡電流のｄｉ／ｄｔが低減された後、ＩＧＢＴ２４をソフト遮断する。このとき、駆動部１０５においては、駆動遮断１０４からの遮断信号を受け、かつ論理部２０３からの信号に基づいてｐＭＯＳ２０５がオンである短絡ｄｉ／ｄｔ制御部１０６の動作状態からｐＭＯＳ２０５がオフである短絡ｄｉ／ｄｔ制御部の非動作状態に変化したら、ｎＭＯＳ２０６がソフト遮断のためにターンオンされる。

なお、本図に示す具体例における他の回路構成及び動作は、図２の具体例と同様である。また、本実施例の動作波形も図４に示した波形と同様である。さらに、本実施例においても、パワー半導体スイッチング素子として、ＭＯＳＦＥＴを用いてもよい。また、ＩＧＢＴ及びダイオードを複数個ずつ並列に接続しても良い。

本実施例の駆動装置によっても、半導体スイッチング素子を短絡電流から確実に保護することができる。また、本実施例の駆動装置を用いる電力変換装置は、電源短絡などにより過電流が流れても故障しにくくなるので、信頼性が向上する。

なお、本発明は前述した各実施例に限定されるものではなく、様々な変形例が含まれる。例えば、前述した各実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、さらに、ある実施例の構成に他の実形例の構成を加えることも可能である。さらにまた、各実施例の構成の一部について、他の構成の追加・削除・置き換えをすることが可能である。

たとえば、駆動装置によって制御されるパワー半導体スイッチング素子は、ＩＧＢＴのほか、パワーＭＯＳＦＥＴでも良い。また、主電流は、電流センス用ＩＧＢＴを用いるほか、シャント抵抗や電流トランスを用いて検出しても良い。

２４…ＩＧＢＴ、２５…ダイオード素子、１００…電流センス用ＩＧＢＴ、
１０１…センス抵抗、１０２…高速短絡検知部、１０４…駆動遮断部、
１０５…駆動部、１０６…短絡ｄｉ／ｄｔ制御部、２０１…比較器、２０２…比較器、
２０３…反転器、２０４…抵抗器、２０５…ｐＭＯＳ、２０６…ｎＭＯＳ、
２０７…抵抗器、２０８…ｎＭＯＳ、２０９…抵抗器、２１０…抵抗器、
２１１…ｐＭＯＳ、２１２…比較器、２１３…論理部、４０１…ダイオード、
４０２…抵抗器、４０３…論理部、
ＩＮＶ…インバータ装置、ＰＭＵ…パワーモジュール、ＤＣＵ…駆動回路装置、
ＭＣＵ…電動機制御装置、Ｍ…モータ、Ｃｕ，Ｃｖ，Ｃｗ…電流センサ、
Ａｕ…Ｕ相アーム、Ａｖ…Ｖ相アーム、Ａｗ…Ｗ相アーム、ＳＥＣ…電解コンデンサ、
ＢＡＴ…高圧バッテリ

Claims (9)

1. 半導体スイッチング素子のオン・オフを制御するための駆動信号を作成し、前記駆動信号を前記半導体スイッチング素子の制御電極に与える駆動部と、
   前記半導体スイッチング素子を短絡電流から保護する保護回路と、
   を備える半導体素子の駆動装置において、
   前記保護回路は、
   前記半導体スイッチング素子を流れる主電流と前記半導体スイッチング素子の制御電圧とに基づいて短絡を検知し、短絡を検知したら短絡検知信号を出力する短絡検知部と、
   前記主電流に基づいて短絡を検知したら短絡電流のｄｉ／ｄｔを低減する短絡ｄｉ／ｄｔ制御部と、
   前記短絡検知信号に基づいて前記駆動部に遮断指令信号を送信する駆動遮断部と、
   を備え、
   前記駆動部は、前記短絡ｄｉ／ｄｔ制御部が前記短絡電流のｄｉ／ｄｔを低減したら、前記遮断指令信号に基づいて前記半導体スイッチング素子をターンオフすることを特徴とする半導体素子の駆動装置。
2. 請求項１に記載の半導体素子の駆動装置において、
   前記短絡ｄｉ／ｄｔ制御部の電流検知閾値が前記短絡検知部の電流検知閾値よりも大きく、かつ前記短絡検知部の制御電圧検知閾値が正常時の制御電圧よりも大きいことを特徴とする半導体素子の駆動装置。
3. 請求項１または請求項２に記載の半導体素子の駆動装置において、
   前記駆動部は、前記遮断指令信号に基づいて前記半導体スイッチング素子をターンオフする場合、前記半導体スイッチング素子をソフト遮断することを特徴とする半導体素子の駆動装置。
4. 半導体スイッチング素子のオン・オフを制御するための駆動信号を作成し、前記駆動信号を前記半導体スイッチング素子の制御電極に与える駆動部と、
   前記半導体スイッチング素子を短絡電流から保護する保護回路と、
   を備える半導体素子の駆動装置において、
   前記保護回路は、
   前記半導体スイッチング素子の主電極間電圧と前記半導体スイッチング素子の制御電圧とに基づいて短絡を検知し、短絡を検知したら短絡検知信号を出力する短絡検知部と、
   前記主電極間電圧に基づいて短絡を検知したら短絡電流のｄｉ／ｄｔを低減する短絡ｄｉ／ｄｔ制御部と、
   前記短絡検知信号に基づいて前記駆動部に遮断指令信号を送信する駆動遮断部と、
   を備え、
   前記駆動部は、前記短絡ｄｉ／ｄｔ制御部が前記短絡電流のｄｉ／ｄｔを低減したら、前記遮断指令信号に基づいて前記半導体スイッチング素子をターンオフすることを特徴とする半導体素子の駆動装置。
5. 請求項４に記載の半導体素子の駆動装置において、
   前記短絡ｄｉ／ｄｔ制御部の電圧検知閾値と前記短絡検知部の電圧検知閾値とが同じ大きさであり、かつ前記短絡検知部の制御電圧検知閾値が正常時の制御電圧よりも大きいことを特徴とする半導体素子の駆動装置。
6. 請求項４または請求項５に記載の半導体素子の駆動装置において、
   前記短絡ｄｉ／ｄｔ制御部は、前記主電極間電圧および前記制御電圧に基づいて短絡を検知することを特徴とする半導体素子の駆動装置。
7. 請求項４ないし６のいずれか１項に記載の半導体素子の駆動装置において、
   前記駆動遮断部は、前記短絡検知信号および前記制御電圧に基づいて前記駆動部に遮断指令信号を送信することを特徴とする半導体素子の駆動装置。
8. 請求項４ないし７のいずれか１項に記載の半導体素子の駆動装置において、
   前記駆動部は、前記遮断指令信号に基づいて前記半導体スイッチング素子をターンオフする場合、前記半導体スイッチング素子をソフト遮断することを特徴とする半導体素子の駆動装置。
9. 上アーム側の半導体スイッチング素子と下アーム側の半導体スイッチング素子との直列回路の両端が直流電源に接続され、直列接続点が交流端子に接続されるアーム回路を複数個備え、かつ前記上アーム側の半導体スイッチング素子および前記下アーム側の半導体スイッチング素子のオン・オフを制御する複数の駆動回路装置を備える電力変換装置において、
   前記駆動回路装置が請求項１ないし８のいずれか１項に記載の半導体素子の駆動装置であることを特徴とする電力変換装置。

Images