JP2015025801A - パターン状に配置される接合剤を有するｐＨセンサ - Google Patents

パターン状に配置される接合剤を有するｐＨセンサ Download PDF

Info

Publication number
JP2015025801A
JP2015025801A JP2014107759A JP2014107759A JP2015025801A JP 2015025801 A JP2015025801 A JP 2015025801A JP 2014107759 A JP2014107759 A JP 2014107759A JP 2014107759 A JP2014107759 A JP 2014107759A JP 2015025801 A JP2015025801 A JP 2015025801A
Authority
JP
Japan
Prior art keywords
substrate
die
isfet die
bonding
isfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014107759A
Other languages
English (en)
Other versions
JP6353276B2 (ja
Inventor
ドナルド・ホークハイマー
Horkheimer Donald
ポール・エス・フェチュナー
Paul S Fechner
デーヴィッド・エス・ウィリッツ
David S Willits
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of JP2015025801A publication Critical patent/JP2015025801A/ja
Application granted granted Critical
Publication of JP6353276B2 publication Critical patent/JP6353276B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1284—Application of adhesive
    • B32B37/1292—Application of adhesive selectively, e.g. in stripes, in patterns
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4148—Integrated circuits therefor, e.g. fabricated by CMOS processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3005—Shape
    • H01L2224/30051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/305—Material
    • H01L2224/30505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Electrochemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Molecular Biology (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

【課題】深海のような環境での使用に関連する機械的応力により引き起こされる圧力及び温度を減少させることにより、ピエゾ抵抗ｐＨセンサ誤差を減少させることができるｐＨセンサを提供する。
【解決手段】基板７０とイオン感応型電界効果トランジスタ（ＩＳＦＥＴ）ダイ１０とを有するｐＨセンサ２を提供する。ＩＳＦＥＴダイ１０は、媒体に曝されるように構成されるイオン検知部１２を含み、イオン検知部１２は媒体のｐＨレベルに関連する信号を出力する。ＩＳＦＥＴダイは、ＩＳＦＥＴダイ１０と基板７０との間に配置される接合剤物質の少なくとも一つの合成物で基板７０と接合される。接合剤物質の少なくとも一つの合成物の一以上のストリップが基板７０とＩＳＦＥＴダイ１０との間に第１パターンで配置される。
【選択図】図１

Description

連邦支援研究または開発に関する供述
[0001]本発明は、海軍研究事務所により授与された契約番号Ｎ０００１４−１０−１−０２０６の下に、米国政府の支援によってなされたものである。米国政府は、本発明に一定の権利を有する。
本発明は、パターン状に配置される接合剤を有するｐＨセンサに関する。
[0002]研究者は、海洋のｐＨ（水素イオン指数）レベルを測定するためにセンサ装置を使用する。海洋のｐＨレベルは、海洋に溶解されているＣＯ２（二酸化炭素）の量に関連する。様々な深さにおいて海洋のｐＨレベルを測定することにより、研究者は地球温暖化の危険性及び海洋の健全性を監視することができる可能性がある。いくつかのｐＨセンサは、イオン感応型電界効果トランジスタ（ＩＳＦＥＴｓ）を海洋に浸すことによりこれらのレベルを測定することができる。海洋においては、水温と圧力との間に逆の関係がある。水面の近くでは、温度は高く圧力は低い。深海では、温度は低いが圧力は高い。深海に関連する大きな機械的応力により引き起こされる測定誤差のせいで、そのような広い圧力変動は従来のｐＨセンサの正確性を制限する可能性がある。
[0003]ここで記載される実施形態は、基板とイオン感応型電界効果トランジスタ（ＩＳＦＥＴ）ダイとを有するｐＨセンサを提供する。ＩＳＦＥＴダイは、媒体に曝されるように構成されるイオン検知部を含み、イオン検知部は媒体のｐＨレベルに関する信号を出力する。ＩＳＦＥＴダイは、ＩＳＦＥＴダイと基板との間に配置される接合剤物質の少なくとも一つの合成物により、基板と接合する。接合剤物質の少なくとも一つの合成物の一つ以上のストリップが、基板とＩＳＦＥＴダイとの間に第１パターンで配置される。
[0004]図１は、ＩＳＦＥＴダイを基板に取り付ける接合層を有するｐＨセンサの実施形態の断面図である。 [0005]図２は、図１の接合層の実施形態の上面図である。 [0006]図３Ａは、図１の接合層の他の実施形態の上面図である。 図３Ｂは、図１の接合層の他の実施形態の上面図である。 図３Ｃは、図１の接合層の他の実施形態の上面図である。 図３Ｄは、図１の接合層の他の実施形態の上面図である。 [0007]図４Ａは、図１の接合層のさらに他の実施形態の上面図であり、図４Ａにおいて、接合層が単一の接合剤物質を用いて基板をＩＳＦＥＴダイに取り付けている。 図４Ｂは、図１の接合層のさらに他の実施形態の上面図であり、図４Ｂにおいて、接合層が単一の接合剤物質を用いて基板をＩＳＦＥＴダイに取り付けている。 [0008]図５Ａは、図１の接合層のさらに他の実施形態の上面図である。 図５Ｂは、図１の接合層のさらに他の実施形態の上面図である。 図５Ｃは、図１の接合層のさらに他の実施形態の上面図である。 図５Ｄは、図１の接合層のさらに他の実施形態の上面図である。 図５Ｅは、図１の接合層のさらに他の実施形態の上面図である。 [0009]図６は、図１の接合層の他の一実施形態の上面図であり、図６において、接合層は互いに直交していないストリップ材を含んでいる。 [0010]図７Ａは、図１の接合層に配置される接合剤物質のストリップの異なる実施形態を示す。 図７Ｂは、図１の接合層に配置される接合剤物質のストリップの異なる実施形態を示す。 図７Ｃは、図１の接合層に配置される接合剤物質のストリップの異なる実施形態を示す。 図７Ｄは、図１の接合層に配置される接合剤物質のストリップの異なる実施形態を示す。 図７Ｅは、図１の接合層に配置される接合剤物質のストリップの異なる実施形態を示す。 図７Ｆは、図１の接合層に配置される接合剤物質のストリップの異なる実施形態を示す。 [0011]図８は、図１のｐＨセンサを形成する方法の一実施形態のフロー図である。 [0012]図９Ａは、個体の異方性単結晶形から基板層を形成する実施形態を示す。 [0013]図９Ｂは、配向繊維複合材料から基板層を形成する実施形態を示す。 [0014]図１０は、図１のｐＨセンサを形成する方法の他の一実施形態のフロー図である。 [0015]図１１は、図１のｐＨセンサにより達成される効果の数学モデルの例である。
[0016]慣行に従い、描写される様々な特徴は原寸に比例して描かれておらず、本説明に関連した特徴を強調して描かれる。参照符号は、図及び本文を通じて同様の要素を示す。
[0017]図１は、ｐＨセンサ２の一例の断面図である。ｐＨセンサ２は、ＩＳＦＥＴダイ１０を有し、ＩＳＦＥＴダイ１０は、接触する媒体のｐＨを検知するためのＩＳＦＥＴダイ１０内部に組み込まれたイオン検知部１２を有する。ｐＨセンサ２は、イオン検知部１２の少なくとも一部を媒体（例えば、海水又は大洋水）に曝すように構成され、それにより媒体のｐＨを測定する。ＩＳＦＥＴダイ１０は、第１（主）面と、第１面と反対の第２（主）面と、第１面と第２面との間の辺の周囲の一以上の縁を画定する概して平面の構造を有する。ＩＳＦＥＴダイ１０の第１面は、それに組み込まれたイオン検知部１２を有する。
[0018]ＩＳＦＥＴダイ１０は、ＩＳＦＥＴダイ１０に機械的な支持を与える基板７０に取り付けられる。基板７０は、第３（主）面と、第３面と反対の第４（主）面と、第３面と第４面との間の辺の周囲の一以上の縁を画定する概して平面の構造を有する。ＩＳＦＥＴダイ１０の第２面は、基板７０の第３面に接合される。いくつかの例では、基板７０は実質的に等方性の機械的性質を有し、平坦な構造により画定される平面と平行な全ての方向における基板７０の熱膨張係数（ＣＴＥ）は実質的に同一である。そのような例において、基板７０は酸化アルミニウム又は窒化アルミニウムからなるセラミックであってよい。他の例において、基板７０は、平坦な構造により画定される平面と平行な方向において異方性の（例えば直交異方性の）機械的性質を有する（図９Ａ−９Ｂ参照）。基板７０はヘッダ４０に取り付けられてもよい。いくつかの例では、基板７０は、基板７０とヘッダ４０との間に配置されるレイヤ８０でヘッダに取り付けられる。一例では、レイヤ８０はエポキシ樹脂から形成されてもよい。他の例では、基板７０は、基板７０とヘッダ４０との間に配置されるレイヤ８０なしでヘッダ４０に直接取り付けられる。
[0019]基板７０は、一以上の電気ピン４２のためのスルーホールを同様に確定する。一以上のワイヤ１４が、ＩＳＦＥＴダイ１０とダイ１０の外部の電気回路との間の電気的な接続を提供する。ワイヤ１４は、少なくとも一つの電気ピン４２に同様に接合されていてもよい。一例では、（以下で詳述する）接合層２０の接合剤物質内の埋め込みワイヤ１４は、温度変化及び圧力変化からの一以上のワイヤ１４の保護を増加させ得る。加えて、さらなる例では、ワイヤ１４は一以上の電気ピン４２と接合されてもよい。部分的な真空空間を有し得る保護容積４３は、ワイヤ１４と少なくとも一つの電気ピン４２との間のワイヤボンドの周囲に形成され得る。
[0020]一例では、ｐＨセンサ２は同様にＩＳＦＥＴダイ１０の周囲に配置されるキャップ７２を有する。一例では、キャップ７２は基板７０と同一の組成を有する。他の例では、キャップ７２は基板７０と異なる物質を有してもよい。いくつかの例では、基板７０及びキャップ７２は、圧力変化及び温度変化により引き起こされる繰り返し変形を減らすために、ＩＳＦＥＴダイ１０に堅固な支持を提供する。いくつかの例では、保護層４４がキャップ７２とＩＳＦＥＴダイ１０の一部分に形成され得る。一例では、保護層４４は、塩水への曝露に起因する長期の劣化から接合層２０の接合剤物質を保護することにより、ｐＨセンサを保護する。一例では、保護層４４は、塩水に浸されたときにおよそ化学的に不活性であってもよい。
[0021]図１に示される例では、ｐＨセンサ２は、基板７０とキャップ７２との間の一以上の領域に配置されたフリット材２２を有し、基板７０をキャップ７２に接合する。ｐＨセンサ２は、ＩＳＦＥＴダイ１０と基板７０との間に配置された接合層２０をさらに有する。接合層２０は、基板７０をＩＳＦＥＴダイ１０に接合する。いくつかの例では、接合層２０は、接合剤物質の一以上の合成物の一以上のストリップを有してもよい。いくつかの例では、接合層２０は、基板７０をＩＳＦＥＴダイに接合するために接合剤物質の均質の合成物を含んでもよい。他の例では、接合層２０は、異方性物質の単一の合成物を含んでもよい。一例では、基板７０は、陽極接合、共晶接合、又は接着剤接合の技術を用いて、ＩＳＦＥＴ７０に接合され得る。
[0022]従来のｐＨセンサの正確性は、深海のような環境での使用に関連する機械的応力により引き起こされる測定誤差、及び広範囲の圧力変化で動作するためにセンサを十分強くすることに関連するパッケージ応力により引き起こされる測定誤差によって制限され得る。これらの誤差は、ＩＳＦＥＴダイ１０の異方性のピエゾ抵抗特性により引き起こされ得る。特に、ＩＳＦＥＴダイ１０の機械的応力は、ＩＳＦＥＴダイ１０を通る電気的なキャリア輸送を変える可能性がある。
[0023]ここに記載される本発明の主題は、ＩＳＦＥＴダイ１０に加わる機械的応力により引き起こされる圧力及び温度を減少させることにより、ピエゾ抵抗ｐＨセンサ誤差を減少させるｐＨセンサ２を提供する。特に、ここに記載されるｐＨセンサは、圧力及び温度に依存する応力であって、且つＩＳＦＥＴダイ１０に加わる機械的応力により引き起こされる他の圧力及び温度の少なくとも一部に対抗する応力を、ＩＳＦＥＴダイ１０に引き起こすことにより、ドレインからソースへのＩＳＦＥＴダイのピエゾ抵抗を維持する。この圧力及び温度に依存する対抗的な力は、ＩＳＦＥＴダイ１０と接合層２０又は基板７０との、或いはＩＳＦＥＴダイ１０とその両方との間の少なくとも一方向における熱膨張係数（ＣＴＥ）の差、弾性係数の差、又はポアソン比の差によって引き起こされ、ここでは同様に「ＣＴＥ不整合効果」といわれる。
[0024]次に図１１を参照すると、圧力及び温度範囲に亘るＣＴＥ不整合効果の数学モデルの例が示される。図１１に示される例では、状態１及び状態２はそれぞれ温度Ｔ１及びＴ２でのＩＳＦＥＴダイのピエゾ抵抗を示している。図１１に示されるように、ＣＴＥ不整合効果は、圧力及び温度範囲に亘るドレインからソースへのピエゾ抵抗の変化を低減するのに用いられる。理想的には、圧力及び温度範囲内の２つの温度及び圧力の間のピエゾ抵抗の変化は図１１に示されるようにゼロである（状態１−状態２）；しかしながら、実際はいくらかのピエゾ抵抗の変化が存在するであろう。状態１では、ＩＳＦＥＴダイ１０は、初期のピエゾ抵抗係数行列π１と、初期温度Ｔ１を有する。状態１において、初期の応力ベクトルσ１は、状態１の圧力及び温度でＩＳＦＥＴダイに発生する応力である。応力σ１は、ＩＳＦＥＴダイ１０の弾性係数Ｅ１、ポアソン比ＰＲ１、及び歪みε１に依存する。歪みε１は、熱膨張係数ＣＴＥ１に依存する。図１１に示される例では、ＩＳＦＥＴダイ１０のピエゾ抵抗係数πは、圧力及び温度変化とともに変化する。
[0025]図１１に示されるように、Ｔ２において、ＩＳＦＥＴダイのピエゾ抵抗は、ピエゾ抵抗係数行列π２及び応力ベクトルσ２に依存する。応力ベクトルσ２は、環境応力σ２ａと対抗応力σ２ｂがもたらす正味応力である。環境応力σ２ａは、周囲環境における圧力及び温度変化に起因して、ＩＳＦＥＴダイ１０に発生する。ピエゾ抵抗係数π２及び環境応力σ２ａは、状態１でのピエゾ抵抗と異なる状態２におけるＩＳＦＥＴダイ１０のピエゾ抵抗をもたらす。２つの異なる温度においてドレインからソースへのＩＳＦＥＴダイ１０のピエゾ抵抗を維持するために、環境応力σ２ａの少なくとも一部に対向する対抗応力σ２ｂが、ＩＳＦＥＴダイ１０に発生し得る。生じた正味応力ベクトルσ２は、初期応力行列σ１と値がより近くなる。
[0026]この対抗応力σ２ｂは、接合層２０、基板７０、又はそれら両方を調整することにより生じ得る。特に、温度が変化するにつれて生じる接合層２０、基板７０、又はそれら両方の体積変化は、ＩＳＦＥＴダイ１０に対抗応力σ２ｂを引き起こすのに用いられ、対抗応力σ２ｂはドレインからソースへのピエゾ抵抗を維持する。対抗応力σ２ｂは、ＩＳＦＥＴダイ１０における弾性係数（Ｅ２）の効果的な大きさ及び方向依存、ポアソン比（ＰＲ２）の効果的な大きさ及び方向依存、又は熱膨張係数（ＣＴＥ２）の効果的な大きさ及び方向依存により生じ得る。いくつかの例では、ＣＴＥ不整合効果後のＩＳＦＥＴダイ１０のピエゾ抵抗感度は、初期のピエゾ抵抗感度の１０分の１に減少し得る。例えば、１−２％のピエゾ抵抗を有するＩＳＦＥＴダイにおいて、ドレインからソースへのピエゾ抵抗ΔＲ／Ｒに起因する抵抗の相対パーセント変化は、温度及び圧力範囲に亘って０．１−０．２％内に維持され得る。一例では、ドレインからソースへのピエゾ抵抗の変化は、０．５％未満となり得る。
[0027]ＣＴＥ不整合効果を達成する一つの方法は、異なる方向で異なる大きさの応力を引き起こすことにより圧力及び温度変化に応答する異方性の材料の合成物を選択することである（図９及び図１０参照）。そのような効果は、ＩＳＦＥＴダイ１０に対する基板７０、接合層２０、又はその両方の熱膨張／熱収縮に起因する体積変化により達成される。いくつかの例では、異方性材料は基板７０を構成するのに用いられる。熱膨張／熱収縮の間に基板７０により引き起こされる応力が、異なる圧力及び温度において、ＩＳＦＥＴダイ１０に加わる他の機械的応力に対抗する方向で発生するように、基板７０が方向づけられる。図９−１０に関して記載される実施形態のいくつかの実装では、接合層２０は、均質の接合剤物質の合成物を有する。一例として、基板７０は直交異方性である。他の例では、ＩＳＦＥＴダイ１０に加わる他の機械的応力に対抗するために異なる方向で異なる大きさの応力を引き起こすことによって圧力及び温度変化に反応するように、接合層２０は異方性の接合剤物質から構成される。さらに他の例では、接合剤物質は、直交異方性の機械的性質を有する。
[0028]異方性構造のさらなる実施例では、異なる圧力及び温度において基板７０又は接合層２０により引き起こされる応力がＩＳＦＥＴダイ１０に加わる他の機械的応力に対抗するように基板７０又は接合層２０が第２の方向のＣＴＥとは異なる第１の方向のＣＴＥを有するときに、ＣＴＥ不整合効果が達成される。基板７０又は接合層２０の体積はそのＣＴＥに応じて変化する。いくつかの例では、基板７０又は接合層２０の弾性係数は、変化する圧力及び温度において全方向で一定である。いくつかの例では、基板７０又は接合層２０のポアソン比は、変化する圧力及び温度において全方向で一定である。
[0029]異方性構造のさらに他の実施例では、異なる圧力及び温度において基板７０又は接合層２０により引き起こされる応力がＩＳＦＥＴダイ１０に加わる他の機械的応力に対抗するように基板７０又は接合層２０が第２の方向の弾性係数とは異なる第１の方向の弾性係数を有するときに、ＣＴＥ不整合効果が達成される。基板７０又は接合層２０の体積はその弾性係数に応じて変化する。いくつかの例では、基板７０又は接合層２０のＣＴＥは、変化する圧力及び温度において全方向で一定である。いくつかの例では、基板７０又は接合層２０のポアソン比は、変化する圧力及び温度において全方向で一定である。
[0030]異方性構造のさらに他の実施例では、異なる圧力及び温度において基板７０又は接合層２０により引き起こされる応力がＩＳＦＥＴダイ１０に加わる他の機械的応力に対抗するように基板７０又は接合層２０が第２の方向のポアソン比とは異なる第１の方向のポアソン比を有するときに、ＣＴＥ不整合効果が達成される。基板７０又は接合層２０の体積はそのポアソン比に応じて変化する。いくつかの例では、基板７０又は接合層２０の弾性係数は、変化する圧力及び温度において全方向で一定である。いくつかの例では、基板７０又は接合層２０のＣＴＥは、変化する圧力及び温度において全方向で一定である。
[0031]ＣＴＥ不整合効果を達成する他の一つの方法は、接合層２０のための材料をそのＣＴＥに基づいて選択し、あるパターンで基板７０とＩＳＦＥＴダイ１０との間にその材料の一以上のストリップを配置することである（図２−８参照）。一以上のストリップの向きは、温度変化の間にその材料により引き起こされる応力が、ＩＳＦＥＴダイ１０に加わる他の機械的応力に対抗する方向で発生するように、選択され得る。図２−８に関連して記載される実施形態のいくつかの実装では、基板７０は等方性の機械的性質を有する。基板７０は酸化アルミニウム又は窒化アルミニウム等のセラミックから構成されてもよい。
[0032]一例では、一以上のストリップの向きはＩＳＦＥＴダイ１０の２軸負荷を達成するように選択される。特に、ＣＴＥ不整合効果は、接合層２０とＩＳＦＥＴダイとの材料のＣＴＥ不整合に起因して生じる直交の歪みを引き起こし得る。有益な２軸の応力は、センサダイとその搭載基板との間に配置されるガラスフリット又は接合剤の２つの異なる合成物を用いることにより引き起こされ得る。これらの合成物は、２軸負荷状態を生成するために異なる温度において２つの材料がダイに異なる熱歪みを引き起こすように、それらの熱膨張係数（ＣＴＥ）に基づいて選択され得る。
[0033]図２は、（図１に示される）ＩＳＦＥＴダイ１０の第２面に配置される接合層２０のレイアウトの例を示す実施形態の上面図である。接合層２０は、ＩＳＦＥＴダイ１０の第２面と基板７０の第３面との間にあるパターンで配置される接合剤物質の一以上のストリップを有する。この例では、第２面（したがって、ＩＳＦＥＴ１０全体として）は概して長方形形状を有し、接合剤物質の第１合成物である第１ストリップ２０６はＩＳＦＥＴダイ１０の長縁２０７ａに平行な方向に配置される。図２に示されるように、接合剤物質の第２合成物である複数の第２ストリップ２０８は、ストリップ２０６に直角であり且つＩＳＦＥＴダイ１０の短縁２０７ｂに平行に配置される。この例では、第１ストリップ２０６は第２ストリップ２０８よりも長く、第２ストリップ２０８は比較的短く、第１ストリップ２０６の両側に配置される。第１接合剤物質及び第２接合剤物質のいずれか一つ又は両方は、ガラスフリットから構成され得る。他の接合剤物質が同様に第１ストリップ又は第２ストリップに用いられてもよい。第２ストリップ２０８に用いられる接合剤物質の第２合成物は、第１ストリップ２０６に用いられる接合剤物質の第１合成物のＣＴＥとは異なる熱膨張係数（ＣＴＥ）を有する。したがって、異なる温度において２つの接合剤物質はＩＳＦＥＴダイ１０上に異なる熱機械応力を引き起こす。第１ストリップ２０６は第２ストリップ２０８と異なる方向に（例えば、直角に）方向づけられるので、ストリップ２０６，２０８により引き起こされる合成力は、それらの方向の一つよりも大きくなり、これはＣＴＥ不整合効果を達成する。
[0034]図２に示されるように、一実施形態は、ＩＳＦＥＴダイ１０の外周２０７に沿って配置される接合剤物質の外周部分２０９をさらに含んでもよい。この例では、外周部分２０９は、縁の支持と封止を提供するために配置される。しかしながら、他の一例では、ＩＳＦＥＴダイに引き起こされる熱機械応力がそれらの方向の一つにおいてより大きくなり、ＣＴＥ不整合効果を達成するように、異なるＣＴＥを有する２つの異なる接合剤物質のストリップが外周に沿って配置されてもよい（図５Ｄ参照）。さらに、図２に示される例では、外周部分２０９に配置される接合剤物質は、第１ストリップ２０６又は第２ストリップ２０８に用いられる接合剤物質とは異なるＣＴＥを有する。しかしながら、図３Ａ−３Ｄにおける以下の例に示されるように、外周部分の接合剤物質は、第１ストリップ２０６又は第２ストリップ２０８の接合剤物質の一つと同じ合成物であってもよい。
[0035]図３Ａ−３Ｄは、ＩＳＦＥＴダイ１０の外周に沿って接合剤物質の異なる合成物を使用した接合層２０の様々な例を示す。図３Ａは、外周部分の無いパターンの接合層２０の例を示す。図３Ｂでは、第１ストリップ３１６に用いられる接合剤物質の合成物は、第２ストリップ３１９に用いられる接合剤物質の合成物とは異なるＣＴＥを有する。外周部分３１９に使用される接合剤物質の合成物は、ストリップ３１６又はストリップ３１８に用いられる接合剤物質の合成物とは異なるＣＴＥを有する。図３Ｃでは、ＩＳＦＥＴダイ１０の外周に沿った外周部分３２９に用いられる接合剤物質の合成物は、第１ストリップ３２６に用いられる接合剤物質の合成物と同一のＣＴＥを有するが、第２ストリップ３２８に用いられる接合剤物質の合成物とは異なるＣＴＥを有する。図３Ｄでは、外周部分３３９に用いられる接合剤物質の合成物は、第２ストリップ３３８に用いられる接合剤物質の合成物と同一のＣＴＥを有するが、第１ストリップ３３６に用いられる接合剤物質の合成物とは異なるＣＴＥを有する。他の一例では、接合剤物質の第３合成物がＣＴＥ不整合効果を達成するための追加のストリップに用いられる場合、接合剤物質の第３合成物を使用して外周部分が配置され得ることが理解される。
[0036]図４Ａ−４Ｂは、（図１に示される）基板７０とＩＳＦＥＴダイ１０の間に配置される接合層２０の実施形態であり、接合層２０は、接合剤物質の一のみの合成物からなる一以上のストリップを有する。図４Ａに示される例では、接合剤物質の合成物のストリップ４０６は、（図１に示される）ＩＳＦＥＴダイ１０の縁４０７ａと平行に配置される。第２接合剤は使用されない。ＩＳＦＥＴダイ１０を支持するために、不活性物質４０２が接合層２０の残留部分に配置される。不活性物質４０２は、ＩＳＦＥＴダイ１０にＣＴＥ応力を与えないが、摩擦を通じて制限されたせん断応力をダイに発生させ得る。図４Ｂに示されるように、一実施形態は、ＩＳＦＥＴダイ１０の縁４１７ａに垂直に配置される接合剤物質の合成物の複数のストリップ４１６と、接合層２０の残留部分に配置される不活性物質４１２とを含み得る。この例では、ＩＳＦＥＴダイ１０は不活性物質４１２により支持されるが、摩擦を通じてＩＳＦＥＴダイ１０に制限されたせん断応力を発生させ得る。図４Ａ及び４Ｂに示される実施形態では、ＣＴＥ不整合効果は、接合剤物質により引き起こされる応力がＩＳＦＥＴダイ１０に加わる他の機械応力に対抗するように接合剤物質の合成物のストリップを方向づけることにより達成される。他の例において接合剤物質及び不活性物質はＣＴＥ不整合効果を達成するために図４Ａ及び４Ｂに示されるパターン以外のパターンに構成され得ることが理解される。
[0037]図５Ａ−５Ｅは、異なる温度においてＣＴＥ不整合効果を達成するために接合剤物質がＩＳＦＥＴダイ１０に異なる熱機械応力を引き起こすように、異なるＣＴＥを有する接合剤物質の合成物を使用して形成される様々なパターンを示す接合層２０の異なる実施形態である。例えば、図５Ａにおいて、ガラスフリットを含み得るが、これに限定されない接合剤物質の合成物を使用して第１ストリップ５０６が配置される。複数の第２ストリップ５０８は第１ストリップ５０６と直交する方向に配置される。複数の第２ストリップ５０８を設けるのに使用される接合剤物質の合成物のＣＴＥは、第１ストリップ５０６を配置するのに用いられる接合剤物質の合成物のＣＴＥとは異なる。異なる温度において、ストリップ５０８，５０６により引き起こされる合成力は一方向よりも大きくなり、ＣＴＥ不整合効果を達成する。
[0038]図５Ｂでは、複数の第１ストリップ５１６がＩＳＦＥＴダイ１０の縁５１７ａ，５１８ｂに対して傾く方向に配置される。複数の第２のストリップ５１８は、複数の第１のストリップ５１６に対して直交する方向に配置される（同様に縁５１７ａ，５１７ｂに対して傾くが、逆方向である）。複数の第２ストリップ５１８に使用される接合剤物質の第２合成物は、複数の第１ストリップ５１６を形成するのに用いられる接合剤物質の第１合成物とは異なるＣＴＥを有し、これは、ＣＴＥ不整合効果を達成するために異なる温度においてＩＳＦＥＴ１０に異なる熱機械応力を引き起こす。図５Ｃに示される他の一例では、単一のストリップ５２６がＩＳＦＥＴダイ１０の縁５２７ａ，５２７ｂに対して傾く方向に配置される。単一のストリップ５２６を設けるのに用いられる接合剤物質の第１合成物とは異なるＣＴＥを有する接合剤物質の第２合成物の２つのストリップ５２８−１，５２８−２は、ストリップ５２６に対して直交して配置される。
[0039]接合層２０の他の一実施形態が図５Ｄに示される。この例では、ＣＴＥ不整合効果は、外周に沿って２つの異なる接合剤物質のストリップが配置されることにより達成され得る。図５Ｄに示されるように、ストリップ５３６−１，５３６−２は接合剤物質の第１合成物を用いて配置される。ストリップ５３８−１，５３８−２は接合剤物質の第２合成物を用いて配置される。ストリップ５３８−１，５３８−２に用いられる接合剤物質の第１合成物は、ストリップ５３６−１，５３６−２に用いられる接合剤物質の第２合成物とは異なる。ストリップ５３６−１，５３６−２は、ストリップ５３８−１，５３８−２に対して直角である。異なる温度において、ストリップ５３６−１，５３６−２は、ダイに対してストリップ５３８−１，５３８−２とは異なる熱機械応力を引き起こし、２軸負荷状態を生じさせ、ＣＴＥ不整合効果を達成する。
[0040]図５Ｅは、接合層２０の一実施形態を示す。この例では、第１ストリップ５４６がジグザグ状に配置される。第２ストリップ５４８は、逆方向のジグザグ状に配置される。一例では、第１ストリップ５４６の角部が直角をなす。一例では、第２ストリップ５４８の角部が、同様に直角をなす。さらなる例では、第１ストリップ５４６と第２ストリップ５４８は互いに直交してもよい。第１ストリップ５４６に用いられる接合剤物質の第１合成物は、第２ストリップ５４８に用いられる接合剤物質の第２合成物とは異なるＣＴＥを有し、ＣＴＥ不整合効果を達成するために２軸負荷状態が生じる。
[0041]いくつかの例では、ストリップが互いに直角に配置されるのとは対照的に、放射状パターン又は軸方向パターンで配置されるときでも、ＣＴＥ不整合効果は達成され得る（図６参照）。図６は、接合剤物質の異なる合成物のストリップが互いに直交していない実施形態を示す。複数の第１ストリップ６０６が、複数の第２ストリップ６０８に用いられる第２接合剤物質とは異なるＣＴＥを有する第１接合剤物質で配置される。第１ストリップ６０６及び第２ストリップ６０８の両方は、ＣＴＥ不整合効果を達成するために２軸負荷状態を生じさせるように、ＩＳＦＥＴダイ１０に２つの異なる熱機械応力を引き起こす。放射状パターンで配置される第３接合剤物質の追加のストリップがあってもよく、これはダイに第３応力を引き起こし、接合剤物質の異なる合成物のＣＴＥの違いに起因してＣＴＥ不整合効果を生じさせ得る。
[0042]図７Ａ−７Ｆは、接合層２０に配置される接合剤物質のストリップの異なる実施形態を示す。本開示では、接合剤物質のストリップは、幅が狭く且つ長い形状を有する接合剤物質を参照する。いくつかの例では、ストリップは、（図７Ａに示される）長い線形の長方形又は（図７Ｂに示される）短い長方形のような、線状のストリップであり得る。いくつかの例では、ストリップは非線形であり得る。例えば、ストリップは、（図７Ｃに示される）一様の幅の円弧状、（図７Ｄに示される）渦巻状、又は（図７Ｅに示される）ジグザグ状であってもよい。いくつかの例では、ストリップは、波型（図７Ｆでは四角い波型）であってもよい。ストリップの定義は図７Ａ−７Ｆに示される例によって限定されないことが理解される。
[0043]図８は、ｐＨセンサを製造するための方法８００の一実施形態のフロー図である。ここで説明されるように、方法８００は、図１−７に示されるｐＨセンサの例に関連して記載される。しかしながら、方法８００は、ｐＨセンサの他のセンサの例にも適用し得る。図８に示される例では、方法８００は、基板に第１パターンで第１接合剤物質の一以上のストリップを形成することを有する（８０２）。ブロック８０２で形成されるパターンは、図２−６の接合層の実施形態に記載されるものであり得る。ブロック８０２は、上記実施形態に記載されていないがＣＴＥ不整合効果を達成するパターンで第１接合剤物質の一以上のストリップを形成することを含んでもよい。ブロック８０２での第１接合剤物質はガラスフリットであってもよい。
[0044]方法８００は、基板に第２パターンで第２物質を形成することをさらに含む（８０４）。ブロック８０４で第２物質を形成することは、不活性物質を配置すること、又はブロック８０２で一以上のストリップを形成するのに用いられる第１接合剤物質とは異なるＣＴＥを有する第２接合剤物質の一以上のストリップを形成することを含む。いくつかの例では、ブロック８０４での第２接合剤物質はガラスフリットであってもよい。さらなる例では、ブロック８０４は、ブロック８０２の第１接合剤物質の一以上のストリップに直交して第２接合剤物質の一以上のストリップが形成されることを含み得る。
[0045]方法８００は、第１接合剤物質及び第２物質が基板とＩＳＦＥＴダイとの間に配置されるように基板上にＩＳＦＥＴダイを設置することをさらに含む（８０６）。方法８００は、接合剤物質を加熱することにより基板をＩＳＦＥＴダイに接合することを同様に含む（８０８）。ブロック８０８での接合剤物質は、ガラスフリットであってもよい。一例では、ブロック８０８で接合剤物質を加熱することは、レーザを使用したガラスフリット硬化技術を用いてガラスフリットを溶かすことを含み得る。
[0046]いくつかの例では、接合剤物質の第１及び第２合成物は、２つの異なるエポキシ樹脂の化学合成品であってもよい。他の例では、接合剤物質の２つの異なる合成物は、同一のエポキシ樹脂の化学合成品から始めてもよいが、第２合成物を異種としてＣＴＥ不整合効果を達成できるように第２合成物のエポキシ樹脂の熱機械応力が変化するように接合剤物質の第２合成物を形成するために、エポキシ樹脂にフィラー材が添加される。エポキシ樹脂の合成物を変化させるのに用いられるフィラー材は、ビーズ、球体、繊維、または他の小さい粒子であり得る。いくつかの例では、フィラー材はガラスでできていてもよい。他の例では、異なる物質がフィラー材に使用されてもよい。
[0047]異なる構成では、ＣＴＥ不整合効果は、異方性の機械的性質を有する基板又は接合層を使用することにより達成され得る。基板又は接合層は、異なる方向において、異なるＣＴＥ、異なる弾性係数、又は異なるポアソン比を有し、異なる方向において異なる大きさの力を引き起こすことにより温度変化に反応する。いくつかの例では、基板は直交異方性であってもよい。この構成のいくつかの例では、基板とＩＳＦＥＴダイとの間に配置された接合層材料は均質であってもよい。いくつかの例では、接合層は、直交異方性の機械的性質を有し得る。ＣＴＥ不整合効果を達成するために２軸負荷状態を生成する均質の接合剤物質を通じて、ＩＳＦＥＴダイに差動応力が伝達される。
[0048]いくつかの例では、図１に示される基板７０は、個体材料が単結晶形において異方性の機械的特性を有するように個体材料の単結晶のシートを成長させることにより構成され得る。いくつかの例では、基板７０は、直交異方性であってもよい。いくつかの例では、基板７０は単結晶シリコン、単結晶アルミニウム、又は単結晶銅から構成されてもよい。他の例では、他の物質の単結晶形が基板を構成するのに用いられてもよい。図９Ａは応力が発生する方向及びその大きさを示す基板７０の上面図である。図９Ａに示されるように、基板７０は、個体材料の異方性単結晶のシートを成長させることにより形成される。異なる温度において基板は異なる２つの大きさの応力を発生させる。この例では、応力９０４はｙ軸方向で発生し、他の応力９０８がｙ軸と直交するｘ軸方向で発生する。応力９０４は応力９０８とは異なる大きさである。その理由は、図９Ａに示される個体材料の異方性単結晶のＣＴＥがｙ方向と対立するｘ方向において異なるからである。生じる差動応力はＣＴＥ不整合効果を達成する。
[0049]他の例では、基板７０又は接合層２０は配向繊維複合材料から構成されてもよい。繊維は異方性の機械的性質を有する複合材料を形成するように意図的に配向される。いくつかの例では基板７０は直交異方性であってよい。いくつかの例では、接合層２０は直交異方性の機械的性質を有するように形成されてもよい。例えば、基板７０又は接合層２０は、炭素繊維がエポキシ樹脂内に配向された、炭素繊維とエポキシ樹脂の複合材料から形成されてもよい。いくつかの例では、配向繊維複合材料は、エポキシ樹脂、レジン、熱可塑性母材、又は熱硬化性母材に配向された炭素繊維、ホウ素繊維、ガラス繊維、又はグラファイト繊維から形成されてもよい。他の例では、配向繊維複合材料は、アルミニウム金属に配向された酸化アルミニウム繊維又は炭化ケイ素繊維を含み得る金属母材複合材料であってもよい。図９Ｂは、直交異方性複合材料を生成する繊維の配向の例を示す。図示の例では、複合材料の好ましい方向は、繊維が配向される方向である。応力９１８は、好ましい方向で発生する。ＣＴＥ不整合効果を達成するために、その好ましい方向に直角な応力９１４が２軸負荷状態をもたらすために生成される。
[0050]図１０は、本記載に従ってｐＨセンサを製造するための方法１０００の一実施形態のフロー図である。ここで説明するように、方法１０００は、図１及び９Ａ−９Ｂに示されるｐＨセンサの例に関連して記載される。しかしながら、方法１０００は、本発明の他のセンサの例にも適用し得る。図１０に示される例では、方法１０００は、ヘッダに基板を取り付けることを有する（１００２）。さらに、いくつかの例では、ブロック１００２でヘッダに基板を取り付けることは、個体材料が単結晶形において異方性の機械的特性を有するように個体材料の単結晶のシートを成長させることにより基板を構成することを含み得る。この個体材料は、単結晶シリコン、単結晶アルミニウム、又は単結晶銅を含み得る。他の例では、ヘッダ上に基板を取り付けることは、異方性の機械的性質を有する配向繊維複合材料の基板を構成することを含み得る。
[0051]方法１０００は、ＩＳＦＥＴダイに基板を接合するために基板に接合層を形成することをさらに含む（１００４）。一例では、接合層は、ガラスフリットである接合剤物質の合成物を含み得る。方法１０００は、接合層が基板とＩＳＦＥＴダイとの間に配置されるように基板にＩＳＦＥＴダイを配置することをさらに含む（１００６）。方法１０００は、接合層を加熱することによりＩＳＦＥＴダイに基板を接合することをさらに含む（１００８）。
[0052]方法１０００は、圧力及び温度範囲に亘る圧力及び温度変化に起因するＩＳＦＥＴダイに生じる環境応力の少なくとも一部分に対向するＩＳＦＥＴダイに加わる対抗応力を引き起こすために、接合層、基板、又はその両方を構成することをさらに含む（１０１０）。最後に、方法１０００は、圧力及び温度範囲に亘ってドレインからソースへのＩＳＦＥＴダイのピエゾ抵抗の変化を０．５％未満に維持するために、ＩＳＦＥＴダイに対抗応力を構成することを含む（１０１２）。
[0053]実施例１は、ｐＨセンサであって、基板と、ｐＨに応答するイオン検知部を含むイオン感応型電界効果トランジスタ（ＩＳＦＥＴ）ダイであって、前記ＩＳＦＥＴダイは前記基板に接合され、前記ＩＳＦＥＴダイの前記イオン検知部は媒体に曝されるように構成され、前記イオン検知部は前記媒体のｐＨレベルに関連する信号を出力する、ＩＳＦＥＴダイと、前記基板と前記ＩＳＦＥＴダイとの間に第１パターンで配置される接合剤物質の少なくとも一つの合成物の一以上のストリップを有する、ｐＨセンサを含む。
[0054]実施例２は、実施例１のｐＨセンサにおいて、前記基板と前記ＩＳＦＥＴダイとの間に第２パターンで配置される接合剤物質の第２合成物の一以上のストリップをさらに有し、異なる温度において前記２つの物質が異なる方向で前記ダイに応力を引き起こすように、前記第２合成物の熱膨張係数（ＣＴＥ）が前記少なくとも一つの合成物のＣＴＥとは異なる、ｐＨセンサを含む。
[0055]実施例３は、実施例２のｐＨセンサにおいて、前記第２パターンはさらに、前記第１パターンで配置された前記少なくとも一つの合成物の前記一以上のストリップに対して直角に配置される接合剤物質の前記第２合成物の一以上のストリップを有する、ｐＨセンサを含む。
[0056]実施例４は、実施例１ないし３のいずれかのｐＨセンサにおいて、不活性物質を有し、前記不活性物質は前記ＩＳＦＥＴダイの一部を支持し、且つ前記ＩＳＦＥＴダイの前記一部にＣＴＥに起因する応力を与えない、ｐＨセンサを含む。
[0057]実施例５は、実施例１ないし４のいずれかのｐＨセンサにおいて、接合剤物質の前記少なくとも一つの合成物はガラスフリットを有する、ｐＨセンサを含む。
[0058]実施例６は、実施例１のｐＨセンサにおいて、前記ＩＳＦＥＴダイが、陽極接合、共晶接合、又は接着剤接合により基板に接合される、ｐＨセンサを含む。
[0059]実施例７は、実施例１ないし６のいずれかのｐＨセンサにおいて、接合剤物質の第３合成物を有し、接合剤物質の前記第３合成物は、前記ＩＳＦＥＴダイの周囲に沿って配置される、ｐＨセンサを含む。
[0060]実施例８は、実施例７のｐＨセンサにおいて、接合剤物質の前記第３合成物が、接合剤物質の前記少なくとも一つの合成物と同一である、ｐＨセンサを含む。
[0061]実施例９は、実施例１ないし８のいずれかのｐＨセンサにおいて、前記基板はベース基板と前記ベース基板上に形成されるキャップとを有し、前記ｐＨセンサはさらに、前記ＩＳＦＥＴダイの外側表面の少なくとも一部上及び前記キャップ基板の少なくとも一部上に形成される保護層と、前記保護層に機械的に結合されるカバー部材であって前記ＩＳＦＥＴダイと前記基板を収容し、前記イオン検知部に近接した開口を画定するカバー部材と、ヘッダであって前記基板が取り付けられるヘッダと、参照電圧を供給する参照電極と、ワイヤを介して前記ＩＳＦＥＴダイに結合される少なくとも一つの電気ピンと、を有する、ｐＨセンサを含む。
[0062]実施例１０は、実施例１ないし４のいずれかのｐＨセンサにおいて、接合剤物質の前記少なくとも一つの合成物はフィラー材を有するエポキシ樹脂を有する、ｐＨセンサを含む。
[0063]実施例１１は、ｐＨセンサの製造方法であって、基板に第１接合剤物質の一以上のストリップを形成することと、第２パターンで前記基板に第２物質の層を形成することと、前記基板とＩＳＦＥＴダイとの間に第１パターンの一以上のストリップと第２物質の前記層が配置されるようにＩＳＦＥＴダイを前記基板に配置することと、前記第１接合剤を加熱することにより前記基板を前記ＩＳＦＥＴダイに接合することと、を有する方法を含む。
[0064]実施例１２は、実施例１１の方法において、前記基板上に前記第２物質の層を形成することは、第２パターンで基板に第２接合剤物質の一以上のストリップを形成することをさらに有し、前記第２接合剤の熱膨張係数（ＣＴＥ）が第１接合剤物質のＣＴＥと異なる、方法を含む。
[0065]実施例１３は、実施例１１又は１２の方法において、前記第１接合剤物質がガラスフリットを有する、方法を含む。
[0066]実施例１４は、実施例１１ないし１３のいずれかの方法において、前記第１接合剤物質を加熱することは、レーザを使用したガラスフリット硬化技術を用いてフリット材の異なる合成物を溶かすことを有する、方法を含む。
[0067]実施例１５は、実施例１２の方法において、さらに、前記第１パターンの一以上のストリップと直角に第２パターンの一以上のストリップを形成することを有する、方法を含む。
[0068]実施例１６は、実施例１１ないし１５のいずれかの方法において、さらに、接合剤物質の第３合成物を形成することを有し、前記接合剤物質は前記ＩＳＦＥＴダイの周囲に沿って形成される、方法を含む。
[0069]実施例１７は、ｐＨセンサであって、基板と、ｐＨに応答するイオン検知部を含むイオン感応型電界効果トランジスタ（ＩＳＦＥＴ）ダイであって、前記基板に接合されるＩＳＦＥＴダイと、前記ＩＳＦＥＴダイと前記基板との間に配置される第１フリット材の一以上の線状のストリップを有し、前記一以上の線状のストリップが全て同じ方向に配置される、ｐＨセンサを含む。
[0070]実施例１８は、実施例１７のｐＨセンサにおいて、前記基板と前記ＩＳＦＥＴダイとの間に配置される第２フリット材の一以上の線状のストリップを有し、前記第２フリット材の前記一以上の線状のストリップは、前記第１フリット材の一以上の線状のストリップの方向に直角の方向で配置され、前記第２フリット材の熱膨張係数（ＣＴＥ）は、２軸負荷状態を生成するために異なる温度で２つの物質が前記ダイに異なる方向で応力を引き起こすように、第１フリット材のＣＴＥと異なる、ｐＨセンサを含む。
[0071]実施例１９は、実施例１７又は１８のｐＨセンサにおいて、第３フリット材をさらに有し、このフリット材は前記ＩＳＦＥＴダイの周囲に沿って形成される、ｐＨセンサを含む。
[0072]実施例２０は、実施例１９のｐＨセンサにおいて、前記第３フリット材のＣＴＥは前記第１フリット材のＣＴＥと同一である、ｐＨセンサを含む。

Claims (3)

  1. ｐＨセンサ（２）であって、
    基板（７０）と、
    ｐＨに応答するイオン検知部（１２）を含むイオン感応型電界効果トランジスタ（ＩＳＦＥＴ）ダイ（１２）であって、前記ＩＳＦＥＴダイは前記基板に接合され、前記ＩＳＦＥＴダイの前記イオン検知部は媒体に曝されるように構成され、前記イオン検知部は前記媒体のｐＨレベルに関連する信号を出力する、ＩＳＦＥＴダイと、
    前記基板と前記ＩＳＦＥＴダイとの間に第１パターンで配置される接合剤物質の少なくとも一つの合成物の一以上のストリップ（２０６，２０８）を有する、ｐＨセンサ。
  2. 請求項１に記載されたｐＨセンサにおいて、
    前記基板と前記ＩＳＦＥＴダイとの間に第２パターンで配置される接合剤物質の第２合成物の一以上のストリップ（２０８，２０６）を有し、異なる温度において前記２つの物質が異なる方向で前記ダイに応力を引き起こすように、前記第２合成物の熱膨張係数（ＣＴＥ）が前記少なくとも一つの合成物のＣＴＥとは異なる、ｐＨセンサ。
  3. 請求項１又は２に記載されたｐＨセンサにおいて、
    接合剤物質の第３合成物（２０９）を有し、接合剤物質の前記第３合成物は前記ＩＳＦＥＴダイの周囲（２０７）に沿って配置される、ｐＨセンサ。
JP2014107759A 2013-07-29 2014-05-26 パターン状に配置される接合剤を有するｐＨセンサ Expired - Fee Related JP6353276B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/952,879 2013-07-29
US13/952,879 US9671362B2 (en) 2013-07-29 2013-07-29 ph sensor with bonding agent disposed in a pattern

Publications (2)

Publication Number Publication Date
JP2015025801A true JP2015025801A (ja) 2015-02-05
JP6353276B2 JP6353276B2 (ja) 2018-07-04

Family

ID=50678070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014107759A Expired - Fee Related JP6353276B2 (ja) 2013-07-29 2014-05-26 パターン状に配置される接合剤を有するｐＨセンサ

Country Status (5)

Country Link
US (1) US9671362B2 (ja)
EP (1) EP2833134B1 (ja)
JP (1) JP6353276B2 (ja)
CN (1) CN104345084B (ja)
CA (1) CA2851946A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9664641B2 (en) 2013-07-29 2017-05-30 Honeywell International Inc. pH sensor with substrate or bonding layer configured to maintain piezoresistance of the ISFET die
CN104792848B (zh) * 2015-01-23 2017-11-24 南京华印半导体有限公司 一种基于印刷晶体管的pH检测标签
CN107683406B (zh) * 2015-07-07 2020-08-07 日立汽车系统株式会社 半导体器件、力学量测量装置和半导体器件的制造方法
US9470652B1 (en) * 2015-09-15 2016-10-18 Freescale Semiconductor, Inc. Sensing field effect transistor devices and method of their manufacture
WO2017086324A1 (ja) * 2015-11-16 2017-05-26 株式会社豊田中央研究所 接合構造体およびその製造方法
US9913376B2 (en) * 2016-05-04 2018-03-06 Northrop Grumman Systems Corporation Bridging electronic inter-connector and corresponding connection method
WO2021127147A1 (en) 2019-12-17 2021-06-24 Fca Us Llc Vehicle convertible top systems
US11541730B2 (en) 2020-12-17 2023-01-03 Fca Us Llc Removable liftgate flipper glass with detachable hinge

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10227759A (ja) * 1997-02-18 1998-08-25 Central Res Inst Of Electric Power Ind 深海用ｐＨセンサー
JP2003505664A (ja) * 1998-05-06 2003-02-12 ハネウエル・インコーポレーテッド 一体電極プラグ部材を有するセンサパッケージ
JP2011526362A (ja) * 2008-07-04 2011-10-06 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ガスセンサ及び、該ガスセンサを製造するためのフリップチップ法
JP2012233876A (ja) * 2011-04-28 2012-11-29 Honeywell Internatl Inc 電子ｐＨセンサ・ダイ・パッケージ
JP2015021964A (ja) * 2013-07-22 2015-02-02 ハネウェル・インターナショナル・インコーポレーテッド 圧力および物理的な応力のためのｐＨ測定エラーを補償するための装置および方法
JP2015025802A (ja) * 2013-07-29 2015-02-05 ハネウェル・インターナショナル・インコーポレーテッド ＩＳＦＥＴダイのピエゾ抵抗を維持するように構成された基板又は接合層を有するｐＨセンサ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4505799A (en) 1983-12-08 1985-03-19 General Signal Corporation ISFET sensor and method of manufacture
DE19814857C2 (de) 1998-04-02 2000-09-28 Siemens Ag Gassensor nach dem Prinzip der Austrittsarbeitsmessung
US6888167B2 (en) * 2001-07-23 2005-05-03 Cree, Inc. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
US7361972B2 (en) * 2006-03-20 2008-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Chip packaging structure for improving reliability
JP2008261670A (ja) 2007-04-10 2008-10-30 Toshiba Corp 検出器およびその製造方法
TWI370552B (en) * 2007-06-08 2012-08-11 Gigastorage Corp Solar cell
TW201022668A (en) 2008-12-05 2010-06-16 Chang Jung Christian University Flexible pH sensors and pH sensing systems using the same
US8186226B2 (en) 2009-12-09 2012-05-29 Honeywell International Inc. Pressure sensor with on-board compensation
WO2012012675A1 (en) 2010-07-22 2012-01-26 Ferro Corporation Hermetically sealed electronic device using coated glass flakes
CN102636543B (zh) * 2011-02-09 2015-06-10 横河电机株式会社 pH传感器、pH测定方法、离子传感器及离子浓度测定方法
US8402835B2 (en) 2011-02-16 2013-03-26 Silicon Microstructures, Inc. Compensation of stress effects on pressure sensor components
US8608896B2 (en) * 2011-09-13 2013-12-17 Apple Inc. Liquid adhesive lamination for precision adhesive control

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10227759A (ja) * 1997-02-18 1998-08-25 Central Res Inst Of Electric Power Ind 深海用ｐＨセンサー
JP2003505664A (ja) * 1998-05-06 2003-02-12 ハネウエル・インコーポレーテッド 一体電極プラグ部材を有するセンサパッケージ
JP2011526362A (ja) * 2008-07-04 2011-10-06 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ガスセンサ及び、該ガスセンサを製造するためのフリップチップ法
JP2012233876A (ja) * 2011-04-28 2012-11-29 Honeywell Internatl Inc 電子ｐＨセンサ・ダイ・パッケージ
JP2015021964A (ja) * 2013-07-22 2015-02-02 ハネウェル・インターナショナル・インコーポレーテッド 圧力および物理的な応力のためのｐＨ測定エラーを補償するための装置および方法
JP2015025802A (ja) * 2013-07-29 2015-02-05 ハネウェル・インターナショナル・インコーポレーテッド ＩＳＦＥＴダイのピエゾ抵抗を維持するように構成された基板又は接合層を有するｐＨセンサ

Also Published As

Publication number Publication date
EP2833134B1 (en) 2021-09-08
JP6353276B2 (ja) 2018-07-04
CA2851946A1 (en) 2015-01-29
CN104345084A (zh) 2015-02-11
US20150028395A1 (en) 2015-01-29
CN104345084B (zh) 2018-10-26
EP2833134A1 (en) 2015-02-04
US9671362B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
JP6353276B2 (ja) パターン状に配置される接合剤を有するｐＨセンサ
US7685881B2 (en) Sensor element and sensor assembly provided with a casing
JP2016183963A (ja) 半導体歪みゲージ
JP2008209411A (ja) 圧力センサー
JP2007127607A (ja) センサブロック
JP7128506B2 (ja) 圧力センサ
JP6370107B2 (ja) ＩＳＦＥＴダイのピエゾ抵抗を維持するように構成された基板又は接合層を有するｐＨセンサ
JP2006133123A (ja) 加速度センサ
WO2016185813A1 (ja) 多軸触覚センサ及び多軸触覚センサの製造法
US20210190606A1 (en) Strain gages and methods for manufacturing thereof
JP5859133B2 (ja) 半導体装置
JP3897629B2 (ja) 疲労センサーおよびその保護方法
Roylance A MINIATURE INTEGRATED CIRCUIT ACCELEROMETER FOR BIOMEDICAL APPLICATIONS.
Takeshita et al. Flexible substrate with floating island structure for mounting ultra-thin silicon chips
WO2021126261A1 (en) Strain gages and methods for manufacturing thereof
Zhang et al. Silicon strain gages bonded on stainless steel using glass frit for strain sensor applications
Zhang et al. A steel pressure sensor based on micro-fused glass frit technology
CN115030942B (zh) 导热膜基底金属电阻应变计及其制备方法
JPH0792186A (ja) 半導体加速度センサ
TWI670475B (zh) 多軸力規與其製造方法
Azevedo et al. Influence of sensor substrate geometry on the sensitivity of mems micro-extensometers
Zhang et al. Low-stress packaging for a MEMS atmosphere pressure sensor
JP2006300905A (ja) 加速度センサおよびその製造方法
Fuji et al. Highly sensitive spintronic strain-gauge sensor based on magnetic tunnel junction and its application to MEMS microphone
JP2019148511A (ja) 生体情報取得装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180608

R150 Certificate of patent or registration of utility model

Ref document number: 6353276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees