JP2015011663A - マルチコアプロセッサ、画像形成装置およびプログラム - Google Patents

マルチコアプロセッサ、画像形成装置およびプログラム Download PDF

Info

Publication number
JP2015011663A
JP2015011663A JP2013138937A JP2013138937A JP2015011663A JP 2015011663 A JP2015011663 A JP 2015011663A JP 2013138937 A JP2013138937 A JP 2013138937A JP 2013138937 A JP2013138937 A JP 2013138937A JP 2015011663 A JP2015011663 A JP 2015011663A
Authority
JP
Japan
Prior art keywords
processor
core
processing
processor core
image forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013138937A
Other languages
English (en)
Other versions
JP6056683B2 (ja
Inventor
達央 三嶋
Tatsuo Mishima
達央 三嶋
貞樹 佐藤
Sadaki Sato
貞樹 佐藤
満尚 根津
Mitsuhisa Nezu
満尚 根津
真人 齊藤
Masato Saito
真人 齊藤
清水 健一郎
Kenichiro Shimizu
健一郎 清水
英紀 能條
Hidenori Nojo
英紀 能條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2013138937A priority Critical patent/JP6056683B2/ja
Publication of JP2015011663A publication Critical patent/JP2015011663A/ja
Application granted granted Critical
Publication of JP6056683B2 publication Critical patent/JP6056683B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Facsimiles In General (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

【課題】性能が異なる複数のプロセッサコアを切り替える処理の発生を抑制する。【解決手段】プロセッサコア101Aおよびプロセッサコア101Bは、機能的な構成として決定手段1011(1011Aおよび1011B)と切替手段1012(1012Aおよび1012B)とを有する。決定手段1011は、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とが切り替わる負荷の大きさの閾値Thを決定する。決定手段1011は、画像形成装置1のハードウェア構成およびソフトウェア構成の少なくとも一方に応じて閾値Thを決定する。切替手段1012は、プロセッサ101に与えられた負荷の大きさと、決定手段1011により決定された閾値Thとに応じて、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替える。【選択図】図2

Description

本発明は、マルチコアプロセッサ、画像形成装置およびプログラムに関する。
性能が異なる複数のプロセッサコアを有するマルチコアプロセッサが知られている。特許文献1には、マルチコアプロセッサにおいて、各プロセッサコアで実行された命令の頻度に基づいて、各プロセッサコアにプロセスを割り当てる技術が記載されている。特許文献2には、動的プロセスに含まれるサブプロセスのスケジュール情報を予め求めておき、当該スケジュール情報に基づいて複数のプロセッサコアに動的プロセスを割り当てる技術が記載されている。
特開平8−153023号公報 特開平11−272623号公報
本発明は、性能が異なる複数のプロセッサコアを切り替える処理の発生を抑制することを目的とする。
請求項1に係るマルチコアプロセッサは、第1のプロセッサコアと、前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアと、当該マルチコアプロセッサを含む装置のハードウェア構成またはソフトウェア構成に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定する決定手段と、与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替える切替手段とを有する。
請求項2に係るマルチコアプロセッサは、請求項1に記載の構成において、前記決定手段は、前記装置にインストールされているソフトウェアの複雑度が高いほど前記第2のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定することを特徴とする。
請求項3に係るマルチコアプロセッサは、請求項2に記載の構成において、前記複雑度は、前記装置にインストールされているソフトウェアの数に応じて決まることを特徴とする。
請求項4に係るマルチコアプロセッサは、請求項2または3に記載の構成において、前記複雑度は、複数の前記ソフトウェアが互いに関連する度合いに応じて決まることを特徴とする。
請求項5に係るマルチコアプロセッサは、請求項1ないし4のいずれか1項に記載の構成において、前記装置に決められた処理を実行させるために前記装置に組み込まれている電子機器の構成に応じて前記閾値を決定することを特徴とする。
請求項6に係るマルチコアプロセッサは、請求項1ないし5のいずれか1項に記載の構成において、前記切替手段は、与えられた処理の負荷の大きさが閾値以上になると、前記第1のプロセッサコアによる処理を前記第2のプロセッサコアによる処理に切り替え、与えられた処理の負荷の大きさが閾値を下回ると、前記第2のプロセッサコアによる処理を前記第1のプロセッサコアによる処理に切り替えることを特徴とする。
請求項7に係る画像形成装置は、画像を処理するマルチコアプロセッサと、前記マルチコアプロセッサにより処理された画像を記録媒体に形成する画像形成部とを有し、前記マルチコアプロセッサは、第1のプロセッサコアと、前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアと、自機のハードウェア構成またはソフトウェア構成に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定する決定手段と、与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替える切替手段とを有する。
請求項8に係る画像形成装置は、請求項7に記載の構成において、前記決定手段は、前記画像形成部が画像を形成する速度が速いほど前記第2のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定することを特徴とする。
請求項9に係るプログラムは、第1のプロセッサコアと、前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアとを有するマルチコアプロセッサに、当該マルチコアプロセッサを含む装置のハードウェア構成またはソフトウェア構成に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定するステップと、与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替えるステップとを実行させる。
請求項1、7、および9に係る発明によれば、装置のハードウェア構成またはソフトウェア構成に応じて閾値が決定されない場合に比べて、第1のプロセッサコアによる処理と第2のプロセッサコアによる処理とを切り替える処理の発生が抑制される。
請求項2に係る発明によれば、装置にインストールされているソフトウェアの複雑度が高いほど第1のプロセッサコアによる処理に切り替わる確立が高くなるように閾値が決定された場合に比べて、第1のプロセッサコアによる処理と第2のプロセッサコアによる処理とを切り替える処理の発生が抑制される。
請求項3に係る発明によれば、装置にインストールされているソフトウェアの数に応じて閾値が決定される。
請求項4に係る発明によれば、装置にインストールされている複数のソフトウェアが互いに関連する度合いに応じて閾値が決定される。
請求項5に係る発明によれば、装置に組み込まれている電子機器の構成に応じて閾値が決定されない場合に比べて、第1のプロセッサコアによる処理と第2のプロセッサコアによる処理とを切り替える処理の発生が抑制される。
請求項6に係る発明によれば、負荷の大きさが閾値以上になると第1のプロセッサコアによる処理に切り替え、かつ負荷の大きさが閾値を下回ると第2のプロセッサコアによる処理に切り替えた場合に比べて、マルチコアプロセッサの処理効率を向上させることができる。
請求項8に係る発明によれば、画像形成部が画像を形成する速度が速いほど第1のプロセッサコアによる処理に切り替わる確率が高くなるように閾値が決定された場合に比べて、第1のプロセッサコアによる処理と第2のプロセッサコアによる処理とを切り替える処理の発生が抑制される。
画像形成装置のハードウェア構成を示すブロック図 マルチコアプロセッサのハードウェア構成および機構的構成を示すブロック図 閾値Thを決定する処理を示すフローチャート 初期値データを例示する図 関連度データを例示する図 負荷の大きさの遷移とプロセッサの切り替えとの関係を例示する図 負荷の大きさの遷移とプロセッサの切り替えとの関係を例示する図 変形例1に係る処理を示すフローチャート 変形例4に係る処理を説明する概念図
図1は、本発明の一実施形態に係る画像形成装置1のハードウェア構成を示すブロック図である。画像形成装置1は、複写機、プリンタ、スキャナ、およびファクシミリなどとして機能する装置である。画像形成装置1は、制御部10と、通信部11と、記憶部12と、表示部13と、入力部14と、画像形成部15とを有する。制御部10は、画像形成装置1の各部の動作を制御する。制御部10は、マルチコアプロセッサ101と、ROM(Read Only Memory)102と、RAM(Random Access Memory)103とを有する。マルチコアプロセッサ101(以下、単に「プロセッサ101」という)は、プログラムを実行することにより画像形成装置1の各部を制御するデュアルコアプロセッサである。ROM102は、各種のプログラムおよびデータを記憶した不揮発性の記憶装置である。RAM103は、データを記憶する揮発性の記憶装置である。
通信部11は、他の画像形成装置またはパーソナルコンピュータなどの外部の装置と通信を行なう。記憶部12は、データおよびプログラムを記憶する記憶装置、例えばHDD(Hard Disk Drive)である。表示部13は、液晶ディスプレイまたは有機ELディスプレイなどの表示装置を有し、画像形成装置1を操作するためのメニュー画面または各種メッセージを表示する。入力部14は、画像形成装置1にデータまたは指示を入力するための各種キーを備える。入力部14は、また、表示部13のディスプレイに重ねて設けられたタッチスクリーン(タッチパネル)を備える。画像形成部15は、例えば電子写真方式またはインクジェット方式により用紙(記録媒体の一例)に画像を形成する装置である。
図2は、プロセッサ101のハードウェア構成および機構的構成を示すブロック図である。プロセッサ101は、プロセッサコア101A(第1のプロセッサコアの一例)と、プロセッサコア101B(第2のプロセッサコアの一例)とを有する。プロセッサコア101Aとプロセッサコア101Bとは、互いに消費電力および処理能力が異なるプロセッサコアであり、この実施形態において、プロセッサコア101Bは、プロセッサコア101Aよりも消費電力および処理能力が高いプロセッサコアである。プロセッサ101において、プロセッサコア101Aとプロセッサコア101Bとは、与えられた処理の負荷の大きさに応じて互いに切り替わってプログラムを実行し、消費電力の抑制と処理性能の向上とを両立する。具体的には、プロセッサ101に与えられた処理の負荷の大きさが閾値Th以上である場合にはプロセッサコア101Bが処理を実行し、閾値Thを下回る場合にはプロセッサコア101Aが処理を実行する。プロセッサコア101Aとプロセッサコア101Bとは、処理を切り替えるときを除いて両方がオン(イネーブル)にはならない。
プロセッサ101(プロセッサコア101Aおよびプロセッサコア101B)は、機能的な構成として決定手段1011(1011Aおよび1011B)と、切替手段1012(1012Aおよび1012B)とを有する。決定手段1011は、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とが切り替わる負荷の大きさの閾値Thを決定する。決定手段1011は、画像形成装置1のハードウェア構成およびソフトウェア構成の少なくとも一方に応じて閾値Thを決定する。本実施形態では、決定手段1011により決定された閾値Thが小さいほど、プロセッサコア101Bによる処理に切り替わる確率が高くなり、閾値Thが大きいほど、プロセッサコア101Aによる処理に切り替わる確率が高くなる。切替手段1012は、プロセッサ101に与えられた負荷の大きさと、決定手段1011により決定された閾値Thとに応じて、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替える。具体的には、切替手段1012は、プロセッサ101に与えられた処理の負荷の大きさが閾値Th以上になると、プロセッサコア101Aによる処理をプロセッサコア101Bによる処理に切り替え、プロセッサ101に与えられた処理の負荷の大きさが閾値Thを下回ると、プロセッサコア101Bによる処理をプロセッサコア101Aによる処理に切り替える。
図3は、プロセッサ101が閾値Thを決定する処理を示すフローチャートである。以下の処理は、例えば、画像形成装置1の電源が投入されたことを契機として開始される。なお、以下の処理は、プロセッサコア101Aおよびプロセッサコア101Bのいずれのプロセッサコアにより行われてもよい。
ステップSA1において、プロセッサ101は、画像形成装置1のハードウェア構成を特定する。プロセッサ101により特定される「ハードウェア構成」とは、画像形成装置1のハードウェア構成の複雑さをいい、ここでは、画像形成装置1に含まれるハードウェア要素うち少なくとも1つの要素の特性をいう。この例では、プロセッサ101は、画像形成装置1のハードウェア構成として、画像形成部15が画像を形成する速度(以下、「画像形成速度」という)を特定する。画像形成装置1が画像形成速度の異なる複数の動作モードを有している場合には、プロセッサ101は、予め決められた基準となる動作モードにおける画像形成速度を特定する。画像形成速度を示すデータは、ROM102に記憶されており、プロセッサ101は、このデータに基づいて画像形成速度を特定する。
ステップSA2において、プロセッサ101は、特定された画像形成装置1のハードウェア構成に応じて閾値Thの初期値Th0を決定する。具体的には、プロセッサ101は、ROM102から初期値Th0を決定するためのデータ(以下、「初期値データ」という)を読み出して、当該初期値データに基づいて初期値Th0を決定する。プロセッサ101は、決定した初期値Th0をRAM103に記憶する。
図4は、初期値データを例示する図である。図4の例で、画像形成速度Viは、画像形成部15が1分あたりに画像を形成する用紙の枚数で表されている。また、初期値Th0は、1から10までの整数で表されている。図4に示す初期値データにおいては、例えば、画像形成速度Viが10枚/分よりも遅い場合には、初期値Th0は「10」に決定される。別の例で、画像形成速度Viが10枚/分以上であり且つ20枚/分よりも遅い場合には、初期値Th0は「9」に決定される。さらに別の例で、画像形成速度Viが90枚/分以上である場合には、初期値Th0は「1」に決定される。このように、初期値データに示された初期値Th0は、画像形成速度Viが速いほど、小さくなる。したがって、プロセッサ101は、画像形成速度Viが速いほど(すなわち、プロセッサ101に与えられる負荷が大きくなる可能性が高いほど)、プロセッサコア101Bによる処理に切り替わる確率が高くなるように初期値Th0を決定する。
再び図3を参照する。ステップSA3において、プロセッサ101は、画像形成装置1にインストールされているソフトウェアの複雑度Cpを算出する。画像形成装置1には、ユーザの利用目的に応じた各種のソフトウェア(例えば、ユーザの認証若しくはユーザの利用履歴の管理をするためのソフトウェア、文書データを管理するためのソフトウェア、情報漏洩を防止するためのソフトウェア、ワークフローを管理するためのソフトウェアなど)がインストールされる。プロセッサ101は、インストールされているソフトウェアが画像形成装置1の各種機能と関連する度合い(以下、「関連度Lf」という)、および、インストールされているソフトウェアが他のソフトウェアと関連する度合い(以下、「関連度Ls」という)に応じて複雑度Cpを算出する。ROM102には、関連度Lfおよび関連度Lsを示すデータ(以下、「関連度データ」という)が予め記憶されている。プロセッサ101は、この関連度データに基づいて、複雑度Cpを算出する。プロセッサ101は、算出された複雑度CpをRAM103に記憶する。
図5は、関連度データを例示する図である。図5において、アルファベットのAからEは、ソフトウェアの種類を示す。コピー、スキャン、FAX、およびプリントは、画像形成装置1の機能を示す。図5に示す関連度データのうち左側の領域fbは、関連度Lfを表す。図5に示す例では、あるソフトウェアと画像形成装置1のある機能とが関連する場合に、当該ソフトウェアの行と当該機能の列とが交わる欄に「1」が示されている。あるソフトウェアとある機能とが関連するとは、プロセッサ101が当該機能に関する処理を実行するときに(または当該機能に関する処理を実行するにあたり)、当該ソフトウェアに基づく処理を実行することをいう。例えば、ソフトウェアAは、コピー、スキャン、およびプリント機能と関連しており、ソフトウェアAの関連度Lfは「3」である。別の例で、ソフトウェアBは、プリント機能と関連しており、ソフトウェアBの関連度Lfは「1」である。なお、ソフトウェアと画像形成装置1の機能との関連が大きいほど、関連度データはより大きな数値を示してもよい。
図5に示す関連度データのうち右側の領域csは、関連度Lsを表す。図5に示す例では、あるソフトウェアと他のソフトウェアとが関連する場合に、これらのソフトウェアの行と列とが交わる欄に「1」が示されている。あるソフトウェアと他のソフトウェアとが関連するとは、あるソフトウェアに基づく処理が実行されるタイミングと他のソフトウェアに基づく処理が実行されるタイミングとが重なることをいう。例えば、図5において、ソフトウェアAは、ソフトウェアBおよびソフトウェアDと関連している。関連度Lsは、関連する2つのソフトウェアの両方が画像形成装置1にインストールされている場合にカウントされる。例えば、ソフトウェアAとソフトウェアBとがインストールされている場合において、ソフトウェアAの関連度Lsは「1」である(ソフトウェアAとソフトウェアDとの関連についてはカウントされない)。なお、ソフトウェアどうしの関連が大きいほど、関連度データはより大きな数値を示してもよい。
複雑度Cpは、画像形成装置1にインストールされているソフトウェアの各々の関連度Lfの合計値と関連度Lsの合計値とを合計することにより算出される。なお、複雑度Cpが算出されるときには、複数のソフトウェアの相互の関連度が重複してカウントされないように、関連度Lsの合計値は関連度Lfと合計される前に1/2が乗じられる。例えば、ソフトウェアAとソフトウェアBとがインストールされている場合において、関連度Lfの合計値は「4」であり、関連度Lfの合計値は「2」である。そして、関連度Lsの合計値の1/2は「1」である。したがって、この場合、複雑度Cpは、関連度Lfの合計値の「4」と関連度Lsの合計値(の1/2)の「1」とを合わせた「5」である。複雑度Cpは、関連度Lfおよび関連度Lsが高いほど、高くなる。
再び図3を参照する。ステップSA4において、プロセッサ101は、算出された複雑度Cpに応じて閾値Thを変更する。具体的には、プロセッサ101は、初期値Th0および複雑度CpをRAM103から読み出して、初期値Th0から複雑度Cpを引いた値に閾値Thを変更する。例えば、初期値Th0が「10」、複雑度Cpが「5」である場合、閾値Thは「5」に変更される。プロセッサ101は、変更後の閾値Th(以下、「閾値Th1」という)をRAM103に記憶する。このように、閾値Th1は、複雑度Cpが高いほど、小さくなる。したがって、プロセッサ101は、複雑度Cpが高いほど(すなわち、プロセッサ101に与えられる負荷が大きくなる可能性が高いほど)、プロセッサコア101Bによる処理に切り替わる確率が高くなるように閾値Thを変更する。ステップSA1からステップSA4の処理により閾値Thを決定する処理が終了すると、プロセッサ101は、与えられた処理の負荷の大きさと閾値Th1とに応じて、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替える。
図6は、プロセッサ101に与えられた処理の負荷の大きさの遷移と、プロセッサ101の切り替えとの関係を例示する図である。図6において、横軸は時刻tを表し、縦軸はプロセッサ101に与えられた処理の負荷の大きさPLを表す。図6(a)は、上述の閾値Thを決定する処理がされない場合であって、閾値Thが一定値(Thc)である場合の比較例を示す図である。この例では、時刻t11、t13、およびt14において、負荷の大きさPLはThc以上であり、プロセッサコア101Bが処理を実行する。時刻t12において、負荷の大きさPLはThcを下回っており、プロセッサコア101Aが処理を実行する。したがって、図6(a)では、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替えるためのオーバーヘッドが発生する。図6(b)は、上述の閾値Thを決定する処理がされた場合の例を示す図である。この例では、閾値Th1は、閾値Thcよりも小さい値に決定されている。時刻t11、t12、t13、およびt14において、負荷の大きさはTh1以上であり、プロセッサコア101Bが処理を実行する。したがって、図6(b)では、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替えるためのオーバーヘッドが発生しない。
図7は、プロセッサ101に与えられた処理の負荷の大きさの遷移と、プロセッサ101の切り替えとの関係を例示する別の図である。図7(a)は、閾値Thが一定値(Thc)である場合の比較例を示す図である。この例では、時刻t21、t23、およびt24において、負荷の大きさPLはThcを下回っており、プロセッサコア101Aが処理を実行する。時刻t22において、負荷の大きさPLはThc以上であり、プロセッサコア101Bが処理を実行する。したがって、図7(a)では、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替えるためのオーバーヘッドが発生する。図7(b)は、上述の閾値Thを決定する処理がされた場合の例を示す図である。この例では、閾値Th1は、閾値Thcよりも大きい値に決定されている。時刻t21、t22、t23、およびt24において、負荷の大きさPLはTh1を下回っており、プロセッサコア101Aが処理を実行する。したがって、図7(b)では、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替えるためのオーバーヘッドが発生しない。
図6および図7に示した通り、画像形成装置1のハードウェア構成およびソフトウェア構成に応じて閾値Thが決定されると、閾値Thが一定値である場合に比べて、プロセッサ101の切り替えが発生する確率は低くなる。したがって、閾値Thが一定値である場合に比べて、プロセッサ101を切り替えるためのオーバーヘッドの発生が抑制される。
本発明は、上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下で説明する変形例のうち、2つ以上のものが組み合わされて用いられてもよい。
(1)変形例1
プロセッサ101が閾値Thを変更する処理は、画像形成装置1の電源が投入されたことを契機として行われる場合に限らない。閾値Thを変更する処理は、例えば、新たなソフトウェアが画像形成装置1にインストールされた場合に行われてもよい。
図8は、変形例1に係る処理を示すフローチャートである。なお、以下の処理は、プロセッサコア101Aおよびプロセッサコア101Bのいずれのプロセッサコアにより行われてもよい。ステップSB1にいて、プロセッサ101は、画像形成装置1に新たなソフトウェアがインストールされたか否かを判断する。新たなソフトウェアがインストールされたと判断された場合(ステップSB1:YES)、プロセッサ101は、処理をステップSB2に移行する。新たなソフトウェアがインストールされていないと判断された場合(ステップSB1:NO)、プロセッサ101は、新たなソフトウェアがインストールされるまで処理を待機する。ステップSB2において、プロセッサ101は、ステップSA3と同様の処理により、画像形成装置1にインストールされているソフトウェアの複雑度Cpを算出する。ステップSB3において、プロセッサ101は、ステップSA4と同様の処理により、複雑度Cpに応じて閾値Thを変更する。
(2)変形例2
ステップSA1において特定される画像形成装置1のハードウェア構成は、画像形成速度Viに限らない。例えば、画像形成装置1に決められた処理を実行させるために画像形成装置1に組み込まれている電子機器の構成が、画像形成装置1のハードウェア構成として特定されてもよい。具体例としては、画像形成装置1の機能を拡張するためのいわゆる拡張ボード(例えば、パラレルインタフェースボード、無線LAN(Local Area Network)ボード、イーサネット(登録商標)ボード、画像データ変換ボードなど)が画像形成装置1のハードウェア構成として特定されてもよい。この場合、ステップSA2において、画像形成装置1に拡張ボードが組み込まれている場合には、プロセッサコア101Bに切り替わる確立が高くなるように初期値Th0が決定されてもよい。また、画像形成装置1に組み込まれた拡張ボードの数が多いほど、プロセッサコア101Bに切り替わる確立が高くなるように初期値Th0が決定されてもよい。別の具体例として、画像形成装置1の原稿読み取り部に対して原稿を送る原稿送り装置が画像形成装置1のハードウェア構成として特定されてもよい。この場合、ステップSA2において、画像形成装置1が原稿送り装置を備えている場合には、プロセッサコア101Bに切り替わる確立が高くなるように初期値Th0が決定されてもよい。
(3)変形例3
プロセッサ101が閾値Thを決定する処理は、図3に示した処理に限定されない。例えば、プロセッサ101は、過去(図3に示した処理が開始される前)にプリント機能が実行されたファイルのサイズ、当該ファイルに含まれているイラストまたは図表などのオブジェクトの数、および当該ファイルの圧縮形式などに基づいてプロセッサ101に将来与えられる処理の負荷の大きさを予測し、予測された負荷の大きさが大きいほどプロセッサコア101Bに切り替わる確立が高くなるように閾値Thを変更してもよい。
(4)変形例4
関連度Lsが算出される方法は、実施形態に記載された方法に限らない。例えば、あるソフトウェアに基づいて複数のサービスが起動される場合には、起動されているサービスの数に応じて関連度Lsが算出されてもよい。この場合、プロセッサ101は、ステップSA3の処理の前に、画像形成装置1にインストールされているソフトウェアの各々について、起動されているサービスの数を特定する。
図9は、変形例4に係る処理を説明する概念図である。図9は、図5に示した各ソフトウェアどうしの関連を示すクラス図である。ここでは、ソフトウェアAからソフトウェアEまでの各ソフトウェアが画像形成装置1にインストールされている場合を例に説明する。図9において、各ソフトウェアのクラスに含まれた黒丸の数は、あるソフトウェアにより起動されているサービスの数を表す。図9に示す例では、ソフトウェアA、ソフトウェアC、およびソフトウェアDにおいてそれぞれ1つのサービスが起動されており、ソフトウェアBにおいて2つのサービスが起動されている。したがって、ソフトウェアAとソフトウェアBとの関連は「2」であり、ソフトウェアAとソフトウェアDとの関連は「1」である。そのため、ソフトウェアAの関連度Lsは「3」である。
(5)変形例5
複雑度Cpは、画像形成装置1にインストールされているソフトウェアの数に応じて算出されてもよい。この場合、プロセッサ101は、インストールされているソフトウェアの数が多いほど複雑度Cpが高くなるように、複雑度Cpを算出する。さらに別の例で、複雑度Cpは、関連度Lfおよび関連度Lsのいずれか一方に応じて算出されてもよい。この場合、関連度データには、関連度Lfおよび関連度Lsのいずれか一方が示されていてもよい。
(6)変形例6
画像形成装置1およびプロセッサ101のハードウェア構成は、図1および図2に示した構成に限らない。図3に示した各ステップの処理が実行されれば、画像形成装置1またはプロセッサ101はどのようなハードウェア構成であってもよい。例えば、プロセッサ101は、デュアルコアプロセッサに限らない。プロセッサ101は、3つ以上のプロセッサコアを有するマルチコアプロセッサ(例えば、トリプルコアプロセッサ、またはクアッドコアプロセッサなど)であってもよい。また、プロセッサ101の機能的構成は、図2に示した構成に限らない。例えば、決定手段1011は、プロセッサコア101Aおよびプロセッサコア101Bのいずれか一方が有していてもよい。この場合、閾値Thを決定する処理は、決定手段1011を有するプロセッサ101により行われる。
(7)その他の変形例
実施形態において、プロセッサ101によって実行されるプログラムは、磁気記録媒体(磁気テープ、磁気ディスク(HDD、FD(Flexible Disk))など)、光記録媒体(光ディスク(CD(Compact Disk)、DVD(Digital Versatile Disk))など)、光磁気記録媒体、半導体メモリ(フラッシュROMなど)などのコンピュータが読み取り可能な記録媒体に記憶した状態で提供されてもよい。また、このプログラムは、インターネットなどのネットワーク経由でダウンロードされてもよい。
初期値データは実施形態に記載されたものに限らない。例えば、初期値データには、画像形成速度Viと初期値Th0との対応が非連続に示されていてもよい。この場合、プロセッサ101は、特定された画像形成速度に応じた初期値Th0を、線形補間により決定してもよい。
実施形態に示した閾値Thおよび範囲はあくまで一例であり、閾値Thはいかなる値または範囲で用いられてもよい。
プロセッサ101が組み込まれる装置は、画像形成装置1に限らない。プロセッサ101は、パーソナルコンピュータなどの他の情報処理装置に組み込まれてもよい。
1…画像形成装置、10…制御部、101…マルチコアプロセッサ、102…ROM、103…RAM、11…通信部、12…記憶部、13…表示部、14…入力部、15…画像形成部、101A,B…プロセッサコア、1011…決定手段、1012…切替手段

Claims (9)

  1. マルチコアプロセッサであって、
    第1のプロセッサコアと、
    前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアと、
    当該マルチコアプロセッサを含む装置のハードウェア構成またはソフトウェア構成に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定する決定手段と、
    与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替える切替手段と
    を有するマルチコアプロセッサ。
  2. 前記決定手段は、前記装置にインストールされているソフトウェアの複雑度が高いほど前記第2のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定する
    ことを特徴とする請求項1に記載のマルチコアプロセッサ。
  3. 前記複雑度は、前記装置にインストールされているソフトウェアの数に応じて決まる
    ことを特徴とする請求項2に記載のマルチコアプロセッサ。
  4. 前記複雑度は、複数の前記ソフトウェアが互いに関連する度合いに応じて決まる
    ことを特徴とする請求項2または3に記載のマルチコアプロセッサ。
  5. 前記決定手段は、前記装置に決められた処理を実行させるために前記装置に組み込まれている電子機器の構成に応じて前記閾値を決定する
    ことを特徴とする請求項1ないし4のいずれか1項に記載のマルチコアプロセッサ。
  6. 前記切替手段は、
    与えられた処理の負荷の大きさが閾値以上になると、前記第1のプロセッサコアによる処理を前記第2のプロセッサコアによる処理に切り替え、
    与えられた処理の負荷の大きさが閾値を下回ると、前記第2のプロセッサコアによる処理を前記第1のプロセッサコアによる処理に切り替える
    ことを特徴とする請求項1ないし5のいずれか1項に記載のマルチコアプロセッサ。
  7. 画像を処理するマルチコアプロセッサと、
    前記マルチコアプロセッサにより処理された画像を記録媒体に形成する画像形成部と
    を有し、
    前記マルチコアプロセッサは、
    第1のプロセッサコアと、
    前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアと、
    自機のハードウェア構成またはソフトウェア構成に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定する決定手段と、
    与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替える切替手段と
    を有する画像形成装置。
  8. 前記決定手段は、前記画像形成部が画像を形成する速度が速いほど前記第2のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定する
    ことを特徴とする請求項7に記載の画像形成装置。
  9. 第1のプロセッサコアと、前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアとを有するマルチコアプロセッサに、
    当該マルチコアプロセッサを含む装置のハードウェア構成またはソフトウェア構成に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定するステップと、
    与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替えるステップと
    を実行させるためのプログラム。
JP2013138937A 2013-07-02 2013-07-02 マルチコアプロセッサ、画像形成装置およびプログラム Expired - Fee Related JP6056683B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013138937A JP6056683B2 (ja) 2013-07-02 2013-07-02 マルチコアプロセッサ、画像形成装置およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013138937A JP6056683B2 (ja) 2013-07-02 2013-07-02 マルチコアプロセッサ、画像形成装置およびプログラム

Publications (2)

Publication Number Publication Date
JP2015011663A true JP2015011663A (ja) 2015-01-19
JP6056683B2 JP6056683B2 (ja) 2017-01-11

Family

ID=52304729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013138937A Expired - Fee Related JP6056683B2 (ja) 2013-07-02 2013-07-02 マルチコアプロセッサ、画像形成装置およびプログラム

Country Status (1)

Country Link
JP (1) JP6056683B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101797845B1 (ko) * 2016-02-16 2017-11-14 가천대학교 산학협력단 멀티코어 컴퓨팅 시스템에서 병렬 비디오 처리 장치 및 방법
KR20180035087A (ko) * 2016-09-28 2018-04-05 가천대학교 산학협력단 멀티코어 시스템을 이용한 병렬 비디오 처리

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215168A (ja) * 1990-12-13 1992-08-05 Nec Corp コンピュータシステム
JP2006178698A (ja) * 2004-12-22 2006-07-06 Hitachi Ltd 負荷状態監視装置および負荷状態監視方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215168A (ja) * 1990-12-13 1992-08-05 Nec Corp コンピュータシステム
JP2006178698A (ja) * 2004-12-22 2006-07-06 Hitachi Ltd 負荷状態監視装置および負荷状態監視方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101797845B1 (ko) * 2016-02-16 2017-11-14 가천대학교 산학협력단 멀티코어 컴퓨팅 시스템에서 병렬 비디오 처리 장치 및 방법
US10701378B2 (en) 2016-02-16 2020-06-30 Gachon University Of Industry—Academic Cooperation Foundation Parallel video processing apparatus using multicore system and method thereof
KR20180035087A (ko) * 2016-09-28 2018-04-05 가천대학교 산학협력단 멀티코어 시스템을 이용한 병렬 비디오 처리
KR101925681B1 (ko) * 2016-09-28 2018-12-05 가천대학교 산학협력단 멀티코어 시스템을 이용한 병렬 비디오 처리
US10534650B2 (en) 2016-09-28 2020-01-14 Gachon University Of Industry-Academic Cooperation Foundation Parallel video processing using multicore system

Also Published As

Publication number Publication date
JP6056683B2 (ja) 2017-01-11

Similar Documents

Publication Publication Date Title
JP2009230670A (ja) プロセッサシステム
JP6056683B2 (ja) マルチコアプロセッサ、画像形成装置およびプログラム
US10726179B1 (en) Circuit design supporting method and storage medium
JP2012234458A (ja) 画像処理装置、画像処理装置の制御方法及びプログラム
JP6056433B2 (ja) 画像処理装置
JP6119498B2 (ja) マルチコアプロセッサ、画像形成装置およびプログラム
JP2011193302A (ja) マーカ配置装置、マーカ検出装置、及びプログラム
US10356256B2 (en) Communication apparatus, control method for communication apparatus, and storage medium for changing a version of an encryption communication protocol used for communication
JP7505337B2 (ja) 情報処理装置
WO2019150662A1 (ja) 処理装置、処理方法及びプログラム
JP2013043294A (ja) 印刷装置、印刷方法、コンピュータプログラムおよび記録媒体
US20240388669A1 (en) Management apparatus, control method for management apparatus, and storage medium
JP2010103733A (ja) 色変換テーブル生成装置、色変換テーブル、画像処理装置
JP7604834B2 (ja) 画像形成装置、管理システム、画像形成装置の管理方法、及びプログラム
JP2020188421A (ja) 情報処理装置、情報処理システム、プログラム、及び情報処理方法
CN112101464B (zh) 基于深度学习的影像样本数据的获取方法和装置
JP2016064639A (ja) 画像形成装置、モード移行方法およびプログラム
JP7660475B2 (ja) 表示装置、画像処理装置、及び表示方法
JP7524604B2 (ja) 情報処理装置、システム、方法、およびプログラム
JP6169026B2 (ja) 電子機器および表示制御プログラム
JP2012175490A (ja) 画像形成装置
JP2011048590A (ja) 画像形成装置
JP2009134413A (ja) 画像処理システム及び画像処理プログラム
JP7156088B2 (ja) 通信機器、ログ転送方法及び通信システム
JP2020030578A (ja) 情報処理装置およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R150 Certificate of patent or registration of utility model

Ref document number: 6056683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees