JP6119498B2 - マルチコアプロセッサ、画像形成装置およびプログラム - Google Patents

マルチコアプロセッサ、画像形成装置およびプログラム Download PDF

Info

Publication number
JP6119498B2
JP6119498B2 JP2013164020A JP2013164020A JP6119498B2 JP 6119498 B2 JP6119498 B2 JP 6119498B2 JP 2013164020 A JP2013164020 A JP 2013164020A JP 2013164020 A JP2013164020 A JP 2013164020A JP 6119498 B2 JP6119498 B2 JP 6119498B2
Authority
JP
Japan
Prior art keywords
processing
processor
processor core
core
image forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013164020A
Other languages
English (en)
Other versions
JP2015032290A (ja
Inventor
達央 三嶋
達央 三嶋
貞樹 佐藤
貞樹 佐藤
満尚 根津
満尚 根津
真人 齊藤
真人 齊藤
清水 健一郎
健一郎 清水
英紀 能條
英紀 能條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2013164020A priority Critical patent/JP6119498B2/ja
Publication of JP2015032290A publication Critical patent/JP2015032290A/ja
Application granted granted Critical
Publication of JP6119498B2 publication Critical patent/JP6119498B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Facsimiles In General (AREA)

Description

本発明は、マルチコアプロセッサ、画像形成装置およびプログラムに関する。
性能が異なる複数のプロセッサコアを有するマルチコアプロセッサが知られている。特許文献1には、マルチコアプロセッサにおいて、各プロセッサコアで実行された命令の頻度に基づいて、各プロセッサコアにプロセスを割り当てる技術が記載されている。特許文献2には、動的プロセスに含まれるサブプロセスのスケジュール情報を予め求めておき、当該スケジュール情報に基づいて複数のプロセッサコアに動的プロセスを割り当てる技術が記載されている。
特開平8−153023号公報 特開平11−272623号公報
本発明は、マルチコアプロセッサにおいて、第1のプロセッサコアによる処理に切り替わる確率と第2のプロセッサコアによる処理に切り替わる確率とを変化させることを目的とする。
請求項1に係るマルチコアプロセッサは、第1のプロセッサコアと、前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアと、当該マルチコアプロセッサを含む電子機器の動的な要素に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定する決定手段と、与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替える切替手段とを有する。
請求項2に係るマルチコアプロセッサは、請求項1に記載の構成において、前記決定手段は、処理が与えられた頻度が少ないほど前記第1のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定することを特徴とする。
請求項3に係るマルチコアプロセッサは、請求項1に記載の構成において、前記決定手段は、前記電子機器のユーザインタフェースがユーザの操作を受け付けた頻度が少ないほど前記第1のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定することを特徴とする。
請求項4に係るマルチコアプロセッサは、請求項1に記載の構成において、前記決定手段は、与えられた処理について、前記第1のプロセッサコアによる処理が実行された割合が高いほど前記第1のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定することを特徴とする。
請求項5に係るマルチコアプロセッサは、請求項1に記載の構成において、前記切替手段は、決められた条件を充たす場合、与えられた処理の負荷の大きさと前記閾値とに関わらず、第1のプロセッサコアによる処理を第2のプロセッサコアによる処理に切り替えないことを特徴とする。
請求項6に係る画像形成装置は、画像を処理するマルチコアプロセッサと前記マルチコアプロセッサにより処理された画像を記録媒体に形成する画像形成部とを有し、前記マルチコアプロセッサは、第1のプロセッサコアと、前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアと、自装置の動的な要素に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定する決定手段と、与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替える切替手段とを有する。
請求項7に係る画像形成装置は、請求項6に記載の構成において、前記決定手段は、前記画像形成部が稼働している時間が短いほど前記第1のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定することを特徴とする。
請求項8に係る画像形成装置は、請求項6または7に記載の構成において、前記切替手段は、前記画像形成装置を含む複数の画像形成装置が含まれたグループの消費電力が予め定められた値以上になった場合、与えられた処理の負荷の大きさと前記閾値とに関わらず、第1のプロセッサコアによる処理を第2のプロセッサコアによる処理に切り替えないことを特徴とする。
請求項9に係る画像形成装置は、請求項8に記載の構成において、前記切替手段が、前記第1のプロセッサコアによる処理を前記第2のプロセッサコアによる処理に切り替えないことを、ユーザに通知する通知手段を有する。
請求項10に係る画像形成装置は、請求項8または9に記載の構成において、前記切替手段は、前記画像形成装置が属するグループの消費電力が予め定められた値以上になった後再び当該値を下回った場合、予め定められた優先度に従って他の画像形成装置よりも前または後に、再び前記第1のプロセッサコアによる処理を前記第2のプロセッサコアによる処理に切り替えることを特徴とする。
請求項11に係るプログラムは、第1のプロセッサコアと、前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアとを有するマルチコアプロセッサに、当該マルチコアプロセッサを含む電子機器の動的な要素に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定するステップと、与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替えるステップとを実行させる。
請求項1、6、および11に係る発明によれば、マルチコアプロセッサにおいて、電子機器の動的な要素に応じて、第1のプロセッサコアによる処理に切り替わる確率と第2のプロセッサコアによる処理に切り替わる確率とが変化する。
請求項2に係る発明によれば、与えられた処理の頻度が少ないほど第2のプロセッサコアによる処理に切り替わる確率が高くなるように閾値が決定された場合に比べて、消費電力が抑制される。
請求項3に係る発明によれば、電子機器のユーザインタフェースがユーザの操作を受け付けた頻度が少ないほど第2のプロセッサコアによる処理に切り替わる確率が高くなるように閾値が決定された場合に比べて、消費電力が抑制される。
請求項4に係る発明によれば、与えられた処理について、第1のプロセッサコアによる処理が実行された割合が高いほど第2のプロセッサコアによる処理に切り替わる確率が高くなるように閾値が決定された場合に比べて、消費電力が抑制される。
請求項5に係る発明によれば、決められた条件を充たす場合に第2のプロセッサコアによる処理が行われることが防止される。
請求項7に係る発明によれば、画像形成部が稼働している時間が短いほど第2のプロセッサコアによる処理に切り替わる確率が高くなるように閾値が決定された場合に比べて、消費電力が抑制される。
請求項8に係る発明によれば、画像形成装置が含まれたグループの消費電力が予め定められた値以上になった場合に第2のプロセッサコアによる処理が行われることが防止される。
請求項9に係る発明によれば、第2のプロセッサコアによる処理が行われないことがユーザに通知される。
請求項10に係る発明によれば、グループに含まれた他の画像形成装置と同じタイミングで第1のプロセッサコアによる処理が第2のプロセッサコアによる処理に切り替えられた場合に比べて、当該グループの消費電力が再び予め定められた値以上になることが防止される。
画像形成システムの全体構成を示す図 画像形成装置のハードウェア構成を示すブロック図 画像形成装置の機能的構成を示すブロック図 プロセッサが閾値Thを決定する処理を示すフローチャート 画像形成装置における処理モードの遷移を示す状態遷移図 与えられた処理を実行する動作を示すフローチャート
図1は、本発明の一実施形態に係る画像形成システムIPSの全体構成を示す図である。画像形成システムIPSは、複数の画像形成装置1の消費電力を管理するためのシステムである。画像形成システムIPSは、複数の画像形成装置1と管理装置2とを有する。画像形成システムIPSは、部署やフロアなどに応じて区分された画像形成装置1のグループに対して設けられる。画像形成装置1は、複写機、プリンタ、スキャナ、およびファクシミリなどとして機能する装置である。管理装置2は、複数の画像形成装置1の消費電力を管理するコンピュータである。管理装置2は、画像形成システムIPSの消費電力を監視し、各画像形成装置1の動作を制御する。複数の画像形成装置1と管理装置2とは、内部通信回線Liを介して接続されている。
図2は、画像形成装置1のハードウェア構成を示すブロック図である。画像形成装置1は、複写機、プリンタ、スキャナ、およびファクシミリなどとして機能する装置である。画像形成装置1は、制御部10と、通信部11と、記憶部12と、表示部13と、入力部14と、画像形成部15とを有する。制御部10は、画像形成装置1の各部の動作を制御する。制御部10は、マルチコアプロセッサ101と、ROM(Read Only Memory)102と、RAM(Random Access Memory)103とを有する。
マルチコアプロセッサ101(以下、単に「プロセッサ101」という)は、プログラムを実行することにより画像形成装置1の各部を制御するデュアルコアプロセッサである。プロセッサ101は、プロセッサコア101A(第1のプロセッサコアの一例)と、プロセッサコア101B(第2のプロセッサコアの一例)とを有する。プロセッサコア101Aとプロセッサコア101Bとは、互いに消費電力および処理能力が異なるプロセッサコアであり、この実施形態において、プロセッサコア101Bは、プロセッサコア101Aよりも消費電力および処理能力が高い(すなわち消費電力が大きく、且つ処理能力が高い)プロセッサコアである。プロセッサ101において、プロセッサコア101Aとプロセッサコア101Bとは、与えられた処理の負荷の大きさに応じて互いに切り替わってプログラムを実行し、消費電力の抑制と処理性能の向上とを両立する。具体的には、プロセッサ101に与えられた処理の負荷の大きさが閾値Thを下回る場合にはプロセッサコア101Aが処理を実行し、閾値Th以上である場合にはプロセッサコア101Bが処理を実行する。プロセッサコア101Aとプロセッサコア101Bとは、処理を切り替えるときを除いて両方がオン(イネーブル)にはならない。ROM102は、各種のプログラムおよびデータを記憶した不揮発性の記憶装置である。RAM103は、データを記憶する揮発性の記憶装置である。
通信部11は、パーソナルコンピュータ、管理装置2、および他の画像形成装置などの外部の装置と通信を行なう。記憶部12は、データおよびプログラムを記憶する記憶装置、例えばHDD(Hard Disk Drive)である。表示部13は、液晶ディスプレイまたは有機ELディスプレイなどの表示装置を有し、画像形成装置1を操作するためのメニュー画面または各種メッセージを表示する。入力部14は、画像形成装置1にデータまたは指示を入力するための各種キーを備える。入力部14は、また、表示部13のディスプレイに重ねて設けられたタッチスクリーン(タッチパネル)を備える。画像形成部15は、例えば電子写真方式またはインクジェット方式により用紙(記録媒体の一例)に画像を形成する装置である。
図3は、画像形成装置1の機能的構成を示すブロック図である。画像形成装置1は、決定手段1011と、切替手段1012と、通知手段1013とを有する。決定手段1011は、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とが切り替わる負荷の大きさの閾値Thを決定する。決定手段1011は、画像形成装置1の動的な要素に応じて閾値Thを決定する。画像形成装置1の動的な要素とは、画像形成装置1のハードウェア構成およびソフトウェア構成などの静的な要素以外の要素であって、ユーザの操作に応じて動的に変化する要素をいう。本実施形態では、決定手段1011により決定された閾値Thが大きいほど、プロセッサコア101Aによる処理に切り替わる確率が高くなり、閾値Thが小さいほど、プロセッサコア101Bによる処理に切り替わる確率が高くなる。切替手段1012は、プロセッサ101に与えられた負荷の大きさと、決定手段1011により決定された閾値Thとに応じて、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替える。具体的には、切替手段1012は、プロセッサ101に与えられた処理の負荷の大きさが閾値Thを下回ると、プロセッサコア101Bによる処理をプロセッサコア101Aによる処理に切り替え、プロセッサ101に与えられた処理の負荷の大きさが閾値Th以上になると、プロセッサコア101Aによる処理をプロセッサコア101Bによる処理に切り替える。切替手段1012は、また、画像形成システムIPSの消費電力が予め定められた値以上になった場合には、プロセッサ101に与えられた処理の負荷の大きさと閾値Thとに関わらず、プロセッサコア101Aによる処理をプロセッサコア101Bによる処理に切り替えない。プロセッサコア101Aからプロセッサコア101Bへの切り替えがされないという意味で、以下、プロセッサ101によるこの処理モードを「非切り替えモード」という。また、プロセッサコア101Aからプロセッサコア101Bへの切り替えがされる処理モードを「切り替えモード」という。通知手段1013は、プロセッサ101の処理モードが非切り替えモードになったことをユーザに通知する。具体的には、通知手段1013は、非切り替えモードになったことを表示部13に表示させる。
画像形成装置1において、プログラムを実行しているプロセッサ101は、決定手段1011および切替手段1012の一例である。プログラムを実行しているプロセッサ101により制御されている表示部13は、通知手段1013の一例である。
図4は、プロセッサ101が閾値Thを決定する処理を示すフローチャートである。以下の処理は、例えば、画像形成装置1の電源が投入されたことを契機として開始される。なお、以下の処理は、閾値Thを決定する処理が前に行われてから予め決められた時間が経過する度に開始されてもよい。また、以下の処理は、プロセッサコア101Aおよびプロセッサコア101Bのいずれのプロセッサコアにより行われてもよい。以下の処理が行われる前提として、ROM102には、閾値Thの初期値Th0が記憶されている。
ステップSA1において、プロセッサ101は、複写、プリント、スキャン、およびファクシミリなどの画像形成装置1の機能の利用に関する処理が与えられた頻度(以下、「処理頻度」という)を特定する。具体的には、プロセッサ101は、処理が与えられたときの時刻(以下、「処理発生時刻」という)を記憶部12に逐次記憶している。プロセッサ101は、記憶部12に記憶された処理発生時刻に基づいて、図4に示す処理が開始される前の決められた期間(例えば、図4に示す処理が開始される数時間前の期間または数日前の期間)における処理頻度を特定する。ステップSA2において、プロセッサ101は、特定された処理頻度が、予め決められた基準となる頻度(以下、「基準頻度Fa」という)以下であるか否かを判断する。基準頻度FaはROM102に記憶されている。特定された処理頻度が基準頻度Fa以下であると判断された場合(ステップSA2:YES)、プロセッサ101は、処理をステップSA5に移行する。特定された処理頻度が基準頻度Faを上回ると判断された場合(ステップSA2:NO)、プロセッサ101は、処理をステップSA3に移行する。
ステップSA3において、プロセッサ101は、ユーザにより入力部14が操作された頻度(以下、「操作頻度」という)を特定する。具体的には、プロセッサ101は、入力部14が操作されたときの時刻(以下、「操作時刻」という)を記憶部12に逐次記憶している。なお、記憶部12において、操作時刻は、処理発生時刻とは区別して記憶されている。プロセッサ101は、記憶部12に記憶された操作時刻に基づいて、図4に示す処理が開始される前の決められた期間における操作頻度を特定する。ステップSA4において、プロセッサ101は、特定された操作頻度が、予め決められた基準となる頻度(以下、「基準頻度Fb」という)以下であるか否かを判断する。基準頻度Fbは、ROM102に基準頻度Faとは区別して記憶されている。特定された操作頻度が基準頻度Fb以下であると判断された場合(ステップSA4:YES)、プロセッサ101は、処理をステップSA5に移行する。特定された操作頻度が基準頻度Fbを上回ると判断された場合(ステップSA4:NO)、プロセッサ101は、処理をステップSA6に移行する。
ステップSA5において、プロセッサ101は、プロセッサコア101Aによる処理に切り替わる確率が高くなるように閾値Thを変更する。具体的には、プロセッサ101は、ROM102に記憶された初期値Th0が決められた値(以下「補正値」という)だけ大きくなるように閾値Thを変更する。補正値は、ROM102に記憶されている。プロセッサ101は、変更後の閾値ThをRAM103に記憶する。ステップSA6において、プロセッサ101は、ROM102から読み出した初期値Th0を、変更することなくRAM103に記憶する。図4に示した処理により、閾値Thが決定されると、プロセッサ101は、切り替えモードに移行し、与えられた処理の負荷の大きさとRAM103に記憶された閾値Thとに応じて、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替える。このように、処理頻度が基準頻度Fa以下である場合、または操作頻度が基準頻度Fb以下である場合、閾値Thは、プロセッサコア101Aによる処理に切り替わる確率が高くなるように変更される。したがって、閾値Thが初期値Th0から変更されない場合に比べて、プロセッサ101の消費電力が抑制される。
図5は、画像形成装置1における処理モードの遷移を示す状態遷移図である。画像形成装置1の処理モードは、画像形成システムIPSの消費電力に応じて切り替えモードと非切り替えモードとを遷移する。画像形成装置1は、上述の管理装置2からの命令を受けて切り替えモードと非切り替えモードとを遷移させる。具体的には、管理装置2は、画像形成システムIPSにおける各画像形成装置1の消費電力を監視し、画像形成システムIPSの総消費電力が予め設定された値(例えば、総消費電力の上限値として設定された値よりも決められた値だけ小さい値)以上になると、各画像形成装置1に非切り替えモードに遷移させる命令(以下、「非切り替え命令」という)を送信する。これにより、各画像形成装置1において第2のプロセッサコアによる処理が行われることが防止され、総消費電力が抑制される。
また、管理装置2は、画像形成システムIPSの総消費電力が予め設定された値以上になった後再び当該値を下回ると、各画像形成装置1に切り替えモードに遷移させる命令(以下、「切り替え命令」という)を送信する。切り替え命令は、例えば、予め定められた優先度に従って各画像形成装置1に異なるタイミングで送信される。各画像形成装置1の優先度は、例えば、処理頻度および操作頻度が高い画像形成装置1ほど優先度が高くなるように定められる。この例で、管理装置2は、各画像形成装置1から処理頻度および操作頻度を示す情報を取得する。切り替え命令を受けた画像形成装置1は、他の画像形成装置よりも前または後に非切り替えモードを切り替えモードに遷移させる。このように、予め定められた優先度に従って異なるタイミングで切り替え命令が送信されると、同じタイミングで切り替え命令が送信された場合に比べて、画像形成システムIPSの総消費電力が予め設定された値以上に再びなることが防止される。
切り替えモードにおいて、画像形成装置1の処理モードは、省電力モードと通常モードとを遷移する。省電力モードとは、図4に示した処理において閾値Thが変更され、変更後の閾値Thを用いて、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とが切り替えられるモードをいう。通常モードとは、図4に示した処理において閾値Thが変更されず、初期値Th0を用いて、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とが切り替えられるモードをいう。画像形成装置1の電源が投入されたことを契機に図4に示した処理が行われると、画像形成装置1は省電力モードまたは通常モードのいずれかの処理モードに移行する。その後、予め決められた時間が経過したことを契機に図4に示した処理が行われると、画像形成装置1の処理モードは、省電力モードと通常モードとを遷移する。
図6は、プロセッサ101が与えられた処理を実行する動作を示すフローチャートである。以下の処理は、例えば、プロセッサ101に新たに処理が与えられたことを契機として開始される。なお、以下の処理は、画像形成装置1の処理モードが図5に示した処理モードのいずれであるかに関わらず実行される。また、プロセッサ101により実行されている先の処理がある場合には、以下の処理は、当該先の処理と並行して行われてもよい。以下の処理は、プロセッサコア101Aおよびプロセッサコア101Bのいずれのプロセッサコアにより行われてもよい。
ステップSB1において、プロセッサ101は、与えられた処理の負荷の大きさが閾値Th以上であるか否かを判断する。具体的には、プロセッサ101は、与えられた処理の負荷の大きさと、RAM103から読み出した閾値Thとを比較して、与えられた処理の負荷の大きさが閾値Th以上であるか否かを判断する。与えられた処理の負荷の大きさが閾値Th以上である場合(ステップSB1:YES)、プロセッサ101は、処理をステップSB2に移行する。与えられた処理の負荷の大きさが閾値Thを下回る場合(ステップSB1:NO)、プロセッサ101は、処理をステップSB5に移行する。
ステップSB2において、プロセッサ101は、処理モードが非切り替えモードであるか否かを判断する。処理モードが非切り替えモードであると判断された場合(ステップSB2:YES)、プロセッサ101は、処理をステップSB4に移行する。処理モードが非切り替えモードでないと判断された場合(ステップSB2:NO)、プロセッサ101は、処理をステップSB3に移行する。
ステップSB3において、プロセッサ101は、与えられた処理をプロセッサコア101Bにより実行する。具体的には、プロセッサコア101Aにより図6に示す処理が行われている場合には、プロセッサ101は、プロセッサコア101Aによる処理をプロセッサコア101Bによる処理に切り替えて、与えられた処理を実行する。なお、プロセッサコア101Aおよびプロセッサコア101Bの切り替えは、必ずしも直ちに行われる場合に限らない。例えば、プロセッサ101により実行されている先の処理がある場合には、プロセッサコア101Aおよびプロセッサコア101Bの切り替えは、当該先の処理を示すプログラムがセグメントで区切られるタイミングで行われてもよい。プロセッサコア101Bにより図6に示す処理が行われている場合には、プロセッサ101は、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替えることなく、与えられた処理を実行する。ステップSB4において、プロセッサ101は、処理モードが非切り替えモードであることをユーザに通知する。具体的には、プロセッサ101は、処理モードが非切り替えモードであり、プロセッサコア101Aからプロセッサコア101Bへの切り替えがされないことを示すメッセージを表示部13に表示する。
ステップSB5において、プロセッサ101は、与えられた処理をプロセッサコア101Aにより実行する。具体的には、プロセッサコア101Bにより図6に示す処理が行われている場合には、プロセッサ101は、プロセッサコア101Bによる処理をプロセッサコア101Aによる処理に切り替えて、与えられた処理を実行する。プロセッサコア101Aにより図6に示す処理が行われている場合には、プロセッサ101は、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替えることなく、与えられた処理を実行する。
本発明は、上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下で説明する変形例のうち、2つ以上のものが組み合わされて用いられてもよい。
(1)変形例1
プロセッサ101が閾値Thを決定する処理は、図4に示した処理に限らない。例えば、図4において、ステップSA1およびステップSA2の処理は省略されてもよい。別の例で、ステップSA3およびステップSA4の処理は省略されてもよい。
また、閾値Thの変更に用いられる補正値は、一定の値である場合に限らない。補正値は、処理頻度が少ないほど、または操作頻度が少ないほど、大きくなるように決められていてもよい。この場合、処理頻度が少ないほど、または操作頻度が少ないほど、変更後の閾値Thは大きくなり、プロセッサコア101Aによる処理に切り替わる確率は高くなる。
(2)変形例2
閾値Thを決定する処理において、プロセッサコア101Aによる処理に切り替わる確率が高くなるように閾値Thが変更されるのは、処理頻度が基準頻度Fa以下である場合、または操作頻度が基準頻度Fb以下である場合に限らない。例えば、与えられた処理について、プロセッサコア101Aにより処理が実行された割合が、予め決められた基準となる割合以上である場合に、閾値Thが変更されてもよい。この場合、プロセッサ101は、プロセッサコア101Aにより処理が実行された時刻(処理の開始時刻および終了時刻)と、プロセッサコア101Bにより処理が実行された時刻(処理の開始時刻および終了時刻)とを記憶部12に逐次記憶する。プロセッサ101は、記憶部12に記憶されたこれらの時刻に基づいて、図4に示す処理が開始される前の決められた期間における、プロセッサコア101Aにより処理が実行された割合を特定する。そして、プロセッサ101は、特定された割合が基準となる割合以上である場合に、プロセッサコア101Aによる処理に切り替わる確率が高くなるように閾値Thを変更する。なお、プロセッサコア101Aにより処理が実行された割合が高いほど、プロセッサコア101Aによる処理に切り替わる確率が高くなるように、閾値Thが変更されてもよい。
別の例で、画像形成部15が稼働している時間が、予め決められた基準となる時間以下である場合に、閾値Thが変更されてもよい。この場合、プロセッサ101は、画像形成部15が稼働を開始した時刻と停止した時刻とを記憶部12に逐次記憶する。プロセッサ101は、記憶部12に記憶されたこれらの時刻に基づいて、図4に示す処理が開始される前の決められた期間に画像形成部15が稼働した時間を特定する。そして、プロセッサ101は、特定された時間が基準となる時間以下である場合に、プロセッサコア101Aによる処理に切り替わる確率が高くなるように閾値Thを変更する。なお、画像形成部15が稼働した時間が短いほど、プロセッサコア101Aによる処理に切り替わる確率が高くなるように、閾値Thが変更されてもよい。
(3)変形例3
ステップSB3において、プロセッサ101が、処理モードが非切り替えモードであることをユーザに通知する方法は、メッセージを表示部13に表示する方法に限らない。プロセッサ101は、例えば、処理モードが非切り替えモードであることを音声により通知してもよい。
(4)変形例4
画像形成システムIPSの全体構成は、実施形態に示した構成に限らない。例えば、画像形成システムIPSは、管理装置2を有していなくてもよい。この場合、複数の画像形成装置1の中から選択された一の画像形成装置1が画像形成システムIPSの総消費電力を監視し、非切り替え命令および切り替え命令を他の画像形成装置1に送信してもよい。
(5)変形例5
画像形成装置1およびプロセッサ101のハードウェア構成は、図2に示した構成に限らない。図4および図6に示した各ステップの処理が実行されれば、画像形成装置1およびプロセッサ101はどのようなハードウェア構成であってもよい。例えば、プロセッサ101は、デュアルコアプロセッサに限らない。プロセッサ101は、3つ以上のプロセッサコアを有するマルチコアプロセッサ(例えば、トリプルコアプロセッサ、またはクアッドコアプロセッサなど)であってもよい。
(6)その他の変形例
実施形態において、プロセッサ101によって実行されるプログラムは、磁気記録媒体(磁気テープ、磁気ディスク(HDD、FD(Flexible Disk))など)、光記録媒体(光ディスク(CD(Compact Disk)、DVD(Digital Versatile Disk))など)、光磁気記録媒体、半導体メモリ(フラッシュROMなど)などのコンピュータが読み取り可能な記録媒体に記憶した状態で提供されてもよい。また、このプログラムは、インターネットなどのネットワーク経由でダウンロードされてもよい。
プロセッサ101が組み込まれる装置は、画像形成装置1に限らない。プロセッサ101は、パーソナルコンピュータなどの他の情報処理装置に組み込まれてもよい。
IPS…画像形成システム、1…画像形成装置、2…管理装置、Li…内部通信回線、10…制御部、101…マルチコアプロセッサ、101A,B…プロセッサコア、102…ROM、103…RAM、11…通信部、12…記憶部、13…表示部、14…入力部、15…画像形成部、1011…決定手段、1012…切替手段、1013…通知手段

Claims (11)

  1. マルチコアプロセッサであって、
    第1のプロセッサコアと、
    前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアと、
    当該マルチコアプロセッサを含む電子機器の動的な要素に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定する決定手段と、
    与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替える切替手段と
    を有するマルチコアプロセッサ。
  2. 前記決定手段は、処理が与えられた頻度が少ないほど前記第1のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定する
    ことを特徴とする請求項1に記載のマルチコアプロセッサ。
  3. 前記決定手段は、前記電子機器のユーザインタフェースがユーザの操作を受け付けた頻度が少ないほど前記第1のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定する
    ことを特徴とする請求項1に記載のマルチコアプロセッサ。
  4. 前記決定手段は、与えられた処理について、前記第1のプロセッサコアによる処理が実行された割合が高いほど前記第1のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定する
    ことを特徴とする請求項1に記載のマルチコアプロセッサ。
  5. 前記切替手段は、決められた条件を充たす場合、与えられた処理の負荷の大きさと前記閾値とに関わらず、第1のプロセッサコアによる処理を第2のプロセッサコアによる処理に切り替えない
    ことを特徴とする請求項1に記載のマルチコアプロセッサ。
  6. 画像を処理するマルチコアプロセッサと
    前記マルチコアプロセッサにより処理された画像を記録媒体に形成する画像形成部と
    を有し、
    前記マルチコアプロセッサは、
    第1のプロセッサコアと、
    前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアと、
    自装置の動的な要素に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定する決定手段と、
    与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替える切替手段と
    を有する画像形成装置。
  7. 前記決定手段は、前記画像形成部が稼働している時間が短いほど前記第1のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定する
    ことを特徴とする請求項6に記載の画像形成装置。
  8. 前記切替手段は、前記画像形成装置を含む複数の画像形成装置が含まれたグループの消費電力が予め定められた値以上になった場合、与えられた処理の負荷の大きさと前記閾値とに関わらず、第1のプロセッサコアによる処理を第2のプロセッサコアによる処理に切り替えない
    ことを特徴とする請求項6または7に記載の画像形成装置。
  9. 前記切替手段が、前記第1のプロセッサコアによる処理を前記第2のプロセッサコアによる処理に切り替えないことを、ユーザに通知する通知手段
    を有する請求項8に記載の画像形成装置。
  10. 前記切替手段は、前記画像形成装置が属するグループの消費電力が予め定められた値以上になった後再び当該値を下回った場合、予め定められた優先度に従って他の画像形成装置よりも前または後に、再び前記第1のプロセッサコアによる処理を前記第2のプロセッサコアによる処理に切り替える
    ことを特徴とする請求項8または9に記載の画像形成装置。
  11. 第1のプロセッサコアと、前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアとを有するマルチコアプロセッサに、
    当該マルチコアプロセッサを含む電子機器の動的な要素に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定するステップと、
    与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替えるステップと
    を実行させるためのプログラム。
JP2013164020A 2013-08-07 2013-08-07 マルチコアプロセッサ、画像形成装置およびプログラム Active JP6119498B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013164020A JP6119498B2 (ja) 2013-08-07 2013-08-07 マルチコアプロセッサ、画像形成装置およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013164020A JP6119498B2 (ja) 2013-08-07 2013-08-07 マルチコアプロセッサ、画像形成装置およびプログラム

Publications (2)

Publication Number Publication Date
JP2015032290A JP2015032290A (ja) 2015-02-16
JP6119498B2 true JP6119498B2 (ja) 2017-04-26

Family

ID=52517514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013164020A Active JP6119498B2 (ja) 2013-08-07 2013-08-07 マルチコアプロセッサ、画像形成装置およびプログラム

Country Status (1)

Country Link
JP (1) JP6119498B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6578824B2 (ja) * 2015-08-31 2019-09-25 コニカミノルタ株式会社 画像形成装置、同装置におけるタスク制御方法及びタスク制御プログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215168A (ja) * 1990-12-13 1992-08-05 Nec Corp コンピュータシステム
JP2526399B2 (ja) * 1993-08-03 1996-08-21 工業技術院長 並列計算機における負荷分散方法
JP5088365B2 (ja) * 2007-03-23 2012-12-05 富士通株式会社 電子機器および負荷分散プログラム
JP2012256223A (ja) * 2011-06-09 2012-12-27 Sony Corp 情報処理装置および情報処理方法

Also Published As

Publication number Publication date
JP2015032290A (ja) 2015-02-16

Similar Documents

Publication Publication Date Title
US8867936B2 (en) Image forming apparatus, method of controlling the same, and program
JP2010193320A (ja) 画像形成システム及びサーバ並びにプログラム
JP2017201456A (ja) 情報処理装置、及び情報処理方法
JP2010165059A (ja) ユニバーサルプリンタドライバプログラム及び記録媒体
JP6119498B2 (ja) マルチコアプロセッサ、画像形成装置およびプログラム
US10033895B2 (en) Printing apparatus having plurality of power states and control method therefor
JP2015123719A (ja) 画像形成装置
EP4250701A1 (en) Information processing apparatus, program, and information processing method with improved power saving
JP2011160033A (ja) 画像処理装置
US20220171584A1 (en) Printing apparatus, control method, and storage medium
JP6056683B2 (ja) マルチコアプロセッサ、画像形成装置およびプログラム
JP5783348B2 (ja) 制御装置、制御プログラム、画像形成装置
JP2011077852A (ja) 画像処理装置およびプログラム
JP2011056841A (ja) 画像形成装置およびプログラム
US9197778B2 (en) Method for reducing communication delay in printing apparatus having a wireless LAN capability
JP2006345068A (ja) 画像形成装置及び画像形成システム
JP5593242B2 (ja) 画像形成装置
JP5622340B2 (ja) 画像形成装置
US20240281173A1 (en) Storage medium, information processing method, and information processing apparatus
JP5261515B2 (ja) 画像形成装置
JP6965667B2 (ja) 情報処理装置、画像処理装置、および画像処理プログラム
JP2007072036A (ja) 表示制御装置
US9641709B2 (en) Electronic apparatus with a display section on which screens are displayed and non-transitory computer readable storage medium that stores a display control program
JP2023142622A (ja) 情報処理装置及びプログラム
JP2009255356A (ja) 画像形成装置及び画像形成システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R150 Certificate of patent or registration of utility model

Ref document number: 6119498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150