JP2015005565A - 導電性回路の形成方法 - Google Patents

導電性回路の形成方法 Download PDF

Info

Publication number
JP2015005565A
JP2015005565A JP2013128637A JP2013128637A JP2015005565A JP 2015005565 A JP2015005565 A JP 2015005565A JP 2013128637 A JP2013128637 A JP 2013128637A JP 2013128637 A JP2013128637 A JP 2013128637A JP 2015005565 A JP2015005565 A JP 2015005565A
Authority
JP
Japan
Prior art keywords
circuit
circuit pattern
conductive
pattern
cured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013128637A
Other languages
English (en)
Inventor
吉隆 濱田
Yoshitaka Hamada
吉隆 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2013128637A priority Critical patent/JP2015005565A/ja
Priority to EP14172469.0A priority patent/EP2822033B1/en
Priority to US14/306,944 priority patent/US20140374005A1/en
Priority to KR1020140074407A priority patent/KR20140148323A/ko
Priority to TW103121012A priority patent/TW201517724A/zh
Publication of JP2015005565A publication Critical patent/JP2015005565A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11318—Manufacturing methods by local deposition of the material of the bump connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/13291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/13386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/13387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/1339—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/13393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/133 - H01L2224/13391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Inks, Pencil-Leads, Or Crayons (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

【課題】印刷法によってシリコーンゴムを印刷パターンの構造形成材料とする印刷回路を形成し電極との良好な接合性が簡便に得られる導電性回路の形成方法を提供する。
【解決手段】（Ａ）少なくとも２個のケイ素原子に結合したアルケニル基を有するオルガノポリシロキサン、（Ｂ）少なくとも２個のケイ素原子に結合した水素原子（ＳｉＨ基）を有するオルガノハイドロジェンポリシロキサン、（Ｃ）導電性粒子、（Ｄ）カーボンブラック、亜鉛華、錫酸化物、錫−アンチモン系酸化物及びＳｉＣから選ばれるチクソ化剤、（Ｅ）ヒドロシリル化反応触媒を含有し、溶剤を実質的に含有しない液状の付加硬化型導電性回路描画用インク組成物により所定のパターン１ａを有する回路パターン印刷層を金属電極２１上に印刷し、焼成し硬化させて導電性回路とすると共に該導電性回路と金属電極とを接合する。
【選択図】図２

Description

本発明は、導電性インク組成物を用いた導電性回路の形成方法に関し、特に印刷法によってシリコーン硬化物、特にシリコーンゴムを印刷パターンの構造形成材料とする導電性回路の形成方法に関する。
導電性粒子を含有するインク組成物を用いて印刷法により導電性回路を形成する技術は、既にスクリーンプリントによる太陽電池基板等における導電性回路形成方法等として実用化されており、更にその改良方法についても多数の技術が提案されている。例えば、特許文献１（特開２０１０−１４９３０１号公報）では、常用される導電性インク組成物である金属粒子とガラスフリットとを含むインク組成物を超音波振動を使ったスクリーン印刷により印刷することで、導電性回路の高速な形成が可能になることを開示している。
一方、半導体回路製品等に対して導電性インク組成物を用いて回路を形成する場合、回路形成後に基板の接着やパッケージング等の加熱工程を行うと、ガラスを構造形成材料に用いる導電性材料の場合にはクラック等により導線の抵抗変化や断線が生じる可能性があり、このため高い耐応力能を持った回路形成用材料が求められる。シリコーン材料は、耐熱性と応力緩和能に優れる材料であるが、例えば特許文献２（特開平１１−２１３７５６号公報）では、熱可塑性樹脂、エポキシ変性シリコーン、金属粉、シリコーンゴム弾性体を溶剤でのばしたインク組成物を用いることで、加熱処理を行った場合にもクラック等の発生のない導電性回路が得られることが開示されている。また、シリコーンゴムに導電性粒子を分散させた組成物をインク組成物として用いる方法も開示されている。
なお、本発明に関連する先行技術として、更に特許文献３（特開２００７−５３１０９号公報）、特許文献４（特開平７−１０９５０１号公報）が挙げられる。
特開２０１０−１４９３０１号公報 特開平１１−２１３７５６号公報 特開２００７−５３１０９号公報 特開平７−１０９５０１号公報
現在、半導体回路の微細化が進行して、それに用いる導電性回路も微細化が進んでいる。また、一つの基板上に作製した半導体回路を、更に２つ以上積層させて半導体回路を積層する、いわゆる３Ｄ半導体装置等の検討も進められている。このような、より微細な回路から複数の接点を設けて実装する場合や２つ以上のシリコン基板上に形成された半導体回路間の接続を行う場合、接続される導電性回路は、上述のような熱応力に対する耐性がもちろん要求されるが、更に微細構造としての形状の制御が要求される。
例えば、異なる線幅部分のある導電性回路を、溶剤を含有する導電性インクを用いて形成すると、溶剤の揮発速度等による影響で、硬化前後で導線の平坦性や形状の異なる部分が発生したり、回路の高低差ができてしまうおそれがある。また、それらの影響を考慮して接続を取ろうとすると、微細化を行うためのマージンが失われることになる。そこで、半導体装置等の微細化を進める場合や半導体装置の３次元積層等を行おうとする場合、導電性インクを用いて導電性回路を形成する際、回路形状がより厳密に制御できる回路形成技術が望まれる。
シリコーンゴムに金属粒子を分散させたインク組成物はチクソ化剤を添加することにより導電性回路を印刷により形成でき、印刷をした後の硬化前後で形状がよく保持され、更に形成された回路が熱応力等に対し高い応力緩和能を有する導電性回路の形成方法を提供することができる。しかし、チクソ性をあまり与えない粒径５μｍ以上の導電性粒子のみを使用した場合、導電性粒子の添加量に応じてバルクの抵抗率をコントロールすることができるが、電極との導通に関してはシリコーンゴム組成物中の導電性粒子と電極間の導通経路が十分にとれず、接触抵抗が高めになることがあり、その改善が求められていた。
本発明は、上記事情に鑑みなされたもので、導電性回路の印刷性に優れ、印刷した回路を硬化する前後における形状保持性に優れ、接触する電極との接触抵抗が低く、更に形成された回路が熱応力等に対し高い応力緩和能を有すると共に、電極との良好な接合性が確実に得られる導電性回路の形成方法及びリワーク方法を提供することを目的とする。
本発明者は、上記要求を満たすことのできる材料について種々検討を行った結果、シリコーン形成用素材は、溶剤を使用することなく印刷用インクとして必要な流動性を確保することが可能であることから、シリコーン材料であれば、回路を印刷し、これを硬化する場合の硬化前後で形状変化を起こすことがなく、応力緩和能の高い導電性回路を形成できることを見出した。
更に、印刷により形成された立体形状が熱硬化するまでに変形してしまわないようチクソ性を高めるためのチクソ化剤の検討を行った。
まず、常用されるチクソ性を高める方法として乾式シリカの添加を試みたが、シリカ添加量が増加するにつれて、チクソ性は上がるものの、抵抗値も上ってしまい、チクソ性と導電性を共に満足する組成物を得ることは困難であった。ところが、チクソ化剤として１Ω・ｃｍ程度の中間的な抵抗率を持つカーボンブラック等の後述するチクソ化剤の添加を試みたところ、添加量と共にチクソ性は上がると共に、驚くべきことに抵抗値は不変かむしろ低下し、導電性を問題にすることなくチクソ性のコントロールが可能なことを見出し、良好な導電性回路描画用インク組成物が得られたものである。
本発明者は、この導電性回路描画用インク組成物を用いて、導電性回路の形成と、該導電性回路と金属電極との接合とを兼ねた効率的な導電性回路の形成方法、更にはリワーク方法について鋭意検討を行い、本発明をなすに至った。
従って、本発明は、下記の導電性回路の形成方法及びリワーク方法を提供する。
〔１〕 （Ａ）少なくとも２個のケイ素原子に結合したアルケニル基を有するオルガノポリシロキサン、
（Ｂ）少なくとも２個のケイ素原子に結合した水素原子（ＳｉＨ基）を有するオルガノハイドロジェンポリシロキサン、
（Ｃ）導電性粒子、
（Ｄ）カーボンブラック、亜鉛華、錫酸化物、錫−アンチモン系酸化物及びＳｉＣから選ばれるチクソ化剤、及び
（Ｅ）ヒドロシリル化触媒
を含有し、溶剤を実質的に含有しない液状の付加硬化型導電性回路描画用インク組成物を用いて回路パターンを作製する方法であって、
一の基板上に上記インク組成物の印刷により所定の回路パターンを形成後、この未硬化の回路パターンを別の基板上の金属電極と接触させた状態で、焼成、硬化させて導電性回路を形成すると共に、上記両基板同士を接合することを特徴とする導電性回路の形成方法。
〔２〕 〔１〕記載の導電性回路描画用インク組成物を用いて回路パターンを作製する方法であって、
金属電極を有する一の基板の金属電極上に上記インク組成物の印刷により所定の回路パターンを形成後、この未硬化の回路パターンをあらかじめ対応する形状に回路パターンを印刷、焼成、硬化させて形成してある別の基板の導電性硬化回路パターンと接触させた状態で、焼成、硬化させて導電性回路を形成すると共に、上記両基板同士を接合することを特徴とする導電性回路の形成方法。
〔３〕 〔１〕記載の導電性回路描画用インク組成物を用いて回路パターンを作製する方法であって、
金属電極を有する一の基板の金属電極上に上記インク組成物の印刷により所定の回路パターンを形成後、この未硬化の回路パターンを別の基板上の金属電極と接触させた状態で、焼成、硬化させて導電性回路を形成すると共に、上記両基板同士を接合することを特徴とする導電性回路の形成方法。
〔４〕 〔１〕記載の導電性回路描画用インク組成物を用いて回路パターンを作製する方法であって、
一の基板上にあらかじめ所定の形状に回路パターンを印刷、焼成、硬化させて形成した導電性の硬化回路パターン上に上記インク組成物の印刷により所定の回路パターンを形成後、この未硬化の回路パターンを別の基板上に金属電極と接触させた状態で、焼成、硬化させて導電性回路を形成すると共に、上記両基板同士を接合することを特徴とする導電性回路の形成方法。
〔５〕 〔１〕記載の導電性回路描画用インク組成物を用いて回路パターンを作製する方法であって、
一の基板上にあらかじめ所定の形状に回路パターンを印刷、焼成、硬化させて形成した導電性の硬化回路パターン上に上記インク組成物の印刷により所定の回路パターンを形成後、この未硬化の回路パターンを他の基板上にあらかじめ対応する形状に回路パターンを印刷、焼成、硬化させて形成してある導電性の硬化回路パターンと接触させた状態で、焼成、硬化させて導電性回路を形成すると共に、上記両基板同士を接合することを特徴とする導電性回路の形成方法。
〔６〕 〔１〕記載の導電性回路描画用インク組成物を用いて形成した一の基板が有する未硬化の回路パターンを他の基板が有する金属電極としてのハンダ電極と接触させた状態で、焼成、硬化させて形成した硬化回路パターンとハンダ電極とを接合してなる構造物において、上記ハンダ電極を加熱により融解させて上記硬化回路パターンをハンダ電極から脱離させて上記硬化回路パターンを有する一の基板を回収し、リワークさせることを特徴とする導電性回路のリワーク方法。
〔７〕 〔６〕記載のリワーク方法により回収した基板に対して、接合に用いた硬化回路パターンを除去することなく、更にその上に〔１〕記載の導電性回路描画用インク組成物を用いて所定の回路を印刷し、この未硬化の回路パターンを別の基板の金属電極と接触させた状態で、焼成、硬化させて導電性回路を形成すると共に、上記両基板同士を接合することを特徴とする導電性回路の形成方法。
〔８〕 〔６〕記載のリワーク方法により回収した基板に対して、接合に用いた硬化回路パターンを除去することなく、〔１〕記載の導電性回路描画用インク組成物を用いて所定の回路を別の基板の金属電極上に印刷し、この未硬化の回路パターンをリワークにより回収した基板の硬化回路パターンと接触させた状態で、焼成、硬化させて導電性回路を形成すると共に、上記両基板同士を接合することを特徴とする導電性回路の形成方法。
本発明の導電性回路の形成方法によれば、導電性回路の形成と共にハンダバンプの代わりに導電性回路と金属電極との接合を行うことができ、また、接合時の電極間の距離のコントロールにより回路パターンの印刷後の焼成処理によって硬化と接合とを一段階で行うことが可能となる。
接合時に金属電極間の距離のコントロールが困難な場合、金属電極に所定の高さをもつ形状の電極層を予め形成しておけば、回路パターンの印刷後の焼成処理によって硬化と接合とを一段階で行うことが可能である。なお、電極層の形成は、導電性インクの印刷、硬化により形成することもできるが、既に公知の方法による銅、金、ハンダ等のバンプ形成法によってもよい。電極層をスクリーン印刷法によって形成する場合には使用するインク組成物の組成と導電性回路描画用インク組成物の組成とは必ずしも同一である必要はないが、少なくともベースレジンが同一である方が、両者の界面での接合力を高める面で有利である。また、この場合に使用する導電性回路描画用インク組成物の量は接合するのに十分な量でよく、必ずしも電極層を形成しない場合と同量を用いる必要はない。
なお、本発明の導電性回路の形成方法では、印刷性に優れ、チクソ性を持った導電性回路描画用インク組成物を用いてスクリーン印刷法によって描画された回路は、低抵抗で、形状の再現性に優れ、高速印刷が可能で、高スループット、高歩留まりのパターン描画が可能であり、描画後に硬化工程を行った際にも形状がよく保持され、回路形状の高度な制御が可能である。また、シリコーンゴムを主体とする構造を有するため、形成された回路が熱応力等に対し高い応力緩和能を有する。
また、対極にハンダ電極を用いると、プロセスのリワーク時にハンダバンプのリワーク方法をそのまま用いることが可能である。
第１の態様を説明するもので、（Ａ）は一の基板と他の基板とを接合する前の状態、（Ｂ）は両基板を接合した状態の断面図を示す。 第２の態様を説明するもので、（Ａ）は一の基板と他の基板とを接合する前の状態、（Ｂ）は両基板を接合した状態の断面図を示す。 第３の態様を説明するもので、（Ａ）は一の基板と他の基板とを接合する前の状態、（Ｂ）は両基板を接合した状態の断面図を示す。 第４の態様を説明するもので、（Ａ）は一の基板と他の基板とを接合する前の状態、（Ｂ）は両基板を接合した状態の断面図を示す。 第５の態様を説明するもので、（Ａ）は一の基板と他の基板とを接合する前の状態、（Ｂ）は両基板を接合した状態の断面図を示す。 第７の態様を説明するもので、（Ａ）は一の基板と他の基板とを接合する前の状態、（Ｂ）は両基板を接合した状態の断面図を示す。 第８の態様を説明するもので、（Ａ）は一の基板と他の基板とを接合する前の状態、（Ｂ）は両基板を接合した状態の断面図を示す。
以下に、本発明に係る導電性回路の形成方法について説明する。
本発明に用いる導電性回路描画用インク組成物は、シリコーンゴム形成用前駆体（上記（Ａ）、（Ｂ）成分）と硬化触媒（上記（Ｅ）成分）の組み合わせと、導電性粒子（上記（Ｃ）成分）と、チクソ化剤（上記（Ｄ）成分）とを、溶剤を実質的に含有せずに含有する液状のインク組成物である。
描画後に更に硬化した際に得られる導電性回路パターンの形状を高精度に制御するためには、描画時に形成されたパターン形状をよく維持したまま硬化したパターンを得ることが好ましい。このため、本発明で用いる導電性回路描画用インク組成物は、描画後から硬化工程が完了するまでの間、揮発する成分の発生を極力抑制可能な材料から選択する必要があり、インク組成物を調製する際に溶剤を実質的に用いない。
ここで、硬化型シリコーン材料は、硬化メカニズムにより縮合型と付加型に分類することができるが、付加型のシリコーン形成材料、特にシリコーンゴム成形材料は、硬化時に脱ガス成分を伴わないことから、本発明の目的を達するために最適な材料である。また、描画時の形状をよく維持したまま硬化するためには、２００℃以下の緩和な条件、特に１５０℃以下で硬化可能であることが好ましいが、付加型のシリコーン形成材料はこの要請も容易に満たすことができる。
付加型シリコーン形成用前駆体と硬化触媒の組み合わせは、例えば特許文献３（特開２００７−５３１０９号公報）を始めとして、すでに多数の材料が公知であり、基本的には何れの材料も用いることができる。付加型シリコーン形成用前駆体として最も好ましい材料は、少なくとも２個のケイ素原子に結合したアルケニル基を含有するオルガノポリシロキサンと少なくとも２個のケイ素原子に結合した水素原子を含有するオルガノハイドロジェンポリシロキサンとの混合物である。
本発明で使用する導電性回路描画用インク組成物の詳細について以下に説明する。
［（Ａ）少なくとも２個のアルケニル基を含有するオルガノポリシロキサン］
少なくとも２個のアルケニル基を含有するオルガノポリシロキサンは、下記平均組成式（１）で表される。
ＲaＲ'bＳｉＯ(4-a-b)/2 （１）
（式中、Ｒはアルケニル基、Ｒ'は脂肪族不飽和結合を持たない非置換又は置換の炭素数１〜１０の一価炭化水素基、ａ、ｂは、０＜ａ≦２、０＜ｂ＜３、０＜ａ＋ｂ≦３を満たす数である。）
（Ａ）成分のアルケニル基含有オルガノポリシロキサンは、この組成物の主剤（ベースポリマー）であり、一分子中に平均２個以上（通常２〜５０個）、好ましくは２〜２０個、より好ましくは２〜１０個程度のケイ素原子に結合したアルケニル基を含有する。（Ａ）成分のオルガノポリシロキサンのアルケニル基Ｒとしては、例えば、ビニル基、アリル基、ブテニル基、ペンテニル基、ヘキセニル基、ヘプテニル基等が挙げられ、特に、ビニル基であることが好ましい。（Ａ）成分のアルケニル基の結合位置としては、例えば、分子鎖末端及び／又は分子鎖側鎖が挙げられる。
（Ａ）成分のオルガノポリシロキサンにおいて、アルケニル基以外のケイ素原子に結合した有機基Ｒ'としては、例えば、メチル基、エチル基、プロピル基、ブチル基、ペンチル基、ヘキシル基、ヘプチル基等のアルキル基；フェニル基、トリル基、キシリル基、ナフチル基等のアリール基；ベンジル基、フェネチル基等のアラルキル基；クロロメチル基、３−クロロプロピル基、３，３，３−トリフルオロプロピル基等のハロゲン化アルキル基などが挙げられ、特に、メチル基、フェニル基であることが好ましい。
このような（Ａ）成分の分子構造としては、例えば、直鎖状、一部分岐を有する直鎖状、環状、分岐鎖状、三次元網状等が挙げられるが、基本的に主鎖がジオルガノシロキサン単位（Ｄ単位）の繰り返しからなり、分子鎖両末端がトリオルガノシロキシ基で封鎖された、直鎖状のジオルガノポリシロキサン、直鎖状のジオルガノポリシロキサンと分岐鎖状或いは三次元網状のオルガノポリシロキサンの混合物であることが好ましい。
この場合、レジン状（分岐鎖状、三次元網状）のオルガノポリシロキサンとしては、アルケニル基とＳｉＯ4/2単位（Ｑ単位）及び／又はＲ''ＳｉＯ3/2（Ｔ単位）（Ｒ''はＲ又はＲ'）を含有するオルガノポリシロキサンであれば特に制限されないが、ＳｉＯ4/2単位（Ｑ単位）と、ＲＲ'2ＳｉＯ1/2単位やＲ'3ＳｉＯ1/2単位等のＭ単位からなり、Ｍ／Ｑのモル比が０．６〜１．２であるレジン状オルガノポリシロキサンや、Ｔ単位とＭ単位及び／又はＤ単位からなるレジン状オルガノポリシロキサン等が例示される。
ただし、このようなレジン状のオルガノポリシロキサンの適用は本発明の実施において粘度が高くなり導電性粒子を高充填できなくなる理由から多く添加されない。直鎖状オルガノポリシロキサンとレジン状オルガノポリシロキサンの好ましい配合割合は、質量比で好ましくは７０：３０〜１００：０、特に好ましくは８０：２０〜１００：０である。
また、上記式（１）において、ａは、０＜ａ≦２、好ましくは０．００１≦ａ≦１、ｂは、０＜ｂ＜３、好ましくは０．５≦ｂ≦２．５、ａ＋ｂは、０＜ａ＋ｂ≦３、好ましくは０．５≦ａ＋ｂ≦２．７を満たす数である。
（Ａ）成分の２５℃における粘度は、得られるシリコーンゴムの物理的特性が良好であり、また組成物の取扱作業性が良好であることから、１００〜５，０００ｍＰａ・ｓの範囲内であることが好ましく、特に１００〜１，０００ｍＰａ・ｓの範囲内であることが好ましい。直鎖状オルガノポリシロキサンにレジン状オルガノポリシロキサンを併用する場合は、レジン状オルガノポリシロキサンは直鎖状オルガノポリシロキサンに溶解するため、混合して均一な状態での粘度とする。なお、本発明において、粘度は回転粘度計により測定することができる。
このような（Ａ）成分のオルガノポリシロキサンとしては、例えば、分子鎖両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルビニルシロキサン共重合体、分子鎖両末端トリメチルシロキシ基封鎖メチルビニルポリシロキサン、分子鎖両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルビニルシロキサン・メチルフェニルシロキサン共重合体、分子鎖両末端ジメチルビニルシロキシ基封鎖ジメチルポリシロキサン、分子鎖両末端ジメチルビニルシロキシ基封鎖メチルビニルポリシロキサン、分子鎖両末端ジメチルビニルシロキシ基封鎖ジメチルシロキサン・メチルビニルシロキサン共重合体、分子鎖両末端ジメチルビニルシロキシ基封鎖ジメチルシロキサン・メチルビニルシロキサン・メチルフェニルシロキサン共重合体、分子鎖両末端トリビニルシロキシ基封鎖ジメチルポリシロキサン、式：Ｒ1 3ＳｉＯ0.5で示されるシロキサン単位と式：Ｒ1 2Ｒ2ＳｉＯ0.5で示されるシロキサン単位と式：Ｒ1 2ＳｉＯで示されるシロキサン単位と式：ＳｉＯ2で示されるシロキサン単位からなるオルガノシロキサン共重合体、式：Ｒ1 3ＳｉＯ0.5で示されるシロキサン単位と式：Ｒ1 2Ｒ2ＳｉＯ0.5で示されるシロキサン単位と式：ＳｉＯ2で示されるシロキサン単位からなるオルガノシロキサン共重合体、式：Ｒ1 2Ｒ2ＳｉＯ0.5で示されるシロキサン単位と式：Ｒ1 2ＳｉＯで示されるシロキサン単位と式：ＳｉＯ2で示されるシロキサン単位からなるオルガノシロキサン共重合体、式：Ｒ1Ｒ2ＳｉＯで示されるシロキサン単位と式：Ｒ1ＳｉＯ1.5で示されるシロキサン単位もしくは式：Ｒ2ＳｉＯ1.5で示されるシロキサン単位からなるオルガノシロキサン共重合体、及びこれらのオルガノポリシロキサンの２種以上からなる混合物が挙げられる。
ここで、上記式中のＲ1はアルケニル基以外の一価炭化水素基であり、例えば、メチル基、エチル基、プロピル基、ブチル基、ペンチル基、ヘキシル基、ヘプチル基等のアルキル基；フェニル基、トリル基、キシリル基、ナフチル基等のアリール基；ベンジル基、フェネチル基等のアラルキル基；クロロメチル基、３−クロロプロピル基、３，３，３−トリフルオロプロピル基等のハロゲン化アルキル基などが挙げられる。また、上記式中のＲ2はアルケニル基であり、例えば、ビニル基、アリル基、ブテニル基、ペンテニル基、ヘキセニル基、へプテニル基等が挙げられる。
［（Ｂ）少なくとも２個のケイ素原子に結合した水素原子を含有するオルガノハイドロジェンポリシロキサン］
少なくとも２個のケイ素原子に結合した水素原子を含有するオルガノハイドロジェンポリシロキサン（Ｂ）は、一分子中に少なくとも２個（通常、２〜３００個）、好ましくは３個以上（例えば、３〜１５０個程度）、より好ましくは３〜１００個程度のケイ素原子に結合した水素原子（即ち、ＳｉＨ基）を含有するものであり、直鎖状、分岐状、環状、或いは三次元網状構造の樹脂状物のいずれでもよい。このようなオルガノハイドロジェンポリシロキサンとしては、例えば、下記平均組成式（２）で表されるオルガノハイドロジェンポリシロキサンが挙げられる。
ＨcＲ3 dＳｉＯ(4-c-d)/2 （２）
（式中、Ｒ3は独立に脂肪族不飽和結合を含有しない非置換又は置換の１価炭化水素基、又はアルコキシ基であり、ｃ及びｄは、０＜ｃ＜２、０．８≦ｄ≦２かつ０．８＜ｃ＋ｄ≦３となる数であり、好ましくは０．０５≦ｃ≦１、１．５≦ｄ≦２かつ１．８≦ｃ＋ｄ≦２．７となる数である。また、一分子中のケイ素原子の数（又は重合度）は、２〜１００個、特に３〜５０個が好ましい。）
式中、Ｒ3の脂肪族不飽和結合を含有しない非置換又は置換の１価炭化水素基としては、上記のＲ'として例示したものと同様のものが挙げられるほか、メトキシ基、エトキシ基等のアルコキシ基が挙げられるが、フェニル基等の芳香族基を含まないものが好ましく、代表的なものは炭素数が１〜１０、特に炭素数が１〜７のものであり、好ましくはメチル基等の炭素数１〜３の低級アルキル基、３，３，３−トリフルオロプロピル基、炭素数１〜４のアルコキシ基であり、特に好ましくはメチル基、メトキシ基、エトキシ基である。
このようなオルガノハイドロジェンポリシロキサンとしては、例えば、１，１，３，３−テトラメチルジシロキサン、１，３，５，７−テトラメチルテトラシクロシロキサン、１，３，５，７，８−ペンタメチルペンタシクロシロキサン、メチルハイドロジェンシクロポリシロキサン、メチルハイドロジェンシロキサン・ジメチルシロキサン環状共重合体、トリス（ジメチルハイドロジェンシロキシ）メチルシラン等のシロキサンオリゴマー；分子鎖両末端トリメチルシロキシ基封鎖メチルハイドロジェンポリシロキサン、分子鎖両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体、分子鎖両末端シラノール基封鎖メチルハイドロジェンポリシロキサン、分子鎖両末端シラノール基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体、分子鎖両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルポリシロキサン、分子鎖両末端ジメチルハイドロジェンシロキシ基封鎖メチルハイドロジェンポリシロキサン、分子鎖両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体等；Ｒ3 2（Ｈ）ＳｉＯ1/2単位とＳｉＯ4/2単位からなり、任意にＲ3 3ＳｉＯ1/2単位、Ｒ3 2ＳｉＯ2/2単位、Ｒ3（Ｈ）ＳｉＯ2/2単位、（Ｈ）ＳｉＯ3/2単位又はＲ3ＳｉＯ3/2単位を含み得るシリコーンレジン（但し、Ｒ3は上記と同じである）等の他、これらの例示化合物においてメチル基の一部又は全部をエチル基、プロピル基等の他のアルキル基で置換したものなどが挙げられ、更には下記式で表されるものが挙げられる。
Figure 2015005565
 （式中、Ｒ3は上記と同じであり、ｓ、ｔはそれぞれ０又は１以上の整数である。）
本発明のインク組成物に用いるオルガノハイドロジェンポリシロキサンは、公知の方法で得ることができ、例えば、一般式：Ｒ3ＳｉＨＣｌ2及びＲ3 2ＳｉＨＣｌ（式中、Ｒ3は上記と同じである）から選ばれる少なくとも１種のクロロシランを（共）加水分解し、或いは該クロロシランと一般式：Ｒ3 3ＳｉＣｌ及びＲ3 2ＳｉＣｌ2（式中、Ｒ3は上記と同じである）から選ばれる少なくとも１種のクロロシランを組み合わせて共加水分解し、縮合することにより得ることができる。また、オルガノハイドロジェンポリシロキサンは、このように（共）加水分解縮合して得られたポリシロキサンを平衡化したものでもよい。
（Ｂ）成分の配合量は、（Ａ）成分中の全ケイ素原子に結合したアルケニル基に対して（Ｂ）成分中のケイ素原子に結合した水素原子が０．５〜５．０倍モルとなる量であることが好ましく、より好ましくは０．７〜３．０倍モルとなる量である。０．５倍モル未満でも５．０倍モル超でも、架橋バランスが崩れ十分な強度の硬化物が得られない場合がある。
［（Ｃ）導電性粒子］
本発明の導電性回路描画用インク組成物は、（Ｃ）導電性粒子を含む。
（Ｃ）成分の導電性粒子としては、金属粒子、金メッキ粒子、銀メッキ粒子及び銅メッキ粒子等の金属メッキした粒子が挙げられ、特に高導電性である金粒子、銀粒子、銅粒子、銀メッキプラスチック粒子等の粉末が好ましい。
（Ｃ）導電性粒子の大きさは平均粒径として５〜５０μｍであることが好ましく、平均粒径５０μｍを超える粒子が混入した場合、スクリーンプリントのメッシュに詰まるなどのおそれがある。平均粒径はレーザー光回折法による粒度分布測定における質量平均値Ｄ50として求めることができる（以下、同じ）。
なお、（Ｃ）導電性粒子として、金属粒子、金メッキ粒子、銀メッキ粒子及び銅メッキ粒子から選ばれる平均粒径５μｍ以上、好ましくは５〜２０μｍの粒子を主成分として含み、更に金属粒子、金メッキ粒子、銀メッキ粒子及び銅メッキ粒子から選ばれる平均粒径５μｍ未満、好ましくは１μｍ未満の粒子を（Ａ）成分１００容量部に対し１容量部以上となる量を含むようにしてもよい。
導電性粒子の主成分の粒子の平均粒径が５μｍ以上になることにより、これらを含むインク組成物のチクソ性に及ぼす影響は限定的で、抵抗率のみを考慮して配合量を決定することができる。一方、平均粒径５μｍ未満の導電性粒子の添加によるバルクの抵抗率の変化は少なく、主に界面における接触抵抗の低減化に寄与する。
平均粒径５μｍ以上の導電性粒子の配合量は、上記（Ａ）成分１００容量部に対して４０〜１２０容量部であることが好ましく、より好ましくは５０〜１００容量部である。平均粒径５μｍ以上の導電性粒子が４０容量部より少ない場合、シリコーンゴムの導電率が低下するおそれがあり、１２０容量部より多い場合、組成物の取り扱いが困難となる場合がある。
平均粒径５μｍ未満の導電性粒子の配合量は、上記（Ａ）成分１００容量部に対して好ましくは１〜２０容量部、より好ましくは２〜１０容量部である。平均粒径５μｍ未満の導電性粒子が１容量部より少ない場合、接触抵抗の低減化の効果が十分でない場合がある。また、平均粒径５μｍ未満の導電性粒子が２０容量部を超える場合はチクソ性や粘度に及ぼす影響が大きくなりすぎて、十分な印刷性が確保できなくなる場合がある。また、一般に平均粒径５μｍ未満の導電性粒子は平均粒径５μｍ以上の粒子に比べて高価であることが多いので、経済性の面からもなるべく少量の添加で接触抵抗の改善を行うことが経済的である。なお、このような細かい粒子を添加することは、組成物としてチクソ性や粘度の上昇を伴うことから、添加量は印刷性により制限されるが、接触抵抗を低くするための添加量は通常（Ａ）成分１００容量部に対して１０容積部以下でよく、通常チクソ化剤として使用されるカーボンブラックの添加量と同じ程度かそれ以下に収まり、回路の形状の安定化のためには、追加のチクソ化剤の添加により組成を整えることが好ましい。
なお、平均粒径５μｍ以上の導電性粒子と、平均粒径５μｍ未満の導電性粒子は必ずしも同種の粒子である必要はなく、例えば平均粒径５μｍ以上の導電性粒子として銀メッキプラスチック粒子を主体として配合した組成物に、平均粒径５μｍ未満の導電性粒子として銀ナノ粒子を添加して製造してもよい。
［（Ｄ）チクソ化剤］
（Ｄ）チクソ化剤は、導電性回路描画用インク組成物にチクソ性与え、導電性回路描画後、硬化までの間で印刷パターンの形状を維持するために必要な材料であり、本発明に添加されるチクソ化剤は、中間的な抵抗値を持つカーボンブラック、亜鉛華、錫酸化物、錫−アンチモン系酸化物及びＳｉＣから選ばれるいずれかが好ましく、カーボンブラックが特に好ましい。
立体形状を持つパターンを印刷する際、印刷によって所定のパターンを形成した後、印刷パターンを熱硬化させるまでの間、印刷されたパターン形状を維持するためには、用いるインク組成物にはチクソ性が必要である。また、印刷可能な流動性を持つ材料のチクソ性を高めるためにはチクソ化剤を添加する方法が一般的である。本発明者はチクソ性を高める方法として、乾式シリカの添加を試みたが、シリカ添加量が増加するにつれて、チクソ性は上がるものの、抵抗値も上がってしまい、チクソ性と導電性を共に満足するインク組成物を得ることは困難であった。そこで、わずかでも導電性を向上させるために上述した中間程度の抵抗値を持つカーボンブラック等の添加を試みたところ、添加量と共にチクソ性が上るだけでなく、驚くべきことに抵抗値は不変か、むしろ低下することを見出した。既にカーボンブラック添加による導電性シリコーン組成物は広く知られているが、その抵抗率は１Ω・ｃｍ程度であり、本発明の目的とする１×１０-2〜１×１０-5Ω・ｃｍレベルの導電性に比較して極めて低いレベルである。導電性粒子を含有するインク中で、このカーボンブラック等の中間程度の抵抗値を持つ物質の添加が抵抗率を低下させることの理由はまだはっきり解明されていないが、このような中程度の抵抗率を持つチクソ化剤を用いることによって、導電性を問題にすることなくチクソ性のコントロールが可能となる。
チクソ化剤として用いるカーボンブラックとしては、通常導電性ゴム組成物に常用されているものが使用し得、例えばアセチレンブラック、コンダクティブファーネスブラック（ＣＦ）、スーパーコンダクティブファーネスブラック（ＳＣＦ）、エクストラコンダクティブファーネスブラック（ＸＣＦ）、コンダクティブチャンネルブラック（ＣＣ）、１，５００〜３，０００℃程度の高温で熱処理されたファーネスブラックやチャンネルブラック等を挙げることができる。これらの中で、アセチレンブラックは不純物含有率が少ない上、発達した２次ストラクチャー構造を有することから導電性に優れており、本発明において特に好適に使用される。
上記（Ｄ）成分の添加量は、（Ａ）成分１００質量部に対して０．５〜３０質量部であり、特に１〜２０質量部であることが好ましい。添加量が０．５質量部より少ない場合には形状保持性が悪くなるおそれがあり、３０質量部より多い場合は粘度が上昇しすぎて組成物の取り扱いが困難となるおそれがある。
［（Ｅ）ヒドロシリル化反応触媒］
本発明に用いる付加（ヒドロシリル化）反応触媒は、上記の（Ａ）成分のアルケニル基と（Ｂ）成分のケイ素原子に結合した水素原子（即ち、ＳｉＨ基）との付加反応を促進するための触媒であり、ヒドロシリル化反応に用いられる触媒として白金族金属系触媒等の周知の触媒が挙げられる。
この白金族金属系触媒としては、ヒドロシリル化反応触媒として公知のものが全て使用できる。例えば、白金黒、ロジウム、パラジウム等の白金族金属単体；Ｈ2ＰｔＣｌ4・ｙＨ2Ｏ、Ｈ2ＰｔＣｌ6・ｙＨ2Ｏ、ＮａＨＰｔＣｌ6・ｙＨ2Ｏ、ＫＨＰｔＣｌ6・ｙＨ2Ｏ、Ｎａ2ＰｔＣｌ6・ｙＨ2Ｏ、Ｋ2ＰｔＣｌ4・ｙＨ2Ｏ、ＰｔＣｌ4・ｙＨ2Ｏ、ＰｔＣｌ2、Ｎａ2ＨＰｔＣｌ4・ｙＨ2Ｏ（式中、ｙは０〜６の整数であり、好ましくは０又は６である）等の塩化白金、塩化白金酸及び塩化白金酸塩；アルコール変性塩化白金酸（米国特許第３，２２０，９７２号明細書参照）；塩化白金酸とオレフィンとのコンプレックス（米国特許第３，１５９，６０１号明細書、同第３，１５９，６６２号明細書、同第３，７７５，４５２号明細書参照）；白金黒、パラジウム等の白金族金属をアルミナ、シリカ、カーボン等の担体に担持させたもの；ロジウム−オレフィンコンプレックス；クロロトリス（トリフェニルフォスフィン）ロジウム（ウィルキンソン触媒）；塩化白金、塩化白金酸又は塩化白金酸塩とビニル基含有シロキサン、特にビニル基含有環状シロキサンとのコンプレックス等が挙げられる。これらの中で、好ましいものとして、相溶性の観点及び塩素不純物の観点から、塩化白金酸をシリコーン変性したものが挙げられ、具体的には例えば塩化白金酸をテトラメチルジビニルジシロキサンで変性した白金触媒が挙げられる。
（Ｅ）成分の添加量は、白金原子にしてインク成分の合計質量に対し、質量換算で１〜５００ｐｐｍ、好ましくは３〜１００ｐｐｍ、より好ましくは５〜８０ｐｐｍである。
本発明に用いる導電性回路描画用インク組成物には、更に、安定化剤、接着性付与剤を加えることが好ましい。
［安定化剤］
インク組成物の付加硬化性の安定化を図るため、インク組成物には脂肪酸類やアセチレン化合物等の安定化剤を加えることが好ましく、特に、脂肪酸或いは脂肪酸誘導体及び／又はその金属塩を加えることが好ましい。脂肪酸或いは脂肪酸誘導体及び／又はその金属塩を安定化剤として使用する場合の添加量は、（Ａ）成分１００質量部に対して０．１〜１０質量部、好ましくは０．１〜５質量部である。０．１質量部未満であると保存後の硬化安定化作用が十分に得られないおそれがあり、１０質量部を超えると付加硬化性が悪くなる。ここで、脂肪酸或いは脂肪酸誘導体及び／又はその金属塩の好ましい炭素数は８以上である。
脂肪酸の具体的な例としては、カプリル酸、ウンデシレン酸、ラウリル酸、ミリスチン酸、パルミチン酸、マーガリン酸、ステアリン酸、アラギン酸、リグノセリン酸、セロチン酸、メリシン酸、ミリストレイン酸、オレイン酸、リノール酸、リノレン酸等が例示される。
脂肪族誘導体の例としては、脂肪酸エステル、脂肪族アルコールのエステル等が挙げられる。脂肪族エステルとしては、上記脂肪酸等とＣ1〜Ｃ5の低級アルコールエステル、ソルビタンエステル、グリセリンエステル等の多価アルコールエステルが例示される。脂肪族アルコールのエステルとしては、カプリリルアルコール、カプリルアルコール、ラウリルアルコール、ミスチルアルコール、ステアリルアルコール等の飽和アルコールなどの脂肪酸アルコールのグルタル酸エステルやスペリン酸エステルのような２塩基酸エステル、クエン酸エステルのような３塩基酸エステルが例示される。
脂肪酸金属塩における脂肪酸の例としては、カプリル酸、ウンデシレン酸、ラウリル酸、ミリスチン酸、パルミチン酸、マーガリン酸、ステアリン酸、アラギン酸、リグノセリン酸、セロチン酸、メリシン酸、ミリストレイン酸、オレイン酸、リノール酸、リノレン酸等が挙げられ、金属としては、例えば、リチウム、カルシウム、マグネシウム、亜鉛等が挙げられる。
上述のうち、安定化剤としてはステアリン酸及びその塩が最も好ましい。また、安定化剤は単独で添加しても、あらかじめヒドロシリル化反応触媒と混合しておいたものを添加してもよい。
［接着性付与剤］
接着性付与剤は、インク組成物に基材への自己接着性を付与するために添加されるものであり、具体的にはエポキシ基及び／又はアルコキシシリル基を有する化合物が挙げられる。添加する場合の添加量は（Ａ）成分１００質量部に対して０．５〜２０質量部、好ましくは１〜１０質量部である。０．５質量部未満であると接着性付与効果が十分に得られなくなり、２０質量部を超えると組成物の保存性が悪くなったり、硬化物の性状（硬度）が経時で変化するおそれがあるほか、用いる材料によっては脱ガスによるパターン形状変化の原因となる危険がある。
なお、接着付与剤がＳｉＨ基を有する場合、（Ａ）成分中のアルケニル基に対する（Ｂ）成分及び接着付与剤のケイ素原子に結合した水素原子（ＳｉＨ基）の割合は０．５〜５．０倍モル、特に０．７〜３．０倍モルであることが好ましい。
接着性付与剤の具体的な例としては、下記のものが挙げられる。
Figure 2015005565
本発明に使用するインク組成物には、必要に応じて上述のもの以外の各種の添加剤を更に添加することができる。特に、貯蔵安定性向上のために、ヒドロシリル化反応抑制剤を配合することができる。反応抑制剤としては、従来から公知のものを使用することができ、例えばアセチレン系化合物、アルケニル基を２個以上含有する化合物、アルキニル基を含有する化合物や、トリアリルイソシアヌレートやその変性品等が挙げられる。これらの中でも、アルケニル基又はアルキニル基を有する化合物の使用が望ましい。これらの反応抑制剤の添加量は、インク組成物中の他成分の合計量１００質量部に対して０．０５〜０．５質量部の範囲であることが望ましい。インク組成物中の他成分の合計量１００質量部に対して０．０５質量部よりも少なすぎるとヒドロシリル化反応の遅延効果が得られないおそれがあり、逆にインク組成物中の他成分の合計量１００質量部に対して０．５質量部よりも多すぎると硬化そのものが阻害されてしまうおそれがある。
本発明に用いるインク組成物を調製する方法としては、例えば上述の成分をプラネタリーミキサー、ニーダー、品川ミキサー等の混合機で混合する方法等が挙げられる。
本発明に用いるインク組成物が持つ粘度とチクソ係数は、本発明の導電性回路形成を行う際の重要な因子である。Ｔｈｅｒｍｏ Ｓｃｉｅｎｔｉｆｉｃ社製ＨＡＡＫＥ ＲｏｔｏＶｉｓｃｏ １を使用したときの回転速度が１０ｒａｄｉａｎ／ｓｅｃ．のときの２５℃における組成物の粘度が１０Ｐａ・ｓ以上２００Ｐａ・ｓ以下、特に２０〜１００Ｐａ・ｓであることが好ましい。このときの粘度が１０Ｐａ・ｓ未満であると、ディスペンス等により塗布した際或いは加熱硬化時に流れて形状が保持できない場合があり、また、このときの粘度が２００Ｐａ・ｓより高いと、ディスペンスの際にマスクのパターンに十分に追従できず、パターンの欠損を起こすおそれがある。
また、２５℃におけるインク組成物の剪断速度０．５ｒａｄｉａｎ／ｓｅｃ．における粘度と２５℃におけるインク組成物の剪断速度１０ｒａｄｉａｎ／ｓｅｃ．における粘度との比（（０．５ｒａｄｉａｎ／ｓｅｃ．）／（１０ｒａｄｉａｎ／ｓｅｃ．））（以下、チクソ係数と示す）は、１．１以上、特に１．５〜５．０であることが好ましい。このチクソ係数が１．１未満であると、塗布した形状を安定させることが困難となる場合がある。
本発明の導電性回路の形成方法に用いる導電性回路描画用インク組成物は、ヒドロシリル化反応に用いられる触媒を調製した際、わずかに有機溶剤を含むことがあるが、有機溶剤の含有量は、組成物全体の０．１質量％未満とすることが好ましい。
この導電性回路描画用インク組成物は、上記のように溶剤を実質的に含まないため、その粘度とチクソ性を調整することによって、直径０．８ｍｍ、高さ０．４ｍｍのドット形状の印刷パターンを形成後、８０〜２００℃で熱硬化させた場合には、硬化前後のドット形状の高さの変化量が５％以内となる物性が与えられる。なお、導電性回路描画用インク組成物の形状保持性能の比較は、このような印刷された形状と硬化後の形状の比較により行うことができる。この場合に比較する形状は、ドット形状に限らず、ライン形状を用いて行うこともできるが、ドット形状が性能に応じて鋭敏に変化するため好ましく採用される。形状変化の値の測定は、種々の光学的手法で行うことが可能であるが、例えば、共焦点レーザー顕微鏡を用いて、硬化前の印刷されたパターン形状と、硬化後のパターン形状を測定し、基板に対するパターンの最高高さを比較することで行うことができる。なお、この検定に合格となるものは、実用上、印刷によるパターン形成から熱硬化までの引き起き時間を変化させてもパターン形状に大きな変化を示さず、また、不合格となるものは、硬化処理中に形状変化を起こすため、検定における印刷から硬化までの引き起き時間は任意に設定できる。
［導電性回路の製造方法］
（第１の態様）
本発明の導電性回路の製造方法の第１の態様は、図１に示したように、一の基板１０上に上記インク組成物の印刷により所定の回路パターン（未硬化の回路パターン）１ａを形成後、この未硬化の回路パターン１ａを他の別の基板２０上の金属電極２１と接触させ、未硬化の回路パターン１ａを金属電極２１と接触させた状態で未硬化の回路パターン１ａを焼成、硬化させて硬化回路パターン１ｂを形成し、該パターン１ｂと金属電極２１とを接合することによりこの硬化回路パターン１ｂと金属電極２１とからなる導電性回路を形成すると共に、上記両基板１０，２０同士を接合するものである。
（第２の態様）
第２の態様は、図２に示したように、金属電極２１を有する一の基板１０の該金属電極２１上に上記インク組成物の印刷により所定の未硬化の回路パターン１ａを形成し、一方、この未硬化の回路パターン１ａに対応する形状に回路パターンを印刷、焼成、硬化させて硬化回路パターン２を形成してある他の別の基板２０を用意し、上記、未硬化の回路パターン１ａを別の基板２０に形成された導電性の硬化回路パターン２と接触させ、上記未硬化の回路パターン１ａと硬化回路パターン２とを接触させた状態で未硬化の回路パターン１ａを焼成、硬化させて硬化回路パターン１ｂを形成し、両硬化パターン１ｂ，２を接合することにより、上記両硬化パターン１ｂ，２及び金属電極２１からなる導電性回路を形成すると共に、上記両基板１０，２０同士を接合するものである。
なお、上記他の別の基板２０に形成される硬化回路パターンは、上述したインク組成物によって形成することが好ましいが、それ以外の公知の導電性回路描画用インク組成物によって形成してもよい。
この第２の態様によれば、別の基板上に形成した導電性の硬化回路パターンの高さを揃えることにより、金属電極上に印刷する回路パターンの厚みは接合に必要な最小限で行うことができる。
（第３の態様）
第３の態様は、図３に示したように、金属電極２１ａを有する一の基板１０の該金属電極２１ａ上に上記インク組成物の印刷により所定の未硬化の回路パターン１ａを形成し、一方、他の別の基板２０上に金属電極２１ｂを形成したものを用意し、上記未硬化の回路パターン１ａを別の基板２０の金属電極２１ｂと接触させ、未硬化の回路パターン１ａと金属電極２１ｂとを接触させた状態で未硬化の回路パターン１ａを焼成、硬化させて硬化回路パターン１ｂを形成し、該パターン１ｂと金属電極２１ｂとを接合することにより、上記金属電極２１ａ、硬化回路パターン１ｂ、金属電極２１ｂからなる導電性回路を形成すると共に、上記両基板１０，２０同士を接合するものである。
なお、上記金属電極２１ａ，２１ｂは、互いに同一の金属でも異なる金属でもよい。
この第３の態様によれば、金属電極２１ａ，２１ｂ同士の高さを揃えることにより、金属電極２１ａ上に印刷するパターンの厚みは接合に必要な最小限で行うことができる。
（第４の態様）
第４の態様は、図４に示したように、一の基板１０上にあらかじめ所定の形状に回路パターンを印刷、焼成、硬化させて形成した導電性の硬化回路パターン２上に上記インク組成物の印刷により所定の未硬化の回路パターン１ａを形成し、この未硬化の回路パターン１ａを他の別の基板２０上に形成した金属電極２１と接触させた状態で未硬化の回路パターン１ａを焼成、硬化させて硬化回路パターン１ｂを形成し、この硬化回路パターン１ｂと金属電極２１とを接合することにより、上記硬化回路パターン２及び１ｂと金属電極２１からなる導電性回路を形成すると共に、上記両基板１０，２０同士を接合するものである。
なお、上記一の基板１０にあらかじめ形成される硬化回路パターンは上述したインク組成物によって形成することが接合性の点で好ましいが、他の公知の導電性回路描画用インク組成物によって形成してもよい。
この第４の態様によれば、別の基板上に形成される金属電極の高さを揃えることにより、上記あらかじめ形成される導電性の硬化回路パターン上に印刷するパターンの厚みは接合に必要な最小限で行うことができる。
（第５の態様）
第５の態様は、図５に示したように、一の基板１０上にあらかじめ所定の形状に回路パターンを印刷、焼成、硬化させて形成した導電性の硬化回路パターン３ａ上に上記インク組成物の印刷により所定の未硬化の回路パターン１ａを形成し、一方、他の別の基板２０上にあらかじめ上記未硬化の回路パターン１ａに対応する形状に印刷、焼成、硬化させた導電性の硬化回路パターン３ｂを形成し、上記未硬化の回路パターン１ａをこの硬化回路パターン３ｂを接触させ、両パターン１ａ，３ｂを接触させた状態で未硬化の回路パターン１ａを焼成、硬化させて硬化回路パターン１ｂを形成し、両硬化回路パターン１ｂ，３ｂを接合することにより、上記各パターン３ａ，１ｂ，３ｂからなる導電性回路を形成すると共に、上記両基板１０，２０を接合するものである。
なお、上記硬化回路パターン３ａ，３ｂはそれぞれ上述したインク組成物によって形成することが好ましいが、他の導電性回路描画用インク組成物を用いて形成することもできる。
第５の態様によれば、それぞれの基板上に形成する導電性の硬化回路パターン３ａ，３ｂの高さを揃えることにより、回路パターン３ａ上に印刷するパターンの厚みは接合に必要な最小限で行うことができる。
ここで、基板としては、シリコン、エポキシ樹脂、フェノール樹脂、テフロン（登録商標）、ポリイミド樹脂、セラミック、或いはそれぞれの上に金属が蒸着、又は張り合わせてあるもの等が挙げられ、一の基板と他の基板とは互いに同一であっても異なっていてもよい。
上記インク組成物の印刷法としては、インク組成物の適用量が高精度に制御可能な方法であればいずれの方法でもよく、好ましい印刷法として、ディスペンス印刷法やスクリーン印刷法を挙げられるが、特にスクリーン印刷法は高度な制御が可能であることから好ましい印刷法である。また、印刷に使用するマスク形状に合わせて本発明の組成物の粘度やチクソ性を調整することにより、数十μｍ〜数百μｍレベルのパターンサイズに対応することができる。
本発明の導電性回路形成方法では、印刷により回路を描画した後、硬化工程を経ることによって導電性回路が完成する。描画時の形状をよく維持したまま導電性回路パターンを完成するためには、硬化条件として、１００〜２００℃で１〜１２０分の処理によって硬化させることが好ましい。また、ここでの硬化処理は、用いる基板に合わせ、ホットプレート、オーブン等の公知の加熱装置を用いて行うことができる。
なお、上記第１の態様において、形成される硬化回路パターン１ｂの厚さは１０〜５００μｍ、特に５０〜２００μｍが好ましい。一方、第２〜第５の態様において、硬化回路パターン１ｂの厚さは５〜２００μｍ、特に２０〜５０μｍとすることができる。
また、金属電極としては、銅、銀、金、ハンダ、ニッケル等を挙げることができるが、ハンダ電極であることが好ましい。なお、本発明においてハンダ電極とは、スズを主体とする、鉛を含まない合金で、融点が２５０℃以下のものを意味する。上記金属電極の厚さも適宜選定されるが、１０〜５００μｍ、特に５０〜２００μｍが好ましい。
更に、上記基板にあらかじめ形成される導電性の硬化回路パターンの厚さも同様に適宜選定されるが、通常１０〜５００μｍ、特に５０〜２００μｍが好ましい。
本発明においては、上記のように形成した導電性回路に不良が生じるなどした場合において、金属電極としてハンダ電極を用いた際には、ハンダ電極を加熱触媒させてこれと接合されていた硬化回路パターンを回収し、リワークさせることができる。
従って、本発明は下記の態様をも包含する。
（第６の態様）
第６の態様は、接合する金属電極としてハンダ電極を用いることにより、一旦形成した接合を通常のハンダ結合のリワークプロセスを用いてリワークを行うものであり、未硬化の回路パターンを焼成、硬化して形成した硬化回路パターンがハンダ電極と結合している構造、例えば一の基板が有する未硬化の回路パターンを他の基板が有する金属電極としてのハンダ電極と接触させた状態で、焼成、硬化させて形成した硬化回路パターンとハンダ電極とを接合してなる上述した態様の構造物において、上記ハンダ電極を加熱により融解させて上記硬化回路パターンをハンダ電極から脱離させて上記硬化回路パターンを有する一の基板を回収し、リワークさせるものである。
（第７の態様）
第７の態様は、図６に示したように、上記第６の態様におけるリワーク方法により回収した基板１０'に対して、接合に用いた硬化回路パターン１ｂ'を除去することなく、更にその上に上記インク組成物を用いて所定の未硬化の回路パターン１ａを印刷し、この未硬化の回路パターン１ａを別の基板３０に形成したハンダ電極等の金属電極２１と接触させた状態で上記未硬化回路パターン１ｂを形成し、該パターン１ｂと金属電極２１とを接合することにより導電性回路を形成すると共に、上記両基板１０'，３０同士を接合するものである。
（第８の態様）
第８の態様は、図７に示したように、上記第６の態様におけるリワーク方法により回収した基板１０'を接合に用いた硬化回路パターン１ｂ'を除去することなく使用し、一方、別の基板３０上に形成したハンダ電極等の金属電極２１上に上記インク組成物により所定の未硬化の回路パターン１ａを印刷し、上記回収した基板１０'の硬化回路パターン１ｂ'と上記未硬化の回路パターン１ａを接触させ、その接触を維持した状態で未硬化の回路パターン１ａを焼成、硬化させて硬化回路パターン１ｂを形成し、上記回路パターン１ｂ'と１ｂとを接合することにより導電性回路を形成すると共に、両基板１０'，３０同士を接合するものである。
なお、本発明の導電性回路の形成方法では、印刷性に優れ、チクソ性を持った導電性回路描画用インク組成物を用いてスクリーン印刷法によって描画された回路は、低抵抗で、形状の再現性に優れ、高速印刷が可能で、高スループット、高歩留まりのパターン描画が可能であり、描画後に硬化工程を行った際にも形状がよく保持され、回路形状の高度な制御が可能である。また、シリコーンゴムを主体とする構造を有する場合、形成された回路が熱応力等に対し高い応力緩和能を有する。
また、対極にハンダ電極を用いると、プロセスのリワーク時にハンダバンプのリワーク方法をそのまま用いることが可能である。
つまり、ハンダ電極との接合において不都合が生じた場合は、ハンダバンプのリワーク工程と同様に、局所加熱と吸引を組み合わせてハンダ電極を融解、除去することにより接合部分の解除を行うことができる。その際、シリコーンゴムの耐熱性は２５０℃以上と、ハンダの融解温度である２００℃ないし２３０℃より高いので、硬化後の電極が劣化することはない。
また、融解後のハンダはシリコーンゴム硬化組成物表面への親和性が極めて低く、通常のハンダの吸引・除去プロセスで硬化物電極表面のハンダの残留の懸念は少ない。再接合においては、硬化済みの導電性回路パターンを除去することなく、回収後の導電性回路パターン電極とハンダ電極を本組成物を介して再接合することができる。その場合、本組成物の印刷は、導電性回路パターン電極上に行ってもよいし、ハンダ電極上に行うこともできる。
以下、実施例及び比較例を挙げて本発明を更に具体的に説明するが、本発明は下記実施例に限定されるものではない。
［インク組成物の調製］
下記に示す成分を、表１に示す配合量で、自転・公転ミキサー（ハイビスミックス２Ｐ−０３型：（株）プライミクス社製）により均一に混合して実施例１〜６のインク組成物を調製した。粘度は、Ｔｈｅｒｍｏ Ｓｃｉｅｎｔｉｆｉｃ社製ＨＡＡＫＥ ＲｏｔｏＶｉｓｃｏ １により回転速度が１０ｒａｄｉａｎ／ｓｅｃ．のときの２５℃における組成物の粘度である。また、平均粒径は、レーザー光回折法による粒度分布測定における質量平均値Ｄ50として求めた。
（Ａ）両末端にケイ素原子に直結したビニル基を２個持ち、２５℃における粘度６００ｍＰａ・ｓであるジメチルポリシロキサン
（Ｂ）成分；
（Ｂ−１）両末端がトリメチルシロキシ基で封鎖され、２５℃における粘度が５ｍＰａ・ｓで水素ガス発生量が３５０ｍｌ／ｇであるメチルハイドロジェンポリシロキサン［Ｍｅ3ＳｉＯ−（ＳｉＨＭｅＯ）40−ＳｉＭｅ3］
（Ｂ−２）下記式（３）で示されるアルコキシ基含有化合物
Figure 2015005565
（Ｃ）成分；
（Ｃ−１）三菱マテリアル（株）製、銀メッキフェノール樹脂、平均粒径１０μｍ
（Ｃ−２）福田金属箔粉工業（株）製、銀微粒子（ＡｇＣ−２３７）をアセトンで洗浄、乾燥させたもの、平均粒径７．２μｍ
（Ｄ）電気化学工業（株）製、デンカブラックＨＳ−１００
（Ｅ）成分；
（Ｅ−１）塩化白金酸から誘導した、テトラメチルビニルジシロキサンを配位子として有する白金触媒（白金原子量：１質量％）
（Ｅ−２）（Ｅ−１）とステアリン酸を質量比３／２で混合したもの
（安定化剤）ステアリン酸
（反応抑制剤）１−エチニル−１−シクロヘキサノール
［体積抵抗値（導電率）の測定］
上記の調製されたインク組成物を金型内に１ｍｍ厚さで塗布し、加熱炉中１５０℃で１時間オーブンキュアすることにより硬化した導電シリコーンゴムシートを得た。体積抵抗値（導電率）の測定は、（株）エーディーシー製計測電源（ＡＤＣＭＴ ６２４１Ａ ＤＣ Ｖｏｌｔａｇｅ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ／Ｍｏｎｉｔｏｒ）を用いた四端子法により行った。
［抵抗値の測定］
上記の調製されたインク組成物をハンダメッキされた銅板上にスクリーンプリントにより直径４００μｍφ×高さ１５０μｍのパターンを作製し、加熱炉中１５０℃で１時間オーブンキュアすることにより硬化した導電シリコーンゴムパターンを得た。抵抗値の測定は、（株）エーディーシー製計測電源（ＡＤＣＭＴ ６２４１Ａ ＤＣ Ｖｏｌｔａｇｅ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ／Ｍｏｎｉｔｏｒ）を用いた二端子法により行った。
［形状保持性］
形状保持性能については、直径０．８ｍｍ、高さ０．４ｍｍのドット形状の印刷パターンを評価することによって行った。まず、厚さ０．５ｍｍ、孔径０．７５ｍｍのポリテトラフルオロエチレン製パンチングシートを用いてアルミニウム基板上にドット形状の印刷パターンを形成した。形成された印刷パターンを共焦点レーザー顕微鏡（（株）キーエンス製、ＶＫ−９７００）で観察して印刷パターンの直径と基板からの最高高さを測定した。次に、印刷パターンが形成されたアルミニウム基板を加熱炉中１５０℃で１時間オープンキュアし、印刷パターンを硬化させた。更に、再びレーザー顕微鏡を用いて硬化後の印刷パターンの基板からの最高高さを測定した。硬化前の印刷パターンの最高高さに対する硬化後の印刷パターンの最高高さの比（％）を形状保持性として表１に示した。
［接合強度］
後述する条件で基板上に形成したものを（株）ＲＨＥＳＣＡ製ボンディングテスタ（Ｍｏｄｅｌ；ＰＴＲ−１０００、センサー；Ｔｙｐｅ ＬＶ２５−５ｋ（１．２ｍｍ ｗｉｄｅ））を用いて、ショアテスト（Ｍｅｔｈｏｄ；Ｄｅｓｔｒｕｃｔ、Ｆｕｌｌ Ｓｃａｌｅ；５，０００ｇ、Ｓｐｅｅｄ；０．２ｍｍ／ｓｅｃ、Ｌｏｃａｔｅ；２０．０μｍ）を行い、その接合強度を測定した。
［実施例１］
表１に示す導電性回路描画用インク組成物を用いてスクリーン印刷法により、シリコン基板上に直径４００μｍφ×高さ１５０μｍの回路パターン印刷層を形成し、加熱炉中１５０℃で１時間オーブンキュアすることにより硬化させて硬化回路パターンを得、そのシリコン基板に対する接合力を測定した。
［実施例２］
表１に示す導電性回路描画用インク組成物を用いてスクリーン印刷法により、シリコン基板上に直径４００μｍφ×高さ１５０μｍの回路パターン印刷層を形成し、別途ベースプレート上に電極パターンとして上記回路パターン印刷層と同じパターンのハンダパターンを形成し、この回路パターン印刷層とハンダパターンとが互いに重なるように接触させ、加熱炉中１５０℃で１時間オーブンキュアすることにより硬化させた後、硬化回路パターンからシリコン基板を剥離させて、硬化回路パターンとハンダパターンとが接合したものを得た。得られた試料のハンダパターンと硬化回路パターンの接合力を測定した。
［実施例３］
表１に示す導電性回路描画用インク組成物を用いてスクリーン印刷法により、シリコン基板上に直径４００μｍφ×高さ１５０μｍの回路パターン印刷層を形成し、加熱炉中１５０℃で１時間オーブンキュアすることにより硬化させて硬化回路パターンを形成した。次に、表１に示す導電性回路描画用インク組成物を用いてスクリーン印刷法により、上記硬化回路パターン上に同じパターンの回路パターン印刷層を更に形成し、加熱炉中１５０℃で１時間オーブンキュアすることにより硬化させて、硬化回路パターンを積層したものを得た。得られた試料の硬化回路パターンの積層間の接合力を測定した。
［実施例４〜６］
実施例１〜３において、導電性回路描画用インク組成物を表１に示すものに変更し、それ以外は実施例１〜３と同じ条件で試料を作製し、それぞれの接合力を測定した。
［比較例１］
表１に示す導電性回路描画用インク組成物を用いてスクリーン印刷法により、シリコン基板上に直径４００μｍφ×高さ１５０μｍの回路パターン印刷層を形成し、加熱炉中１５０℃で１時間オーブンキュアすることにより硬化させて硬化回路パターンを形成した。次に、別途ベースプレート上に上記回路パターン印刷層と同じパターンのハンダパターンを形成し、上記硬化回路パターンとハンダパターンとが互いに重なるように接触させ、ハンダが溶けるまで加熱した後にシリコン基板を剥離させたところ、硬化回路パターンがハンダパターンから剥離してしまった。
以上の測定結果を表１に示す。なお、実施例２における電極パターンは、ハンダ以外に銅、金、アルミニウム等の金属からなるものをバンプ形成法によって形成することができ、実施例２においてハンダパターンに代えてこれらの金属からなる電極パターンを形成して同様の実験を行ったが、いずれも良好な接合力が得られることが確認された。
Figure 2015005565
１ａ 未硬化の回路パターン
１ｂ、１ｂ' 硬化回路パターン
２、３ａ、３ｂ 硬化回路パターン
１０、１０' 一の基板
２０、３０ 他の基板
２１ 金属電極
本発明においては、上記のように形成した導電性回路に不良が生じるなどした場合において、金属電極としてハンダ電極を用いた際には、ハンダ電極を加熱、溶融させてこれと接合されていた硬化回路パターンを回収し、リワークさせることができる。
従って、本発明は下記の態様をも包含する。

Claims (8)

  1. （Ａ）少なくとも２個のケイ素原子に結合したアルケニル基を有するオルガノポリシロキサン、
    （Ｂ）少なくとも２個のケイ素原子に結合した水素原子（ＳｉＨ基）を有するオルガノハイドロジェンポリシロキサン、
    （Ｃ）導電性粒子、
    （Ｄ）カーボンブラック、亜鉛華、錫酸化物、錫−アンチモン系酸化物及びＳｉＣから選ばれるチクソ化剤、及び
    （Ｅ）ヒドロシリル化触媒
    を含有し、溶剤を実質的に含有しない液状の付加硬化型導電性回路描画用インク組成物を用いて回路パターンを作製する方法であって、
    一の基板上に上記インク組成物の印刷により所定の回路パターンを形成後、この未硬化の回路パターンを別の基板上の金属電極と接触させた状態で、焼成、硬化させて導電性回路を形成すると共に、上記両基板同士を接合することを特徴とする導電性回路の形成方法。
  2. 請求項１記載の導電性回路描画用インク組成物を用いて回路パターンを作製する方法であって、
    金属電極を有する一の基板の金属電極上に上記インク組成物の印刷により所定の回路パターンを形成後、この未硬化の回路パターンをあらかじめ対応する形状に回路パターンを印刷、焼成、硬化させて形成してある別の基板の導電性硬化回路パターンと接触させた状態で、焼成、硬化させて導電性回路を形成すると共に、上記両基板同士を接合することを特徴とする導電性回路の形成方法。
  3. 請求項１記載の導電性回路描画用インク組成物を用いて回路パターンを作製する方法であって、
    金属電極を有する一の基板の金属電極上に上記インク組成物の印刷により所定の回路パターンを形成後、この未硬化の回路パターンを別の基板上の金属電極と接触させた状態で、焼成、硬化させて導電性回路を形成すると共に、上記両基板同士を接合することを特徴とする導電性回路の形成方法。
  4. 請求項１記載の導電性回路描画用インク組成物を用いて回路パターンを作製する方法であって、
    一の基板上にあらかじめ所定の形状に回路パターンを印刷、焼成、硬化させて形成した導電性の硬化回路パターン上に上記インク組成物の印刷により所定の回路パターンを形成後、この未硬化の回路パターンを別の基板上に金属電極と接触させた状態で、焼成、硬化させて導電性回路を形成すると共に、上記両基板同士を接合することを特徴とする導電性回路の形成方法。
  5. 請求項１記載の導電性回路描画用インク組成物を用いて回路パターンを作製する方法であって、
    一の基板上にあらかじめ所定の形状に回路パターンを印刷、焼成、硬化させて形成した導電性の硬化回路パターン上に上記インク組成物の印刷により所定の回路パターンを形成後、この未硬化の回路パターンを他の基板上にあらかじめ対応する形状に回路パターンを印刷、焼成、硬化させて形成してある導電性の硬化回路パターンと接触させた状態で、焼成、硬化させて導電性回路を形成すると共に、上記両基板同士を接合することを特徴とする導電性回路の形成方法。
  6. 請求項１記載の導電性回路描画用インク組成物を用いて形成した一の基板が有する未硬化の回路パターンを他の基板が有する金属電極としてのハンダ電極と接触させた状態で、焼成、硬化させて形成した硬化回路パターンとハンダ電極とを接合してなる構造物において、上記ハンダ電極を加熱により融解させて上記硬化回路パターンをハンダ電極から脱離させて上記硬化回路パターンを有する一の基板を回収し、リワークさせることを特徴とする導電性回路のリワーク方法。
  7. 請求項６記載のリワーク方法により回収した基板に対して、接合に用いた硬化回路パターンを除去することなく、更にその上に請求項１記載の導電性回路描画用インク組成物を用いて所定の回路を印刷し、この未硬化の回路パターンを別の基板の金属電極と接触させた状態で、焼成、硬化させて導電性回路を形成すると共に、上記両基板同士を接合することを特徴とする導電性回路の形成方法。
  8. 請求項６記載のリワーク方法により回収した基板に対して、接合に用いた硬化回路パターンを除去することなく、請求項１記載の導電性回路描画用インク組成物を用いて所定の回路を別の基板の金属電極上に印刷し、この未硬化の回路パターンをリワークにより回収した基板の硬化回路パターンと接触させた状態で、焼成、硬化させて導電性回路を形成すると共に、上記両基板同士を接合することを特徴とする導電性回路の形成方法。
JP2013128637A 2013-06-19 2013-06-19 導電性回路の形成方法 Pending JP2015005565A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013128637A JP2015005565A (ja) 2013-06-19 2013-06-19 導電性回路の形成方法
EP14172469.0A EP2822033B1 (en) 2013-06-19 2014-06-16 Formation of conductive circuit
US14/306,944 US20140374005A1 (en) 2013-06-19 2014-06-17 Formation of conductive circuit
KR1020140074407A KR20140148323A (ko) 2013-06-19 2014-06-18 도전성 회로의 형성 방법
TW103121012A TW201517724A (zh) 2013-06-19 2014-06-18 導電性電路之形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013128637A JP2015005565A (ja) 2013-06-19 2013-06-19 導電性回路の形成方法

Publications (1)

Publication Number Publication Date
JP2015005565A true JP2015005565A (ja) 2015-01-08

Family

ID=50942146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013128637A Pending JP2015005565A (ja) 2013-06-19 2013-06-19 導電性回路の形成方法

Country Status (5)

Country Link
US (1) US20140374005A1 (ja)
EP (1) EP2822033B1 (ja)
JP (1) JP2015005565A (ja)
KR (1) KR20140148323A (ja)
TW (1) TW201517724A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112218A (ja) * 2015-12-16 2017-06-22 株式会社村田製作所 電子部品
JP2017188588A (ja) * 2016-04-06 2017-10-12 株式会社村田製作所 コイル部品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600755B2 (en) * 2017-08-10 2020-03-24 Amkor Technology, Inc. Method of manufacturing an electronic device and electronic device manufactured thereby

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3159662A (en) 1962-07-02 1964-12-01 Gen Electric Addition reaction
US3159601A (en) 1962-07-02 1964-12-01 Gen Electric Platinum-olefin complex catalyzed addition of hydrogen- and alkenyl-substituted siloxanes
US3220972A (en) 1962-07-02 1965-11-30 Gen Electric Organosilicon process using a chloroplatinic acid reaction product as the catalyst
US3775452A (en) 1971-04-28 1973-11-27 Gen Electric Platinum complexes of unsaturated siloxanes and platinum containing organopolysiloxanes
US4777205A (en) * 1987-07-22 1988-10-11 Wacker Silicones Corporation Electrically conductive compositions
JP3130193B2 (ja) 1993-10-06 2001-01-31 東レ・ダウコーニング・シリコーン株式会社 シリコーンゴム用銀粉末、その製造方法、およびシリコーンゴム組成物
JPH11213756A (ja) 1998-01-28 1999-08-06 Hitachi Chem Co Ltd 導電性ペースト組成物及びこれを用いた電子部品
US6303400B1 (en) * 1999-09-23 2001-10-16 International Business Machines Corporation Temporary attach article and method for temporary attach of devices to a substrate
US6448329B1 (en) * 2001-02-28 2002-09-10 Dow Corning Corporation Silicone composition and thermally conductive cured silicone product
US20060014309A1 (en) * 2004-07-13 2006-01-19 Sachdev Krishna G Temporary chip attach method using reworkable conductive adhesive interconnections
JP4803350B2 (ja) * 2005-06-03 2011-10-26 信越化学工業株式会社 圧着性異方導電性樹脂組成物及び微細電極の接続方法
JP4535289B2 (ja) 2006-10-26 2010-09-01 信越化学工業株式会社 導電性組成物
JP2010080897A (ja) * 2008-09-29 2010-04-08 Panasonic Corp 半導体装置及びその製造方法
JP5341500B2 (ja) 2008-12-24 2013-11-13 ナミックス株式会社 スクリーン印刷方法及びその装置
JP5304812B2 (ja) * 2011-02-16 2013-10-02 信越化学工業株式会社 導電性パターン形成用組成物及び導電性パターンの形成方法
JP5704049B2 (ja) * 2011-10-13 2015-04-22 信越化学工業株式会社 導電性回路形成方法
JP6065780B2 (ja) * 2012-08-30 2017-01-25 信越化学工業株式会社 導電性回路描画用インク組成物、導電性回路形成方法及びそれにより形成された導電性回路
JP2015005564A (ja) * 2013-06-19 2015-01-08 信越化学工業株式会社 導電性回路の形成方法、導電性回路及び導電性回路描画用インク組成物

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112218A (ja) * 2015-12-16 2017-06-22 株式会社村田製作所 電子部品
US10319503B2 (en) 2015-12-16 2019-06-11 Murata Manufacturing Co., Ltd. Electronic component
JP2017188588A (ja) * 2016-04-06 2017-10-12 株式会社村田製作所 コイル部品

Also Published As

Publication number Publication date
US20140374005A1 (en) 2014-12-25
KR20140148323A (ko) 2014-12-31
EP2822033A1 (en) 2015-01-07
TW201517724A (zh) 2015-05-01
EP2822033B1 (en) 2017-11-29

Similar Documents

Publication Publication Date Title
JP6065780B2 (ja) 導電性回路描画用インク組成物、導電性回路形成方法及びそれにより形成された導電性回路
JP5704049B2 (ja) 導電性回路形成方法
CN109890900B (zh) 单组分可固化型导热硅脂组合物和电子/电气组件
JP2015005564A (ja) 導電性回路の形成方法、導電性回路及び導電性回路描画用インク組成物
JP5898139B2 (ja) 熱伝導性シリコーン組成物
JP4839041B2 (ja) 絶縁性液状ダイボンディング剤および半導体装置
JP2013100464A (ja) 導電性シリコーン組成物及びその製造方法
JPH10130508A (ja) 付加反応硬化型導電性シリコーン組成物および導電性シリコーン硬化物の製造方法
TWI779092B (zh) 導熱組成物
JP5947267B2 (ja) シリコーン組成物及び熱伝導性シリコーン組成物の製造方法
JP2015005565A (ja) 導電性回路の形成方法
EP4349916A1 (en) Thermally conductive silicone composition and cured object obtained therefrom
JP4775993B2 (ja) 半導体素子封止剤、半導体装置および半導体装置の実装方法
JP2020076040A (ja) 導電性充填剤の製造方法、導電性付加反応硬化型シリコーン組成物および半導体装置
KR20240008021A (ko) 유연성 및 저항 안정성이 향상된 저온 경화형 실리콘 전도성 조성물
JP2007157947A (ja) 半導体素子の実装構造