JP2015002673A - ブラシレスモータのコントローラ - Google Patents

Abstract

【課題】ブラシレスモータのコントローラを提供すること。【解決手段】コントローラは、半ブリッジモード又は全ブリッジモードで構成されるＰＷＭモジュールを備える。ＰＷＭモジュールは、モータの巻線の励磁を制御するための制御信号を出力し、ＰＷＭモジュールのデューティサイクル及び期間のうちの一方は、巻線が転流される時間を規定する。【選択図】図７

Description

本発明は、ブラシレスモータのコントローラに関する。

ブラシレスモータのコントローラは通常、種々のイベントに応じて種々のソフトウェアルーティンを実行するプロセッサを備える。イベント処理の一般的な方法は、割込みを利用することによるものである。割込みに応じて、プロセッサはメインコードの実行を中断し、割込みサービスルーティン（ＩＳＲ）を実行することにより割込みを行う。

このようなブラシレスモータのコントローラのプロセッサがＩＳＲを実行する際、プロセッサは他のいかなる割込みも実行できない。その結果、万一２つの割込みが同時に発生する場合、ＩＳＲのうちの１つの実行が遅れることになる。この遅延は、モータの性能に悪影響を及ぼし得る。例えば、コントローラはタイマー割込みを使用して、モータの相巻線が転流される時間を制御し得る。この割込みを行う際のいずれの遅延も、モータの電力及び／又は効率に影響しやすい。

本発明は、ブラシレスモータのコントローラを提供し、このコントローラは、半ブリッジモード又は全ブリッジモードで構成されるＰＷＭモジュールを備え、ＰＷＭモジュールは、モータの巻線の励磁を制御するための制御信号を出力し、ＰＷＭモジュールのデューティサイクル及び期間のうちの一方は、巻線が転流される時間を規定する。

そのため、巻線を転流する制御信号はソフトウェアではなくハードウェアにより、即ち、コントローラのプロセッサではなく周辺機器により生成される。したがって、巻線を転流するために割込みを生成する必要がない。その結果、割込み衝突が避けられ又は減少され得る。

ＰＷＭモジュールのデューティサイクル及び期間のうちの他方は、巻線がフリーホイールされる時間を規定し得る。これは巻線の転流及びフリーホイールの両方を行う制御信号がソフトウェア割込みを必要とせずにハードウェアにより生成されるという利点がある。デューティサイクル及び期間は、巻線が転流及びフリーホイールされる時間を規定するため、ＰＷＭモジュールの各周期はモータの各電気的半周期を規定する。そのため、各ＰＷＭ周期の２つのパルスは巻線が励磁及びフリーホイールされる期間を規定する。

ＰＷＭモジュールのデューティサイクル及び／又は期間は、ＰＷＭモジュールの各周期の後に更新され得る。さらに、デューティサイクル及び／又は期間は、モータの速度及び／又は巻線を励磁するのに使用される供給電圧の大きさの変化に応じて更新され得る。各ＰＷＭ周期の後にデューティサイクル及び／又は期間を更新することにより、コントローラは、モータの速度の変化及び／又は供給電圧の変化に迅速に応答することができる。その結果、モータの電力及び／又は効率に関して比較的良好な制御が達成され得る。

コントローラは、モータの各電気的半周期を、後にフリーホイール期間が続く導通期間に分割し、ＰＷＭモジュールは、導通期間の間に巻線を励磁するため、及びフリーホイール期間の間に巻線をフリーホイールさせるための制御信号を出力し得る。ＰＷＭモジュールのデューティサイクルは、導通期間又はフリーホイール期間が開始する時間のうちの一方を規定し、期間は、導通期間又はフリーホイール期間が開始する時間のうちの他方を規定する。

ＰＷＭモジュールは、逆起電力におけるゼロ交差に対して巻線を転流するため、又は相期間により規定された時間に巻線のインダクタンスを上昇させるための制御信号を出力し得る。ＰＷＭモジュールのデューティサイクル又は期間は、位相期間により規定される。モータの電力は、通常、位相期間の変化に影響を受けやすい。したがって、デューティサイクル又は期間を変化させることにより、モータの電力及び／又は効率に関して比較的良好な制御が達成され得る。

コントローラは、半ブリッジモードで構成された第１のＰＷＭモジュールと半ブリッジモードで構成された第２のＰＷＭモジュールを備え得る。第１のＰＷＭモジュールは、モータの電気的半周期の一方の間に制御信号を変調し、第２のＰＷＭモジュールは、電気的半周期の他方の間に制御信号を変調する。半ブリッジモードで構成された２つのＰＷＭモジュールは、制御信号は、フリーホイール作用の間、インバータの両方のロー側のスイッチを閉じるのに使用され得るという利点を有する。その結果、モータの効率は改良され得る。２つのＰＷＭモジュールはモジュールがソフトウェア割込みを生成する必要が全くなく動作可能であるというさらなる利点を有する。特に、第１のＰＷＭモジュールは、第２のＰＷＭモジュールの周期の間に更新され得、第２のＰＷＭモジュールは、第１のＰＷＭモジュールの周期の間に更新され得る。その結果、一方のＰＷＭモジュールが他方のＰＷＭモジュールの動作に割込みをせずに更新され得る。さらに、各ＰＷＭモジュールは、コントローラのプロセッサに都合の良い時間に更新され得る。

コントローラは、エッジを有する回転子位置信号を受信し得、コントローラは、回転子位置信号における立上りエッジに応じて第１のＰＷＭモジュールを更新し、回転子位置信号における立下りエッジに応じて第２のＰＷＭモジュールを更新するプロセッサを備え得る。２つのＰＷＭモジュールは、ＰＷＭモジュールがプロセッサに割込みを行う必要なしに更新される。コントローラは、回転子位置信号のエッジ間の期間からモータの速度を決定し得る。回転子位置信号のエッジに応じてＰＷＭモジュールを更新することは、ＰＷＭモジュールがモータの速度の変化をすぐに更新して反映し得るというさらなる利点を有する。

コントローラは、全ブリッジモードで構成されたＰＷＭモジュールを備え得る。ＰＷＭモジュールは、各ＰＷＭ周期の終わりに割込みを生成する。コントローラのプロセッサは、割込みに応じてＰＷＭモジュールのデューティサイクル及び／又は期間を更新する。このスキームの利点は、１つのＰＷＭモジュールのみが必要とされ、より簡単で、潜在的に安価なコントローラが使用され得ることである。さらに、ＰＷＭモジュールにより出力された制御信号がフリーホイールの間、インバータの１つのロー側のスイッチのみを導通とするのに使用され得る。これは、万一インバータのスイッチが両方の方向で導通可能である場合、フリーホイール作用の間、巻線の電流が負のトルクを生成することが防止されるという利点を有する。割込みはＰＷＭモジュールにより生成されるが、その割込みは、ＰＷＭモジュールを更新することのみに必要となる。ＰＷＭモジュールはなおも、割込みの必要なしに巻線の転流作用及びフリーホイール作用のための制御信号を生成する。

本発明はまた、ブラシレスモータのコントローラを提供し、このコントローラは、半ブリッジモード又は全ブリッジモードで構成されたＰＷＭモジュールを備え、コントローラは、モータの各電気的半周期を、後にフリーホイール期間が続く導通期間に分割し、ＰＷＭモジュールは、導通期間の間にモータの巻線を励磁するため、及びフリーホイール期間の間に巻線をフリーホイールさせるための制御信号を出力し、ＰＷＭモジュールのデューティサイクルは、導通期間又はフリーホイール期間が開始する時間のうちの一方を規定し、ＰＷＭモジュールの期間は、導通期間又はフリーホイール期間が開始する時間のうちの他方を規定する。

そのため、巻線を励磁作用及びフリーホイール作用することに関与する制御信号は、ソフトウェアではなくハードウェアにより、即ち、コントローラのプロセッサではなく周辺機器により生成される。そのため、巻線を励磁又はフリーホイールするために割込みを生成する必要はない。その結果、割込み衝突が避けられ又は減少され得る。モータの各電気的半周期は、導通期間及びフリーホイール期間に分割されるため、各ＰＷＭ周期の２つのパルスは、巻線が励磁及びフリーホイールされる期間を規定する。

本発明は、さらに、ブラシレスモータを制御する制御回路を提供し、この制御回路は、インバータと、先行する段落のいずれかの段落に記載のコントローラとを備え、インバータは、モータの巻線に結合される全ブリッジのスイッチを備え、コントローラは、全ブリッジモードで構成される単一のＰＷＭモジュール又は半ブリッジモードで構成される２つのＰＷＭモジュールを備え、単一のＰＷＭモジュール又は２つのＰＷＭモジュールはインバータのスイッチを制御するための制御信号を出力する。

本発明はまた単一の相巻線を有する永久磁石モータと、先行する段落に記載の制御回路とを備えるモータアセンブリを提供する。

本発明をより容易に理解するため、本発明の実施形態が、例示として、添付の図面を参照して説明される。

本発明によるモータアセンブリのブロック図である。 モータアセンブリの回路図である。 モータアセンブリのコントローラにより出される制御信号に応じたインバータの許可された状態の詳細を示す図である。 加速モードで動作する際のモータアセンブリの様々な波形を示す図である。 定常状態モードで動作する際のモータアセンブリの様々な波形を示す図である。 定常状態モードで動作する際の仮想コントローラにより発生されるソフトウェア割込みを示す図である。 ２つのＰＷＭモジュールのそれぞれが半ブリッジモードで構成される第１の構成のコントローラを示す図である。 各ＰＷＭモジュールの構成要素を示す図である。 ２つのＰＷＭモジュールにより発生される制御信号を含むモータアセンブリの様々な波形と割込みを示す図である。 図８と同様であるが、各ＰＷＭモジュール内に２つのデューティサイクルレジスタが設置されたことを強調した図である。 単一のＰＷＭモジュールが全ブリッジモードで構成される、第２の代替の構成のコントローラを示す図である。

図１及び図２のモータアセンブリ１は、直流電源２により電源供給され、ブラシレスモータ３と制御回路４を備える。

モータ３は、４極固定子６に関連して回転する４極永久磁石回転子５を備える。固定子６の周りに巻かれる導線は、共に結合され、単一の相巻線７を形成する。

制御回路４は、フィルタ８、インバータ９、ゲートドライバーモジュール１０、電流センサ１１、電圧センサ１２、位置センサ１３及びコントローラ１４を備える。

フィルタ８は、インバータ９の切替えから生じる比較的高周波のリップルを平らにするリンクコンデンサＣ１を備える。

インバータ９は、相巻線７を電圧レールに結合させる全ブリッジの４つの電源スイッチＱ１〜Ｑ４を備える。スイッチＱ１〜Ｑ４のそれぞれは、フリーホイールダイオードを含む。

ゲートドライバーモジュール１０は、コントローラ１４から受信した制御信号に応じてスイッチＱ１〜Ｑ４の開閉を駆動する。

電流センサ１１は、インバータとゼロ電圧レールの間に配置された分流抵抗器Ｒ１を備える。電流センサ１１にかかる電圧は、電源２に連結された際の相巻線７における電流の測定を提供する。電流センサ１１にかかる電圧は、信号Ｉ＿ＰＨＡＳＥとしてコントローラ１４へ出力される。

電圧センサ１２は、直流電圧レールとゼロ電圧レールの間に配置された分圧器Ｒ２及びＲ３を備える。電圧センサは、信号Ｖ＿ＤＣをコントローラ１４に出力し、このことは、電源２により提供される供給電圧の縮小された測定を表す。

位置センサ１３は、固定子６のスロット開口に配置されたホール効果センサを備える。センサ１３は、センサ１３を通る磁束の方向に応じて論理的にハイ又はローのデジタル信号であるＨＡＬＬを出力する。そのため、ＨＡＬＬ信号は、回転子５の角度位置の測定を提供する。

コントローラ１４は、プロセッサ１５と、記憶装置１６と、複数の周辺機器１７（例えばＡＤ変換器、比較器、タイマーなど）とを有するマイクロコントローラを備える。記憶装置１６は、プロセッサ１５により実行される命令、ならびに動作中にプロセッサ１５により使用される制御パラメータ及び参照テーブルを記憶する。コントローラ１４は、モータ３の動作の制御に関与し、４つの電源スイッチＱ１〜Ｑ４のそれぞれを制御する４つの制御信号Ｓ１〜Ｓ４を生成する。制御信号は、ゲートドライバーモジュール１０に出力され、ゲートドライバーモジュールは、それに応じてスイッチＱ１〜Ｑ４の開閉を駆動する。

図３は、コントローラ１４により出力された制御信号Ｓ１〜Ｓ４に応じてスイッチＱ１〜Ｑ４の許可された状態をまとめたものである。以下、用語「セット」及び「クリア」は、信号がそれぞれ論理的にハイ及びローにされたことを示すのに使用される。図３から分かるように、コントローラ１４は、相巻線７を左から右に励磁するためにＳ１とＳ４をセットし、Ｓ２とＳ３をクリアする。逆に、コントローラ１４は、相巻線７を右から左に励磁するためにＳ２とＳ３をセットし、Ｓ１とＳ４をクリアする。コントローラ１４は、相巻線７をフリーホイールさせるためＳ１とＳ３をクリアし、Ｓ２とＳ４をセットする。フリーホイール作用は、相巻線７内の電流がインバータ９のロー側のループの周りで再循環することを可能にする。本実施形態において、電源スイッチＱ１〜Ｑ４は、両方向での導通が可能である。したがって、コントローラ１４は、フリーホイール作用の間、ロー側のスイッチＱ２及びＱ４の両方を閉成し、その結果、電流は、低い効率のダイオードではなくスイッチＱ２及びＱ４を通って流れる。インバータ９は、一方向のみで導通する電源スイッチを備え得ることが考えられる。この場合、コントローラ１４は、相巻線７を左から右にフリーホイールさせるためＳ１、Ｓ２及びＳ３をクリアし、Ｓ４をセットする。その後、コントローラ１４は、相巻線７を右から左にフリーホイールさせるためＳ１、Ｓ３及びＳ４をクリアし、Ｓ２をセットする。その後、インバータ９のロー側のループの電流は、導通とされたロー側のスイッチ（例えばＱ４）を通って下へ流れ、開放したロー側のスイッチ（例えばＱ２）のダイオードを通って上に流れる。

コントローラ１４は、回転子５の速度に応じて２つのモードのうちの１つにおいて動作する。所定の閾値より下の速度で、コントローラ１４は、加速モードで動作する。所定の閾値以上の速度で、コントローラ１４は、定常状態モードで動作する。回転子５の速度は、ＨＡＬＬ信号の２つの連続するエッジの間隔であるＴ＿ＨＡＬＬから決定される。以下、この間隔は、ＨＡＬＬ期間と呼ばれる。

各モードにおいて、コントローラ１４は、ＨＡＬＬ信号のエッジに応じて相巻線７を転流する。各ＨＡＬＬエッジは、回転子５の極性の変化、したがって相巻線７により誘導された逆起電力の極性の変化に対応する。より詳細には、各ＨＡＬＬエッジは、逆起電力のゼロ交差に対応する。転流は、相巻線７を通る電流の方向の逆転を含む。その結果、電流が左から右の方向に相巻線７を通って流れる場合、転流は、右から左に巻線を出ることを含む。
加速モード
加速モードで動作する際、コントローラ１４は、ＨＡＬＬ信号のエッジと同期して相巻線７を転流する。コントローラ１４は、電気的半周期のそれぞれに亘り連続して相巻線７を励磁及びフリーホイールさせる。より詳細には、コントローラ１４は、相巻線７を励磁し、電流信号であるＩ＿ＰＨＡＳＥを監視し、相巻線７の電流が所定の限度を超えた場合に相巻線７をフリーホイールさせる。フリーホイール作用は、所定のフリーホイール期間の間継続し、その間、相巻線７の電流は、電流の限度以下のレベルまで低下する。フリーホイール期間が終了するとコントローラ１４は、再び相巻線７を励磁する。この相巻線７の励磁とフリーホイールのプロセスは、電気的半周期の全体の長さに亘り継続する。そのため、コントローラ１４は、各電気的半周期の間、励磁からフリーホイール作用への切替えを複数回行う。

図４は、加速モードで動作する際の、ＨＡＬＬ信号、逆起電力、相電流、相電圧、及び２、３のＨＡＬＬ期間に亘る制御信号の波形を示す。

比較的遅い速度では、相巻線７内で誘導された逆起電力の大きさは比較的小さい。そのため、相巻線７の電流は、励磁の間、比較的速く上昇し、フリーホイール作用の間、比較的遅く低下する。加えて、各ＨＡＬＬ期間の長さ、したがって、各電気的半周期の長さは比較的長い。その結果、コントローラ１４が励磁からフリーホイールに切り替わる頻度は比較的高い。しかし、回転速度が増加するにつれ、逆起電力の大きさは増加し、そのため、電流は、励磁の間、より遅い速度で上昇し、フリーホイール作用の間、より速い速度で低下する。なお、各電気的半周期の長さは減少する。その結果、切替えの頻度は減少する。
定常状態モード
定常状態モードで動作する際、コントローラ１４は、各ＨＡＬＬエッジに対して転流を早めても、同期しても又は遅らせてもよい。先行転流は速い回転子速度で使用されるが、遅延転流は遅い回転子速度で使用される。回転子５の速度が増加すると、ＨＡＬＬ期間は減少し、したがって、相インダクタンスに関連した時定数（Ｌ／Ｒ）がますます重要になる。さらに、相巻線７内で誘導された逆起電力が増加し、それは、相電流が上昇する速度に影響する。そのため、相巻線７への電流、したがって、電力を駆動することはますます困難になる。相巻線７をＨＡＬＬエッジに先行して、したがって、逆起電力のゼロ交差に先行して転流することにより、供給電圧は逆起電力により押し上げられる。その結果、相巻線７を通る電流の方向は、より迅速に反転する。加えて、相電流は、逆起電力を導くようになされ、そのことは、電流上昇のより遅い速度の補償を支援する。これにより、そのとき、短期間の負のトルクが発生するが、その量は、通常、正のトルクにおけるその後の利得により補償される量より多い。遅い速度で動作する際、相巻線７への必要な電流を駆動するため、前もって転流することは必要でない。さらに、最適な効率が、典型的には、遅延転流により達成される。

コントローラ１４は、位相期間Ｔ＿ＰＨＡＳＥにより規定された各ＨＡＬＬエッジに関連した時間に相巻線７を転流する。位相期間が正の場合、転流は、ＨＡＬＬエッジより前に起こり、即ち、先行転流となる。位相期間がゼロの場合、転流は、ＨＡＬＬエッジにおいて起こり、即ち、同期転流となる。位相期間が負の場合、転流は、ＨＡＬＬエッジの後に起こり、即ち、遅延転流となる。コントローラ１４が相巻線７を転流する特定の方法を以下に説明する。

定常状態モードで動作する際、コントローラ１４は、各電気的半周期をその後にフリーホイール期間が続く導通期間に分割する。その後、コントローラ１４は、導通期間に相巻線７を励磁し、フリーホイール期間に相巻線７をフリーホイールさせる。定常状態モード内で動作する際、相電流は、励磁の間に電流の限度を超えることを予期されていない。その結果、コントローラ１４は、各電気的半周期の間に一度だけ励磁からフリーホイールに切替えを行う。

コントローラ１４は、導通期間Ｔ＿ＣＤの間、相巻線７を励磁する。導通期間が終了すると、コントローラ１４は、相巻線７をフリーホイールさせる。フリーホイールは、コントローラ１４が相巻線７を転流するときまで無制限に継続する。そのため、コントローラ１４は、位相期間Ｔ＿ＰＨＡＳＥと導通期間Ｔ＿ＣＤの２つのパラメータを使用して相巻線７の励磁を制御する。位相期間は、励磁の位相（即ち、相巻線７が逆起電力におけるゼロ交差に対して励磁される電気的期間又は角度）を規定し、導通期間は、励磁の長さ（即ち、相巻線７が励磁される電気的期間又は角度）を規定する。

図５は、定常状態モードで動作する際の、ＨＡＬＬ信号、逆起電力、相電流、相電圧、及び２、３のＨＡＬＬ期間に亘る制御信号の波形を示す。図５において、相巻線７は、ＨＡＬＬエッジと同期して転流される。

相巻線７を励磁するのに使用される供給電圧の大きさは変化し得る。例えば、電源２は、使用時に放電する電池を備えてもよい。或いは、電源２は、交流電源、整流器及び比較的平滑な電圧を提供する平滑コンデンサを備えていてもよいが、交流電源のＲＭＳ電圧は変化し得る。供給電圧の大きさの変化は、導通期間に相巻線７に駆動される電流の量に影響を与えることになる。その結果、モータ３の電力は、供給電圧の変化に影響を受けやすい。供給電圧に加え、モータ３の電力は、回転子５の速度の変化に影響を受けやすい。回転子５の速度が変化する（例えば、負荷の変化に応じて）のと同じように、逆起電力の大きさも変化する。その結果、導通期間に相巻線７に駆動される電流の量は変化し得る。そのため、コントローラ１４は、供給電圧の大きさの変化に応じて位相期間及び導通期間を変化させる。またコントローラ１４は、回転子５の速度の変化に応じて位相期間を変化させる。

コントローラ１４は、複数の種々の供給電圧のそれぞれに対し、位相期間Ｔ＿ＰＨＡＳＥ及び導通期間Ｔ＿ＣＤを備える電圧参照テーブルを記憶する。コントローラ１４は、また複数の種々の回転子速度と種々の供給電圧のそれぞれに対し、速度補償値を備える速度参照テーブルを記憶する。これらの参照テーブルは、各電圧及び速度の点における特定の入力又は出力電力を達成する値を記憶する。

電圧センサ１２によるＶ＿ＤＣ信号出力は、供給電圧の測定を提供し、一方、ＨＡＬＬ期間の長さは回転子速度の測定を提供する。コントローラ１４は、供給電圧を使用して電圧参照テーブルにインデックスを付し、位相期間と導通期間を選択する。コントローラ１４は、回転子速度及び供給電圧を使用して速度参照テーブルにインデックスを付し、速度補償値を選択する。その後、コントローラ１４は、選択された速度補償値を選択された位相期間に加え、速度補償位相期間を得る。

速度参照テーブルは、回転子５の速度だけでなく供給電圧の大きさにも依存する速度補償値を記憶する。その理由は、供給電圧が減少するにつれ、特定の速度補償値のモータ３の電力に対する正味の影響が小さくなるためである。回転子速度及び供給電圧の両方に依存する速度補償値を記憶することにより、回転子速度の変化に応じてモータ３の電力に対するより良い制御が達成され得る。

位相期間Ｔ＿ＰＨＡＳＥを決定するのに２つの参照テーブルが使用されることに留意されたい。第１の参照テーブル（即ち、電圧参照テーブル）に供給電圧を使用してインデックスが付される。第２の参照テーブル（即ち、速度参照テーブル）に回転子速度と供給電圧の両方を使用してインデックスが付される。第２の参照テーブルは、回転子速度と供給電圧の両方を使用してインデックスが付されるため、２つの参照テーブルを必要とすることに疑問を感じるかもしれない。しかし、２つの参照テーブルを使用する利点は、種々の電圧分解能が使用され得ることである。モータ３の電力は、供給電力の大きさに比較的影響を受けやすい。対照的に、速度補償値が電力に与える効果は、供給電圧に少ししか影響を受けない。したがって、２つの参照テーブルを使用することにより、電圧参照テーブルに対しより細かい電圧分解能が使用され得、速度参照テーブルに対しより粗い電圧分解能が使用され得る。その結果、モータ３の電力に対する比較的良好な制御がより小さな参照テーブルの使用により達成され得、そのことは、コントローラ１４のメモリ要件を減らす。
割込み衝突
上述のように、定常状態モードで動作する際、コントローラ１４は、各ＨＡＬＬエッジに対して転流を早めても、同期しても又は遅らせてもよい。これが達成され得る１つの方法は、以下の様である。ＨＡＬＬエッジに応じて、コントローラ１４は、転流期間Ｔ＿ＣＯＭを得るため、ＨＡＬＬ期間Ｔ＿ＨＡＬＬから位相期間Ｔ＿ＰＨＡＳＥを減算する。

Ｔ＿ＣＯＭ＝Ｔ＿ＨＡＬＬ−Ｔ＿ＰＨＡＳＥ
コントローラ１４は、ＨＡＬＬエッジの後、時間Ｔ＿ＣＯＭにおいて相巻線７を転流する。その結果、コントローラ１４は、位相期間Ｔ＿ＰＨＡＳＥにより後続するＨＡＬＬエッジに関連した相巻線７を転流する。位相期間が正の場合、転流がＨＡＬＬエッジより前に起こり、即ち、先行転流となる。位相期間がゼロの場合、転流がＨＡＬＬエッジにおいて起こり、即ち、同期転流となる。位相期間が負の場合、転流がＨＡＬＬエッジの後に転流が起こり、即ち、遅延転流となる。

この特定のスキームを実行するため、コントローラ１４は、タイマー及び割込みを利用し得る。そのため、例えば各ＨＡＬＬエッジが割込みを発生し得る。より詳細には、各立上りエッジは、第１のＨＡＬＬ割込みを生成し得、各立下りエッジは、第２のＨＡＬＬ割込みを生成し得る。第１のＨＡＬＬ割込みを実行する際、プロセッサ１５は、転流期間Ｔ＿ＣＯＭを有する第１のタイマーを計算して読み込む。第２の割込みを実行する際、プロセッサ１５は、転流期間Ｔ＿ＣＯＭを有する第２のタイマーを読み込む。第１のタイマー又は第２のタイマーがオーバーフローすると（即ち、転流期間が経過したとき）、タイマーは割込みを生成する。タイマー割込みを実行する際、プロセッサ１５は、相巻線７を転流し導通期間Ｔ＿ＣＤを有する第３のタイマーを読み込む。第３のタイマーがオーバーフローすると（即ち、導通期間が経過したとき）、タイマーは割込みを生成する。第３のタイマーの割込みを実行する際、プロセッサ１５は相巻線７をフリーホイールさせる。

図６は、先行する段落に記載された方法を実行する際の、ＨＡＬＬ信号、相電圧及びコントローラ１４により使用される割込みの波形を示す。このスキームの難点は、種々の割込みが衝突し得る、即ち、同時に起こり得ることである。図６に示した例では、相巻線７は、各ＨＡＬＬエッジより前に転流される。しかし、相巻線７がＨＡＬＬエッジにおいて又はその近くで転流される場合、第１のタイマー又は第２のタイマーにより生成される割込みは、ＨＡＬＬ割込みと衝突することになることが理解される。さらに、フリーホイールがＨＡＬＬエッジにおいて又はその近くで開始されるときいつでも、第３のタイマーにより生成される割込みは、ＨＡＬＬ割込みと衝突することになる。万一２つの割込みが衝突する場合、割込みサービスルーティン（ＩＲＳ）の１つの実行は遅延されることになる。これは、モータ３の性能に悪影響を及ぼし得る。特に、これは、モータ３の電力及び／又は効率に影響し得る。したがって、コントローラ１４は、相巻線７を転流してフリーホイールさせることに関与する制御信号Ｓ１〜Ｓ４が割込みを必要とせずに生成されるよう構成される。

図７に示されるように、コントローラ１４の周辺機器１７は、それぞれが半ブリッジモードで動作するよう構成される２つのＰＷＭモジュール２０、２１を含む。そのため、各ＰＷＭモジュール２０、２１は、２つの相補的ＰＷＭ信号を生成する。第１のＰＷＭモジュール２０（ＰＷＭ１）は、信号Ｓ１及びＳ２を生成するのに使用され、第２のＰＷＭモジュール２１（ＰＷＭ２）は、Ｓ３及びＳ４を生成するのに使用される。そのため、各ＰＷＭモジュール２０、２１は、インバータブリッジの半分のスイッチＱ１〜Ｑ４を制御する信号を生成する。

図８を参照して、各ＰＷＭモジュール２０、２１は、タイマー３０、デューティサイクルレジスタ３１、期間レジスタ３２、第１の比較器３３、第２の比較器３４、ＳＲラッチ３５及び出力コントローラ３６を備える。第１の比較器３３は、タイマー３０とデューティサイクルレジスタ３１を比較する。第２の比較器３４は、タイマーと期間レジスタ３２を比較する。２つの比較器３３、３４の出力は、ＳＲラッチ３５のリセット及びセット入力に結合される。ＳＲラッチ３５の出力は、出力コントローラ３６に結合され、出力コントローラは、どのようにＰＷＭモジュール２０、２１が構成されるかに応じてコントローラ１４の４つのピンまで制御する。ＰＷＭモジュール２０、２１は、２ビットのモードレジスタ３７を経由して構成される。モードレジスタ３７が０ｘ００で読み込まれたとき、ＰＷＭモジュール２０、２１は、単一モードで動作し、出力コントローラ３６は、単一の出力ピンを制御する。モードレジスタ３７が０ｘ０１で読み込まれたとき、ＰＷＭモジュール２０、２１は、半ブリッジモードで動作し、出力コントローラ３６は、２つの出力ピン（Ｐ×Ａ及びＰ×Ｂ）を制御する。モードレジスタ３７が０ｘ１０又は０ｘ１１で読み込まれたとき、出力コントローラ３６は、全ブリッジモード（前方）又は全ブリッジモード（逆方）で動作し、これは、以下により詳しく議論する。

定常状態モードの間のコントローラ１４の動作は、その後、以下のように進む。各ＨＡＬＬエッジは、ソフトウェア割込みを生成する。より具体的には、各立下りエッジは、第１のＨＡＬＬ割込みを生成し、各立上りエッジは、第２のＨＡＬＬ割込みを生成する。第１のＨＡＬＬ割込みを実行する際、プロセッサ１５は、第１のＰＷＭモジュール２０を更新し再起動させる。第２のＨＡＬＬ割込みを実行する際、プロセッサ１５は、第２のＰＷＭモジュール２１を更新し再起動させる。各ＨＡＬＬ割込みに対し、プロセッサ１５は、ＰＷＭモジュール２０、２１のデューティサイクルレジスタ３１に転流期間を読み込み、期間レジスタ３２に転流期間及び導通期間の合計を読み込む。即ち、
デューティサイクル＝Ｔ＿ＨＡＬＬ−Ｔ＿ＰＨＡＳＥ
期間＝Ｔ＿ＨＡＬＬ−Ｔ＿ＰＨＡＳＥ＋Ｔ＿ＣＤ
ＰＷＭレジスタ３１、３２に読み込まれた値は、メインコードの実行中にプロセッサ１５により計算される。したがって、メインコードを実行する際、プロセッサ１５は、電圧及び速度参照テーブルにインデックスを付し、位相期間Ｔ＿ＰＨＡＳＥと導通期間Ｔ＿ＣＤを選択する。プロセッサ１５は、デューティサイクル及び期間を計算し、結果をメモリ１６に記憶する。ＨＡＬＬ ＩＳＲを実行する際、プロセッサ１５は、単にメモリ１６に記憶された値をＰＷＭモジュール２０、２１のレジスタ３１、３２に読み込む。これは、ＨＡＬＬ ＩＳＲの継続時間をできるだけ短くすることを確実にする。デューティサイクル及び期間レジスタ３１、３２を更新した後、プロセッサ１５は、ＰＷＭモジュール２０、２１のタイマー３０をリセットし、ＨＡＬＬ ＩＳＲを終了させる。

各ＰＷＭモジュール２０、２１のタイマー３０は、コントローラ１４の内部クロックとプリスケーラにより規定された周波数で増加する。タイマー３０とデューティサイクルレジスタ３１が対応する際、Ｓ１（ＰＷＭ１）又はＳ３（ＰＷＭ２）の出力ピンは論理的にハイにされ、Ｓ２（ＰＷＭ１）又はＳ４（ＰＷＭ２）の出力ピンは論理的にローにされる。これが相巻線７を転流させる。タイマー３０は増加し続ける。タイマー３０と期間レジスタ３２が対応する際、Ｓ１（ＰＷＭ１）又はＳ３（ＰＷＭ２）の出力ピンは論理的にローにされ、Ｓ２（ＰＷＭ１）又はＳ４（ＰＷＭ２）の出力ピンは論理的にハイにされる。これが相巻線７をフリーホイールさせる。

図９は、ＨＡＬＬ信号、相電圧、ＨＡＬＬ割込み及び２つのＰＷＭモジュール２０、２１により生成される制御信号Ｓ１〜Ｓ４の波形を示す。

各ＰＷＭモジュール２０、２１は理想的に、ＨＡＬＬエッジの立ち上がり又は立ち下がりに応じて単一のサイクルのみを生成する。ＰＷＭモジュールが追加のパルスを生成するならば、制御信号Ｓ１〜Ｓ４は、不注意に切り替わることになる。そのとき、これにより、相巻線７は励磁されるべきときにフリーホイールし、その逆も成り立つ。この状況は、位相期間及び／又は、導通期間の適切な値により避けることが可能である。例えば、ＨＡＬＬ期間の長さの変化が無視されると、その状況は、Ｔ＿ＣＤ≧２＊Ｔ＿ＰＨＡＳＥを確実にすることにより避けられ得る。しかし、位相期間及び導通期間の値に制約を加えることは望ましくないこともある。例えば、望ましい電力を達成するため比較的大きな位相期間を使用することは必要になり得る。或いは、モータ３の効率は、この等式を満たさない導通期間及び位相期間を有することにより改善され得る。そのため、コントローラ１４は、さらなるパルスの生成を防止する方法を使用する。

図１０に示すように、各ＰＷＭモジュール２０、２１は、実際に２つのデューティサイクルレジスタ３１、３８を備える。ＰＷＭモジュール２０、２１の第１の比較器３３は、常にタイマー３０を第１のデューティサイクルレジスタ３１と比較する。しかし、タイマー３０と期間レジスタ３２が対応する際、第２のデューティサイクルレジスタ３８は、第１のデューティサイクルレジスタ３１にラッチ（即ち、コピー）される。したがって、ＰＷＭモジュール２０、２１が再起動すると、第１のデューティサイクルレジスタ３１が使用されＰＷＭ信号の第１のサイクルのデューティサイクルを規定する。その後第２のデューティサイクルレジスタ３８が使用されＰＷＭ信号の全ての後続するサイクルのデューティサイクルを規定する。その後、プロセッサ１５は、さらなるパルスの発生を防止するためこの特徴を利用する。ＨＡＬＬ ＩＳＲを実行する際、プロセッサ１５は、ＰＷＭモジュール２０、２１の第１のデューティサイクルレジスタ３１に転流期間（即ち、Ｔ＿ＨＡＬＬ−Ｔ＿ＰＨＡＳＥ）を読み込む。さらに、プロセッサ１５は、第２のデューティサイクルレジスタ３８にそのレジスタの最大可能値（即ち、８ビットのレジスタに対し０ｘＦＦ）を読み込む。したがって、タイマー３０と第１のデューティサイクルレジスタ３１が対応する際、ＰＷＭモジュール２０、２１は、制御信号を切り替えて相巻線７を転流させる。タイマー３０と期間レジスタ３２がその後に対応する際、ＰＷＭモジュール２０、２１は、再び制御信号を切り替えて相巻線７をフリーホイールさせる。加えて、タイマー３０は、リセットされ第２のデューティサイクルレジスタ３８が第１のデューティサイクルレジスタ３１にラッチされる。その後タイマー３０は増加し続ける。しかし、現在第１のデューティサイクルが最大可能値を記憶するため、次のＨＡＬＬエッジがタイマー３０と第１のデューティサイクルレジスタ３１が対応する前に発生する。その結果、次のパルスが生成される前にＰＷＭモジュール２０、２１が更新されて再起動される。

上述の実施形態において、各ＰＷＭモジュール２０、２１のデューティサイクルは、相巻線７が転流される時点を規定し、期間は、相巻線７がフリーホイールされる時点を規定する。代替の実施形態では、相巻線７がフリーホイールされる時点を規定するのにデューティサイクルが使用され得、相巻線７が転流される時点を規定するのに期間が使用され得る。例えば、ＰＷＭレジスタをＨＡＬＬ ＩＳＲの一部として更新する際、プロセッサ１５は、期間レジスタ３１、３２のデューティサイクルに以下の値を読み込んでもよい。

デューティサイクル＝Ｔ＿ＣＤ−Ｔ＿ＰＨＡＳＥ
期間＝Ｔ＿ＨＡＬＬ−Ｔ＿ＰＨＡＳＥ
タイマー３０とデューティサイクルレジスタ３１が対応する際、Ｓ１（ＰＷＭ１）又はＳ３（ＰＷＭ２）の出力ピンは論理的にローにされ、Ｓ２（ＰＷＭ１）又はＳ４（ＰＷＭ２）の出力ピンは論理的にハイにされる。その後、これにより、相巻線７はフリーホイールする。タイマー３０と期間レジスタ３２が対応する際、Ｓ１（ＰＷＭ１）又はＳ３（ＰＷＭ２）の出力ピンは論理的にハイにされ、Ｓ２（ＰＷＭ１）又はＳ４（ＰＷＭ２）の出力ピンは論理的にローにされる。その後、これは、相巻線７を転流させる。したがって、より概括的な意味で、各ＰＷＭモジュール２０、２１のデューティサイクル及び期間のうちの一方が、相巻線７が転流される時点を規定すると言われ得、デューティサイクル及び期間のうちの他方が、相巻線７がフリーホイールされる時点を規定すると言われ得る。この代替の実施形態の可能性のある利点は、導通期間Ｔ＿ＣＤが位相期間Ｔ＿ＰＨＡＳＥより長くなければならないことである。導通期間及び位相期間の長さに関するこの制約は望ましくない可能性がある。

上述の実施形態では、コントローラ１４は、２つのＰＷＭモジュール２０、２１を使用し、２つのＰＷＭモジュールのそれぞれは、半ブリッジモードで動作するように構成される。図１１は、コントローラ１４が全ブリッジモードで動作するよう構成された単一のＰＷＭモジュール４０を使用する代替の実施形態を示す。上述の通り、全ブリッジモードは、ＰＷＭモジュール４０のモードレジスタ３７に０ｘ１０（前方）又は０ｘ１１（逆方）の値を読み込むことにより達成される。全ブリッジモードで動作するよう構成されたとき、出力コントローラ３６は４つの出力ピン（Ｐ×Ａ、Ｐ×Ｂ、Ｐ×Ｃ、Ｐ×Ｄ）を制御し、これら４つのピンは４つの制御信号Ｓ１〜Ｓ４のために使用される。デューティサイクルレジスタ３１及び期間レジスタ３２が再び使用され、相巻線７が転流及びフリーホイールされる時点を規定する。ＰＷＭモジュール４０は、前方モード又は逆方モードで動作するよう構成可能（即ち、モードレジスタ３７により）である。前方モードで構成されるとき、Ｓ２及びＳ３の出力ピンは不活性であり論理的にローにされる。加えて、Ｓ４の出力ピンは継続して活性であり論理的にハイにされる。その結果、Ｓ１の出力ピンのみがＰＷＭモジュールにより変調される。反対に、逆方モードで構成されるとき、Ｓ１及びＳ４の出力ピンは不活性であり論理的にローにされ、Ｓ２の出力ピンは継続して活性であり論理的にハイにされ、Ｓ３の出力ピンのみがＰＷＭモジュール４０により変調される。

定常状態モードの間のコントローラ１４の動作は、以下の様に進む。タイマーオーバーフロー割込みに応じて、プロセッサ１５は、ＰＷＭモジュール４０のデューティサイクル及び期間レジスタ３１、３２を以下の値により更新する。

デューティサイクル＝Ｔ＿ＣＤ
期間＝２＊Ｔ＿ＨＡＬＬ−Ｔ＿ＰＨＡＳＥ−ＴＭＲＸ
プロセッサ１５は、電圧及び速度参照テーブルから導通期間及び位相期間を選択し、メインコードの実行の間、期間２＊Ｔ＿ＨＡＬＬ−Ｔ＿ＰＨＡＳＥを計算する。ＴＭＲＸは、各ＨＡＬＬ期間の長さの記録に関与するタイマーの現在の値である。このタイマーは、ＰＷＭモジュール４０のタイマーと区別され、ＨＡＬＬ期間を測定する目的のみに使用される。このタイマーをＰＷＭモジュール４０のものと区別するため、以下このタイマーをタイマーＸと呼ぶ。プロセッサ１５がタイマーオーバーフロー割込みを実行する際、タイマーＸは、最後のＨＡＬＬエッジから経過した時間の長さを記憶する。ＰＷＭモジュール４０のレジスタ３１、３２を更新した後、プロセッサ１５は、ＰＷＭモジュール４０のモードレジスタ３７を切り替える。その結果、ＰＷＭモジュール４０が前方モードで動作しているならば、ＰＷＭモジュール４０は、今度は逆方モードで動作する。

ＰＷＭモジュール４０を更新し再起動した後、タイマー３０は増加する。タイマー３０とデューティサイクル３１が対応する際、Ｓ１（前方モード）又はＳ３（逆方モード）は論理的にローにされ相巻線７がフリーホイールされる。その後タイマー３０は増加し続ける。タイマー３０と期間レジスタ３２が対応する際、タイマーオーバーフロー割込みが発生される。タイマーオーバーフロー割込みに応じて、プロセッサ１５は、ＰＷＭモジュール４０のレジスタ３１、３２を更新しモードレジスタ３７を切り替える。モードレジスタ３７の切替えの結果、Ｓ１及びＳ４（前方モード）又はＳ２及びＳ３（逆方モード）が論理的にハイにされ相巻線７を転流させる。

そのため、ＰＷＭモジュール４０は、ＨＡＬＬ割込みではなくタイマーオーバーフロー割込みに応じて更新及び再起動される。それでもなお、ＨＡＬＬ割込みは生成され続ける。ＨＡＬＬ割込みを実行する際、プロセッサ１５は、タイマーＸにより記憶されたＨＡＬＬ期間を捕捉し、タイマーＸを再起動する。したがって、半ブリッジモードとは対照的に、割込み衝突の可能性が存在する。特に、タイマーオーバーフロー割込みは、相巻線７をＨＡＬＬエッジにおいて又はその近くで転流させようとする際、ＨＡＬＬ割込みと衝突する可能性がある。ＨＡＬＬ期間は、相巻線７が転流及びフリーホイールされる時点を決定するのに使用されるため、ＨＡＬＬ割込みを実行する際のいかなる遅延もモータ３の性能に悪影響を及ぼし得る。加えて、ＨＡＬＬ割込みがタイマーオーバーフロー割込みの前に実行される場合、タイマーＸはリセットされ、そのため、期間レジスタ３２に使用される値は不正確となる。この割込みの衝突は、以下の方式で解決され得る。

コントローラ１４の周辺機器１７は、各ＨＡＬＬエッジに応じてタイマーＸの値を捕捉するよう構成された捕捉モジュール（図示せず）を備える。したがって、各ＨＡＬＬエッジに応じて、ＴＭＲＸがメモリ１６に捕捉され、ＨＡＬＬ割込みが生成される。その後メモリ１６に捕捉された値は、前のＨＡＬＬ期間の長さを表す。ＨＡＬＬ割込みを実行する際、プロセッサ１５は、タイマーＸの現在の値と捕捉された値の差を判断する。この差は、ＨＡＬＬエッジとＨＡＬＬ割込みの実行の間に生じた遅延を表す。その後プロセッサ１５は、タイマーＸにその差を読み込む。最終結果は、ＨＡＬＬ割込みが実行されたときに関係なく、タイマーＸがＨＡＬＬエッジと同時にリセットされる。その結果、ＨＡＬＬ割込みを実行する際に発生し得るいかなる遅延にも拘わらずＨＡＬＬ期間の正確な測定が得られる。

ＰＷＭモジュール４０により生成されたタイマーオーバーフロー割込みを実行する際、プロセッサ１５は、最初に割込みがＨＡＬＬエッジの前又は後に発生したかを判断する。これは、ＰＷＭモジュール４０のモードレジスタ３７とＨＡＬＬ信号のレベルの両方に問い合わせすることにより達成される。その後、プロセッサ１５は、デューディサイクルとＰＷＭモジュール４０の期間レジスタ３１、３２を更新する。タイマーオーバーフロー割込みがＨＡＬＬエッジの前か後に発生したかに拘わらず、プロセッサ１５は、デューティサイクルレジスタ３１を導通期間により更新する。即ち、
デューティサイクル＝Ｔ＿ＣＤ
割込みがＨＡＬＬエッジの前に発生する場合、プロセッサ１５は、期間レジスタ３２を以下により更新する。

期間＝２＊Ｔ＿ＨＡＬＬ−Ｔ＿ＰＨＡＳＥ−ＴＭＲＸ
しかし、割込みがＨＡＬＬエッジの後に起こる場合、プロセッサ１５は、代わりに期間レジスタ３２を以下により更新する。

期間＝２＊Ｔ＿ＨＡＬＬ−Ｔ＿ＰＨＡＳＥ−ＴＭＲＸ＋Ｔ＿ＣＡＰＴＵＲＥ
ここで、ＴＭＲＸは、タイマーＸの現在の値であり、Ｔ＿ＣＡＰＴＵＲＥは、タイマーＸの捕捉された値である。タイマーオーバーフロー割込みは、ＨＡＬＬエッジの後に発生するため、タイマーＸは、ＨＡＬＬ ＩＳＲによりリセットされたことになる。タイマーＸの捕捉された値と現在の値を等式に含めることにより、期間の正しい長さが得られる。

たとえ割込み衝突を避ける上記のスキームが使用されなくても、それでもなお全ブリッジモードで構成される単一のＰＷＭモジュール４０の使用は利点を有する。例えば、フリーホイールの開始は、いつでも発生し得る。対照的に、タイマー割込みがフリーホイールを開始するのに使用されるならば、タイマー割込みは、ＨＡＬＬ割込みと衝突するかもしれない。さらに、相巻線７をＨＡＬＬエッジに同期して転流することも必要ではないかもしれない。例えば、コントローラ１４は、定常状態で動作する際ローパワーモード又はハイパワーモードで動作してもよい。その後、コントローラ１４はハイパワーモードで動作する際、転流を先行させ、ローパワーモードで動作する際、転流を遅延させてもよい。その結果、タイマーオーバーフロー割込み及びＨＡＬＬ割込みの割込み衝突は避けられ得る。

コントローラ１４が半ブリッジモードで構成された１対のＰＷＭモジュール２０、２１を備えるものと、全ブリッジモードで構成された単一のＰＷＭモジュール４０を備える２つの実施形態が記載された。２つの実施形態のそれぞれは、その利点と欠点を有する。例えば、全ブリッジモードで構成された単一のＰＷＭモジュール４０は、１つのＰＷＭモジュール４０のみ、そのため、１つのタイマー３０しか必要としないという利点を有する。その結果、より安価なコントローラ１４が使用され得る。しかし、この実施形態の欠点は、フリーホイール作用の間、ロー側のスイッチＱ２、Ｑ４の１つのみが閉成されることである。その結果、相電流は、フリーホイールの間、開かれたロー側のスイッチのダイオードを通って流れる必要がある。したがって、電力損失が大きくなりやすく、そのため、モータ３の効率が低下され得る。一方、ロー側のスイッチＱ２、Ｑ４の１つのみを閉成することは実際に利点を有し得る。例えば、フリーホイール作用の間、ロー側のスイッチＱ２、Ｑ４の両方が閉成される場合、相電流がゼロに低下し、フリーホイール作用の間、反対の方向に流れることを可能にする。これは、例えば逆起電力の大きさが比較的高い及び／又はフリーホイール期間が比較的長い場合に起こり得る。反対方向に流れる相電流は負のトルクを生成し、そのことは概して、望ましくない。フリーホイール作用の間、ロー側のスイッチＱ２、Ｑ４のうちの一方のみを閉成することにより、他方のロー側のスイッチのダイオードは、相電流が負のトルクを生成する方向に流れることを防止する。半ブリッジモードで構成された２つのＰＷＭモジュール２０、２１は、モジュール２０、２１がソフトウェア割込みを決して生成せずに動作可能であるという利点を有する。加えて、２つのＰＷＭモジュールは、ロー側のスイッチＱ２及びＱ４の両方がフリーホイール動作の間に閉成され得るという利点を有する。その結果、モータ３の効率は改善され得る。しかし、既に述べた通り、これは、相電流がフリーホイール期間にゼロを超えて低下可能である場合、欠点であると証明され得る。

１対のＰＷＭモジュール２０、２１又は単一のＰＷＭモジュール４０が使用されるかに拘わらず、相巻線７を転流及びフリーホイールさせるのに関与する制御信号Ｓ１〜Ｓ４は、ソフトウェアではなくハードウェアにより生成される。その結果、割込み衝突が避けられ又は減少され得る。

半ブリッジモードで構成された２つのＰＷＭモジュール２０、２１の場合、転流及びフリーホイールの両方の制御信号Ｓ１〜Ｓ４がソフトウェアに割込みをせずに生成される。一方のＰＷＭモジュール２０は、モータ３の各電気的半周期の一方の間、制御信号Ｓ１、Ｓ２を変調する。他方のＰＷＭモジュール２１は、各電気的半周期の他方の間、制御信号Ｓ３、Ｓ４を変調する。ＰＷＭモジュール２０、２１のうちの一方のみがどの時点においても制御信号を変調するため、プロセッサ１５は、電気的半周期の間、いつでもＰＷＭモジュール２０、２１の他方を更新できる。その結果、ＰＷＭモジュール２０、２１が、プロセッサ１５がモジュール２０、２１を更新するために割込みを生成することは必要ではない。そうではなく、プロセッサ１５は、ＨＡＬＬ割込みを実行する際にＰＷＭモジュール２０、２１を更新できる。

単一のＰＷＭモジュール４０が全ブリッジモードで構成された場合、相巻線７を転流及びフリーホイールさせる制御信号Ｓ１〜Ｓ４は、同様にソフトウェアに割込みをする必要なしに生成される。１つのみのＰＷＭモジュール４０が存在するため、ＰＷＭモジュール４０は、モータ３の各電気的半周期の両方の間、制御信号Ｓ１〜Ｓ４を変調させることに関与する。その結果、ＰＷＭモジュール４０を各ＰＷＭ周期の最後にのみ更新することが重要である。したがって、プロセッサ１５がＰＷＭモジュール４０をいつ更新すべきかを知るためにＰＷＭモジュール４０が割込みを生成することが必要である。割込みは、ＰＷＭモジュール４０を更新するために必要であるが、この割込みとＨＡＬＬ割込みの衝突の可能性を処理する方法が記載されている。その結果、モータ３の性能は影響されない。

両方の実施形態において、コントローラ１４は、相巻線７が転流又はフリーホイールされる時間に制約を加えずに相巻線７の励磁を制御可能である。特に、コントローラ１４は、ＨＡＬＬエッジにおいて又はその近くの時に相巻線７を自由に転流及び／又はフリーホイールさせる。その結果、モータ３の性能（例えば電力及び／又は効率）は改善され得る。

半ブリッジ又は全ブリッジモードで構成されるＰＷＭモジュールの使用は知られている。しかし、ＰＷＭモジュールは典型的には、モータの各電気的半周期の間（即ち、転流点の間）、多数の周期の間、繰り返すＰＷＭ信号を生成するのに使用される。さらに、ＰＷＭ信号は典型的には、多数の周期の間、繰り返し、その間、デューティサイクル及び期間は変化しない。一方、本発明のコントローラ１４を使用すると、ＰＷＭ信号の各周期は、モータ３の電気的半周期に対応する。ＰＷＭモジュール２０、２１、４０のデューティサイクル及び期間のうちの一方は、相巻線７が転流される時間を規定し、デューティサイクル及び期間のうちの他方は、相巻線７がフリーホイールされる時間を規定する。したがって、ＰＷＭ信号の各周期内の２つのパルスは、導通期間とフリーホイール期間の長さを規定する。その結果、デューティサイクル及び期間は、導通期間とフリーホイール期間が開始する時間を規定すると言ってもよい。さらに、本発明のコントローラ１４を使用すると、各ＰＷＭモジュール２０、２１、４０のデューティサイクル及び期間は、ＰＷＭ信号の各周期の後に更新される。

特定の制御信号Ｓ１〜Ｓ４が変化すると、制御信号の変化と対応する電源スイッチＱ１〜Ｑ４の物理的な開閉の間に短い遅延が存在する。さらなる制御信号がこの遅延期間の間に変化するならば、インバータ９の特定のレグについての両方のスイッチ（即ち、Ｑ１、Ｑ３又はＱ２、Ｑ４）は、同時に平成されることが可能である。この短絡、又はしばしばシュートスルーと呼ばれるものは、そのとき、インバータ９の特定のレグに関するスイッチを損傷することになる。したがって、シュートスルーを防止するため、各ＰＷＭモジュール２０、２１、４０は、デッドバンド遅延と共に構成され得る。再び、デッドバンド遅延を有する半ブリッジ又は全ブリッジモードに構成されたＰＷＭモジュールの使用は知られており、そのため、本明細書にさらに記載しない。

上述の実施形態において、モータアセンブリ１は、単一の相巻線７を有するブラシレス永久磁石モータ３を備える。コントローラ１４は、そのとき、相巻線７の励磁を制御するための制御信号を生成するよう構成された１つ又は複数のＰＷＭモジュールを備える。しかし、コントローラ１４は、１つ又は複数の相巻線を有する永久磁石の励磁を制御するよう構成されていてもよい。例えば、三相の永久磁石モータに対し、コントローラ１４は、３つのＰＷＭモジュールを備えることができ、各ＰＷＭモジュールは、インバータの６つのスイッチのうちの２つを制御するために半ブリッジモードに構成される。加えて、コントローラ１４は、リラクタンスモータを含む他のタイプのモータの励磁を制御するように構成されてもよい。例示の目的のみで、コントローラ１４は、二相スイッチドリラクタンスモータのスイッチを制御する全ブリッジに構成された単一のＰＷＭモジュールを備え得る。したがって、より概括的な意味で、コントローラ１４は、ブラシレスモータの相巻線の励磁を制御するための制御信号を生成するように半ブリッジ又は全ブリッジモードに構成された１つ又は複数のＰＷＭモジュールを備えると言ってもよい。永久磁石モータに対しては、相巻線は、典型的には、逆起電力におけるゼロ交差に対する時に転流される。その後、位相期間Ｔ＿ＰＨＡＳＥは、転流と逆起電力におけるゼロ交差の間隔に対応する。一方、リラクタンスモータに対しては、相巻線は典型的には、相巻線のインダクタンスの最小値に対する時に転流される。そのとき、位相期間は、転流とインダクタンスの最小値の間隔に対応する。

１ モータアセンブリ
２ 直流電源
３ ブラシレスモータ
４ 制御回路
５ 回転子
６ 固定子
７ 相巻線
８ フィルタ
９ インバータ
１０ ゲートドライバーモジュール
１１ 電流センサ
１２ 電圧センサ
１３ 位置センサ
１４ コントローラ

Claims (12)

1. ブラシレスモータのコントローラであって、前記コントローラは、半ブリッジモード又は全ブリッジモードで構成されるＰＷＭモジュールを備え、前記ＰＷＭモジュールは、前記モータの巻線の励磁を制御するための制御信号を出力し、前記ＰＷＭモジュールのデューティサイクル及び期間のうちの一方は、前記巻線が転流される時間を規定する、コントローラ。
2. 前記デューティサイクル及び前記期間のうちの他方は、前記巻線がフリーホイールされる時間を規定する、請求項１に記載のコントローラ。
3. 前記ＰＷＭモジュールの前記デューティサイクル又は前記期間は、前記ＰＷＭモジュールの各周期の後に更新される、請求項１又は２に記載のコントローラ。
4. 前記コントローラは、前記モータの電気的半周期を、後にフリーホイール期間が続く導通期間に分割し、前記ＰＷＭモジュールは、前記導通期間の間に前記巻線を励磁するため、及び前記フリーホイール期間の間に前記巻線をフリーホイールさせるための制御信号を出力し、前記ＰＷＭモジュールの前記デューティサイクルは、前記導通期間又は前記フリーホイール期間が開始する時間のうちの一方を規定し、前記ＰＷＭモジュールの前記期間は、前記導通期間又は前記フリーホイール期間が開始する時間のうちの他方を規定する、請求項１から３のいずれか一項に記載のコントローラ。
5. 前記ＰＷＭモジュールは、逆起電力におけるゼロ交差に対して前記巻線を転流するため、又は位相期間により規定された時間に前記巻線のインダクタンスを上昇させるための制御信号を出力し、前記ＰＷＭモジュールの前記デューティサイクル又は前記期間は、前記位相期間により規定される、請求項１から４のいずれか一項に記載のコントローラ。
6. 前記コントローラは、半ブリッジモードで構成された第１のＰＷＭモジュールと半ブリッジモードで構成された第２のＰＷＭモジュールとを備え、前記第１のＰＷＭモジュールは、前記モータの電気的半周期の一方の間に前記制御信号を変調し、前記第２のＰＷＭモジュールは、前記電気的半周期の他方の間に前記制御信号を変調する、請求項１から５のいずれか一項に記載のコントローラ。
7. 前記第１のＰＷＭモジュールの前記デューティサイクル又は前記期間は、前記第２のＰＷＭモジュールの周期の間に更新され、前記第２のＰＷＭモジュールの前記デューティサイクル又は前記期間は前記第１のＰＷＭモジュールの周期の間に更新される、請求項６に記載のコントローラ。
8. 前記コントローラは、エッジを有する回転子位置信号を受信し、前記コントローラは、プロセッサを備え、前記プロセッサは、前記回転子位置信号における立上りエッジに応じて前記第１のＰＷＭモジュールの前記デューティサイクル又は前記期間を更新し、前記プロセッサは、前記回転子位置信号における立下りエッジに応じて前記第２のＰＷＭモジュールの前記デューティサイクル又は前記期間を更新する、請求項６又は７に記載のコントローラ。
9. 前記コントローラは、全ブリッジモードで構成されたＰＷＭモジュールとプロセッサとを備え、前記ＰＷＭモジュールは、各周期の終わりに割込みを生成し、前記プロセッサは、前記割込みに応じて前記ＰＷＭモジュールの前記デューティサイクル又は前記期間を更新する、請求項１から５のいずれか一項に記載のコントローラ。
10. ブラシレスモータのコントローラであって、前記コントローラは、半ブリッジモード又は全ブリッジモードで構成されたＰＷＭモジュールを備え、前記コントローラは、前記モータの各電気的半周期を、後にフリーホイール期間が続く導通期間に分割し、前記ＰＷＭモジュールは、前記導通期間の間に前記モータの巻線を励磁するため、及び前記フリーホイール期間の間に前記巻線をフリーホイールさせるための制御信号を出力し、前記ＰＷＭモジュールのデューティサイクルは、前記導通期間又は前記フリーホイール期間が開始する時間のうちの一方を規定し、前記ＰＷＭモジュールの期間は、前記導通期間又は前記フリーホイール期間が開始する時間のうちの他方を規定する、コントローラ。
11. ブラシレスモータを制御する制御回路であって、前記制御回路は、インバータと、請求項１から請求項１０のいずれか一項に記載のコントローラとを備え、前記インバータは、前記モータの巻線に結合される全ブリッジのスイッチを備え、前記コントローラは、全ブリッジモードで構成される単一のＰＷＭモジュール又は半ブリッジモードで構成される２つのＰＷＭモジュールを備え、前記単一のＰＷＭモジュール又は前記２つのＰＷＭモジュールは、前記インバータの前記スイッチを制御するための制御信号を出力する、制御回路。
12. 単一の相巻線を有する永久磁石モータと、請求項１１に記載の制御回路とを備えるモータアセンブリ。

Images