JP2014524576A - 磁界センサによって知覚される回転の速度に応じて磁界センサを自動的に調整するための回路および方法 - Google Patents

Abstract

磁界センサおよび該磁界センサに使用される方法によれば、目標対象の回転の角速度を表す測定信号が提供される。磁界センサは、測定された回転の速度に応じて、該磁界センサの様々な特性を自動的に変更することができる。

Description

本発明は一般に磁界センサに関し、より詳細には、目標対象の回転の知覚された速度に応じて磁界センサ内の回路の特性を調整することができる磁界センサに関する。

磁界知覚素子は様々な用途に使用することができる。一用途では、磁界知覚素子を使用して、磁界の方向すなわち磁界の方向の角度を検出することができる。他の用途では、磁界知覚素子を使用して電流を知覚することができる。あるタイプの電流センサは、電流を運ぶ導体の近傍にホール効果磁界知覚素子を使用している。

平面ホール素子および垂直ホール素子は、知られているタイプの磁界知覚素子である。平面ホール素子には、該平面ホール素子が形成されている基板の表面に対して直角の磁界に応答する傾向がある。垂直ホール素子には、該垂直ホール素子が形成されている基板の表面に対して平行の磁界に応答する傾向がある。

垂直ホール素子と同様、従来の磁気抵抗素子には、該磁気抵抗素子が形成されている基板の表面に対して平行の磁界に応答する傾向がある。

他のタイプの磁界知覚素子も知られている。例えば複数の垂直ホール素子を含んだいわゆる「円形垂直ホール」（ＣＶＨ）知覚素子が知られており、また、ＰＣＴ公開第ＷＯ２００８／１４５６６２号として英語言語で公開されている、２００８年５月２８日出願の「Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ Ｓｅｎｓｏｒ ｆｏｒ Ｍｅａｓｕｒｉｎｇ Ｄｉｒｅｃｔｉｏｎ ｏｆ ａ Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ ｉｎ ａ Ｐｌａｎｅ（平面内の磁界の方向を測定するための磁界センサ）」という名称のＰＣＴ特許出願第ＰＣＴ／ＥＰ２００８／０５６５１７号に記載されており、この出願およびその公開は、参照によりその全体が本明細書に組み込まれている。ＣＶＨ知覚素子は、基板内の共通円形打込み領域の上に配置された垂直ホール素子の円形構造である。このＣＶＨ知覚素子を使用して、基板の平面内の磁界の方向（すなわち角度）（および任意選択で強度）を知覚することができる。

様々なパラメータが、磁界知覚素子および磁界知覚素子を使用している磁界センサの性能を特性化している。これらのパラメータには、感度、つまり磁気知覚素子が遭遇する磁界の変化に応答した磁界知覚素子の出力信号の変化、および直線性、つまり磁界知覚素子の出力信号が磁界に正比例して変化する程度が含まれている。また、これらのパラメータには、磁界知覚素子からの出力信号であって、磁界知覚素子がゼロ磁界に遭遇してもゼロ磁界を表さない出力信号によって特性化されるオフセットが同じく含まれている。

上記ＣＶＨ知覚素子は、関連する回路と共に動作させることができ、それにより磁界の方向の角度を表す出力信号を提供することができる。したがって以下で説明するように、いわゆる「目標対象」、例えばエンジンのカム軸に磁石が配置されるか、さもなければ結合されると、ＣＶＨ知覚素子を使用して、目標対象の回転の角度を表す出力信号を提供することができる。

また、ＣＶＨ知覚素子は、磁界の角度を表す出力信号を提供することができる一要素、すなわち角度センサでもある。例えば角度センサは、複数の個別の垂直ホール素子または複数の磁気抵抗素子から提供することができる。

磁界知覚素子、例えばＣＶＨ知覚素子は、目標対象の回転位置を示す信号を提供することができる最高速度が限られている。さらに、磁界知覚素子、例えばＣＶＨ知覚素子は、従来、１つの速度、つまり１つのサンプリング速度で動作している。また、通常、サンプリング速度が速くなるにつれて電力消費が増加する。

磁界センサ、例えばＣＶＨ知覚素子は、目標対象の回転速度が速くなると小さくなる目標対象の回転の角度を表す信号の分解能（ビット数）を達成することができる。

以上に鑑みて、目標対象の回転の速度が速くなり、あるいは遅くなると、それに応じて磁界センサ内の特定の回路特性、例えばＣＶＨ知覚素子のサンプリング速度を調整することができる磁界センサであって、したがって目標対象がより速く、あるいはより遅く回転すると、それに応じて、知覚された目標対象の回転の速度に適合された特性、例えば分解能を提供するよう、磁界センサが磁界センサ自体を自動的に調整することができる磁界センサが提供されることが望ましい。

本発明によれば、目標対象の回転の速度が速くなり、あるいは遅くなると、それに応じて磁界センサ内の特定の特性、例えばＣＶＨ知覚素子のサンプリング速度を調整することができる磁界センサが提供される。したがって磁界センサは、目標対象がより速く、あるいはより遅く回転すると、それに応じて、知覚された目標対象の回転の速度に適合された特性、例えば分解能を提供するよう、磁界センサ自体を自動的に調整することができる。

本発明の一態様によれば、対象の位置を知覚するための磁界センサは、第１および第２の平行主表面を有する半導体基板を含む。また、磁界センサは、複数の磁界知覚素子を備えた半導体基板の上に配置された知覚回路を同じく含む。これらの複数の磁界知覚素子は、半導体基板の第１の主表面に対して平行のｘ−ｙ平面内に方向成分を有する磁界に応答する個々の複数の磁界知覚素子出力信号を生成するように構成されている。知覚回路は、個々の１つまたは複数の知覚回路プログラム可能特性を有する１つまたは複数の知覚回路プログラム可能回路素子をさらに備えている。また、磁界センサは、半導体基板の上に配置され、複数の磁界知覚素子出力信号を表す第１の中間信号を受け取るように結合され、かつ、ｘ−ｙ平面内の磁界の方向成分の角度を示すｘ−ｙ角度信号を生成するように構成されたｘ−ｙ方向成分回路を同じく含む。ｘ−ｙ方向成分回路は、個々の１つまたは複数のｘ−ｙ方向成分回路プログラム可能特性を有する１つまたは複数のｘ−ｙ方向成分回路プログラム可能回路素子を備えている。また、磁界センサは、半導体基板の上に配置され、ｘ−ｙ角度信号を表す信号を受け取るように結合され、かつ、対象の回転速度を示す回転速度信号を生成するように構成された回転速度知覚回路を同じく含み、回転速度知覚回路は、個々の１つまたは複数の回転速度知覚回路プログラム可能特性を有する１つまたは複数の回転速度知覚回路プログラム可能回路素子を備えている。また、磁界センサは、半導体基板の上に配置され、回転速度信号を受け取るように結合され、かつ、回転速度信号の値に基づいてモジュール制御信号を生成し、それにより１つまたは複数の知覚回路プログラム可能特性、１つまたは複数のｘ−ｙ方向成分回路プログラム可能特性、あるいは１つまたは複数の回転速度知覚回路プログラム可能特性のうちの選択された特性をプログラムするように構成されたプロセッサを同じく含む。

いくつかの実施形態では、磁界センサは、以下の態様のうちの１つまたは複数を含むことができる。

磁界センサのいくつかの実施形態では、複数の磁界知覚素子は円形垂直ホール（ＣＶＨ）構造として配置され、これらの複数の磁界知覚素子の各々は、半導体基板上の共通円形打込み領域の上に配置されたＣＶＨ構造の個々の垂直ホール素子である。

いくつかの実施形態では、磁界センサは、半導体基板の上に配置された複数の記憶レジスタであって、第１の時間におけるｘ−ｙ角度信号から引き出される現在の角度値を記憶するように構成され、かつ、第１の時間に先行する第２の時間におけるｘ−ｙ角度信号から引き出される先行角度値を記憶するように構成された複数の記憶レジスタをさらに備えている。

磁界センサのいくつかの実施形態では、回転速度知覚回路は、減算回路であって、現在の角度値を受け取るように結合され、先行角度値を受け取るように結合され、かつ、現在の角度値を表す値と先行角度値を表す値の差を計算し、それにより差の値を生成するように構成された減算回路を備えている。

磁界センサのいくつかの実施形態では、回転速度知覚回路は、割算回路であって、差の値を受け取るように結合され、時間値を受け取るように結合され、かつ、差の値を時間値で割って回転速度信号を生成するように構成された割算回路をさらに備えており、１つまたは複数の回転速度知覚回路プログラム可能特性は、時間値または第２の時間のうちの少なくとも１つを含み、また、１つまたは複数の回転速度知覚回路プログラム可能回路素子は、時間値を表す値または第２の時間を表す値のうちの少なくとも１つを受け取るように結合される。

磁界センサのいくつかの実施形態では、ｘ−ｙ方向成分プロセッサは、複数の磁界知覚素子出力信号を表す第２の中間信号を受け取るように結合され、かつ、フィルタリングされた信号を生成するように構成された帯域通過フィルタであって、中心周波数および帯域幅を有する帯域通過フィルタと、クロック信号を受け取るように結合され、かつ、分周されたクロック信号を生成するように構成された分周回路であって、分周比を有する分周回路と、フィルタリングされた信号を受け取るように結合され、分周されたクロック信号を受け取るように結合され、かつ、分周されたクロック信号の位相とフィルタリングされた信号の位相を比較してｘ−ｙ角度信号を表す信号を提供するように構成された計数回路であって、１つまたは複数のｘ−ｙ方向成分回路プログラム可能特性が、帯域幅または分周比のうちの少なくとも１つを含み、また、１つまたは複数のｘ−ｙ方向成分回路プログラム可能回路素子が、中心周波数を表す値、帯域幅を表す値または分周比を表す値のうちの少なくとも１つを受け取るように結合される計数回路とを備えている。

磁界センサのいくつかの実施形態では、ｘ−ｙ方向成分プロセッサは、ｘ−ｙ角度信号を表す信号を受け取るように結合され、かつ、ある量のビットだけシフトしたｘ−ｙ角度信号を表す信号のビットシフトバージョンを生成するように構成されたビットシフト回路であって、１つまたは複数のｘ−ｙ方向成分回路プログラム可能特性が上記ビットの量をさらに含み、また、１つまたは複数のｘ−ｙ方向成分回路プログラム可能回路素子が、上記ビットの量を表す値を受け取るようにさらに結合されるビットシフト回路をさらに備えている。

磁界センサのいくつかの実施形態では、知覚回路は、クロック信号を生成するように構成された発振器であって、発振器周波数を有する発振器と、クロック信号を受け取るように結合され、かつ、分周されたクロック信号を生成するように構成された分周回路であって、分周比を有する分周回路と、バイアス発生回路と、分周されたクロック信号を受け取るように結合され、かつ、バイアス発生回路とＣＶＨ構造の複数の垂直ホール素子の間に結合された切換え回路であって、切換え回路構成を有し、１つまたは複数の知覚回路プログラム可能特性が、発振器周波数、分周比または切換え回路構成のうちの少なくとも１つを含み、１つまたは複数の知覚回路プログラム可能回路素子が、発振器周波数を表す値、分周比を表す値または切換え回路構成を表す値のうちの少なくとも１つを受け取るように結合される切換え回路とをさらに備えている。

いくつかの実施形態では、磁界センサは、バス信号を受け取るように結合され、かつ、バス信号に基づいてコマンド信号を生成するように構成されたバスインタフェース回路をさらに備えており、プロセッサは、コマンド信号を受け取るようにさらに結合され、また、回転速度信号を無効にするように構成され、それによりコマンド信号の値に基づいて、１つまたは複数の知覚回路プログラム可能特性、１つまたは複数のｘ−ｙ方向成分回路プログラム可能特性、あるいは１つまたは複数の回転速度知覚回路プログラム可能特性のうちの選択された特性をプログラムする。

磁界センサのいくつかの実施形態では、複数の垂直ホール素子の各々は、シーケンス切換え回路に結合された垂直ホール素子コンタクトの個々のグループを備えており、シーケンス切換え回路は、第１の時間に第１の垂直ホール素子を選択し、また、第２の異なる時間に第２の垂直ホール素子を選択するように動作させることができる。

いくつかの実施形態では、磁界センサはチョッピング回路をさらに備えており、垂直ホール素子コンタクトの個々のグループは、このチョッピング回路によって多重化され、チョッピング回路は、異なる時間に個々の電流を受け取るために、垂直ホール素子コンタクトの個々のグループの複数の垂直ホール素子コンタクトのうちのそれぞれ異なるコンタクトを結合するように動作させることができる。

本発明の他の態様によれば、磁界センサに使用される方法は、磁界センサ内で、半導体基板の上に配置された対応する複数の磁界知覚素子を使用して複数の磁界知覚素子出力信号を生成するステップを含む。複数の磁界知覚素子出力信号は、ｘ−ｙ平面内に方向成分を有する磁界に応答する。また、上記方法は、複数の磁界知覚素子出力信号を表す第１の中間信号に応答して、磁界センサ内で、ｘ−ｙ平面内の方向成分の角度を示すｘ−ｙ角度信号を生成するステップを同じく含む。また、上記方法は、ｘ−ｙ角度信号を表す信号に応答して、磁界センサ内で、対象の回転速度を示す回転速度信号を生成するステップを同じく含む。また、上記方法は、磁界センサ内で、回転速度信号の値に基づいて磁界センサの１つまたは複数のプログラム可能特性をプログラムするためのモジュール制御信号を生成するステップを同じく含む。

いくつかの実施形態では、上記方法は、以下の態様のうちの１つまたは複数を含むことができる。

上記方法のいくつかの実施形態では、複数の磁界知覚素子は円形垂直ホール（ＣＶＨ）構造として配置され、これらの複数の磁界知覚素子の各々は、半導体基板の第１の主表面の共通円形打込み領域の上に配置されたＣＶＨ構造の個々の垂直ホール素子である。

いくつかの実施形態では、上記方法は、磁界センサ内で、第１の時間におけるｘ−ｙ角度信号から引き出される現在の角度値を記憶するステップと、磁界センサ内で、第１の時間に先行する第２の時間におけるｘ−ｙ角度信号から引き出される先行角度値を記憶するステップとをさらに含む。

上記方法のいくつかの実施形態では、回転速度信号を生成するステップは、差の値を生成するために、現在の角度値を表す値と先行角度値を表す値の差を計算するステップを含む。

上記方法のいくつかの実施形態では、回転速度信号を生成するステップは、回転速度信号を生成するために差の値を時間値で割るステップをさらに含み、モジュール制御信号を生成するステップは、時間値または第２の時間のうちの少なくとも１つをプログラムするために、回転速度信号の値に基づいて、時間値を表す値または先行角度値が記憶される第２の時間を表す値のうちの少なくとも１つを生成するステップを含む。

上記方法のいくつかの実施形態では、ｘ−ｙ角度信号を生成するステップは、フィルタリングされた信号を生成するために、複数の磁界知覚素子出力信号を表す第２の中間信号をフィルタリングするステップであって、フィルタリングが中心周波数および帯域幅を有するステップと、ｘ−ｙ角度信号を表す信号を提供するために、クロック信号の位相とフィルタリングされた信号の位相を比較するステップであって、クロック信号がクロック周波数を有するステップとを含み、モジュール制御信号を生成するステップは、中心周波数、帯域幅またはクロック周波数のうちの少なくとも１つをプログラムするために、回転速度信号の値に基づいて、中心周波数を表す値、帯域幅を表す値またはクロック周波数を表す値のうちの少なくとも１つを生成するステップを含む。

上記方法のいくつかの実施形態では、ｘ−ｙ角度信号を生成するステップは、ｘ−ｙ角度信号を表す信号をビットシフトさせるステップであって、それによりある量のビットだけシフトしたｘ−ｙ角度信号を表す信号のビットシフトバージョンを提供するステップをさらに含み、モジュール制御信号を生成するステップは、ビットの量をプログラムするために、回転速度信号の値に基づいて、ビットの量を表す値を生成するステップをさらに含む。

上記方法のいくつかの実施形態では、複数の磁界知覚素子出力信号を生成するステップは、クロック信号を生成するステップであって、クロック信号がクロック周波数を有するステップと、クロック信号から分周されたクロック信号を生成するステップであって、分周回路が分周比を有するステップと、バイアス信号を生成するステップと、磁界に応答する出力信号を提供するために、バイアス信号をＣＶＨ構造の複数の垂直ホール素子に切り換えるステップであって、切換えが切換え構成を有するステップとを含み、モジュール制御信号を生成するステップは、発振器周波数、分周比または切換え構成のうちの少なくとも１つをプログラムするために、回転速度信号の値に基づいて、発振器周波数を表す値、分周比を表す値または切換え構成を表す値のうちの少なくとも１つを生成するステップを含む。

いくつかの実施形態では、上記方法は、バス信号を受け取るステップと、バス信号に基づいてコマンド信号を生成するステップと、回転速度信号を無効にするステップであって、それによりコマンド信号に基づいて、１つまたは複数の知覚回路プログラム可能特性、１つまたは複数のｘ−ｙ方向成分回路プログラム可能特性、あるいは１つまたは複数の回転速度知覚回路プログラム可能特性のうちの選択された特性をプログラムするステップとをさらに含む。

上記方法のいくつかの実施形態では、複数の垂直ホール素子の各々は、垂直ホール素子コンタクトの個々のグループを備えており、複数の磁界知覚素子出力信号を生成するステップは、第１の時間に第１の垂直ホール素子を選択し、また、第２の異なる時間に第２の垂直ホール素子を選択するステップをさらに含む。

上記方法のいくつかの実施形態では、複数の磁界知覚素子出力信号を生成するステップは、垂直ホール素子コンタクトの個々のグループを多重化するステップであって、垂直ホール素子コンタクトの個々のグループの複数の垂直ホール素子コンタクトのそれぞれ異なるコンタクトが、異なる時間に個々の電流を受け取るように結合されるステップをさらに含む。

本発明の以上の特徴ならびに本発明自体は、図面についての以下の詳細な説明からより完全に理解することができる。

共通打込み領域の上に円形に配置された複数の垂直ホール素子を有する円形垂直ホール（ＣＶＨ）知覚素子、およびＣＶＨ知覚素子の近傍に配置された２極磁石を示す図である。 複数の他の磁界知覚素子を示す図である。 図１のＣＶＨ知覚素子または図１Ａの磁界知覚素子によって生成することができる出力信号を示すグラフである。 目標対象の回転の角度を表す角度信号を提供するように動作させることができる角度知覚回路、目標対象の回転の速度を表す速度信号を提供するように動作させることができる速度知覚回路、および任意選択で目標対象の回転の方向を表す方向信号を提供するように動作させることができる方向知覚回路を有する磁界センサを、速度信号に基づいて自動的に調整することができる特性を有する様々な回路と共に示すブロック図である。 目標対象の回転の角度を表す角度信号を提供するように動作させることができる角度知覚回路、目標対象の回転の速度を表す速度信号を提供するように動作させることができる速度知覚回路、および任意選択で目標対象の回転の方向を表す方向信号を提供するように動作させることができる方向知覚回路を有する磁界センサを、速度信号に基づいて自動的に調整することができる特性を有する様々な回路と共に示すブロック図である。 図３の磁界センサが使用することができるプロセスを示す流れ図である。 図３の磁界センサ内のいくつかの例示的信号を示すグラフである。

本発明を説明する前に、いくつかの前置きの概念および専門用語について説明する。

本明細書において使用されているように、「磁界知覚素子」という用語は、磁界を知覚することができる様々な電子要素を記述するために使用されている。磁界知覚素子は、それらに限定されないが、ホール効果素子、磁気抵抗素子または磁気トランジスタであってもよい。知られているように、異なるタイプのホール効果素子が存在しており、例えば平面ホール素子、垂直ホール素子および円形ホール素子が存在している。同じく知られているように、異なるタイプの磁気抵抗素子が存在しており、例えば巨大磁気抵抗（ＧＭＲ）素子、異方性磁気抵抗素子（ＡＭＲ）、トンネル磁気抵抗（ＴＭＲ）素子、アンチモン化インジウム（ＩｎＳｂ）センサおよび磁気トンネル接合（ＭＴＪ）が存在している。

垂直ホール素子は、基板内の共通円形打込み領域の上にいわゆる円形垂直ホール（ＣＶＨ）知覚素子を配置することができる。

知られているように、上で説明した磁界知覚素子のうちのいくつかには、磁界知覚素子を支持している基板に対して平行の最大感度軸を有する傾向があり、また、上で説明した磁界知覚素子の他の磁界知覚素子には、磁界知覚素子を支持している基板に対して直角の最大感度軸を有する傾向がある。詳細には、平面ホール素子には、基板に対して直角の感度軸を有する傾向があり、一方、磁気抵抗素子および垂直ホール素子（円形垂直ホール（ＣＶＨ）知覚素子を含む）には、基板に対して平行の感度軸を有する傾向がある。

本明細書において使用されているように、「磁界センサ」という用語は、一般に他の回路と組み合わせて磁界知覚素子を使用している回路を記述するために使用されている。磁界センサは、それらに限定されないが、磁界の方向の角度を知覚する角度センサ、電流を運ぶ導体によって運ばれる電流によって生成される磁界を知覚する電流センサ、強磁性対象の近接を知覚する磁気スイッチ、強磁性物品、例えば輪形磁石の磁気領域の通過を知覚する回転検出器、および磁界の磁界密度を知覚する磁界センサを始めとする様々な用途に使用されている。

以下の例では、複数の垂直ホール素子を有する円形垂直ホール（ＣＶＨ）磁界知覚素子が説明されているが、磁界の方向を示す角度、つまり磁石が取り付けられる目標対象の回転角度を検出する方法で配置される任意のタイプの磁界知覚素子にも、同じまたは同様の技法および回路が適用されることを理解されたい。

図１を参照すると、円形垂直ホール（ＣＶＨ）知覚素子１２は、基板（図示せず）内の円形打込み領域１８を含む。ＣＶＨ知覚素子１２は複数の垂直ホール素子を有しており、そのうちの垂直ホール素子１２ａは一例にすぎない。個々の垂直ホール素子は、複数のホール素子コンタクト（例えば４個または５個のコンタクト）を有している。複数の垂直ホール素子コンタクトは、共通円形打込み領域１８の上に配置されている。個々の垂直ホール素子コンタクトは、基板内の円形打込み領域中に拡散したコンタクト拡散領域上の金属コンタクトからなっていてもよい。

ＣＶＨ知覚素子１２内の、例えば５個の隣接するコンタクトを有することができる特定の垂直ホール素子（例えば１２ａ）は、これらの５個のコンタクトのうちのいくつか、例えば４個を隣の垂直ホール素子（例えば１２ｂ）と共有することができる。したがって隣の垂直ホール素子は、先行する垂直ホール素子から１つのコンタクトだけシフトさせることができる。このような１つのコンタクト分のシフトの場合、垂直ホール素子の数は、垂直ホール素子コンタクトの数、例えば３２に等しいことは理解されよう。しかしながら、隣の垂直ホール素子は、先行する垂直ホール素子から複数のコンタクト分だけシフトさせることも可能であり、その場合、ＣＶＨ知覚素子内に存在している垂直ホール素子コンタクトより少ない垂直ホール素子が存在することも同じく理解されよう。

垂直ホール素子０の中心はｘ軸２０に沿って配置されており、また、垂直ホール素子８の中心はｙ軸２２に沿って配置されている。例示的ＣＶＨ知覚素子１２には、３２個の垂直ホール素子および３２個の垂直ホール素子コンタクトが存在している。しかしながら、ＣＶＨは、３２個より多い、あるいは３２個より少ない垂直ホール素子を有することができ、また、３２個より多い、あるいは３２個より少ない垂直ホール素子コンタクトを有することができる。以下で説明するいくつかの実施形態では、ＣＶＨ知覚素子は、６４個の垂直ホール素子および対応する６４個の垂直ホール素子コンタクトを有している。

いくつかの用途では、北側１４ａおよび南側１４ｂを有する円形磁石１４をＣＶＨ１２の上に配置することができる。この円形磁石１４には、北側１４ａから南側１４ｂに向かう方向を有する磁界１６を生成する傾向があり、図１には、この方向は、ｘ軸２０に対して約４５度の方向に示されている。

いくつかの用途では、円形磁石１４は、回転する目標対象、例えば自動車カム軸または自動車クランク軸に機械的に結合され、ＣＶＨ知覚素子１２に対して回転する。この構造の場合、ＣＶＨ知覚素子１２は、図３に関連して以下で説明する電子回路と相俟って、磁石１４の回転の角度、すなわち磁石が結合される目標対象の回転の角度に関連する信号を生成することができる。

次に図１Ａを参照すると、複数の磁界知覚素子３０ａ〜３０ｈは、一般的には任意のタイプの磁界知覚素子であってもよい。これらの磁界知覚素子３０ａ〜３０ｈは、例えば個別の垂直ホール素子または個別の磁気抵抗素子であってもよい。これらの素子は、図３に関連して以下で説明する電子回路と同じ電子回路または同様の電子回路に結合することができる。また、これらの磁界知覚素子３０ａ〜３０ｈの近傍に配置された、図１の磁石１４と同じ磁石または同様の磁石を存在させることも可能である。

次に図２を参照すると、グラフ５０は、ＣＶＨ知覚素子、例えば図１のＣＶＨ知覚素子１２の周りのＣＶＨ垂直ホール素子位置ｎの単位のスケールの水平軸を有している。また、グラフ５０は、ミリボルトの単位の大きさのスケールの垂直軸を同じく有している。垂直軸は、ＣＶＨ知覚素子の複数の垂直ホール素子からの出力信号レベルを表している。

グラフ５０には、４５度の方向を示す図１の磁界を使用して取ったＣＶＨの複数の垂直ホール素子からの出力信号レベルを表す信号５２が含まれている。

図１を簡単に参照すると、上で説明したように、垂直ホール素子０の中心はｘ軸２０に沿っており、また、垂直ホール素子８の中心はｙ軸２２に沿っている。例示的ＣＶＨ知覚素子１２には、３２個の垂直ホール素子コンタクトおよび対応する３２個の垂直ホール素子が存在しており、個々の垂直ホール素子は、複数の垂直ホール素子コンタクト、例えば５個のコンタクトを有している。

図２では、信号５２の正の最大ピークは、位置４を中心とする垂直ホール素子から達成され、この垂直ホール素子は、位置４における垂直ホール素子の垂直ホール素子コンタクト（例えば５個のコンタクト）間で引かれる線が磁界に対して直角になるよう、図１の磁界１６と整列している。信号５２の負の最大ピークは、位置２０を中心とする垂直ホール素子から達成され、この垂直ホール素子も、位置２０における垂直ホール素子の垂直ホール素子コンタクト（例えば５個のコンタクト）間で引かれる線が磁界に対して同じく直角になるよう、図１の磁界１６と同じく整列している。磁界１６の他の角度では、信号のピークおよびゼロ交差は
正弦波５４は、信号５２の理想的な挙動をより明確に示すために提供されている。信号５２は、垂直ホール素子オフセットに起因する変化を有しており、垂直ホール素子オフセットには、個々の素子のオフセット誤差に応じて素子出力信号を正弦波５４に対して幾分か無作為に過剰に大きくし、あるいは過剰に小さくする傾向がある。オフセット信号誤差は望ましくない。

図１のＣＶＨ知覚素子１２の全動作および図２の信号５２の生成については、上で説明した、ＰＣＴ公開第ＷＯ２００８／１４５６６２号として英語言語で公開されている、２００８年５月２８日出願の「Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ Ｓｅｎｓｏｒ ｆｏｒ Ｍｅａｓｕｒｉｎｇ Ｄｉｒｅｃｔｉｏｎ ｏｆ ａ Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ ｉｎ ａ Ｐｌａｎｅ（平面内の磁界の方向を測定するための磁界センサ）」という名称のＰＣＴ特許出願第ＰＣＴ／ＥＰ２００８／０５６５１７号により詳細に記載されており、この出願は、参照により本明細書に組み込まれている。

ＰＣＴ特許出願第ＰＣＴ／ＥＰ２００８／０５６５１７号から理解されるように、個々の垂直ホール素子のコンタクトのグループは、個々の垂直ホール素子から裁断出力信号を生成するための多重化すなわち裁断構造に使用することができる。次に、隣接する垂直ホール素子コンタクトの新しいグループを選択することができ（すなわち新しい垂直ホール素子）、この新しいグループは、前のグループから１素子分だけオフセットさせることができる。新しいグループは、次のグループから他の裁断出力信号を生成するための多重化すなわち裁断構造に使用することができ、以下、同様である。

信号５２の個々のステップは、垂直ホール素子コンタクトの１つの個々のグループからの裁断出力信号、つまり１つの個々の垂直ホール素子からの裁断出力信号を表すことができる。しかしながら、他の実施形態では裁断化は実施されず、信号５２の個々のステップは、垂直ホール素子コンタクトの１つの個々のグループからの非裁断出力信号、つまり１つの個々の垂直ホール素子からの非裁断出力信号を表している。したがってグラフ５２は、上で説明した垂直ホール素子のグループ化および裁断化が実施されたＣＶＨ出力信号、または上で説明した垂直ホール素子のグループ化および裁断化が実施されていないＣＶＨ出力信号を表している。

上記ＰＣＴ特許出願第ＰＣＴ／ＥＰ２００８／０５６５１７号に記載されている技法を使用して、信号５２の位相（例えば信号５４の位相）を見出すことができ、また、この位相を使用して、図１の磁界１６が向いている、ＣＶＨ１２に対する方向を識別することができることは理解されよう。

次に図３を参照すると、磁界センサ７０は、複数の垂直ホール素子を備えたＣＶＨ知覚素子７２を有する知覚回路７１を含み、個々の垂直ホール素子は、垂直ホール素子コンタクト（例えば５個の垂直ホール素子コンタクト）のグループを備えており、これらの垂直ホール素子コンタクトのうちの垂直ホール素子コンタクト７３は一例にすぎない。いくつかの実施形態では、ＣＶＨ知覚素子７２は、図１Ａに関連して説明した磁界知覚素子のグループに置換されている。

磁石（図示せず）は、ＣＶＨ知覚素子７２の近傍に配置することができ、また、目標対象（図示せず）に結合することができる。磁石は、図１の磁石１４と同じ磁石であっても、あるいは同様の磁石であってもよい。

いくつかの実施形態では、切換え回路７４は、ＣＶＨ知覚素子７２からＣＶＨ差動出力信号７２ａ、７２ｂを提供することができる。

ＣＶＨ差動出力信号７２ａ、７２ｂは、ＣＶＨ知覚素子７２の周りで一度に１つずつ取った連続出力信号からなっており、個々の出力信号は、個別の信号経路上で生成され、かつ、切換え回路７４によって差動出力信号７２ａ、７２ｂの経路に切り換えられる。図２の信号５２は、差動信号７２ａ、７２ｂを表すことができる。したがってＣＶＨ差動出力信号７２ａ、７２ｂは、一度に１つずつ取った、切り換えられた一組のＣＶＨ出力信号ｘ_ｎ＝ｘ_０〜ｘ_Ｎ−１として表すことができ、ｎは、ＣＶＨ知覚素子７２内の垂直ホール素子位置（つまり垂直ホール素子を形成している垂直ホール素子コンタクトのグループの位置）に等しく、また、Ｎ個のこのような位置が存在している。

特定の一実施形態では、ＣＶＨ知覚素子７２内の垂直ホール素子（それぞれ垂直ホール素子コンタクトのグループを備えている）の数は、知覚素子位置の総数Ｎに等しい。言い換えると、ＣＶＨ差動出力信号７２ａ、７２ｂは連続出力信号からなっていてもよく、切換え回路７４は、ＣＶＨ知覚素子７２の複数の垂直ホール素子の周りに１つの増分でステップしているため、ＣＶＨ差動出力信号７２ａ、７２ｂは、ＣＶＨ知覚素子７２内の複数の垂直ホール素子のうちの個々の垂直ホール素子と結合しており、また、Ｎは、ＣＶＨ知覚素子７２内の垂直ホール素子の数に等しい。しかしながら、他の実施形態では、増分は１つの垂直ホール素子より多くすることも可能であり、その場合、Ｎは、ＣＶＨ知覚素子７２内の垂直ホール素子の数より少なくなる。

特定の一実施形態では、ＣＶＨ知覚素子７２は、３２個の垂直ホール素子すなわちＮ＝３２を有しており、個々のステップは、１つの垂直ホール素子コンタクト位置（すなわち１つの垂直ホール素子位置）のステップである。しかしながら、他の実施形態では、３２個より多い、あるいは３２個より少ない垂直ホール素子をＣＶＨ知覚素子７２内に存在させることも可能であり、例えば６４個の垂直ホール素子を存在させることができる。また、垂直ホール素子位置の増分ｎは、１つの垂直ホール素子コンタクトより多くすることも可能である。

いくつかの実施形態では、もう１つの切換え回路７６は、上で説明した、ＣＶＨ知覚素子７２内の垂直ホール素子のグループの「裁断化」を提供することができる。裁断化とは、１つの垂直ホール素子を形成している垂直ホール素子コンタクト、例えば５個の垂直ホール素子コンタクトのグループが複数の異なる接続構成の電流源８６を使用して駆動される構造であり、信号は、ＣＶＨ差動出力信号７２ａ、７２ｂを生成するために、対応する異なる構成の垂直ホール素子コンタクトのグループから受け取られることは理解されよう。したがって裁断化の間、個々の垂直ホール素子位置ｎに応じて複数の連続出力信号を存在させることができ、次に、例えば１つの垂直ホール素子コンタクトの増分だけグループを新しいグループに増分することができる。

磁界センサ７０は、クロック信号７８ａ、７８ｂ、７８ｃを提供する発振器７８を含み、これらのクロック信号は、同じ周波数を有することも、あるいは異なる周波数を有することも可能である。分周器８０は、クロック信号７８ａを受け取るように結合され、かつ、分周されたクロック信号８０ａを生成するように構成されている。切換え制御回路８２は、分周されたクロック信号８０ａを受け取るように結合され、かつ、切換え制御信号８２ａを生成するように構成されており、切換え制御信号８２ａは、切換え回路７４、７６によって受け取られ、それによりＣＶＨ知覚素子７２の周りの順序付けが制御され、また、任意選択で、上で説明した方法でＣＶＨ知覚素子７２内の垂直ホール素子のグループの裁断化が制御される。

磁界センサ７０は、分周器８８であって、クロック信号７８ｃを受け取るように結合され、かつ、本明細書においては「角度更新クロック」信号とも呼ばれている分周されたクロック信号８８ａを生成するように構成された分周器８８を含むことができる。

磁界センサ７０は、分周器１２３であって、クロック信号７８ｂを受け取るように結合され、かつ、分周されたクロック信号１２３ａを生成するように構成された分周器１２３を含むことができる。

１つまたは複数の制御レジスタ１０８は、以下でより完全に説明する方法で知覚回路７１の１つまたは複数の特性を制御することができる。

また、磁界センサ７０はｘ−ｙ方向成分回路９０を含む。ｘ−ｙ方向成分回路９０は、ＣＶＨ差動出力信号７２ａ、７２ｂを受け取るように結合された増幅器９２を含むことができる。増幅器９２は、増幅された信号９２ａを生成するように構成されている。帯域通過フィルタ９４は、増幅された信号９２ａを受け取るように結合され、かつ、フィルタリングされた信号９４ａを生成するように構成されている。ヒステリシスを有し、あるいはヒステリシスを有していない比較器９６は、フィルタリングされた信号９４ａを受け取るように構成されている。また、比較器９６は、閾値信号１２０を受け取るように結合されている。比較器９６は、フィルタリングされた信号９４ａと閾値信号１２０を比較することによって生成される閾値化信号９６ａを生成するように構成されている。

また、ｘ−ｙ方向成分回路９０は、分周されたクロック信号８８ａを受け取るように結合された増幅器１１４を含む。増幅器１１４は、増幅された信号１１４ａを生成するように構成されている。帯域通過フィルタ１１６は、増幅された信号１１４ａを受け取るように結合され、かつ、フィルタリングされた信号１１６ａを生成するように構成されている。ヒステリシスを有し、あるいはヒステリシスを有していない比較器１１８は、フィルタリングされた信号１１６ａを受け取るように結合されている。また、比較器１１８は、閾値信号１２２を受け取るように結合されている。比較器１１８は、フィルタリングされた信号１１６ａと閾値信号１２２を比較することによって閾値化信号１１８ａを生成するように構成されている。

増幅器１１４、帯域通過フィルタ１１６および比較器１１８は、増幅器９２、帯域通過フィルタ９４および比較器９６からなる回路チャネルの遅延を整合させるために、分周されたクロック信号８８ａの遅延を提供していることを理解されたい。遅延を整合させることにより、とりわけ磁界センサ７０の温度が偏っている間、位相整合が提供される。

計数器９８は、イネーブル入力で閾値化信号９６ａを受け取り、クロック入力でクロック信号１２３ａを受け取り、かつ、リセット入力で閾値化信号１１８ａを受け取るように結合することができる。

計数器９８は、閾値化信号９６ａと閾値化信号１１８ａの間の位相差を表す計数を有する位相信号９８ａを生成するように構成されている。位相信号９８ａは、位相信号９８ａのビットをシフトさせるように構成されたビットシフト回路９９によって受け取られ、ゼロビット、１ビットまたは２ビット以上シフトさせることができるビット信号９９ａが提供される。

ビット信号９９ａは、分周されたクロック信号８８ａの縁でラッチされるラッチ１００によって受け取られる。ラッチ１００は、本明細書においては「ｘ−ｙ方向信号」とも呼ばれているラッチされた信号１００ａを生成するように構成されている。

ラッチされた信号１００ａは、ＣＶＨ知覚素子７２が遭遇する磁界の角度、延いては磁石および目標対象の角度の方向を表す値を有する多ビットディジタル信号であることは明らかであろう。

いくつかの実施形態では、クロック信号７８ａ、７８ｂ、７８ｃは、それぞれ約３０ＭＨｚの初期周波数を有しており、分周されたクロック信号８０ａは約３ＭＨｚの初期周波数を有しており、角度更新クロック信号８８ａは約３０ｋＨｚの初期周波数を有しており、また、分周されたクロック信号１２３ａは約３０ＭＨｚの初期周波数を有している。しかしながら他の実施形態では、初期周波数は、これらの周波数より高くすることも、あるいは低くすることも可能である。いくつかの実施形態では、分周器８０、８８、１２３は、異なる初期周波数を生成するために、以下でより完全に説明する方法でユーザがプログラムすることができる。

以下の説明から、分周器８０、８８、１２３の分周比、ならびに磁界センサ７０の他の特性は、目標対象の回転の検出された速度に応じて自動的に設定し、あるいはプログラムすることができることが明らかになるであろう。

また、ｘ−ｙ方向成分回路９０は、以下でより完全に説明する方法でｘ−ｙ方向成分回路９０の１つまたは複数の特性を設定するために使用される１つまたは複数の制御レジスタ１１２を含むことも可能である。

また、磁界センサ７０は、実行履歴レジスタ１２４を含むことも可能である。実行履歴レジスタ１２４は、多ビットシフトレジスタとして配置された一組のレジスタ１２６ａ〜１２６Ｎを含むことができる。ｘ−ｙ角度信号１００ａは、現在の角度レジスタ１２６ａによって受け取ることができ、かつ、現在の角度値として記憶することができる。実行履歴レジスタ１２４は、分周されたクロック信号８８ａ（角度更新クロック信号）によってクロックすることができる。したがって分周されたクロック信号８８ａの個々のクロックを使用して、現在の角度レジスタ１２６ａに記憶されている現在の角度値が、実行履歴レジスタ１２４を介して下方にシフトされて先行角度値になり、また、ｘ−ｙ角度信号１００ａの新しい現在の角度値が現在の角度レジスタ１２６ａに記憶される。

また、磁界センサ７０は回路１３２を含むことも可能である。以下でより完全に説明するように、回路１３２は、目標対象の回転の速度を示す回転速度信号１３８ａを生成し、また、任意選択で、ＣＶＨ知覚素子７２によって知覚された目標対象の回転の方向を示す方向信号１４４ａを生成するように構成されている。

そのために、回路１３２は速度知覚回路１３４を含むことができる。速度知覚回路１３４は、複数の先行角度値のうちの１つまたは複数を実行履歴レジスタ１２４から受け取るように結合された切換え回路１３２を含むことができる。切換え回路１３２は、先行時間における目標対象の回転角度を表す選択された先行角度値１３２ａを提供することができる。また、速度知覚回路１３４は減算回路１３６を含むことも可能である。減算回路１３６は、現在の角度値１２８を現在の角度レジスタ１２６ａから受け取るように結合されている。また、減算回路１３６は、選択された先行角度値１３２ａを受け取るように結合されている。また、減算回路１３６は、以下でより完全に説明する理由により、方向信号１４４ａおよび交差信号１４６ａを受け取るように結合されている。

減算回路１３６は、現在の角度値１２８から先行角度値１３２ａを減算するように動作させることができ、減算された差は、現在の角度値１２８が記憶された時間と選択された先行角度値１３２ａが記憶された時間の間の目標対象の回転の角度である。したがって減算回路１３６は、現在の角度値１２８が記憶された時間と選択された先行角度値１３２ａが記憶された時間の間の目標対象の回転の角度を表す減算された信号１３６ａを生成することができる。

また、速度知覚回路１３４は、減算回路１３６から減算された信号１３６ａを受け取るように結合された割算回路１３８を含むことも可能である。時間レジスタ１４０は時間値を保持することができ、また、時間値１４０ａを割算回路１３８に送ることができる。割算回路１３８は、減算された信号１３６ａを時間値１４０ａで割り、回転速度信号１３８ａを得ることができる。いくつかの実施形態では、この割算回路は、減算された信号１３６ａのビットをシフトさせるだけである。

複数の実行履歴レジスタ１２４のうちの、選択される先行角度値１３２ａを生成するために使用される実行履歴レジスタと共に時間値１４０ａを適切に選択することにより、回転速度信号１３８ａに任意の所望の回転速度単位を持たせることができ、例えば１分当たりの回転数（ｒｐｍ）の単位を持たせることができることは理解されよう。速度知覚回路１３４の動作については、本発明の譲受人に譲渡された、２０１１年４月１２日出願の、「Ａ Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ Ｓｅｎｓｏｒ Ｔｈａｔ Ｐｒｏｖｉｄｅｓ ａｎ Ｏｕｔｐｕｔ Ｓｉｇｎａｌ Ｒｅｐｒｅｓｅｎｔａｔｉｖｅ ｏｆ ａｎ Ａｎｇｌｅ ｏｆ Ｒｏｔａｔｉｏｎ ａｎｄ ａ Ｓｐｅｅｄ ｏｆ Ｒｏｔａｔｉｏｎ ｏｆ ａ Ｔａｒｇｅｔ Ｏｂｊｅｃｔ（目標対象の回転の角度および回転の速度を表す出力信号を提供する磁界センサ）」という名称の米国特許出願第１３／０８４７４５号にさらに記載されており、この出願は、参照によりその全体が本明細書に組み込まれている。

また、回路１３２は、現在の角度値１２８を受け取るように結合され、かつ、先行角度値１３２ａを受け取るように結合された方向検出器１４４を含むことができる。方向検出器１４４は、ＣＶＨ知覚素子７２によって知覚された目標対象の回転の方向を表す方向信号１４４ａを生成するように構成されている。

先行角度値１３２ａは、連続動作中におけるある先行時間における目標対象の回転の角度を示す値であってもよいことは理解されよう。したがって方向信号１４４ａは、現在の角度値１２８が取得された時間と先行角度値１３２ａが取得された時間の間の目標対象の回転の方向を表している。

また、回路１３２は、現在の角度値１２８を受け取るように結合され、かつ、先行角度値１３２ａを受け取るように結合されたゼロ度または１８０度検出器１４６を含むことも可能である。

ゼロ度または１８０度検出器１４６は、目標対象の回転がゼロ度および／または１８０度を交差して生じたことを表す交差信号１４６ａを生成することができ、このゼロ度および／または１８０度を交差する目標対象の回転は、現在の角度値１２８が取得された時間と先行角度値１３２ａが取得された時間の間に生じたものである。

上で説明したように、減算回路は、方向信号１４４ａおよび交差信号１４６ａを受け取るように結合することができる。減算回路による計算は、単純に現在の角度値１２８と選択された先行角度値１３２ａの差であってもよい。しかしながら、現在の角度値１２８の時間と選択された先行角度値１３２ａの時間の間に目標対象の回転の方向が変化すると、回転速度の計算を変更するか、あるいは無効にすることができる。また、現在の角度値１２８の時間と選択された先行角度値１３２ａの時間の間に回転角度が１８０度または３６０度を超えて交差すると、それらを減算する前に、例えば現在の角度値または選択された先行角度値のうちの一方を反転させることにより、その交差を考慮するべく回転速度の計算を変更することができる。

制御レジスタ１５６は、以下でより完全に説明する方法で回路１３２の１つまたは複数の特性を制御することができる。

また、磁界センサ７０は、バスインタフェース回路１６０を含むことも可能である。バスインタフェース回路１６０は、ｘ−ｙ角度信号１００ａおよび回転速度信号１３８ａを受け取るように結合することができる。任意選択でバスインタフェース回路１６０は、方向信号１４４ａを受け取るように結合することも可能である。これらのすべての信号は、バス構造１６２を介してユーザに送ることができる。

ここでは、「バス」という用語は、１つの導体または複数の導体を有するシリアルバスまたはパラレルバスのいずれかを記述するために使用されていることは理解されよう。

バスインタフェース回路１６０は、他のプロセッサ（図示せず）と標準フォーマット、例えばＳＰＩフォーマット、ＳＥＮＴフォーマット、ＳＰＩ５フォーマットまたはＩ２Ｃフォーマットで通信するためにバスインタフェース構造１６２に結合されている。バスインタフェース構造１６２は、ｘ−ｙ角度信号１００ａおよび回転速度信号１３８ａを他のプロセッサに送ることができる。任意選択でバスインタフェース回路１６０は、方向信号１４４ａおよび／または回転計数信号１４６ａを他のプロセッサに送ることも可能である。

また、バスインタフェース回路１６０は、バスインタフェース構造１６２上で様々な制御データを受け取ることができる。バスインタフェース回路１６０は、復号器回路１６２に制御データ１６０ａを送ることができ、復号器回路１６２は、復号された情報１６２ａを主制御レジスタ１６４に送ることができ、主制御レジスタ１６４は、復号された制御データを記憶することができる。主制御レジスタ１６４は、上で説明した様々なモジュール内の制御レジスタ１０８、１１２、１５６にモジュール制御信号１６４ａを送ることができ、それによりこれらのモジュールの特性に影響が及ぼされる。

また、磁界センサ７０は、回転速度信号１３８ａを受け取るように結合され、かつ、１つまたは複数の主制御レジスタ１６４に結合された制御信号１７０ａを生成するように構成されたプロセッサまたは状態マシン１７０を含むことも可能である。また、プロセッサまたは状態マシン１７０は、復号器１６２から信号１６２ｂを受け取るように結合することも可能である。

この構造によれば、１つまたは複数の主制御レジスタは、バスインタフェース１６０を介した信号１６２ａによって、および／またはプロセッサ状態マシン１７０からの制御信号１７０ａによってプログラムすることができる。いくつかの実施形態では、信号１６２ｂは、例えばバスインタフェース構造１６２を介したユーザの制御の下で、単にプロセッサ状態マシン１７０をターンオンまたはターンオフするために使用されているにすぎない。

動作中、プロセッサまたは状態マシン１７０は、回転速度信号１３８ａを解析するように構成され、また、１つまたは複数の主制御レジスタ１６４のための制御値であって、制御レジスタ１０８、１１２、１５６のうちの１つまたは複数に伝搬し、それによりモジュール７１、９０、１３２のうちの１つまたは複数の特定の特性を制御する制御値を生成するように構成される。

モジュール７１の制御可能な特性には、それらに限定されないが、発振器７８の周波数、分周器８０、８８の分周比、および切換え制御回路８２の構成を含むことができる。切換え制御回路８２の構成には、それらに限定されないが、切換え回路７６を介してＣＶＨ知覚素子７２を裁断するか、あるいは裁断しないかどうか、および切換え回路７４を介してサンプリングされるＣＶＨ知覚素子７２内の垂直ホール素子の数の選択を含むことができる。

モジュール９０の制御可能な特性には、それらに限定されないが、帯域通過フィルタの中心周波数および／または帯域幅、閾値信号１２０、１２２の値、分周器１２３の分周比、ビットシフト回路９９を使用してシフトさせるビットの数、および増幅器９２の利得を含むことができる。

モジュール１３２の制御可能な特性には、それらに限定されないが、先行角度値１３２ａを提供するために使用される先行角度レジスタ１２６ｂ〜１２６Ｎのうちの１つを選択するためにスイッチ１３２に提供される選択値、および時間レジスタ１４０に記憶されている時間値を含むことができる。

一般に、回転速度信号１３８ａによって表される目標対象の回転の速度が速ければ速いほど、発振器７８のより高い周波数、分周器８０、８８のより小さい分周比、切換え回路７４によるＣＶＨ知覚素子７２内のより少数の垂直ホール素子の選択、帯域通過フィルタ９４、１１８のうちの一方のより高い中心周波数、分周器１２３のより大きい分周比、ビットシフト回路９９によってシフトされるより多くのビット数、増幅器９２のより大きい利得、スイッチ１３２による実行履歴レジスタ１２４内のより上位（遅延がより小さい）の（further up）先行角度レジスタの選択、または時間レジスタ１４０に記憶されているより短い時間値のうちの１つまたは複数が要求されることになることは理解されよう。

動作中、ｘ−ｙ角度信号１００ａは、目標対象がより速い速度で回転する際の、上で列挙した複数の特性のうちのいくつかの変化に応じて、より小さい分解能、つまりより少数のビットを有することになる。この状況で目標対象のより速い回転速度が検出されると、ビットシフト回路９９は、ｘ−ｙ角度信号１００ａのディジタル値を調整して、最上位ビットの所定の位置、つまり左側位置調整済みディジタル値を達成することができる。最下位ビットにはゼロを充填することができる。

いくつかの実施形態では、上で列挙した特性は、ほぼ連続的に制御することができ、つまり多くのステップを持たせることができる。しかしながら他の実施形態では、上で列挙した特性は、知覚された回転速度信号１３８ａの少数の特定の範囲に基づく値を有するように制御することができる。

以下、磁界センサ７０の制御動作について、図４および５に関連してさらに説明する。以下の表１は、制御される特性の例示的な値を列挙したものである。

図４は、磁界センサ７０（図３）の中の例えばプロセッサまたは状態マシン１７０内で実施することができる以下の企図されている技法に対応する流れ図を示したものであることを理解されたい。本明細書においては「処理ブロック」として示されている長方形の要素（図４の要素２０８はその代表例である）は、コンピュータソフトウェア命令または命令のグループを表している。本明細書においては「決定ブロック」として示されている菱形の要素（図４の要素２０６はその代表例である）は、コンピュータソフトウェア命令または命令のグループを表しており、これらは、処理ブロックによって表されているコンピュータソフトウェア命令の実行に影響を及ぼす。

別法としては、処理ブロックおよび決定ブロックは、ディジタル信号プロセッサ回路または専用集積回路（ＡＳＩＣ）などの機能的に等価の回路によって実行されるステップを表している。流れ図は、何らかの特定のプログラム言語の構文を表したものではない。そうではなく、流れ図は、特定の装置に必要な処理を実施するための回路の製作またはコンピュータソフトウェアの作成を必要とする当業者に対する機能情報を示したものである。ループおよび変数の初期化ならびに一時的数値変数の使用などの多くのルーチンプログラム要素は示されていないことに留意されたい。本明細書において示されていない限り、説明されているブロックの特定のシーケンスは単なる実例にすぎず、本発明の精神を逸脱することなく変更することができることは当業者には理解されよう。したがって特に言及されていない限り、以下で説明されているブロックの順序は任意であり、可能である場合、任意の好都合の順序または望ましい順序でステップを実行することができることを意味している。

次に図４を参照すると、プロセス２００は、図３の磁界センサ７０の動作を記述することができる。

プロセス２００はブロック２０２で開始され、磁界センサ、例えば図３の磁界センサ７０を初期化する、つまり目標対象の第１の回転速度に適した磁界センサ特性を有する第１のモードに磁界センサを設定することができる。図４の例では、第１のモードは、図３の磁界センサ７０の最も遅い動作モードである。しかしながら、他の実施形態では、第１の速度モードは、目標対象の任意の絶対回転速度または相対回転速度に関連させることができる。例えば他の実施形態では、第１の速度モードは、磁界センサの最も速い速度モードであってもよい。他の実施形態では、第１の速度モードは、磁界センサの中間速度モードであってもよい。

ブロック２０４で、例えば図３の回転速度信号１３８ａ中の測定角速度値を生成するために、例えば図３の速度知覚回路１３４によって目標対象の角回転速度が測定される。

ブロック２０６で、測定角速度が第１の所定の角速度より遅いかどうか決定される。ブロック２０４で測定された角速度が第１の所定の角速度より遅くない場合、プロセスはブロック２０８へ進行する。言い換えると、ブロック２０４で測定された角速度が第１の所定の角速度より速い場合、磁界センサ７０のより速い動作を可能にするために、例えば図３のプロセッサまたは状態マシン１７０によって、以下のステップによって磁界センサを調整することができる。

ブロック２０８で、磁界センサが、ブロック２０２で設定された第１の角速度モードより速い速度動作に適した第２の角速度モードに設定される。

ブロック２１０で、今度は第２の角速度モードに構成された磁界センサによって角速度が再び測定される。

ブロック２１２で、ブロック２１０で測定された角速度が第１の所定の角速度および第２の所定の角速度と比較される。ブロック２１２で、測定された角速度が第１の所定の角速度と第２の所定の角速度の間ではないことが決定されると、プロセスはブロック２１４へ進行する。

ブロック２１４で、磁界センサが、ブロック２０２で設定された第２の角速度モードよりさらに速い速度動作に適した第３の角速度モードに設定される。

ブロック２１６で、今度は第３の角速度モードに構成された磁界センサによって角速度が再び測定される。

ブロック２１８で、ブロック２１６で測定された角速度が第２の所定の角速度および第３の所定の角速度と比較される。ブロック２１２で、測定された角速度が第２の所定の角速度と第３の所定の角速度の間ではないことが決定されると、プロセスはブロック２２０へ進行する。

ブロック２２０で、ブロック２１６で測定された角速度が第３の所定の角速度と比較される。ブロック２２０で、測定された角速度が第３の所定の角速度より速くない場合、プロセスはブロック２２４へ進行する。

ブロック２２４で、ブロック２１６で測定された角速度が今度は第１の所定の角速度および第２の所定の角速度と比較される。ブロック２２４で、測定された角速度が第１の所定の角速度と第２の所定の角速度の間ではない場合、プロセスはブロック２２６へ進行する。

ブロック２２６で、ブロック２１６で測定された角速度が今度は第１の所定の角速度と比較される。ブロック２２６で、測定された角速度が第１の所定の角速度より遅くない場合、プロセスは、いくつかの実施形態ではブロック２２８でエラーフラグを立てた後、ブロック２０２へ戻ることができる。

ブロック２０６で、ブロック２０４で測定された角速度が第１の所定の角速度より遅い場合、プロセスは、いくつかの実施形態ではブロック２３０でエラーフラグを解除した後、ブロック２０４へ戻ることができる。

ブロック２１２で、ブロック２１０で測定された角速度が第１の所定の角速度と第２の所定の角速度の間である場合、プロセスは、いくつかの実施形態ではブロック２３２でエラーフラグを解除した後、ブロック２１０へ戻ることができる。

ブロック２１８で、ブロック２１６で測定された角速度が第２の所定の角速度と第３の所定の角速度の間である場合、プロセスは、いくつかの実施形態ではブロック２３４でエラーフラグを解除した後、ブロック２１６へ戻ることができる。

ブロック２２０で、ブロック２１６で測定された角速度が第３の所定の角速度より速い場合、プロセスは、いくつかの実施形態ではブロック２３４でエラーフラグを解除した後、ブロック２１６へ戻ることができる。

ブロック２２４で、ブロック２１６で測定された角速度が第１の所定の角速度と第２の所定の角速度の間である場合、プロセスは、いくつかの実施形態ではブロック２３６でエラーフラグを解除した後、ブロック２０８へ戻ることができる。

ブロック２２６で、ブロック２１６で測定された角速度が第１の所定の角速度より遅い場合、プロセスは、いくつかの実施形態ではブロック２３８でエラーフラグを解除した後、ブロック２０２へ戻ることができる。

測定された角速度がブロック２０６の基準に合致すると、プロセスは、ブロック２０６でループすることができることを理解されたい。同様に、測定された角速度がブロック２１２の基準に合致すると、プロセスは、ブロック２１２でループすることができる。同様に、測定された角速度がブロック２１８または２２０の基準に合致すると、プロセスは、ブロック２１８または２２０でループすることができる。

上で説明したいずれのループによっても、磁界センサは、角速度モード１、角速度モード２または角速度モード３のうちの特定のモードを維持することになる。

プロセス２００は、ブロック２０２で最も遅い角速度モードで開始されることが理解されよう。他の実施形態では、最も遅い角速度モードの代わりに最も速い角速度モードで同様のプロセスを開始することができる。さらに他の実施形態では、最も遅い角速度モードまたは最も速い角速度モードの代わりに中間角速度モードで同様のプロセスを開始することができる。

３つの角速度動作モードが示されているが、他の実施形態では、４つ以上または２つ以下の角速度動作モードを存在させることが可能である。４つ以上または２つ以下の角速度動作モードに適応させるためのプロセス２００の修正方法については理解されよう。

いくつかの実施形態では、角速度モード１、角速度モード２および角モード速度３にある場合、磁界センサ、例えば図３の磁界センサ７０は、以下の表１に列挙されている特性を有することができる。表１に関連して以下で列挙されている特性には、ＣＶＨ知覚素子、例えば図３のＣＶＨ知覚素子７２は６４個の垂直ホール素子を有していることが仮定されている。

次に図５を参照すると、グラフ２５０は、図３のＣＶＨ知覚素子７２の周りの垂直ホール素子位置を表す単位を有する横軸を有している。一例示的実施形態では、６４個の垂直ホール素子コンタクトをＣＶＨ知覚素子７２内に存在させることができ、また、対応する６４個の垂直ホール素子をＣＶＨ知覚素子７２内に存在させることができる。

また、グラフ２５０は、４つの異なる信号２５２、２５４、２５６、２５８に対応する４つの異なる範囲にボルトの単位を有する縦軸を同じく含む。

信号２５２は、図３のクロック信号８０ａを表しており、また、ＣＶＨ知覚素子７２内の垂直ホール素子が連続的にサンプリングされる速度を表している。

信号２５４は、図３の分周されたクロック信号８８ａを表している。信号２５６は、図３の増幅された信号９２ａを表している。信号２５８は、図３のフィルタリングされた信号９４ａを表している。

信号２５６から、ＣＶＨ知覚素子７２（図３）内の複数の垂直ホール素子のそれぞれ異なる垂直ホール素子は、磁界の存在下にあると、ゼロに対して振幅が異なる信号を提供することが分かる。ＣＶＨ知覚素子７２によって知覚される磁界の特定の方向に対して、負の最大信号は垂直ホール素子位置番号２４で達成され、また、正の最大信号は垂直ホール素子位置番号５６で達成される。信号２５８の位相、つまり最大および最小の知覚素子位置は、ＣＶＨ知覚素子７２が遭遇する、ＣＶＨ知覚素子７２（図３）の平面内の磁界の成分の方向の角度に関連している。したがって磁界の他の角度に対しては位相が異なり、また、最大および最小（ならびに同じくゼロ交差）は、異なる垂直ホール素子位置で生じることになる。

信号２５６に関して、信号２５６の不規則な上下の偏りは、ＣＶＨ知覚素子７２の複数の垂直ホール素子に沿って変化するＤＣオフセット信号を表している。このオフセット電圧は望ましくない。

信号２５８の大きさＢ_ｘｙは、図３のＣＶＨ知覚素子７２が遭遇する、ＣＶＨ知覚素子１０４の平面内の磁界の成分の大きさを表している。

図には示されていないが、図３の分周されたクロック信号１２３ａは、図３の分周されたクロック信号８８ａ（信号２５４）より実質的に高い周波数でなければならないことは理解されよう。一般に、分周されたクロック信号１２３ａ、８８ａの周波数の比は、ｘ−ｙ角度信号１００ａの最終分解能（ビット数）に関連している。したがってこれらの２つのクロック信号の周波数の比１０２４：１は、ｘ−ｙ角度信号１００ａに約１０ビットの分解能をもたらすことになる。

また、計数器９８には、計数器９８が受け取ることができる最も高いクロック周波数に対応する限界があることも同じく理解されよう。また、磁界センサ７０には、磁界センサ７０の動作が速ければ速いほど、より多くの電力を消費する傾向があることも同じく理解されよう。

所与の構成の磁界センサ７０に対して、近傍の磁気、すなわち目標対象の回転速度が速くなると、ＣＶＨ知覚素子７２を使用している磁界センサ７０の、角度位置および回転速度を正確に追跡する能力は、回路特性の何らかのセットに対して妥協せざるを得なくなる。

所望の分解能を達成するためには、磁界センサ７０は、必要に応じた速い速度で動作させることが望ましいが、所望の動作電力によって制約され、また、分周されたクロック信号１２３ａの最大周波数によって制約される。言い換えると、磁界センサ７０は、分周されたクロック信号８０ａの周波数が用途に応じた望ましい高さの周波数であって、そのために分解能が小さくなり、また、電力消費が増加するほどには高くない周波数になるように動作させることが望ましい。

図４に関連して、また、上記表１に示されている値を使用して上で説明した方法によれば、分周されたクロック信号１２３ａ、８８ａ、８０ａの周波数の比は、目標対象の知覚される回転の速度に応じて変更することができ、その比は、磁界センサ７０の最終分解能に関連していることは明らかであろう。また、図３の磁界センサ７０の他の回路特性も、上記表１に示されている値に応じて変更または変化させることができる。この方法によれば、分周されたクロック信号８０ａは、電力を少なくするには十分な低さであり、また、回転する目標対象を適切に知覚するには十分な速さの周波数を維持することができ、また、分周されたクロック信号１２３ａは、計数器９８ａが必要とする最大クロック周波数より低く、かつ、最良の分解能（ビット数）を達成するための可能な限り高い周波数を維持することができる。

一般に、図３の磁界センサ７０は、知覚されている目標対象が極めて大きい角度にわたって回転することができる前に信号１５６、１５８が全サイクルを達成するよう、十分に速く動作させることが望ましい。例えば特定の一実施形態では、分周されたクロック信号８０ａは１０．２４ＭＨｚの周波数を有しており、ＣＶＨ知覚素子７２は６４個の垂直ホール素子を有しており、また、平均化を提供するために、ＣＶＨ知覚素子７２の周りの４回のサンプリング回転を使用して１つの知覚角度値を生成する。この例示的構造の場合、２５μｓの応答時間で目標対象の角度を決定することができる。

磁界センサ７０の上で説明した例示的２５μｓの応答時間を使用すると、毎分２２，０００回転で回転する目標対象は、たったの約９．１６×１０−３回転、つまり２５μｓで約３度しか回転しないことになる。

上記例示的構造では、クロック１２３ａは合理的な速さになるように選択されるが、計数器９８を動作させることができないほどには速くない。この構造によれば、最も高いビット分解能を達成することができる。最も高いビット分解能を達成するために、上記表１に示されている４０．９６ＭＨｚの固定クロック１２３ａを使用して、それぞれ分周器８０、８８によって他のクロック８０ａ、８８ａの周波数を選択することができる。

上記回路および技法は、磁界センサ回路機構を適切に自動調整することにより、磁石または目標対象の角回転速度の増加に伴う性能のこの低下に対処し、したがって依然として正確な角度情報および速度情報を提供することができるが、恐らく目標の回転速度が速くなると分解能が低下することになる。さらに、上記回路および技法は、回転する磁石および目標対象の回転速度が遅くなると磁界センサ回路機構を適切に自動調整する能力を同じく提供し、したがって磁界センサによって、目標のより遅い回転速度において、正確で、かつ、分解能が高い角度情報および速度情報が生成される。調整は動的であり、この調整によって目標対象の回転速度の上向きおよび下向きの変化を考慮することができ、また、この回転速度の変化に応じて回路を調整することができることを意味している。

以上の説明には、一例としてＣＶＨ知覚素子７２が使用されているが、任意の磁界知覚素子、例えば平面内の磁界の方向の知覚を提供するように配置された個別の垂直ホール素子または個別の磁気抵抗素子にも、同じまたは同様の回路および技法が適用されることは理解されよう。

本明細書に記載されているすべての参考文献は、参照によりそれらのすべてが本明細書に組み込まれている。

以上、本特許の主体である様々な概念、構造および技法を例証する役割を果たしている好ましい実施形態について説明したが、以上の説明を読めば、当業者には、これらの概念、構造および技法を組み込んだ他の実施形態を使用することも可能であることが明らかになることであろう。したがって本特許の範囲を上で説明した実施形態に限定してはならず、本特許の範囲は、以下の各特許請求項の精神および範囲によってのみ制限されるものとする。

Claims (22)

1. 対象の位置を知覚するための磁界センサであって、
   第１および第２の平行主表面を有する半導体基板と、
   複数の磁界知覚素子を備えた前記半導体基板の上に配置された知覚回路であって、前記複数の磁界知覚素子が、前記半導体基板の前記第１の主表面に対して平行のｘ−ｙ平面内に方向成分を有する磁界に応答する個々の複数の磁界知覚素子出力信号を生成するように構成され、個々の１つまたは複数の知覚回路プログラム可能特性を有する１つまたは複数の知覚回路プログラム可能回路素子をさらに備える知覚回路と、
   前記半導体基板の上に配置され、前記複数の磁界知覚素子出力信号を表す第１の中間信号を受け取るように結合され、かつ、前記ｘ−ｙ平面内の前記磁界の前記方向成分の角度を示すｘ−ｙ角度信号を生成するように構成されたｘ−ｙ方向成分回路であって、個々の１つまたは複数のｘ−ｙ方向成分回路プログラム可能特性を有する１つまたは複数のｘ−ｙ方向成分回路プログラム可能回路素子を備えるｘ−ｙ方向成分回路と、
   前記半導体基板の上に配置され、前記ｘ−ｙ角度信号を表す信号を受け取るように結合され、かつ、前記対象の回転速度を示す回転速度信号を生成するように構成された回転速度知覚回路であって、個々の１つまたは複数の回転速度知覚回路プログラム可能特性を有する１つまたは複数の回転速度知覚回路プログラム可能回路素子を備える回転速度知覚回路と、
   前記半導体基板の上に配置され、前記回転速度信号を受け取るように結合され、かつ、前記回転速度信号の値に基づいてモジュール制御信号を生成し、それにより前記１つまたは複数の知覚回路プログラム可能特性、前記１つまたは複数のｘ−ｙ方向成分回路プログラム可能特性、あるいは前記１つまたは複数の回転速度知覚回路プログラム可能特性のうちの選択された特性をプログラムするように構成されたプロセッサと
   を備える磁界センサ。
2. 前記複数の磁界知覚素子が円形垂直ホール（ＣＶＨ）構造として配置され、前記複数の磁界知覚素子の各々が、前記半導体基板上の共通円形打込み領域の上に配置された前記ＣＶＨ構造の個々の垂直ホール素子である、請求項１に記載の磁界センサ。
3. 前記半導体基板の上に配置された複数の記憶レジスタであって、第１の時間における前記ｘ−ｙ角度信号から引き出される現在の角度値を記憶するように構成され、かつ、前記第１の時間に先行する第２の時間における前記ｘ−ｙ角度信号から引き出される先行角度値を記憶するように構成された複数の記憶レジスタをさらに備える、請求項２に記載の磁界センサ。
4. 前記回転速度知覚回路が、
   減算回路であって、前記現在の角度値を受け取るように結合され、前記先行角度値を受け取るように結合され、かつ、前記現在の角度値を表す値と前記先行角度値を表す値の差を計算し、それにより差の値を生成するように構成された減算回路
   を備える、請求項３に記載の磁界センサ。
5. 前記回転速度知覚回路が、
   前記差の値を受け取るように結合され、時間値を受け取るように結合され、かつ、前記差の値を前記時間値で割って前記回転速度信号を生成するように構成された割算回路であって、前記１つまたは複数の回転速度知覚回路プログラム可能特性が、前記時間値または前記第２の時間のうちの少なくとも１つを含み、前記１つまたは複数の回転速度知覚回路プログラム可能回路素子が、前記時間値を表す値または前記第２の時間を表す値のうちの少なくとも１つを受け取るように結合される割算回路
   をさらに備える、請求項４に記載の磁界センサ。
6. ｘ−ｙ方向成分プロセッサが、
   前記複数の磁界知覚素子出力信号を表す第２の中間信号を受け取るように結合され、かつ、フィルタリングされた信号を生成するように構成された帯域通過フィルタであって、中心周波数および帯域幅を有する帯域通過フィルタと、
   クロック信号を受け取るように結合され、かつ、分周されたクロック信号を生成するように構成された分周回路であって、分周比を有する分周回路と、
   前記フィルタリングされた信号を受け取るように結合され、前記分周されたクロック信号を受け取るように結合され、かつ、前記分周されたクロック信号の位相と前記フィルタリングされた信号の位相を比較して前記ｘ−ｙ角度信号を表す信号を提供するように構成された計数回路であって、前記１つまたは複数のｘ−ｙ方向成分回路プログラム可能特性が、前記帯域幅または前記分周比のうちの少なくとも１つを含み、前記１つまたは複数のｘ−ｙ方向成分回路プログラム可能回路素子が、前記中心周波数を表す値、前記帯域幅を表す値または前記分周比を表す値のうちの少なくとも１つを受け取るように結合される計数回路と
   を備える、請求項２に記載の磁界センサ。
7. 前記ｘ−ｙ方向成分プロセッサが、
   前記ｘ−ｙ角度信号を表す前記信号を受け取るように結合され、かつ、ある量のビットだけシフトした前記ｘ−ｙ角度信号を表す前記信号のビットシフトバージョンを生成するように構成されたビットシフト回路であって、前記１つまたは複数のｘ−ｙ方向成分回路プログラム可能特性が前記ビットの量をさらに含み、前記１つまたは複数のｘ−ｙ方向成分回路プログラム可能回路素子が、前記ビットの量を表す値を受け取るようにさらに結合されるビットシフト回路
   をさらに備える、請求項６に記載の磁界センサ。
8. 前記知覚回路が、
   クロック信号を生成するように構成された発振器であって、発振器周波数を有する発振器と、
   前記クロック信号を受け取るように結合され、かつ、分周されたクロック信号を生成するように構成された分周回路であって、分周比を有する分周回路と、
   バイアス発生回路と、
   前記分周されたクロック信号を受け取るように結合され、かつ、前記バイアス発生回路と前記ＣＶＨ構造の前記複数の垂直ホール素子の間に結合された切換え回路であって、切換え回路構成を有し、前記１つまたは複数の知覚回路プログラム可能特性が、前記発振器周波数、前記分周比または前記切換え回路構成のうちの少なくとも１つを含み、前記１つまたは複数の知覚回路プログラム可能回路素子が、前記発振器周波数を表す値、前記分周比を表す値または前記切換え回路構成を表す値のうちの少なくとも１つを受け取るように結合される切換え回路と
   をさらに備える、請求項２に記載の磁界センサ。
9. バス信号を受け取るように結合され、かつ、前記バス信号に基づいてコマンド信号を生成するように構成されたバスインタフェース回路であって、前記プロセッサが、前記コマンド信号を受け取るようにさらに結合され、かつ、前記回転速度信号を無効にするように構成され、それにより前記コマンド信号の値に基づいて、前記１つまたは複数の知覚回路プログラム可能特性、前記１つまたは複数のｘ−ｙ方向成分回路プログラム可能特性、あるいは前記１つまたは複数の回転速度知覚回路プログラム可能特性のうちの前記選択された特性をプログラムするバスインタフェース回路
   をさらに備える、請求項２に記載の磁界センサ。
10. 前記複数の垂直ホール素子の各々が、シーケンス切換え回路に結合された垂直ホール素子コンタクトの個々のグループを備え、前記シーケンス切換え回路は、第１の時間に第１の垂直ホール素子を選択し、また、第２の異なる時間に第２の垂直ホール素子を選択するように動作させることができる、請求項２に記載の磁界センサ。
11. チョッピング回路をさらに備え、垂直ホール素子コンタクトの個々のグループが前記チョッピング回路によって多重化され、前記チョッピング回路は、異なる時間に個々の電流を受け取るために、前記垂直ホール素子コンタクトの個々のグループの複数の前記垂直ホール素子コンタクトのうちのそれぞれ異なるコンタクトを結合するように動作させることができる、請求項１５に記載の磁界センサ。
12. 磁界センサに使用される方法であって、
    前記磁界センサ内で、半導体基板の上に配置された対応する複数の磁界知覚素子を使用して複数の磁界知覚素子出力信号を生成するステップであって、前記複数の磁界知覚素子出力信号が、ｘ−ｙ平面内に方向成分を有する磁界に応答するステップと、
    前記複数の磁界知覚素子出力信号を表す第１の中間信号に応答して、前記磁界センサ内で、前記ｘ−ｙ平面内の前記方向成分の角度を示すｘ−ｙ角度信号を生成するステップと、
    前記ｘ−ｙ角度信号を表す信号に応答して、前記磁界センサ内で、対象の回転速度を示す回転速度信号を生成するステップと、
    前記磁界センサ内で、前記回転速度信号の値に基づいて前記磁界センサの１つまたは複数のプログラム可能特性をプログラムするためのモジュール制御信号を生成するステップと
    を含む方法。
13. 前記複数の磁界知覚素子が円形垂直ホール（ＣＶＨ）構造として配置され、前記複数の磁界知覚素子の各々が、前記半導体基板の第１の主表面の共通円形打込み領域の上に配置された前記ＣＶＨ構造の個々の垂直ホール素子である、請求項１２に記載の方法。
14. 前記磁界センサ内で、第１の時間における前記ｘ−ｙ角度信号から引き出される現在の角度値を記憶するステップと、
    前記磁界センサ内で、前記第１の時間に先行する第２の時間における前記ｘ−ｙ角度信号から引き出される先行角度値を記憶するステップと
    をさらに含む、請求項１３に記載の方法。
15. 前記回転速度信号を生成する前記ステップが、
    差の値を生成するために、前記現在の角度値を表す値と前記先行角度値を表す値の差を計算するステップ
    を含む、請求項１４に記載の方法。
16. 前記回転速度信号を生成する前記ステップが、
    前記回転速度信号を生成するために前記差の値を時間値で割るステップ
    をさらに含み、前記モジュール制御信号を生成する前記ステップが、
    前記時間値または前記第２の時間のうちの少なくとも１つをプログラムするために、前記回転速度信号の値に基づいて、前記時間値を表す値または前記先行角度値が記憶される前記第２の時間を表す値のうちの少なくとも１つを生成するステップ
    を含む、請求項１５に記載の方法。
17. 前記ｘ−ｙ角度信号を生成する前記ステップが、
    フィルタリングされた信号を生成するために、前記複数の磁界知覚素子出力信号を表す第２の中間信号をフィルタリングするステップであって、フィルタリングが中心周波数および帯域幅を有するステップと、
    前記ｘ−ｙ角度信号を表す信号を提供するために、クロック信号の位相と前記フィルタリングされた信号の位相を比較するステップであって、前記クロック信号がクロック周波数を有するステップと
    を含み、前記モジュール制御信号を生成する前記ステップが、
    前記中心周波数、前記帯域幅または前記クロック周波数のうちの少なくとも１つをプログラムするために、前記回転速度信号の値に基づいて、前記中心周波数を表す値、前記帯域幅を表す値または前記クロック周波数を表す値のうちの少なくとも１つを生成するステップ
    を含む、請求項１３に記載の方法。
18. 前記ｘ−ｙ角度信号を生成する前記ステップが、
    前記ｘ−ｙ角度信号を表す前記信号をビットシフトさせるステップであって、それによりある量のビットだけシフトした前記ｘ−ｙ角度信号を表す前記信号のビットシフトバージョンを提供するステップ
    をさらに含み、前記モジュール制御信号を生成する前記ステップが、
    前記ビットの量をプログラムするために、前記回転速度信号の前記値に基づいて前記ビットの量を表す値を生成するステップ
    をさらに含む、請求項１７に記載の方法。
19. 前記複数の磁界知覚素子出力信号を生成する前記ステップが、
    クロック信号を生成するステップであって、前記クロック信号がクロック周波数を有するステップと、
    前記クロック信号から分周されたクロック信号を生成するステップであって、分周回路が分周比を有するステップと、
    バイアス信号を生成するステップと、
    前記磁界に応答する出力信号を提供するために、前記バイアス信号を前記ＣＶＨ構造の前記複数の垂直ホール素子に切り換えるステップであって、切換えが切換え構成を有するステップと
    を含み、前記モジュール制御信号を生成する前記ステップが、
    発振器周波数、前記分周比または前記切換え構成のうちの少なくとも１つをプログラムするために、前記回転速度信号の前記値に基づいて、前記発振器周波数を表す値、前記分周比を表す値または前記切換え構成を表す値のうちの少なくとも１つを生成するステップ
    を含む、請求項１３に記載の方法。
20. バス信号を受け取るステップと、
    前記バス信号に基づいてコマンド信号を生成するステップと、
    前記回転速度信号を無効にするステップであって、それにより前記コマンド信号に基づいて、１つまたは複数の知覚回路プログラム可能特性、１つまたは複数のｘ−ｙ方向成分回路プログラム可能特性、あるいは１つまたは複数の回転速度知覚回路プログラム可能特性のうちの選択された特性をプログラムするステップと
    をさらに含む、請求項１３に記載の方法。
21. 前記複数の垂直ホール素子の各々が、垂直ホール素子コンタクトの個々のグループを備え、前記複数の磁界知覚素子出力信号を生成する前記ステップが、
    第１の時間に第１の垂直ホール素子を選択し、また、第２の異なる時間に第２の垂直ホール素子を選択するステップ
    をさらに含む、請求項１３に記載の方法。
22. 前記複数の磁界知覚素子出力信号を生成する前記ステップが、
    垂直ホール素子コンタクトの個々のグループを多重化するステップであって、前記垂直ホール素子コンタクトの個々のグループの複数の前記垂直ホール素子コンタクトのそれぞれ異なるコンタクトが、異なる時間に個々の電流を受け取るように結合されるステップ
    をさらに含む、請求項２１に記載の方法。

Images