JP2014507875A5 - - Google Patents

Claims (33)

1. 第一周波数および第二周波数のいずれにも切り替えできる発振器と、
   目標周波数を表す入力を受信すると前記発振器の平均出力周波数が概ね前記目標周波数となるように、前記入力で決まる間隔で前記第一周波数と前記第二周波数のいずれにも切り替えできるように構成された切り替え手段と、
   前記発振器を基準クロックと対比して較正する手段と
   を備え、
   前記発振器が較正中のときは水晶発振器に由来するクロック信号を出力し、前記発振器が較正中ではないときには前記発振器に由来するクロック信号を出力するように構成される
   ことを特徴とする、発振器集積回路。
2. 前記基準クロックは前記水晶発振器である
   ことを特徴とする、請求項１に記載の発振器集積回路。
3. 水晶発振器に由来する前記出力は、前記発振器に由来する前記出力と実質的に同じ周波数である
   ことを特徴とする、請求項１または請求項２に記載の発振器集積回路。
4. 一方の前記出力から他方の前記出力に一クロック周期以内で変わるように構成される
   ことを特徴とする、請求項１から請求項３のいずれか一項に記載の発振器集積回路。
5. 前記第一周波数と前記第二周波数のうちの高い周波数がこれら二つの周波数のうちの低い周波数の二倍未満である
   ことを特徴とする、請求項１から請求項４のいずれか一項に記載の発振器集積回路。
6. 前記第一周波数と前記第二周波数のうちの高い周波数がこれら二つの周波数のうちの低い周波数の１０％未満高い状態である
   ことを特徴とする、請求項５に記載の発振器集積回路。
7. 前記第一周波数と前記第二周波数の一つは増えるように調整可能であり、前記第一周波数と前記第二周波数の差が、前記第一周波数と前記第二周波数の一つを調整できる最小単位よりも広く設定されている
   ことを特徴とする、請求項１から請求項６のいずれか一項に記載の発振器集積回路。
8. 前記切り替え手段は、前記第一周波数と前記第二周波数の切り替え比率を表す値そのものを含むかそれを符号化している入力を受信するように構成されている
   ことを特徴とする、請求項１から請求項７のいずれか一項に記載の発振器集積回路。
9. 前記切り替え手段に目標周波数を表す入力を提供し、さらに、前記切り替え手段に更新入力を提供するために一定間隔で前記発振器の較正を行うように構成された、較正制御器を備える
   ことを特徴とする、請求項１から請求項８のいずれか一項に記載の発振器集積回路。
10. 前記較正制御器は、前記第一周波数と前記第二周波数のそれぞれについて、基準時間に於ける発振器の出力周期を計数し、計数した出力周期の数から前記切り替え手段への入力を導出するように構成されている
    ことを特徴とする、請求項９に記載の発振器集積回路。
11. 第一の値と第二の値のいずれにも静電容量を変化できる電荷蓄積手段と、
    前記電荷蓄積手段に接続された電流源と
    を備え、
    前記静電容量が前記第一の値に等しいときには前記第一周波数で、前記静電容量が前記第二の値に等しいときには前記第二周波数で発振するように構成される発振回路が形成され、
    前記切り替え手段は、前記入力によって決定される間隔で、前記第一の静電容量値と前記第二の静電容量値のいずれにも前記電荷蓄積手段を切り替えることができるように構成されている
    ことを特徴とする、請求項１から請求項１０のいずれか一項に記載の発振器集積回路。
12. 前記電荷蓄積手段は、前記発振器回路に恒久的に組み入れられる第一コンデンサと、前記発振器回路に選択的に組み入れられる第二コンデンサとを備える
    ことを特徴とする、請求項１１に記載の発振器集積回路。
13. 前記電荷蓄積手段は、第一の静電容量および第二の静電容量を有する第一コンデンサおよび第二コンデンサと、
    一時点で前記第一コンデンサと前記第二コンデンサのどちらか一方を前記発振器回路に接続するよう配置されるスイッチと
    を備える
    ことを特徴とする、請求項１１に記載の発振器集積回路。
14. 前記切り替え手段は、所定のパターンもしくは分散特性にしたがって、第二周波数の周期に第一周波数の周期を分配するように構成される
    ことを特徴とする、請求項１から請求項１３のいずれか一項に記載の発振器集積回路。
15. 前記切り替え手段は、限られた期間、前記第二周波数での周波数周期の間に、できるだけ均一に前記第一周波数での周波数周期を分配するようにした、シグマ・デルタ変調器を備える
    ことを特徴とする、請求項１から請求項１４のいずれか一項に記載の発振器集積回路。
16. プログラマブル電流源を備え、
    前記発振器は、前記第一周波数と前記第二周波数のいずれかまたは両方の値が、前記発振器回路内の可変電流の大きさに依存するように構成される
    ことを特徴とする、請求項１から請求項１５のいずれか一項に記載の発振器集積回路。
17. 発振器集積回路を動作させる方法であって、
    前記発振器集積回路は、第一周波数および第二周波数のいずれにも切り替えできるように構成された発振器を備え、
    目標周波数である入力を受信するステップと、
    発振器の平均出力周波数がほぼ前記目標周波数となるように、前記目標周波数で決まる間隔で前記発振器を前記第一周波数と前記第二周波数のいずれにも切り替えるステップと、
    前記発振器を基準クロックと対比して較正するステップと、
    前記較正中のときは水晶発振器に由来するクロック信号を出力するステップと、
    前記発振器が較正中ではないときには前記発振器に由来するクロック信号を出力するステップと、を含む
    ことを特徴とする方法。
18. 前記発振器を前記水晶発振器に対して較正するステップを含む
    ことを特徴とする、請求項１７に記載の方法。
19. 水晶発振器に由来する前記出力は、前記発振器に由来する前記出力と実質的に同じ周波数である
    ことを特徴とする、請求項１または請求項２に記載の方法。
20. 一方の前記出力から他方に一クロック周期以内に変わるステップを含む
    ことを特徴とする、請求項１７から請求項１９のいずれか一項に記載の方法。
21. 前記第一周波数と前記第二周波数のうちの高い周波数がこれら二つの周波数のうちの低い周波数の二倍未満である
    ことを特徴とする、請求項１７から請求項２０のいずれか一項に記載の方法。
22. 前記第一周波数と前記第二周波数のうちの高い周波数がこれら二つの周波数のうちの低い周波数の１０％未満高い状態である
    ことを特徴とする、請求項１７から請求項２１のいずれか一項に記載の方法。
23. 前記入力は、前記第一周波数と前記第二周波数の切り替え比率を表す値そのものを含むかそれを符号化する
    ことを特徴とする、請求項１７から請求項２２のいずれか一項に記載の方法。
24. さらに、前記目標周波数を表す更新入力を生成するために、一定間隔で前記発振器の較正を行なうステップを含む
    ことを特徴とする、請求項１７から請求項２３のいずれか一項に記載の方法。
25. 前記第一周波数と前記第二周波数のそれぞれについて、基準時間に於ける発振器の出力周期を数えるステップと、
    その数から前記目標周波数を表す入力を導出するステップと、を含む
    ことを特徴とする、請求項１７から請求項２４のいずれか一項に記載の方法。
26. 所定のパターンもしくは分散特性にしたがって、第二周波数の周期に第一周波数の周期を分配するように前記発振器を切り替えるステップを含む
    ことを特徴とする、請求項１７から請求項２５のいずれか一項に記載の方法。
27. 前記第一周波数の値と前記第二周波数の値の少なくとも一つが前記目標出力周波数の値をまたぐように調整することにより、前記発振器の粗の較正を行なうステップを含む
    ことを特徴とする、請求項１７から請求項２６のいずれか一項に記載の方法。
28. 前記値の前記調整は、電流源を調整することを含む
    ことを特徴とする、請求項２７に記載の方法。
29. 前記粗の較正は、前記集積回路発振器が電源投入されたときに行なうステップを含む
    ことを特徴とする、請求項２７または請求項２８に記載の方法。
30. 請求項１から請求項１６のいずれか一項に記載の発振器集積回路と、
    さらにマイクロプロセッサと
    を備える
    ことを特徴とする、集積回路。
31. マイクロプロセッサが起動する時に発振器を較正するように構成される
    ことを特徴とする、請求項３０に記載の集積回路。
32. 前記水晶発振器をマイクロプロセッサのシステムクロックとして用いるように構成される
    ことを特徴とする、請求項３０または請求項３１に記載の集積回路。
33. クロック供給源として発振器集積回路を使用し実施スケジュールに従って無線パケットを送信または受信するように構成された、無線送信機または無線受信機の全体または一部を形成する回路を含む
    ことを特徴とする、請求項３０から請求項３２のいずれか一項に記載の集積回路。