JP2014236186A - 半導体装置 - Google Patents

Abstract

【課題】積層型の半導体装置における信号線の救済と伝送速度のバランスを最適化する。
【解決手段】インタフェースチップＩＦは、複数のドライバ回路３０を含む。各コアチップＣＣは、複数のレシーバ回路４０を含む。インタフェースチップＩＦと複数のコアチップＣＣは貫通電極ＴＳＶにより接続される。第１のドライバ回路３０は、第１のＴＳＶを介して第２のレシーバ回路４０と接続される。第２のドライバ回路３０は、第２のＴＳＶを介して第２のレシーバ回路４０と接続される。各種信号のうち、信号Ｆ１は、第１および第２のドライバ回路３０双方に入力され、第１および第２のレシーバ回路４０の双方から出力される。
【選択図】図２

Description

本発明は、貫通電極によって電気的に接続された複数の半導体チップを含む積層型の半導体装置に関する。

ＤＲＡＭ（Dynamic Random Access Memory）などの半導体装置に要求される記憶容量は年々増大している。近年においては、この要求を満たすため複数のメモリチップを積層し、シリコン基板に設けられた貫通電極を介してこれらを電気的に接続する方法が提案されている（特許文献１，２参照）。

特に、インターフェース回路などのフロントエンド部が集積されたインターフェースチップと、メモリコアなどのバックエンド部が集積されたコアチップとを積層したタイプの半導体装置においては、メモリコアからパラレルに読み出されたリードデータがシリアル変換されることなくそのままインタフェースチップに供給されることから、多数の貫通電極（一般的には１０００個程度）が必要となる。しかしながら、貫通電極に１つでも不良が存在すると当該チップ全体が不良となり、しかも、積層後においては全てのチップが不良となってしまう。このため、この種の半導体装置においては、貫通電極の不良によって全体が不良となることを防止するため、予備の貫通電極が設けられることがある。

特許文献１に記載された半導体装置では、複数の貫通電極（例えば８個の貫通電極）からなる群に対して予備の貫通電極が割り当てられる。そして、貫通電極の１つに不良が発生している場合には、この貫通電極の代わりに予備の貫通電極が用いられ、これによって不良が救済される（以下、「置換方式」とよぶ）。また、特許文献２では、貫通電極そのものを多重化する不良救済方法も開示されている（以下、「一部並列方式」とよぶ）。

特開２０１１−０８１８８７号公報 特開２００７−１５８２３７号公報

インタフェースチップとコアチップは、さまざまな種類の信号を送受する。このうちの一部の信号は他の信号に比べて高速の伝送が必要である。制御が複雑な置換方式よりも、一部並列方式の方が信号の伝送速度が大きい。しかし、一部並列方式においても経路の多重化にともなう特有の伝送遅延が生じる。

本発明に係る半導体装置は、複数のドライバ回路を有する第１の半導体チップと、複数のレシーバ回路を有する第２の半導体チップと、第１の半導体チップと第２の半導体チップを接続する複数の貫通電極と、を備える。第１のドライバ回路は、第１の貫通電極を介して第１のレシーバ回路と接続される。第２のドライバ回路は、第２の貫通電極を介して第２のレシーバ回路と接続される。第１の半導体チップから第２の半導体チップに送信される第１の信号は、第１および第２のドライバ回路の双方に入力され、第１および第２のレシーバ回路の双方から出力される。

本発明に係る別の半導体装置は、複数のドライバ回路を有する第１の半導体チップと、複数のレシーバ回路を有する第２の半導体チップと、第１の半導体チップと第２の半導体チップを接続する複数の貫通電極と、を備える。第１のドライバ回路は、第１の貫通電極を介して第１のレシーバ回路と接続される。第３のドライバ回路は、第３および第４の貫通電極を介して第３のレシーバ回路と接続される。第１の半導体チップから第２の半導体チップに送信される第１の信号は、第１のドライバ回路に入力され、第１の貫通電極のみを介して前記第１のレシーバ回路から出力される。第１の半導体チップから第２の半導体チップに送信される第２の信号は、第３のドライバ回路に入力され、第３および第４の貫通電極の双方を介して第３のレシーバ回路から出力される。

本発明によれば、複数の貫通電極を利用可能な積層型の半導体装置において、不良信号線の救済と信号の伝送速度のバランスを最適化させやすい。

半導体装置の構造を説明するための模式的な断面図である。 第１実施形態における半導体装置の接続関係を示す断面図である。 一部並列方式の原理図である。 一部並列方式における回路図である。 置換方式の原理図である。 置換方式における回路図である。 完全並列方式の原理図である。 完全並列方式における回路図である。 第２実施形態における半導体装置の接続関係を示す断面図である。 非救済方式の原理図である。 非救済方式における回路図である。

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。

図１は、半導体装置１０の構造を説明するための模式的な断面図である。

図１に示すように、本実施形態による半導体装置１０は、互いに同一の構造を持つ８枚のコアチップＣＣ０〜ＣＣ７、１枚のインタフェースチップＩＦ及び１枚のインターポーザＩＰが積層された構造を有している。コアチップＣＣ０〜ＣＣ７及びインタフェースチップＩＦはシリコン基板を用いた半導体チップであり、いずれもシリコン基板を貫通する多数の貫通電極ＴＳＶ（Through Silicon Via）によって上下に隣接するチップと電気的に接続されている。一方、インターポーザＩＰは樹脂からなる回路基板であり、その裏面ＩＰｂには複数の外部端子（半田ボール）ＳＢが形成されている。

コアチップＣＣ０〜ＣＣ７は、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）に含まれる回路ブロックのうち、外部とのインタフェースを行ういわゆるフロントエンド部が削除された半導体チップである。言い換えれば、バックエンド部に属する回路ブロックのみが集積された半導体チップである。フロントエンド部に含まれる回路ブロックとしては、メモリセルアレイとデータ入出力端子との間で入出力データのパラレル／シリアル変換を行うパラレルシリアル変換回路（データラッチ回路）や、データの入出力タイミングを制御するＤＬＬ（Delay Locked Loop）回路などが挙げられる。コアチップＣＣ０〜ＣＣ７にはフロントエンド部に属するこれらの回路は含まれていないため、テスト動作時を除きコアチップＣＣ０〜ＣＣ７を単体で動作させることはできない。コアチップＣＣ０〜ＣＣ７を動作させるためには、インタフェースチップＩＦが必要である。

コアチップＣＣ０〜ＣＣ７には、メモリセルのほか、メモリセルのデータを一時的に保持する回路およびその制御回路の一部（センスアンプやアドレスデコーダ、動作試験用の回路など）が搭載される。インタフェースチップＩＦは、外部信号をコアチップＣＣ０〜ＣＣ７に伝送したり、コアチップＣＣ０〜ＣＣ７からの信号を外部出力する。

インタフェースチップＩＦは、８枚のコアチップＣＣ０〜ＣＣ７に対する共通のフロントエンド部として機能する。したがって、外部からのアクセスは全てインタフェースチップＩＦを介して行われ、データの入出力もインタフェースチップＩＦを介して行われる。本実施形態では、インターポーザＩＰとコアチップＣＣ０〜ＣＣ７との間にインタフェースチップＩＦが配置されているが、インタフェースチップＩＦの位置については特に限定されず、コアチップＣＣ０〜ＣＣ７よりも上部に配置しても構わないし、インターポーザＩＰの裏面ＩＰｂに配置しても構わない。インタフェースチップＩＦをコアチップＣＣ０〜ＣＣ７の上部又はインターポーザＩＰの裏面ＩＰｂに配置する場合には、インタフェースチップＩＦにＴＳＶを設ける必要はない。

インターポーザＩＰは、半導体装置１０の機械的強度を確保するとともに、電極ピッチを拡大するための再配線基板として機能する。つまり、インターポーザＩＰの上面ＩＰａに形成された電極９１をスルーホール電極９２によって裏面ＩＰｂに引き出し、裏面ＩＰｂに設けられた再配線層９３によって、外部端子ＳＢのピッチを拡大している。図１には、２個の外部端子ＳＢのみを図示しているが、実際には多数の外部端子が設けられている。外部のコントローラからは１個のＳＤＲＡＭとして半導体装置１０を取り扱うことができる。

図１に示すように、最上部のコアチップＣＣ０の上面は（Non-Conductive Film）９４及びリードフレーム９５によって覆われており、コアチップＣＣ０〜ＣＣ７及びインタフェースチップＩＦの側面はアンダーフィル９６及び封止樹脂９７によって覆われている。これにより、各チップが物理的に保護される。

［第１実施形態］
図２は、第１実施形態における半導体装置１０の接続関係を示す断面図である。第１実施形態においては、置換方式および一部並列方式に加えて、新たに「完全並列方式」にてインタフェースチップＩＦと各コアチップＣＣを接続する。

貫通電極ＴＳＶは、インタフェースチップＩＦおよびコアチップＣＣに形成され、端子接合部２０を介して互いに接続される。インタフェースチップＩＦおよびコアチップＣＣに含まれるＴＳＶの数は数千に達することもある。ＴＳＶの欠陥や端子接合部２０の接続不良が生じると、信号伝送ができなくなる（以下、このような不良の生じている信号線を「不良信号線」とよぶ）。一般的には、１つの半導体装置１０につき１〜２本程度の不良信号線が発生することが多いので、１つでも不良信号線を含むときに半導体装置１０を不良品として破棄することは現実的ではない。

図２において、信号Ｓ１は一部並列方式により伝送され、信号Ｄ１〜Ｄ４は置換方式により伝送されている。また、信号Ｆ１は、完全並列方式により伝送される。以下、各伝送方式について順番に説明する。

図３は、一部並列方式の原理図である。信号Ｓ１（第２の信号）は、まず、ドライバ回路３０（第３のドライバ回路）に入力される。信号Ｓ１は、更に、ＴＳＶ１（第３の貫通電極）とＴＳＶ２（第４の貫通電極）のそれぞれを経由して、レシーバ回路４０（第３のレシーバ回路）に入力される。そして、レシーバ回路４０から信号Ｓ１が出力される。ＴＳＶ１，２の一方が不通となったとしても、他方から信号は伝送される。ＴＳＶ１，２のどちらも不通となる確率は極めて低い。

図４は、一部並列方式における回路図である。信号Ｓ１は、ドライバ回路３０−１に入力され、２つのＴＳＶを通過した後、配線接続され、レシーバ回路４０−１に入力される。ドライバ回路３０−１は、トライステートインバータを含み、出力制御回路５０からの制御信号（ハイアクティブ）により信号Ｓ１の入力が制御される。制御信号がローレベルのときには、トライステートインバータの出力はハイインピーダンス状態となり、信号Ｓ１は貫通電極ＴＳＶに供給されない。

レシーバ回路４０−１はトライステートインバータを含み、レシーバ回路４０により制御される。入力制御回路６０の制御信号がローレベルのとき、貫通電極ＴＳＶを通過したＳ１信号はレシーバ回路４０−１を通過する。他の信号Ｓ２〜Ｓ４についても同様である。

図５は、置換方式の原理図である。信号Ｄ１は、選択回路７０がスイッチＳＷ１を制御することにより、ドライバ回路３０−１またはドライバ回路３０−２（第４のドライバ回路）のいずれかに入力される。ドライバ回路３０−１は貫通電極ＴＳＶ１を介してレシーバ回路４０−１と接続され、選択回路７２がスイッチＳＷ２を制御することにより、レシーバ回路４０−１と接続される。ドライバ回路３０−２は貫通電極ＴＳＶ２（第５の貫通電極）を介してレシーバ回路４０−２またはレシーバ回路４０−３（第４のレシーバ回路）と接続される。選択回路７２がスイッチＳＷ２を制御することにより、貫通電極ＴＳＶ２の接続先が選択される。

同様に、信号Ｄ２は、ドライバ回路３０−２またはドライバ回路３０−３（第５のドライバ回路）に入力される。ドライバ回路３０−３は、貫通電極ＴＳＶ３（第６の貫通電極）を介してレシーバ回路４０−４（第５のレシーバ回路）またはレシーバ回路４０−５のいずれかと接続される。

インタフェースチップＩＦの選択回路７０と、コアチップＣＣの選択回路７２は連携する必要があるため、インタフェースチップＩＦからコアチップＣＣには、不良の貫通電極ＴＳＶを回避するための設定情報も送られる（詳細は特許文献１参照）。

貫通電極ＴＳＶ１、ＴＳＶ２が正常のときには、信号Ｄ１はドライバ回路３０−１、貫通電極ＴＳＶ１、レシーバ回路４０−１を介して伝送され、信号Ｄ２はドライバ回路３０−２、貫通電極ＴＳＶ２、レシーバ回路４０−３を介して伝送される。貫通電極ＴＳＶ１が不良のときには、信号Ｄ１はドライバ回路３０−２、貫通電極ＴＳＶ２、レシーバ回路４０−２を介して伝送され、信号Ｄ２はドライバ回路３０−３、貫通電極ＴＳＶ３、レシーバ回路４０−４を介して伝送される。

図２では、ルートＲ１〜Ｒ５を介して信号Ｄ１〜Ｄ４が伝送されるが、ルートＲ２に不良が生じているとする。この場合には、信号Ｄ１はルートＲ１から伝送され、信号Ｄ２〜Ｄ４は、ルートＲ３〜Ｒ５を介して伝送される。ルートＲ５は、不良発生時の予備のルートである。

図６は、置換方式における回路図である。図６の出力制御回路５２は図５の選択回路７０の機能を含み、入力制御回路６２は選択回路７２の機能を含む。信号Ｄ１は、ドライバ回路３０−１およびドライバ回路３０−２の双方に供給されるが、入力先は出力制御回路５２により選択される。

仮に、貫通電極ＴＳＶ２が不良であるとする。このとき、出力制御回路５２は、信号Ｄ１の入力先をドライバ回路３０−１、信号Ｄ２の入力先をドライバ回路３０−３、信号Ｄ３の入力先をドライバ回路３０−４に設定する。入力制御回路６２は、貫通電極ＴＳＶ１とレシーバ回路４０−１を接続し、貫通電極ＴＳＶ３をレシーバ回路４０−４と接続し、貫通電極ＴＳＶ４をレシーバ回路４０−６と接続する。本実施形態におけるレシーバ回路４０は、いわゆるトライステートバッファである。このように、出力制御回路５２および入力制御回路６２は、信号の通過可否だけでなく、信号の入力先や出力先の選択も行う。

置換方式は、一部並列方式に比べて貫通電極ＴＳＶの数が少なくて済む。一般化すると、ｎ本の信号Ｄ１〜Ｄｎに対して、ｎ＋１本以上の貫通電極ＴＳＶを用意すればよい。通常、ｎとしては１６程度が想定される。しかし、置換方式は、ドライバ回路３０やレシーバ回路４０が複雑であるため回路面積が大きくなる。制御も複雑である。このため、配線負荷が大きく、信号伝送の遅延量が比較的大きい。

一方、一部並列方式は、貫通電極ＴＳＶの数は多くなるものの、制御がシンプルであるため回路面積を抑制できるし、信号伝送も比較的高速である。そこで、一般的には、制御信号などの高速伝送が求められる少数の信号は経路並列方式により伝送し、大多数のデータ信号は置換方式で伝送することが多い。

特に高速伝送が必要なのはチップ選択信号である。チップ選択信号は、インタフェースチップＩＦがアクセス先のコアチップＣＣを指定するための信号である。各コアチップＣＣは固有のチップアドレスを有している。インタフェースチップＩＦはチップ選択信号を送信し、チップ選択信号により指定されるチップアドレスと自らのチップアドレスが一致したコアチップＣＣが以降に送られてくる各種信号を受信する。コアチップＣＣが４枚のときにはチップアドレスは２ビット、８枚なら３ビットである。チップ選択信号は、外部から動作コマンドと同時に入力され、一般的には上位アドレスやバンクアドレス領域により指定される。

動作コマンドが入力された後、メモリセルの選択や書き込み・読み出し操作が実行される。半導体装置１０のように複数のコアチップＣＣが積層される場合、アクセス先のコアチップＣＣが確定しなければ、動作コマンドを送信できない。このような理由から、チップ選択信号には特に高い伝送速度が求められるため、置換方式よりも一部並列方式の方が向いている。ただし、一部並列方式であっても予備の貫通電極の存在による特有の遅延からはまぬがれられない。

一部並列方式の場合、ドライバ回路３０は２つの貫通電極ＴＳＶ１，２に信号を送り出す必要があるため、信号伝送速度を保つためにはドライバ回路３０に含まれるトランジスタのサイズを少なくとも２倍にする必要がある。貫通電極ＴＳＶは、１本あたり６０〜１００ｆＦ程度の容量がある。また、２本の貫通電極ＴＳＶを接続するための接続容量やトランジスタの拡散容量等も考慮すると、ドライバ回路３０のトランジスタのサイズを実際には２倍以上にする必要がある。しかし、ドライバ回路３０のサイズを大きくすることにより信号伝送速度を大きくするのにも限界がある。そこで、第１実施形態においては、チップ選択信号のような高速伝送が必要とされる信号は、次に述べる完全並列方式により伝送する。

図７は、完全並列方式の原理図である。信号Ｆ１（第１の信号）は、ドライバ回路３０−１（第１のドライバ回路）およびドライバ回路３０−２（第２のドライバ回路）の双方に入力される。ドライバ回路３０−１は、貫通電極ＴＳＶ１（第１の貫通電極）を介してレシーバ回路４０−１（第１のレシーバ回路）と接続され、ドライバ回路３０−２は、貫通電極ＴＳＶ２（第２の貫通電極）を介してレシーバ回路４０−２（第２のレシーバ回路）と接続される。レシーバ回路４０−１の出力と、レシーバ回路４０−２の出力は、ＮＯＲゲート９８により論理和される。ＯＲゲートによる論理和であってもよい。

一部並列方式は貫通電極ＴＳＶのみを多重化する方式であったが、完全並列方式は貫通電極ＴＳＶだけでなく、ドライバ回路３０やレシーバ回路４０も多重化している。信号Ｆ１は、ドライバ回路３０−１，３０−２それぞれにより入力され、ドライバ回路３０−１，３０−２は貫通電極ＴＳＶ１，２それぞれから信号Ｆ１を送信する。予備の貫通電極ＴＳＶを持つことによる伝送速度の低下という問題を生じないため、完全並列方式は一部並列方式よりも更に高速である。本発明者のシミュレーションによれば、完全並列方式は一部並列方式よりも信号のＴＳＶ通過時間を５０ｐｓｅｃほど短縮できる。このため、コアチップＣＣにおいて信号をラッチする時間的なマージンを確保しやすい。

もちろん、貫通電極ＴＳＶ１，２のいずれかに不良が生じても、信号Ｆ１は正常な側の貫通電極ＴＳＶを介して伝送される。また、２つの貫通電極ＴＳＶの双方を通過した信号Ｆ１はＮＯＲゲート９８により論理和される。

図８は、完全並列方式における回路図である。信号Ｆ１は、ドライバ回路３０−１，３０−２の双方に入力される。出力制御回路５０は、制御信号（ハイアクティブ）により、すべてのドライバ回路３０を同時に活性化する。ドライバ回路３０−１を通過した信号Ｆ１はレシーバ回路４０−１に受信され、ドライバ回路３０−２を通過した信号Ｆ１はレシーバ回路４０−２に受信される。レシーバ回路４０−１，４０−２の出力信号はＮＯＲゲート９８−１により論理和され層判定回路９０−１により受信される。層判定回路９０は、チップ選択信号により指定されるチップアドレスが自らのチップアドレスを指定しているかを判定するための回路である。レシーバ回路４０はトライステートバッファであり、出力制御回路５２の制御信号（ローアクティブ）により活性化される。信号Ｆ２についても同様であり、層判定回路９０−２により受信される。

各ドライバ回路３０は、１つの貫通電極ＴＳＶ、１つのレシーバ回路４０と対応づけられているため、一部並列方式のドライバ回路３０のように大きな容量を持たなくても信号を高速に伝送できる。

以上をまとめると、一部並列方式は、貫通電極ＴＳＶの本数が多くなるが、信号伝送速度は中程度で、かつ、ドライバ回路３０等の回路規模を小さくできる。置換方式は、回路面積が大きくなり、信号伝送速度も遅いが、貫通電極ＴＳＶの本数は少ない。完全並列方式は、貫通電極ＴＳＶの本数が多くなるが、信号伝送速度は速い。これらの各伝送方式の特徴に鑑みて、各種信号の伝送方式を選択すればよい。特に、チップ選択信号のように速度を最優先すべき信号には、完全並列方式がもっとも適切である。

［第２実施形態］
図９は、第２実施形態における半導体装置１０の接続関係を示す断面図である。第２実施形態においては、置換方式および一部並列方式に加えて、新たに「非救済方式」にてインタフェースチップＩＦと各コアチップＣＣを接続する。

図９において、信号Ｓ１は一部並列方式により伝送され、信号Ｄ１〜Ｄ４は置換方式により伝送されている。また、信号Ｆは、非救済方式により伝送される。置換方式と一部並列方式は上述の通りである。

図１０は、非救済方式の原理図である。信号Ｆ１（第１の信号）は、まず、ドライバ回路３０（第１のドライバ回路）に入力される。信号Ｆ１は、更に、貫通電極ＴＳＶ１（第１の貫通電極）を経由して、レシーバ回路４０（第１のレシーバ回路）に入力される。そして、レシーバ回路４０から信号Ｆ１が出力される。

非救済方式においては、予備のＴＳＶによる不良信号線の救済は行われない。予備の貫通電極ＴＳＶによる救済をしないため、信号伝送速度は速い。その代わり、信号Ｆ１を伝送するいずれかの貫通電極ＴＳＶが不良信号線となると、半導体装置１０全体を廃棄するしかない。

近年、積層型半導体装置の製造技術が進歩しており、不良信号線の発生率も低下している。また、大部分の信号はデータ信号であり、チップ選択信号のように特に高速伝送が必要な信号は全体からみればごく一部にすぎず、このための一部の信号線に不良が発生する確率は低いと考えられる。そこで、すべての信号線を救済するのではなく、不良信号線の救済を行わない非救済方式の高速信号線を設けることにより、伝送速度の高速化と製品の安定性のバランスを図ることができる。

図１１は、非救済方式における回路図である。信号Ｆ１は、ドライバ回路３０−１から出力され、レシーバ回路４０−１により受信される。貫通電極ＴＳＶに不良があると、信号Ｆ１の伝送はできなくなるというリスクはあるが、不良信号線の救済をしないので伝送速度や回路面積などにオーバーヘッドが生じることはない。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

本実施形態においては、インタフェースチップＩＦからコアチップＣＣへの信号伝送を対象として説明したが、コアチップＣＣからインタフェースチップＩＦへの信号伝送に対しても本発明の適用は可能である。

１０ 半導体装置
２０ 端子接合部
３０ ドライバ回路
４０ レシーバ回路
５０，５２ 出力制御回路
６０，６２ 入力制御回路
７０ 選択回路
７２ 選択回路
９０ 層判定回路
９１ 電極
９２ スルーホール電極
９３ 再配線層
９４ ＮＣＦ
９５ リードフレーム
９６ アンダーフィル
９７ 封止樹脂
９８ ＮＯＲゲート
ＣＣ コアチップ
ＩＦ インタフェースチップ
ＩＰ インターポーザ
ＳＢ 外部端子
ＴＳＶ 貫通電極
ＳＷ スイッチ
Ｒ ルート

Claims (10)

1. 第１および第２のドライバ回路を含む複数のドライバ回路を有する第１の半導体チップと、
   第１および第２のレシーバ回路を含む複数のレシーバ回路を有する第２の半導体チップと、
   前記第１の半導体チップと前記第２の半導体チップを接続する複数の貫通電極と、を備え、
   前記第１のドライバ回路は、第１の貫通電極を介して前記第１のレシーバ回路と接続され、
   前記第２のドライバ回路は、第２の貫通電極を介して前記第２のレシーバ回路と接続され、
   前記第１の半導体チップから前記第２の半導体チップに送信される第１の信号は、前記第１および第２のドライバ回路の双方に入力され、前記第１および第２のレシーバ回路の双方から出力されることを特徴とする半導体装置。
2. 前記第２の半導体チップは、前記第１および第２のレシーバ回路それぞれから出力される信号を合成して前記第１の信号として受信することを特徴とする請求項１に記載の半導体装置。
3. 複数の前記第２の半導体チップを備え、
   前記第１の信号は、前記複数の第２の半導体チップのうち送信先となるべき前記第２の半導体チップを指定する信号であることを特徴とする請求項１または２に記載の半導体装置。
4. 前記第１の半導体チップは第３のドライバ回路を有し、
   前記第２の半導体チップは第３のレシーバ回路を有し、
   前記第３のドライバ回路は、第３および第４の貫通電極を介して前記第３のレシーバ回路と接続され、
   前記第１の半導体チップから前記第２の半導体チップに送信される第２の信号は、前記第３のドライバ回路に入力され、前記第３および第４の貫通電極を介して前記第３のレシーバ回路から出力されることを特徴とする請求項１から３のいずれかに記載の半導体装置。
5. 前記第１の半導体チップは選択回路を更に含み、
   前記第１の半導体チップは、第４および第５のドライバ回路を有し、
   前記第２の半導体チップは、第４および第５のレシーバ回路を有し、
   前記第４のドライバ回路は、第５の貫通電極を介して前記第４のレシーバ回路と接続され、
   前記第５のドライバ回路は、第６の貫通電極を介して前記第５のレシーバ回路と接続され、
   前記第１の半導体チップから前記第２の半導体チップに送信される第３の信号は、前記前記第４および第５のドライバ回路のうち前記選択回路により選択されたドライバ回路に入力され、前記第４または第５のレシーバ回路のいずれかから出力されることを特徴とする請求項１から４のいずれかに記載の半導体装置。
6. 前記第１の半導体チップと複数の前記第２の半導体チップが積層されており、前記貫通電極が前記複数の第２の半導体チップに設けられていることを特徴とする請求項１から５のいずれかに記載の半導体装置。
7. 前記第１および第２の半導体チップの一方がインタフェースチップであり、他方がコアチップであることを特徴とする請求項１から５のいずれかに記載の半導体装置。
8. 第１および第３のドライバ回路を含む複数のドライバ回路を有する第１の半導体チップと、
   第１および第３のレシーバ回路を含む複数のレシーバ回路を有する第２の半導体チップと、
   前記第１の半導体チップと前記第２の半導体チップを接続する複数の貫通電極と、を備え、
   前記第１のドライバ回路は、第１の貫通電極を介して前記第１のレシーバ回路と接続され、
   前記第３のドライバ回路は、第３および第４の貫通電極を介して前記第３のレシーバ回路と接続され、
   前記第１の半導体チップから前記第２の半導体チップに送信される第１の信号は、前記第１のドライバ回路に入力され、前記第１の貫通電極のみを介して前記第１のレシーバ回路から出力され、
   前記第１の半導体チップから前記第２の半導体チップに送信される第２の信号は、前記第３のドライバ回路に入力され、前記第３および第４の貫通電極の双方を介して前記第３のレシーバ回路から出力されることを特徴とする半導体装置。
9. 複数の前記第２の半導体チップを備え、
   前記第１の信号は、複数の前記第２の半導体チップのうち送信先となるべき前記第２の半導体チップを指定する信号であることを特徴とする請求項８に記載の半導体装置。
10. 前記第１の半導体チップは選択回路を更に含み、
    前記第１の半導体チップは、第４および第５のドライバ回路を有し、
    前記第２の半導体チップは、第４および第５のレシーバ回路を有し、
    前記第４のドライバ回路は、第５の貫通電極を介して前記第４のレシーバ回路と接続され、
    前記第５のドライバ回路は、第６の貫通電極を介して前記第５のレシーバ回路と接続され、
    前記第１の半導体チップから前記第２の半導体チップに送信される第３の信号は、前記前記第４および第５のドライバ回路のうち前記選択回路により選択されたドライバ回路に入力され、前記第４または第５のレシーバ回路のいずれかから出力されることを特徴とする請求項８または９に記載の半導体装置。

Images