JP2014229649A - Semiconductor module and manufacturing method thereof - Google Patents
Semiconductor module and manufacturing method thereof Download PDFInfo
- Publication number
- JP2014229649A JP2014229649A JP2013105915A JP2013105915A JP2014229649A JP 2014229649 A JP2014229649 A JP 2014229649A JP 2013105915 A JP2013105915 A JP 2013105915A JP 2013105915 A JP2013105915 A JP 2013105915A JP 2014229649 A JP2014229649 A JP 2014229649A
- Authority
- JP
- Japan
- Prior art keywords
- case
- semiconductor module
- peripheral wall
- resin
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000004891 communication Methods 0.000 claims abstract description 39
- 229920005989 resin Polymers 0.000 claims abstract description 19
- 239000011347 resin Substances 0.000 claims abstract description 19
- 238000009751 slip forming Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 32
- 239000000758 substrate Substances 0.000 abstract description 10
- 239000000919 ceramic Substances 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 abstract description 5
- 238000009423 ventilation Methods 0.000 abstract description 5
- 238000005192 partition Methods 0.000 description 15
- 239000003822 epoxy resin Substances 0.000 description 10
- 229920000647 polyepoxide Polymers 0.000 description 10
- 238000004382 potting Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 239000000498 cooling water Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、ケース内に配置した半導体素子を樹脂でポッティングして封止した半導体モジュール及びその製造方法に関する。 The present invention relates to a semiconductor module in which a semiconductor element placed in a case is potted with a resin and sealed, and a method for manufacturing the same.
従来、放熱用のベース基板上に、半導体素子を搭載した金属層を有するセラミックス基板を配置し、ケース側壁で囲んだ内側のセラミックス基板及び半導体素子をエポキシ樹脂でポッティングして封止した半導体モジュールが知られている(下記特許文献1参照)。 Conventionally, there has been a semiconductor module in which a ceramic substrate having a metal layer on which a semiconductor element is mounted is disposed on a base board for heat dissipation, and the inner ceramic substrate and the semiconductor element surrounded by a case side wall are potted and sealed with epoxy resin. It is known (see Patent Document 1 below).
ところで、上記ポッティング用の樹脂は粘度が比較的高く、このためケース内の下部に、樹脂によって空気が閉じ込められた状態となる気泡が発生しやすく、改善が望まれている。 By the way, the above-mentioned potting resin has a relatively high viscosity. Therefore, bubbles are easily generated in the lower part of the case in a state where air is trapped by the resin, and improvement is desired.
そこで、本発明は、半導体素子を樹脂でポッティングする際に気泡の発生を抑制することを目的としている。 Accordingly, an object of the present invention is to suppress the generation of bubbles when potting a semiconductor element with a resin.
本発明は、ケース内に配置した半導体素子を樹脂でポッティングして封止する構造の半導体モジュールであって、前記ケースの側壁は、上下方向に延びる通気孔を備え、この通気孔の下部は、前記ケース内の底部に連通していることを特徴とする。 The present invention is a semiconductor module having a structure in which a semiconductor element disposed in a case is potted and sealed with a resin, and the side wall of the case includes a vent hole extending in a vertical direction. It communicates with the bottom of the case.
本発明によれば、半導体素子を樹脂でポッティングする際に、注入する樹脂によって下部に押し込められる空気は、通気孔を通して外部に放出されるので、樹脂で閉じ込められた状態の気泡の発生を抑制することができる。 According to the present invention, when the semiconductor element is potted with resin, the air pushed into the lower part by the injected resin is released to the outside through the vent hole, so that the generation of bubbles confined by the resin is suppressed. be able to.
以下、本発明の実施の形態を図面に基づき説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、本発明の一実施形態に係わる半導体モジュールとしてのパワー半導体モジュール1の断面図で、このパワー半導体モジュール1は、アルミニウム合金などの金属で構成される放熱用のベース板3を備え、ベース板3内には冷却水が流れる冷却水通路3aを設けている。ベース板3は、平面視で矩形状であり、そのベース板3の外周側上面には、周壁5が設けられ、これらベース板3及び周壁5はケース7を構成している。
FIG. 1 is a cross-sectional view of a power semiconductor module 1 as a semiconductor module according to an embodiment of the present invention. The power semiconductor module 1 includes a base plate 3 for heat dissipation composed of a metal such as an aluminum alloy. A
ベース板3上の周壁5で囲まれた内側の領域9には、セラミックス基板11の上下両側に、銅などからなる金属層13,15を設けた複合基板である台座17を、絶縁層19を介して配置している。そして、上部の金属層13上にはハンダ21を介してパワー半導体素子23を実装している。上記した台座17やその上部のパワー半導体素子23を含めて半導体モジュール本体25を構成している。
In the
図2は、ケース7の周壁5の一部を示す平面図で、ケース7の全体の形状は図2中で上下方向に長い長方形状であり、その長手方向(図2中で上下方向)に沿って3相(U相、V相、W相)分の前記した領域9が形成される。なお、図2では、該領域9内に配置する半導体モジュール本体25を省略している。
FIG. 2 is a plan view showing a part of the
ケース7の周壁5は、図2中で上下方向に長い長方形状における左右一対の長辺部27と、図2中で上下両側に位置する一対の短辺部29(図2中で下部側は省略されている)と、を備えている。また、3相(U相、V相、W相)分の各領域9は、短辺部29と平行な隔壁部31によって仕切られている。上記した周壁5(長辺部27、短辺部29)及び隔壁部31は、ケース7の側壁を構成している。
The
図2中で右側の一方の長辺部27の上面には、図示しない外部バスバーと接続する電源用端子33,35がU、V、Wの各相毎に設けられている。図2中で左側の他方の長辺部27の上面には、図示しない他の外部バスバーと接続するU、V、W端子37が各相毎にそれぞれ設けられている。これらの各端子33,35,37に電気的に接続する図示しないインサートナットが長辺部27内に埋設されている。このインサートナットと台座17側との電気的な接続構造は省略している。
On the upper surface of one
そして、本実施形態では、周壁5内に上下方向に貫通するようにして延びる通気孔39を形成している。ここでの通気孔39は、図2に示すように、U、V、Wの各1相分に対応する周壁5の一対の長辺部27にそれぞれ2箇所、周壁5の短辺部29には3箇所設けている。図2では、通気孔39を隔壁部31に設けていないが、隔壁部31に設けることもできる。なお、図1の周壁5の左右の長辺部27の断面構造は、図1中で左側が図2のA−A断面図に対応し、図1中で右側が図2のB−B断面図に対応している。
And in this embodiment, the
通気孔39は、図1に示すように、周壁5の上面に空気放出口となる開口39aを備え、下部はケース7内の領域9の底部に、連通部39bを介して連通している。連通部39bは、複数の通気孔39の下部相互を連通し、周壁5(長辺部27、短辺部29)及び隔壁部31の内周側の全周にわたり連続して形成されている。
As shown in FIG. 1, the
連通部39bは、図2のB−B線に対応する断面構造(図1の右側の長辺部27)で示すように、ケース7内の領域9に直接連通して開口する開口部39b1と、開口部39b1の領域9と反対側位置にて開口部39b1よりも上方に位置する連通路39b2とを備えている。連通路39b2は、互いに隣接する通気孔39の下部相互を連通している。このような開口部39b1及び連通路39b2は、周壁5の領域9側の部分を下方に突出させる突起39cを設けることで形成することができる。突起39cは、周壁5(長辺部27、短辺部29)及び隔壁部31の内周側の全周にわたり連続して設けてある。すなわち、突起39cをこのようにして全周にわたり設けることで、開口部39b1が全周にわたり形成される。
As shown in the cross-sectional structure corresponding to the line BB in FIG. 2 (the
図3は、図2のC−C断面図であり、連通路39b2は、互いに隣接する通気孔39同士を直接連通している。また、図3に示すように、通気孔39は、開口39a側が狭く、連通部39b側が広くなるようなテーパ形状としている。
3 is a cross-sectional view taken along the line C-C in FIG. 2, and the
図4〜図7は、より具体化したケース7の形状を示すもので、図1、図2と同一構成部分には同一符号を付して説明する。図4は、図2に対応しているが、図2に対し紙面上で時計回り方向に90度回転した図となっている。ただし、図4と図2とでは、電源用端子33,35とU、V、W端子37とが、互いに反対側の長辺部27に設けられている点で異なる。また、図4では、隔壁部31にも通気孔39を設けている。
4 to 7 show a more specific shape of the
図5は図4のD−D断面図、図6は図4のE−E断面図であり、周壁5(長辺部27、短辺部29)の下部には、図5、図6中で左右方向に延びる開口部39b1が形成されているのがわかる。また、図5に示すように、短辺部29及び隔壁部31の下部には、開口部39b1に連通して開口部39b1より上方に位置する連通路39b2が形成されているのがわかる。
5 is a sectional view taken along the line DD of FIG. 4, and FIG. 6 is a sectional view taken along the line EE of FIG. 4. The lower part of the peripheral wall 5 (
図7(a)は図4のF−F断面図であり、周壁5における長辺部27の下部には、上記図6の開口部39b1の奥側に図7(a)中で左右方向に延びる連通路39b2が形成されているのがわかる。この連通路39b2は、互いに隣接する通気孔39の下部同士を直接連通している。
7A is a cross-sectional view taken along the line F-F in FIG. 4. In the lower part of the
図7(b)は図7(a)の変形例であり、連通路39b2内の上壁の下面に左右一対の傾斜面39b3を形成している。この一対の傾斜面39b3は、ケース7の周壁5の周方向に沿って互いに隣接する通気孔39相互間のほぼ中心位置Sに対し、通気孔39側が上方となるよう傾斜している。すなわち、通気孔39の下端開口部は、中心位置Sよりも上方に位置している。
FIG. 7B is a modification of FIG. 7A, and a pair of left and right inclined surfaces 39b3 are formed on the lower surface of the upper wall in the communication passage 39b2. The pair of inclined surfaces 39b3 are inclined so that the
次に、作用を説明する。図1、図2のように、周壁5及び隔壁部31で囲まれた領域9内の半導体モジュール本体25に対し、図8のようにエポキシ樹脂41でポッティングにより封止する。このようなポッティングに使用するエポキシ樹脂41は粘土が比較的高いことから、領域9に樹脂を充填する過程で、該樹脂によって空気が内部に閉じ込められてしまい、図9のように通気孔39を設けていない比較例で示すように、ケース7の下部(底部)に大きな気泡43が発生してしまう。
Next, the operation will be described. As shown in FIGS. 1 and 2, the
このような大きな気泡43の発生は、特にセラミックス基板11の両面に金属層13,15を設けた台座17を備える実装構造で顕著となる。この場合、台座17を製造する際にセラミックス基板11を保持した状態で金属層13,15を形成する必要があることから、セラミックス基板11の周縁を金属層13,15から突出させた保持部11aを備えている。このため、該保持部11aが庇となってその下部に気泡43が発生しやすい。
The generation of such
これに対して本実施形態では、周壁5や隔壁部31に通気孔39及び、通気孔39の下部に連通する連通部39bを設けている。このため、エポキシ樹脂41を充填する過程で、該充填するエポキシ樹脂41により下部に空気が閉じ込められても、該空気は連通部39b及び通気孔39を経て通気孔39の上部の開口39aから外部に放出される。このため、図8に示すように、セラミックス基板11に上記した保持部11aを備える実装構造であっても、エポキシ樹脂41をより確実にケース7の底部に導くことができ、発生する気泡43を、より小さく抑えることができる。
On the other hand, in the present embodiment, the
その際、上記通気孔39の下部は、連通部39bを通してケース7の底部に連通しているので、ケース7の底部(底面)に押し込められる空気を、連通部39b及び通気孔39を通してより確実に外部に放出することができる。気泡43をより小さくすることで、充填後のエポキシ樹脂41が剥がれにくくなり、ポッティングして封止することによる、防湿や絶縁効果及び、半田寿命の向上など、信頼性の高い製品が得られる。
At that time, since the lower part of the
また、本実施形態では、複数の通気孔39の下部相互を連通する連通部39bが周壁5や隔壁部31の下部に設けられ、連通部39bの開口部39b1は、ケース7内の底部に開口して側壁である周壁5及び隔壁部31の全周にわたり連続して形成されている。このため、ケース7の底部に押し込められた空気は、周壁5(長辺部27、短辺部29)及び隔壁部31で囲まれた領域9内の周囲全周の広い範囲にわたり外部に放出でき、気泡43の発生をより低減することができる。
Further, in the present embodiment, a
また、本実施形態では、連通部39bは、複数の通気孔39の下部相互を直接連通する連通路39b2と、この連通路39b2より下方に位置してケース7内の底部に開口する開口部39b1と、を有している。この場合、ケース7内の底部から開口部39b1に取り込んだ空気は、その一部が通気孔39に対応する位置付近から通気孔39に直接流れ、他の一部が図3、図7に示す連通路39b2に一旦取り込まれる。
In the present embodiment, the
上記連通路39b2に一旦取り込まれた空気は、連通路39b2を周方向に流れて通気孔39に達し、通気孔39の上部の開口39aから外部に放出される。この場合、開口部39b1から、開口部39b1より上方位置にある連通路39b2に取り込んだ空気を、図1、図5に示す突起39cによって、連通路39b2から開口部39b1へ逆流するのを抑えることになり、通気孔39に効率よく導くことができる。
The air once taken into the communication path 39b2 flows in the circumferential direction through the communication path 39b2, reaches the
また、本実施形態では、連通路39b2内の上壁の下面は、図7(b)に示すように、周壁5や隔壁部31の周方向に沿って互いに隣接する通気孔39相互間の中心位置Sに対し、通気孔39側が上方となるよう傾斜している傾斜面39b3を備える構成とすることもできる。この場合、開口部39b1から連通路39b2に取り込んだ空気が、傾斜面39b3に沿って通気孔39までより効率よく円滑に流れ、空気の放出効率がより向上し、気泡43の発生をより一層低減することができる。
In the present embodiment, the lower surface of the upper wall in the communication passage 39b2 is the center between the adjacent vent holes 39 along the circumferential direction of the
また、本実施形態では、ケース7の内側の領域9内の空気を、通気孔39を通して外部に逃がす際に、通気孔39の外部から空気を吸引するようにすることもできる。これにより、領域9内に注入する樹脂が、例えば自重によりケース7の底部まで到達しにくい程粘度が高い場合であっても、空気を通気孔39から強制的に吸引することにより、樹脂をケース7の底部まで行き渡らせ、これによって気泡43の発生を抑えることができる。
Further, in the present embodiment, when the air in the
以上、本発明の実施形態について説明したが、これらの実施形態は本発明の理解を容易にするために記載された単なる例示に過ぎず、本発明は当該実施形態に限定されるものではない。本発明の技術的範囲は、上記実施形態で開示した具体的な技術事項に限らず、そこから容易に導きうる様々な変形、変更、代替技術なども含むものである。 As mentioned above, although embodiment of this invention was described, these embodiment is only the illustration described in order to make an understanding of this invention easy, and this invention is not limited to the said embodiment. The technical scope of the present invention is not limited to the specific technical matters disclosed in the above embodiment, but includes various modifications, changes, alternative techniques, and the like that can be easily derived therefrom.
例えば、上記した実施形態では、ポッティングで使用する樹脂をエポキシ樹脂41としているが、これに限るものではない。また、セラミックス基板11の周縁を金属層13,15から突出させた保持部11aを備えていない実装構造にも、本発明を適用できる。
For example, in the above-described embodiment, the resin used for potting is the
1 パワー半導体モジュール(半導体モジュール)
5 ケースの周壁(ケースの側壁)
7 ケース
9 ケースの側壁の内側の領域
23 パワー半導体素子
31 隔壁部(ケースの側壁)
39 通気孔
39b 連通部
39b1 連通部の開口部
39b2 連通部の連通路
39b3 連通路の傾斜面(上壁の下面)
41 エポキシ樹脂(樹脂)
1 Power semiconductor module (semiconductor module)
5 Case peripheral wall (case side wall)
7
39
41 Epoxy resin (resin)
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013105915A JP6208980B2 (en) | 2013-05-20 | 2013-05-20 | Semiconductor module and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013105915A JP6208980B2 (en) | 2013-05-20 | 2013-05-20 | Semiconductor module and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014229649A true JP2014229649A (en) | 2014-12-08 |
JP6208980B2 JP6208980B2 (en) | 2017-10-04 |
Family
ID=52129272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013105915A Expired - Fee Related JP6208980B2 (en) | 2013-05-20 | 2013-05-20 | Semiconductor module and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6208980B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105990258A (en) * | 2015-03-20 | 2016-10-05 | 富士电机株式会社 | Semiconductor module and resin case |
JP2017152472A (en) * | 2016-02-23 | 2017-08-31 | 三菱電機株式会社 | Semiconductor device |
JP2020167216A (en) * | 2019-03-28 | 2020-10-08 | 株式会社ケーヒン | Power module |
JP2021114558A (en) * | 2020-01-20 | 2021-08-05 | 三菱電機株式会社 | Semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60216571A (en) * | 1984-04-11 | 1985-10-30 | Mitsubishi Electric Corp | Semiconductor device |
JPS6328052A (en) * | 1986-07-01 | 1988-02-05 | ブラウン・ボバリ・ウント・シ−・アクチエンゲゼルシヤフト | Power semiconductor module |
JPH09260148A (en) * | 1996-03-19 | 1997-10-03 | Diamond Electric Mfg Co Ltd | Electric apparatus |
JPH1187567A (en) * | 1997-09-02 | 1999-03-30 | Toshiba Corp | Semiconductor device |
JP2000012576A (en) * | 1998-06-26 | 2000-01-14 | Sharp Corp | Luminous display unit and its manufacture |
-
2013
- 2013-05-20 JP JP2013105915A patent/JP6208980B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60216571A (en) * | 1984-04-11 | 1985-10-30 | Mitsubishi Electric Corp | Semiconductor device |
JPS6328052A (en) * | 1986-07-01 | 1988-02-05 | ブラウン・ボバリ・ウント・シ−・アクチエンゲゼルシヤフト | Power semiconductor module |
JPH09260148A (en) * | 1996-03-19 | 1997-10-03 | Diamond Electric Mfg Co Ltd | Electric apparatus |
JPH1187567A (en) * | 1997-09-02 | 1999-03-30 | Toshiba Corp | Semiconductor device |
JP2000012576A (en) * | 1998-06-26 | 2000-01-14 | Sharp Corp | Luminous display unit and its manufacture |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105990258A (en) * | 2015-03-20 | 2016-10-05 | 富士电机株式会社 | Semiconductor module and resin case |
JP2016178220A (en) * | 2015-03-20 | 2016-10-06 | 富士電機株式会社 | Semiconductor module and resin case |
JP2017152472A (en) * | 2016-02-23 | 2017-08-31 | 三菱電機株式会社 | Semiconductor device |
JP2020167216A (en) * | 2019-03-28 | 2020-10-08 | 株式会社ケーヒン | Power module |
CN111755390A (en) * | 2019-03-28 | 2020-10-09 | 株式会社京滨 | Power module |
JP2021114558A (en) * | 2020-01-20 | 2021-08-05 | 三菱電機株式会社 | Semiconductor device |
JP7257978B2 (en) | 2020-01-20 | 2023-04-14 | 三菱電機株式会社 | semiconductor equipment |
Also Published As
Publication number | Publication date |
---|---|
JP6208980B2 (en) | 2017-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10159166B2 (en) | Heat dissipating structure | |
KR100752239B1 (en) | Power module package structure | |
JP2015073012A (en) | Semiconductor device | |
JP6208980B2 (en) | Semiconductor module and manufacturing method thereof | |
US10123428B2 (en) | Package module | |
JP5096094B2 (en) | Circuit equipment | |
JP2016181536A (en) | Power semiconductor device | |
KR20130051485A (en) | Led module | |
US9943010B2 (en) | Electronic unit | |
KR102041644B1 (en) | Power module package and method of fabricating the same | |
KR20160035916A (en) | Power module package and method of manufacturing the same | |
US9433076B2 (en) | Mounting structure of electronic components provided with heat sink | |
KR101482326B1 (en) | Power semiconductor module having latchable lead member | |
JP6281470B2 (en) | Fluid device | |
JP2008028311A (en) | Semiconductor device | |
KR20060105403A (en) | Package structure having circuit and composite substrate | |
TWI479615B (en) | Semiconductor package and heat sink thereof | |
JP2018182175A (en) | Power semiconductor module | |
JP6769556B2 (en) | Semiconductor devices and semiconductor modules | |
JP2010010568A (en) | Circuit device | |
JP2010056351A (en) | Electronic device | |
JP2010010569A (en) | Circuit device and method of manufacturing the same | |
JP5354058B2 (en) | Resin-sealed semiconductor device | |
JP2009170795A (en) | Light emitting device | |
JP5408039B2 (en) | Electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6208980 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316354 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z02 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z02 |
|
SZ03 | Written request for cancellation of trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z03 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |