JP2014219866A - サーボモータ制御システム - Google Patents

サーボモータ制御システム Download PDF

Info

Publication number
JP2014219866A
JP2014219866A JP2013099241A JP2013099241A JP2014219866A JP 2014219866 A JP2014219866 A JP 2014219866A JP 2013099241 A JP2013099241 A JP 2013099241A JP 2013099241 A JP2013099241 A JP 2013099241A JP 2014219866 A JP2014219866 A JP 2014219866A
Authority
JP
Japan
Prior art keywords
memory
servo
servo motor
control processor
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013099241A
Other languages
English (en)
Other versions
JP5702827B2 (ja
Inventor
邦孝 小槇
Kunitaka Komaki
邦孝 小槇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP2013099241A priority Critical patent/JP5702827B2/ja
Priority to DE201410006243 priority patent/DE102014006243A1/de
Priority to US14/270,386 priority patent/US20140333248A1/en
Priority to CN201410192608.9A priority patent/CN104142653B/zh
Publication of JP2014219866A publication Critical patent/JP2014219866A/ja
Application granted granted Critical
Publication of JP5702827B2 publication Critical patent/JP5702827B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
    • G05B19/4148—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by using several processors for different functions, distributed (real-time) systems
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B11/00—Automatic controllers
    • G05B11/01—Automatic controllers electric
    • G05B11/011—Automatic controllers electric details of the correcting means
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B15/00—Systems controlled by a computer
    • G05B15/02—Systems controlled by a computer electric
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/33—Director till display
    • G05B2219/33336—Director till display first dsp calculates commands for each motor, second dsp regulates position

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Numerical Control (AREA)
  • Programmable Controllers (AREA)
  • Control Of Electric Motors In General (AREA)

Abstract

【課題】サーボ制御部に専用の補正データ用メモリを配置することなく、繰り返し制御用のメモリ容量の増大をはかるとともに、実装面積とコストの削減が可能なサーボモータ制御システムを提供する。
【解決手段】サーボ制御用の周辺制御ＬＳＩ３２は全ての補正データを保存するには不十分であるが、ある時点で必要な補正データを保存するためには十分な内蔵メモリ（メモリ３４）を備えている。一方、数値制御装置１０のメインメモリ（メモリ２１）は、全ての補正データを保存するために十分な容量を持つ。そこで、補正データを数値制御装置１０のメインメモリ（数値制御部１１に備わったメモリ２１）に保存しておき、そこから補間周期毎に補正のために必要最小限のデータをサーボ制御部１２に備わった周辺制御ＬＳＩ３４に内蔵されるメモリ３４に転送する。サーボ制御用のプロセッサ３０は、メモリ３４に転送されたデータを用いて繰り返し制御を行う。
【選択図】図１

Description

本発明は、サーボモータ制御システムに関する。
マシニングセンタ等の工作機械において、繰り返し指令に対して高速かつ高精度な追従性を実現する方法として、繰り返し制御がある。繰り返し制御では、繰り返し指令されるパターンにおける形状の位置に対応して補正データを記憶しておき、位置に対応して位置偏差を補正することにより、速度変動があっても位置偏差を小さくできる。この補正データが大きいほど長時間の繰り返し制御が可能であるが、従来は、制御を実行するサーボ制御プロセッサの周辺にメモリを実装して、これにあてていた。
数値制御装置では、特許文献１に図示されているように、数値制御部、サーボモータ制御部等の各機能ブロックがあり、相互にバス接続される構成になっている。図６はこのような数値制御装置の構成例である。数値制御装置１０は、数値制御部１１、モータ制御部１２、アンプインタフェース部１３を備えている。前述の各機能ブロック（数値制御部１１、モータ制御部１２）には、各々の制御における処理を実行するプロセッサ（２０，３０）、メモリ（メモリ２１，メモリ３１）、および機能ブロックを接続する内部バス１４とプロセッサとの間のブリッジとなる周辺制御ＬＳＩ（２２，３２）等が実装されている。また、アンプインタフェース部１３は周辺制御ＬＳＩ４２を備えており、内部バス１４を介して数値制御部１１とモータ制御部１２と接続されている。モータ駆動用アンプ１８は、シリアルサーボバス１９を介してアンプインタフェース部１３と接続され、モータ制御部１２からの指令に基づいてモータを駆動する。
また、特許文献２に示されているように、工作機械において、繰り返し指令に対して高速かつ高精度な追従性を実現する方法として、繰り返し制御がある。繰り返し制御では、補正データを保存するためのメモリが必要となる。従来このメモリとして、サーボ制御プロセッサの周辺に専用のメモリ（図６のメモリ３１を参照）を実装していた。
特開平９−６９００４号公報 特許第４９８０４５３号公報
繰り返し制御では、繰り返しを実行する時間分の補正データを保持する必要があるため、メモリを大きくすることで、繰り返し制御を実行可能な時間を長くすることができるようになる。しかし、サーボ制御プロセッサの周辺に実装できるメモリにはコストやスペースの制約から限りがあり、このメモリ容量の少なさが繰り返しを実行できる時間の制約になっていた。
そこで、本発明の目的は、上記従来技術の問題点に鑑み、サーボ制御部に専用の補正データ用メモリを配置することなく、繰り返し制御用のメモリ容量の増大をはかるとともに、実装面積とコストの削減が可能なサーボモータ制御システムを提供することである。
本願の請求項１に係る発明は、サーボモータを制御するための指令を作成し、サーボ制御プロセッサへ出力する数値制御プロセッサと、該出力された指令に基づいてサーボモータを制御するサーボ制御プロセッサを有するサーボモータ制御シスムテムにおいて、前記サーボ制御プロセッサが参照可能な第１のメモリと、前記数値制御プロセッサが参照可能な第２のメモリと、前記第２のメモリから前記第１のメモリにデータを転送するメモリ転送手段と、前記メモリ転送手段にメモリ転送のタイミングを通知するタイミング通知手段と、を有し、前記タイミング通知手段が前記メモリ転送手段にメモリ転送を指示すると、前記メモリ転送手段は前記第２のメモリから前記第１のメモリにデータの転送を行い、前記サーボ制御プロセッサが前記第２のメモリから前記第１のメモリに転送されたデータを使ってサーボモータを制御することを特徴とするサーボモータ制御システムである。
請求項２に係る発明は、サーボモータを制御するための指令を作成し、サーボ制御プロセッサへ出力する数値制御プロセッサと、該出力された指令に基づいてサーボモータを制御するサーボ制御プロセッサを有するサーボモータ制御シスムテムにおいて、前記サーボ制御プロセッサが参照可能な第１のメモリと、前記数値制御プロセッサが参照可能な第２のメモリと、前記第１のメモリと前記第２のメモリとの間でデータを転送するメモリ転送手段と、前記メモリ転送手段にメモリ転送のタイミングを通知するタイミング通知手段と、を有し、前記タイミング通知手段が前記メモリ転送手段にメモリ転送を指示すると、前記メモリ転送手段は前記第１のメモリと前記第２のメモリの間でデータの転送を行い、前記サーボ制御プロセッサが前記第２のメモリから前記第１のメモリに転送されたデータを使ってサーボモータを制御することを特徴とするサーボモータ制御システムである。
請求項３に係る発明は、前記サーボ制御プロセッサは前記第１のメモリにデータの読み込みおよび書き込みを行い、前記メモリ転送手段は前記第１のメモリに前記サーボ制御プロセッサが書き込んだデータを前記第２のメモリに転送することを特徴とする請求項２に記載のサーボモータ制御システムである。
請求項４に係る発明は、前記サーボ制御プロセッサが繰り返し制御を実行し、前記第１のメモリに繰り返し制御のための補正データが保存されていることを特徴とする請求項１〜３の何れか１つに記載のサーボモータ制御システムである。
本発明により、サーボ制御部に専用の補正データ用メモリを配置することなく、繰り返し制御用のメモリ容量を増大でき、実装面積とコストの削減が可能なサーボモータ制御システムを提供できる。
本発明に係るサーボ制御システムを説明する概略ブロック図である。 数値制御部のメモリからサーボ制御部のメモリに補正データの転送を行うメモリ転送を説明するブロック図である。 数値制御部のメモリからサーボ制御部のメモリに補正データを転送するメモリ転送のタイミングを説明する図である。 数値制御部のメモリとサーボ制御部のメモリの間で補正データの転送を行うメモリ転送のタイミングを説明する図である。 数値制御部のメモリとサーボ制御部のメモリの間で補正データの転送を行うメモリ転送のタイミングを説明する図である。 従来のサーボ制御システムを説明する図である。
以下、本発明の実施形態を図面と共に説明する。なお、従来技術と同様または類似する構成は同じ符号を用いて説明する。
本発明は、補正データを数値制御装置の比較的大規模なメインメモリに保存しておき、そこから補間周期毎に必要最小限のデータをサーボ制御プロセッサの周辺メモリにロードして繰り返し制御を実行し、逆に、補間周期毎に必要最小限の修正された補正データをメインメモリにストアする。
ある時点で繰り返し制御を行うためには、全ての補正データは必要せず、その時点での周辺の補正データがあればよい。サーボ制御用周辺制御ＬＳＩには全ての補正データを保存するには不十分だが、ある時点で必要な補正データを保存するためには十分な内蔵メモリを持っている。一方、数値制御装置のメインメモリは全ての補正データを保存するために十分な容量である。そこで、補正データを数値制御装置のメインメモリに保存しておき、そこから補間周期毎に必要最小限のデータをサーボ制御プロセッサの内蔵メモリにロードし、逆に、補間周期毎に必要最小限の修正された補正データをメインメモリにストアすることで、繰り返し制御の実行が可能となる。
図１は、本発明に係るサーボ制御システムを説明する概略ブロック図である。数値制御装置１０は、数値制御部１１、モータ制御部１２、アンプインタフェース部１３を備えている。前述の各機能ブロック（数値制御部１１、モータ制御部１２）には、各々の制御における処理を実行するプロセッサ（数値制御用のプロセッサ２０，モータ制御用のプロセッサ３０）、メモリ（大容量のメモリ２１，周辺制御ＬＳＩに内蔵されたメモリ３４）、および機能ブロックを接続する内部バス１４とプロセッサとの間のブリッジとなる周辺制御ＬＳＩ（２２，３２）等が実装されている。
また、アンプインタフェース部１３は周辺制御ＬＳＩ４２を備えており、内部バス１４を介して数値制御部１１とモータ制御部１２と接続されている。モータ駆動用アンプ１８は、シリアルサーボバス１９を介してアンプインタフェース部１３と接続され、モータ制御部１２からの指令に基づいてモータを駆動する。
上述したサーボモータ制御システムにおいて、ある時点で繰り返し制御を行うためには、全ての補正データは必要せず、その時点での周辺の補正データがあればよい。そこで、図１に示される数値制御装置１０では、サーボ制御用の周辺制御ＬＳＩ３２は全ての補正データを保存するには不十分であるが、ある時点で必要な補正データを保存するためには十分な内蔵メモリ（メモリ３４）を備えている。一方、数値制御装置１０のメインメモリ（メモリ２１）は、全ての補正データを保存するために十分な容量を持つ。
そこで、補正データを数値制御装置１０のメインメモリ（数値制御部１１に備わったメモリ２１）に保存しておき、そこから補間周期毎に補正のために必要最小限のデータをサーボ制御部１２に備わった周辺制御ＬＳＩ３２に内蔵されるメモリ３４に転送する。
図２は数値制御部１１のメモリ２１からサーボ制御部１２のメモリ３４に補正データの転送を行うメモリ転送を説明するブロック図である。メインメモリ（メモリ２１）から内蔵メモリ（メモリ３４）への補正データのメモリ転送のタイミングは、タイミング通知手段５０（具体的にはプロセッサ３０）が生成する。タイミング通知手段５０は、内部のカウンタ（図示せず）により、一定の周期（例えば、補間周期）のタイミングで転送信号を作成し、それをメモリ転送手段５１（具体的には周辺制御ＬＳＩ３２）に通知する。
メモリ転送手段５１はタイミング通知手段５０から転送信号を受信すると、メモリ２１からメモリ３４へデータの転送を実行する。その際に、メモリ転送手段５１は、メインメモリ（メモリ２１）内の補正データのセグメントを１つずつずらす。Ｎまでずらし終わると、通常は１に戻り、以後、加工が続く限りこれを繰り返す。モータ制御部１２のサーボ制御プロセッサ（プロセッサ３０）は、この内蔵メモリ（メモリ３４）のデータをリードしながら繰り返し制御を行う。
図３は数値制御部のメモリからサーボ制御部のメモリに補正データを転送するメモリ転送のタイミングを説明する図である。メインメモリ（メモリ２１）内の補正データ領域は、図３に示されるようにＮ個のセグメントに分かれており、各々に、補正データが格納されている。
図４は数値制御部のメモリとサーボ制御部のメモリの間で補正データの転送を行うメモリ転送のタイミングを説明する図である。
図５は数値制御部のメモリとサーボ制御部のメモリの間で補正データの転送を行うメモリ転送のタイミングを説明する図である。メインメモリ（メモリ２１）内の補正データ領域は、図５に示されるようにＮ個のセグメントに分かれており、各々に、補正データが格納されている。
サーボ制御プロセッサが繰り返し制御を実行している最中に補正データを修正する必要が生じたら、内蔵メモリ（メモリ３４）にある補正データを修正すればよく、メモリ転送手段５１がそれをメモリ（メモリ２１）に格納する。このため、以後の繰り返しのサイクルでは、修正された補正データを利用することができる。
上述したように、数値制御部１１のメモリ２１からモータ制御部１２の周辺制御ＬＳＩ３２の内蔵メモリ（メモリ３４）に適宜必要な補正データを転送することで、繰り返し制御の実行が可能となり、専用の補正データ用メモリ３１（図６参照）を削除でき、実装面積とコストの削減が可能となる。また、大容量のメモリ（メモリ２１）を利用可能となるので、繰り返しを行うことのできる時間を長くすることができるようになる。
１０ 数値制御装置
１１ 数値制御部
１２ モータ制御部
１３ アンプインタフェース部
１４ 内部バス

２０ プロセッサ
２１ メモリ
２２ 周辺制御ＬＳＩ
２３ バス

３０ プロセッサ
３１ メモリ
３２ 周辺制御ＬＳＩ
３４ メモリ

５０ タイミング通知手段
５１ メモリ転送手段

Claims (4)

  1. サーボモータを制御するための指令を作成し、サーボ制御プロセッサへ出力する数値制御プロセッサと、該出力された指令に基づいてサーボモータを制御するサーボ制御プロセッサを有するサーボモータ制御シスムテムにおいて、
    前記サーボ制御プロセッサが参照可能な第１のメモリと、
    前記数値制御プロセッサが参照可能な第２のメモリと、
    前記第２のメモリから前記第１のメモリにデータを転送するメモリ転送手段と、
    前記メモリ転送手段にメモリ転送のタイミングを通知するタイミング通知手段と、
    を有し、
    前記タイミング通知手段が前記メモリ転送手段にメモリ転送を指示すると、前記メモリ転送手段は前記第２のメモリから前記第１のメモリにデータの転送を行い、前記サーボ制御プロセッサが前記第２のメモリから前記第１のメモリに転送されたデータを使ってサーボモータを制御することを特徴とするサーボモータ制御システム。
  2. サーボモータを制御するための指令を作成し、サーボ制御プロセッサへ出力する数値制御プロセッサと、該出力された指令に基づいてサーボモータを制御するサーボ制御プロセッサを有するサーボモータ制御シスムテムにおいて、
    前記サーボ制御プロセッサが参照可能な第１のメモリと、
    前記数値制御プロセッサが参照可能な第２のメモリと、
    前記第１のメモリと前記第２のメモリとの間でデータを転送するメモリ転送手段と、
    前記メモリ転送手段にメモリ転送のタイミングを通知するタイミング通知手段と、
    を有し、
    前記タイミング通知手段が前記メモリ転送手段にメモリ転送を指示すると、前記メモリ転送手段は前記第１のメモリと前記第２のメモリの間でデータの転送を行い、前記サーボ制御プロセッサが前記第２のメモリから前記第１のメモリに転送されたデータを使ってサーボモータを制御することを特徴とするサーボモータ制御システム。
  3. 前記サーボ制御プロセッサは前記第１のメモリにデータの読み込みおよび書き込みを行い、前記メモリ転送手段は前記第１のメモリに前記サーボ制御プロセッサが書き込んだデータを前記第２のメモリに転送することを特徴とする請求項２に記載のサーボモータ制御システム。
  4. 前記サーボ制御プロセッサが繰り返し制御を実行し、前記第１のメモリに繰り返し制御のための補正データが保存されていることを特徴とする請求項１〜３の何れか１つに記載のサーボモータ制御システム。
JP2013099241A 2013-05-09 2013-05-09 サーボモータ制御システム Active JP5702827B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013099241A JP5702827B2 (ja) 2013-05-09 2013-05-09 サーボモータ制御システム
DE201410006243 DE102014006243A1 (de) 2013-05-09 2014-04-28 Servomotorsteuersystem
US14/270,386 US20140333248A1 (en) 2013-05-09 2014-05-06 Servo motor control system
CN201410192608.9A CN104142653B (zh) 2013-05-09 2014-05-08 伺服电动机控制系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013099241A JP5702827B2 (ja) 2013-05-09 2013-05-09 サーボモータ制御システム

Publications (2)

Publication Number Publication Date
JP2014219866A true JP2014219866A (ja) 2014-11-20
JP5702827B2 JP5702827B2 (ja) 2015-04-15

Family

ID=51787637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013099241A Active JP5702827B2 (ja) 2013-05-09 2013-05-09 サーボモータ制御システム

Country Status (4)

Country Link
US (1) US20140333248A1 (ja)
JP (1) JP5702827B2 (ja)
CN (1) CN104142653B (ja)
DE (1) DE102014006243A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105487474A (zh) * 2015-11-30 2016-04-13 桂林电子科技大学 一种基于虚拟切片无损测量装置的精密控制系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03288208A (ja) * 1990-04-04 1991-12-18 Fanuc Ltd 数値制御装置
JPH0969004A (ja) * 1995-06-19 1997-03-11 Fanuc Ltd 数値制御装置
JP4980453B2 (ja) * 2010-09-06 2012-07-18 ファナック株式会社 加工を高精度化するサーボ制御システム
JP2013054730A (ja) * 2011-08-10 2013-03-21 Fanuc Ltd マルチコアプロセッサを有する数値制御装置システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3414787A (en) * 1964-03-04 1968-12-03 Pratt & Whitney Inc Numeric control and servo system
US4262336A (en) * 1979-04-27 1981-04-14 Pritchard Eric K Multi-axis contouring control system
US4449196A (en) * 1979-04-27 1984-05-15 Pritchard Eric K Data processing system for multi-precision arithmetic
JPH10326107A (ja) * 1997-03-25 1998-12-08 Mitsubishi Electric Corp サーボ制御方法およびサーボ制御システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03288208A (ja) * 1990-04-04 1991-12-18 Fanuc Ltd 数値制御装置
JPH0969004A (ja) * 1995-06-19 1997-03-11 Fanuc Ltd 数値制御装置
JP4980453B2 (ja) * 2010-09-06 2012-07-18 ファナック株式会社 加工を高精度化するサーボ制御システム
JP2013054730A (ja) * 2011-08-10 2013-03-21 Fanuc Ltd マルチコアプロセッサを有する数値制御装置システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105487474A (zh) * 2015-11-30 2016-04-13 桂林电子科技大学 一种基于虚拟切片无损测量装置的精密控制系统

Also Published As

Publication number Publication date
JP5702827B2 (ja) 2015-04-15
CN104142653B (zh) 2016-08-17
CN104142653A (zh) 2014-11-12
DE102014006243A1 (de) 2014-11-13
US20140333248A1 (en) 2014-11-13

Similar Documents

Publication Publication Date Title
US9869979B2 (en) Computation unit, output control method, and program
JP5803337B2 (ja) 同期制御装置、同期制御方法、同期制御プログラム、および同期制御プログラムを記録したコンピュータ読み取り可能な記録媒体
US8504176B2 (en) CPU unit of PLC, system program for PLC, and recording medium storing system program for PLC
US10025281B2 (en) Control device and system program, and recording medium
WO2012124136A1 (ja) Ｐｌｃのｃｐｕユニット、ｐｌｃ用のシステムプログラムおよびｐｌｃ用のシステムプログラムを格納した記録媒体
CN107885305B (zh) 控制装置、控制方法以及记录介质
CN105955897B (zh) 数据存储器访问方法、装置和系统
WO2013088499A1 (ja) 位置決め装置、及びｐｌｃシステム
JP2018153882A (ja) コントロールシステム、コントローラ及び制御方法
CN111095138B (zh) 控制装置、控制装置的控制方法、信息处理程序及记录介质
JP5702827B2 (ja) サーボモータ制御システム
JP2018022317A (ja) Ｈｉｌシミュレーションシステム及びその制御方法
JP7391629B2 (ja) モータ制御装置、数値制御装置、ロボットコントローラ及び統合コントローラシステム
JP6885296B2 (ja) スレーブ装置、マスター装置、および産業用ネットワークシステム
JP4318120B2 (ja) モータ駆動用パルス出力ｉｃ、および電子カム制御システム
US11454950B2 (en) Machining control system and machining system
JP2007330000A (ja) モータ制御装置
JP2017016366A (ja) 学習メモリ切り換え機能を有するサーボ制御システム
CN112462694B (zh) 基于总线伺服控制系统实现速度前馈补偿处理的方法、系统、装置、处理器及存储介质
TWI567562B (zh) 具有可擴充功能之驅動器
JP4107278B2 (ja) プロセッサ制御回路および情報処理装置
JP2022167677A (ja) データ転送方式
JP2013038741A (ja) コンフィグレーション装置及びコンフィグレーション方法
JP2008129944A (ja) Ｄｍａコントローラ及びｄｍａコントローラの制御方法
JP2005301839A (ja) モータ駆動用パルス出力ｉｃ

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20141006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150220

R150 Certificate of patent or registration of utility model

Ref document number: 5702827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150