JP2014212654A - Ｐｗｍ制御が可能なスイッチトキャパシタコンバータ - Google Patents

Ｐｗｍ制御が可能なスイッチトキャパシタコンバータ Download PDF

Info

Publication number
JP2014212654A
JP2014212654A JP2013088746A JP2013088746A JP2014212654A JP 2014212654 A JP2014212654 A JP 2014212654A JP 2013088746 A JP2013088746 A JP 2013088746A JP 2013088746 A JP2013088746 A JP 2013088746A JP 2014212654 A JP2014212654 A JP 2014212654A
Authority
JP
Japan
Prior art keywords
capacitor
pulse width
width modulation
terminal
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013088746A
Other languages
English (en)
Other versions
JP6082969B2 (ja
Inventor
将年 鵜野
Masatoshi Uno
将年 鵜野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Aerospace Exploration Agency JAXA
Original Assignee
Japan Aerospace Exploration Agency JAXA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Aerospace Exploration Agency JAXA filed Critical Japan Aerospace Exploration Agency JAXA
Priority to JP2013088746A priority Critical patent/JP6082969B2/ja
Publication of JP2014212654A publication Critical patent/JP2014212654A/ja
Application granted granted Critical
Publication of JP6082969B2 publication Critical patent/JP6082969B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Dc-Dc Converters (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

【課題】ＰＷＭ制御による電圧レギュレーションが可能であって、従来の多段階構成を用いずに低い降圧比を達成することが可能なコンバータを提供する。【解決手段】スイッチトキャパシタの中間キャパシタのうち１以上をパルス幅変調用回路で置き換えたコンバータを提供する。スイッチトキャパシタのスイッチ切り替えによってパルス幅変調用回路のモード切り替えも行われることとなるため、従来に比べ回路内の素子数を削減することができる。【選択図】図６

Description

本発明は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御により制御可能で従来よりも高い電圧降圧比を実現する（従来よりも大きく降圧される）、コンバータに関する。
電力変換に用いられるコンバータは、一般的にＰＷＭ制御を用いて負荷電圧の制御を行う。図１に示す降圧型コンバータにおいて、負荷電圧Ｖｏｕｔと入力電圧Ｖｉｎの関係は、スイッチＱの時比率（スイッチングの１周期全体に対して、スイッチQがオンとなっている期間の割合）をＤとすれば、Ｖout／Ｖin＝Ｄとなる。
図１に示す降圧型コンバータを、高い電圧降圧比が要求される用途、すなわち入力電圧に比べて大幅に低い出力電圧が要求される用途に用いる場合、Ｄの値を極端に小さくする必要がある。これに関し、Ｄの低下に伴い、スイッチの電圧電流ストレスの増加や制御性の低下など、各種の問題が引き起こされることが知られている。これらの問題を回避するために、高い降圧比が要求される非絶縁の降圧型コンバータにおいては２段階で電圧変換が行われることが多い。例えば、電圧レギュレーション機能を有さない中間バスコンバータ等を初段に用いて電圧を４８Ｖから１２Ｖ程度に降圧しておき、電圧レギュレーション機能を有するＰＷＭコンバータを２段目に用いて１２Ｖから任意の電圧への降圧を行う、という構成がとられている。
スイッチトキャパシタコンバータ（ＳＣＣ：Ｓｗｉｔｃｈｅｄ Ｃａｐａｃｉｔｏｒ Ｃｏｎｖｅｒｔｅｒ）は磁性素子を必要としない方式で動作する電力変換器であるため、回路の小型化ならびに高電力密度化に適している。その反面、入出力の電圧変換比が回路構成によって決定される固定値となってしまうため、電圧レギュレーションが必要とされる用途には不向きであり、主に電圧レギュレーションが不要な中間バスコンバータ等の非安定の変換器として利用されている。
M. Xu, J. Sun and F. C. Lee: "Voltage Divider and its Application in the Two-Stage Power Architecture", in Proc. IEEE APEC’06, pp.499-505, 2006. J. Sun, M. Xu, F. C. Lee and Y. Ying: "High Power Density Voltage Divider and its Application in Two-Stage Server VR", in Proc. IEEE PESC’07, pp.1872-1877, 2007-. R. Guo, Z. Liang, and A. Q. Huang, "A family of multimodes charge pump based dc-dc converter with high efficiency over wide input and output range," IEEE Trans. Power Electron., vol. 27, no. 11, pp.4788-4798, 2012. F. Z. Peng, F. Zhang and Z. Qian: "A Magnetic-Less DC-DC Converter for Dual-Voltage Automotive Systems", IEEE Trans. on Industry Applications, Vol.39, No.2, pp.511-518, 2003. B. Oraw and R. Ayyanar: "Load Adaptive, High Efficiency, Switched Capacitor Intermediate Bus Converter", in Proc. IEEE INTELEC'07, pp.628-635, 2007.
従来のＳＣＣの代表的な構成を図２に示す。入力電圧源Ｖｉｎは直列接続された２つのキャパシタＣ１，Ｃ２と接続されており、負荷ＲＬはＣ２と並列に接続されている。スイッチＱ１〜Ｑ４のスイッチングによってキャパシタＣ１，Ｃ２が中間キャパシタＣ３を介して相互充放電することにより、各キャパシタの電圧が等しくなる。
具体的には、奇数番号のスイッチＱ１，Ｑ３がオンである時には、キャパシタＣ１，Ｃ３が並列接続されるため、並列接続されたキャパシタ間に電圧のばらつきが発生している場合には相互充放電が行われ、電圧ばらつきが解消される方向へと向かう（図３ａ）。また一方で、偶数番号のスイッチＱ２，Ｑ４がオンである時には、キャパシタＣ２，Ｃ３が並列接続されるため、並列接続されたキャパシタ間に電圧のばらつきが発生している場合には相互充放電が行われ、電圧ばらつきが解消される方向へと向かう（図３ｂ）。
奇数番号のスイッチを全てオンとする状態と偶数番号のスイッチを全てオンとする状態との間でスイッチングを繰り返すことにより（スイッチングの１周期全体に対して、奇数番号のスイッチがオンとなっている期間の割合と、偶数番号のスイッチがオンとなっている期間の割合とは互いに等しいとする。）、キャパシタＣ１，Ｃ２，Ｃ３は直接的、又は間接的に（他のキャパシタを介して）相互充放電を行い、キャパシタＣ１，Ｃ２，Ｃ３の電圧が均等化される。よって、キャパシタＣ１，Ｃ２，Ｃ３の電圧をそれぞれＶC1，ＶC2，ＶC3とし、入力電圧源Ｖｉｎにより印加される入力電圧の大きさもＶinによって表わせば、Ｖin＝ＶC1＋ＶC2，ＶC1＝ＶC2＝ＶC3が成り立つため、負荷ＲＬの電圧Ｖoutは入力電圧の半分の電圧、即ち０．５Ｖinの固定値となる（降圧比は１／２の固定値）。なお、各スイッチに並列接続されたダイオードはＭＯＳＦＥＴスイッチのボディダイオードを意味したものである（スイッチとしてＭＯＳＦＥＴを用いることは必須ではなく、任意の片方向、又は双方向スイッチを用いてよい。）。
なお、図２に示すＳＣＣは２つのキャパシタＣ１とＣ２が直列接続された構成をとっており、その降圧比は０．５であるが、キャパシタの直列接続数を変更することで異なる降圧比を実現することも可能である。しかし、高い降圧比を得るためには多数のキャパシタの直列接続からなるＳＣＣを構成する必要があるため、高い降圧比が要求される用途においてはスイッチ数やキャパシタ数の増加から回路が複雑化する傾向がある。例として、降圧比が１／３となるＳＣＣの構成例を図４に示す。直列に接続された３つのキャパシタＣ１〜Ｃ３が入力電圧源Ｖｉｎと接続されており、負荷ＲＬはＣ３と並列に接続されている。図２に示すＳＣＣと同様に、奇数番号のスイッチを全てオンとする状態と偶数番号のスイッチを全てオンとする状態との間でスイッチングを繰り返すことにより、キャパシタＣ１〜Ｃ５は直接的、又は間接的に（他のキャパシタを介して）相互充放電を行い、キャパシタＣ１〜Ｃ５の電圧が均等化される。この場合、Ｖin＝ＶC1＋ＶC2＋ＶC3，ＶC1＝ＶC2＝ＶC3＝ＶC4＝ＶC5が成り立つため、負荷ＲＬの電圧Ｖoutは入力電圧の３分の１の固定値となる（降圧比は１／３の固定値）。このように、直列に接続されるキャパシタの数を増やすことで更に高い降圧比を得ることができる。
ＳＣＣではいずれの構成においても降圧比が任意の固定値となってしまうため、電圧レギュレーションが必要となる用途においては非特許文献１〜３に記載されているような電圧レギュレーション機能を有するＰＷＭコンバータを併用する必要がある。例として、ＳＣＣを初段の非安定中間コンバータに、ＰＷＭ同期整流降圧型コンバータを２段目として用いた構成を図５に示す。この構成における後段のＰＷＭコンバータは、ＳＣＣにおいて１／２に降圧された電圧を受けて動作するため、極端な時比率低下を起こすことなく動作可能である。しかし、この構成では２段階で電力変換が行われるため、それぞれの変換時に発生する損失が積み重なるため全体としての損失が増加する傾向があり、また、素子数も多くなってしまう。
以上に鑑み、本発明は、ＰＷＭ制御による電圧レギュレーションを可能としつつ、従来の多段階構成を用いずに高い降圧比を達成することが可能なコンバータを提供することを課題とする。
上記課題を解決するため、本発明は、第１から第ｎ（ｎは２以上の整数）のキャパシタを直列接続してなるキャパシタ列と、第１から第ｎ−１の中間キャパシタを直列接続してなり、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタ列とを備え、キャパシタ列に含まれる各々のキャパシタと中間キャパシタ列に含まれる各々の中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、各々のキャパシタに各々の中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から各々のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタ列に含まれる各々の中間キャパシタのうちｍ（ｍは１以上、ｎ−１以下の整数）個の中間キャパシタが、第１から第ｍのパルス幅変調用回路によって置換されているコンバータを提供する。第ｋ（ｋは１以上ｍ以下の整数）のパルス幅変調用回路においては、第１から第ｌk（ｌkは２以上の整数）のパルス幅変調用キャパシタと、第１から第ｌk−１のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、第ｋのパルス幅変調用回路の第１の端子に対して接続されており、第２から第ｌkのパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１から第ｌk−１のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、第ｋのパルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第ｌkのパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されている。
上記記載は、図６，図１２，図１５ａ，図１５ｂ，図２２に示すタイプ（以下、第１のタイプ）の、本発明の実施例であるコンバータの回路配置を、より一般的に表現したものである。上記記載のとおり、キャパシタの直列数ｎやパルス幅変調用回路の数ｍ、個々のパルス幅変調用回路の段数ｌk等は任意であり、本発明のコンバータの技術的範囲は各図面に記載された構成に限られない。上述のとおり、スイッチトキャパシタの中間キャパシタのうち１以上をパルス幅変調用回路で置き換えたコンバータを用いれば、各々のキャパシタと各々の中間キャパシタとの間の接続状態を切り替えるための上記スイッチ切り替えにより、パルス幅変調用回路のモード切り替えが行われることとなるため、このスイッチ切り替えの時比率を制御することで出力電圧を調整することが可能となる。図５に示す従来例のようにＳＣＣ部のスイッチ切り替えとＰＷＭ同期整流降圧型コンバータ部のスイッチ切り替えとを別個のスイッチ群で行う必要がないため、従来に比べ回路内の素子数を削減することができる。
上記一般的表現に基づけば、図６に示される本発明のコンバータを、第１，第２のキャパシタを直列接続してなるキャパシタ列と、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタとを備え、キャパシタ列に含まれる第１，第２のキャパシタと中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、第１，第２のキャパシタに中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１，第２のパルス幅変調用キャパシタとインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、第１のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、第２のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されていることを特徴とするコンバータ、と表現することができる。図６のコンバータは、上記第１のタイプの一般的表現においてｎ＝２，ｍ＝１，ｌ1＝２とすることにより表現されるコンバータである。
同様に、上記一般的表現に基づけば、図１２に示される本発明のコンバータを、第１，第２のキャパシタを直列接続してなるキャパシタ列と、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタとを備え、キャパシタ列に含まれる第１，第２のキャパシタと中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、第１，第２のキャパシタに中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１から第３のパルス幅変調用キャパシタと、第１，第２のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２，第３のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１，第２のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第３のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されていることを特徴とするコンバータ、と表現することができる。図１２のコンバータは、上記第１のタイプの一般的表現においてｎ＝２，ｍ＝１，ｌ1＝３とすることにより表現されるコンバータである。
同様に、上記一般的表現に基づけば、図１５ａ，図１５ｂに示される本発明のコンバータを、第１，第２のキャパシタを直列接続してなるキャパシタ列と、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタとを備え、キャパシタ列に含まれる第１，第２のキャパシタと中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、第１，第２のキャパシタに中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１から第４のパルス幅変調用キャパシタと、第１から第３のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２から第４のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１から第３のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第４のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されていることを特徴とするコンバータ、と表現することができる。図１５ａ，図１５ｂのコンバータは、上記第１のタイプの一般的表現においてｎ＝２，ｍ＝１，ｌ1＝４とすることにより表現されるコンバータである。
同様に、上記一般的表現に基づけば、図２２に示される本発明のコンバータを、第１から第３のキャパシタを直列接続してなるキャパシタ列と、第１，第２の中間キャパシタを直列接続してなり、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタ列とを備え、キャパシタ列に含まれる各々のキャパシタと中間キャパシタ列に含まれる各々の中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、各々のキャパシタに各々の中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から各々のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタ列に含まれる各々の中間キャパシタのうち１個の中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１，第２のパルス幅変調用キャパシタとインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、第１のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、第２のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されていることを特徴とするコンバータ、と表現することができる。図２２のコンバータは、上記第１のタイプの一般的表現においてｎ＝３，ｍ＝１，ｌ1＝２とすることにより表現されるコンバータである。
また、第１又は第２のタイプのコンバータであって、第１から第ｍのパルス幅変調用回路のうち、いずれか１以上の回路が２以上のインダクタを含む、コンバータにおいては、２以上のインダクタを含むパルス幅変調用回路のうち少なくとも１つの回路において、含まれるインダクタのうち１以上であって含まれるインダクタの数よりも少ない数のインダクタをダイオードで置換し、且つ、置換されたダイオードの各々を、ダイオードの両端に接続された２つのパルス幅変調用キャパシタ間で、一方のキャパシタの低電位側端子から他方のキャパシタの高電位側端子へと向かう電流を遮断しない向きで配置しても、同様の原理で動作可能である。
上記記載は、図１６，図１９ａ，図１９ｂ，図２１ａ，図２１ｂ，図２４に示すように、パルス幅変調用回路内のインダクタがダイオードで置換された構成の回路配置を、より一般的に表現したものである。後述のとおり、パルス幅変調用回路内のインダクタが少なくとも１つ存在すれば、パルス幅変調による出力電圧の調整は可能である。パルス幅変調用回路内でインダクタに代わって配置されるダイオードは、置換前と同様の電流経路を遮断しないよう配置される。
上記一般的表現に基づけば、図１６に示される本発明のコンバータを、第１，第２のキャパシタを直列接続してなるキャパシタ列と、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタとを備え、キャパシタ列に含まれる第１，第２のキャパシタと中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、第１，第２のキャパシタに中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１から第３のパルス幅変調用キャパシタと、第１，第２のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２，第３のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１，第２のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第３のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されている、コンバータにおいて、さらに、パルス幅変調用回路において、第２のインダクタがダイオードで置換されており、且つ、置換されたダイオードは、ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されていることを特徴とするコンバータ、と表現することができる。図１６のコンバータは、上記第１のタイプの一般的表現においてｎ＝２，ｍ＝１，ｌ1＝３とし、更にインダクタの１つをダイオードで置換したものとして表現されるコンバータである。
同様に、上記一般的表現に基づけば、図１９ａ，図１９ｂに示される本発明のコンバータを、第１，第２のキャパシタを直列接続してなるキャパシタ列と、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタとを備え、キャパシタ列に含まれる第１，第２のキャパシタと中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、第１，第２のキャパシタに中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１から第４のパルス幅変調用キャパシタと、第１から第３のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２から第４のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１から第３のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第４のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されている、コンバータにおいて、さらに、パルス幅変調用回路において、第２のインダクタがダイオードで置換されており、且つ、置換されたダイオードは、ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されていることを特徴とするコンバータ、と表現することができる。図１９ａ，図１９ｂのコンバータは、上記第１のタイプの一般的表現においてｎ＝２，ｍ＝１，ｌ1＝４とし、更にインダクタの１つをダイオードで置換したものとして表現されるコンバータである。
同様に、上記一般的表現に基づけば、図２１ａ，図２１ｂに示される本発明のコンバータを、第１，第２のキャパシタを直列接続してなるキャパシタ列と、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタとを備え、キャパシタ列に含まれる第１，第２のキャパシタと中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、第１，第２のキャパシタに中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１から第４のパルス幅変調用キャパシタと、第１から第３のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２から第４のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１から第３のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第４のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されている、コンバータにおいて、さらに、パルス幅変調用回路において、第２，第３のインダクタがダイオードで置換されており、且つ、第２のインダクタが置換されたダイオードは、ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されており、第３のインダクタが置換されたダイオードは、ダイオードの両端に接続された、第３，第４のパルス幅変調用キャパシタ間で、第３のパルス幅変調用キャパシタの低電位側端子から第４のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されていることを特徴とするコンバータ、と表現することができる。図２１ａ，図２１ｂのコンバータは、上記第１のタイプの一般的表現においてｎ＝２，ｍ＝１，ｌ1＝４とし、更にインダクタのうち２つをダイオードで置換したものとして表現されるコンバータである。
同様に、上記一般的表現に基づけば、図２４に示される本発明のコンバータを、第１から第３のキャパシタを直列接続してなるキャパシタ列と、第１，第２の中間キャパシタを直列接続してなり、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタ列とを備え、キャパシタ列に含まれる各々のキャパシタと中間キャパシタ列に含まれる各々の中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、各々のキャパシタに各々の中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から各々のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタ列に含まれる、第１，第２の中間キャパシタが、第１，第２のパルス幅変調用回路によって置換されており、第１のパルス幅変調用回路において、第１から第３のパルス幅変調用キャパシタと、第１，第２のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、第１のパルス幅変調用回路の第１の端子に対して接続されており、第２，第３のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１，第２のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、第１のパルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第３のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されており、第２のパルス幅変調用回路において、第１，第２のパルス幅変調用キャパシタとインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、第２のパルス幅変調用回路の第１の端子に対して接続されており、第２のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、第１のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、第２のパルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、第２のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されているコンバータにおいて、さらに、第１のパルス幅変調用回路において、第２のインダクタがダイオードで置換されており、且つ、置換されたダイオードは、ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されていることを特徴とするコンバータ、と表現することができる。図２４のコンバータは、上記第１のタイプの一般的表現においてｎ＝３，ｍ＝２，ｌ1＝３，ｌ2＝２とし、更に第１のパルス幅変調用回路に含まれるインダクタのうち１つをダイオードで置換したものとして表現されるコンバータである。なお、図２４のようにパルス幅変調用回路を２以上用いる場合には、いずれか１つのパルス幅変調用回路に１以上インダクタが配置されていれば電圧レギュレーションが可能であるため、図２４のコンバータにおいて、更にインダクタＬ１，Ｌ２のいずれか一方をダイオードで置換しても構わない。
また、上記第１のタイプのコンバータにおいては、第１から第ｍのパルス幅変調用回路に含まれるダイオードのうち、１以上のダイオードをスイッチで置換することが可能である。置換前のコンバータにおける各モードでの電流経路と同様の電流経路が実現されるよう、スイッチのオンオフを切り替えることにより、置換後のコンバータは同様に動作可能である。
また、本発明は、図２８に示すタイプ（以下、第２のタイプ）のコンバータとして、電源と負荷とを、中間キャパシタを介して接続し、さらに、電源と中間キャパシタとが並列接続される第１のモードと、中間キャパシタと負荷とが並列接続される第２のモードと、を切り替えるスイッチ群を備え、スイッチ群の切り替えにより第１のモードと第２のモードとの間での切り替えを繰り返すことで、電源から負荷に対して中間キャパシタを介して電圧を出力するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタがパルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１から第ｌ（ｌは２以上の整数）のパルス幅変調用キャパシタと、第１から第ｌ−１のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２から第ｌのパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１から第ｌ−１のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第ｌのパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されていることを特徴とするコンバータ、を提供する。
上記第２のタイプのコンバータにおいても、上記記載のとおり、パルス幅変調用回路の段数ｌ等は任意であり、本発明のコンバータの技術的範囲は各図面に記載された構成に限られない。上述のとおり、スイッチトキャパシタの中間キャパシタをパルス幅変調用回路で置き換えたコンバータを用いれば、スイッチトキャパシタの接続状態を切り替えるために用いていた上記スイッチ切り替えにより、パルス幅変調用回路のモード切り替えも行われることとなるため、このスイッチ切り替えの時比率を制御することで出力電圧を調整することが可能となる。なお、本発明の全てのコンバータにおいて行われるスイッチ切り替えは、モード間にデッドタイム等の中間状態が発生するような切り替えも含むものとする。
上記第２のタイプの一般的表現に基づけば、図２８に示される本発明のコンバータを、電源と負荷とを、中間キャパシタを介して接続し、さらに、電源と中間キャパシタとが並列接続される第１のモードと、中間キャパシタと負荷とが並列接続される第２のモードと、を切り替えるスイッチ群を備え、スイッチ群の切り替えにより第１のモードと第２のモードとの間での切り替えを繰り返すことで、電源から負荷に対して中間キャパシタを介して電圧を出力するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１，第２のパルス幅変調用キャパシタと、インダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、接続されており、第１のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、接続されており、第２のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されていることを特徴とするコンバータ、と表現することができる。図２８のコンバータは、上記第２のタイプの一般的表現においてｍ＝１，ｌ＝２とすることにより表現されるコンバータである。
また、第２のタイプのコンバータであっても、パルス幅変調用回路が２以上のインダクタを含む、コンバータにおいては、パルス幅変調用回路において、含まれるインダクタのうち１以上であって含まれるインダクタの数よりも少ない数のインダクタをダイオードで置換し、且つ、置換されたダイオードの各々を、ダイオードの両端に接続された２つのパルス幅変調用キャパシタ間で、一方のキャパシタの低電位側端子から他方のキャパシタの高電位側端子へと向かう電流を遮断しない向きで配置しても、同様の原理で動作可能である。
上記記載は、図１６，図１９ａ，図１９ｂ，図２１ａ，図２１ｂ，図２４に示すようなＰＷＭセルを第２のタイプのコンバータに用いた場合に、パルス幅変調用回路内のインダクタがダイオードで置換されている構成の回路配置を、より一般的に表現したものである。後述のとおり、パルス幅変調用回路内のインダクタが少なくとも１つ存在すれば、パルス幅変調による出力電圧の調整は可能である。パルス幅変調用回路内でインダクタに代わって配置されるダイオードは、置換前と同様の電流経路を遮断しないよう配置される。
また、上記第２タイプのコンバータにおいても、パルス幅変調用回路に含まれるダイオードのうち、１以上のダイオードをスイッチで置換することが可能である。置換前のコンバータにおける各モードでの電流経路と同様の電流経路が実現されるよう、スイッチのオンオフを切り替えることにより、置換後のコンバータは同様に動作可能である。
本発明の概念を、特にパルス幅変調用回路の機能に着目すれば、電源から１以上の中間キャパシタを介して接続される出力素子に、スイッチ切り替えによる１以上の中間キャパシタの充放電によって出力電圧を印加するよう構成された、スイッチトキャパシタコンバータにおいて、１以上の中間キャパシタのうち少なくとも１つを、パルス幅変調用回路によって置換してなる、コンバータであって、パルス幅変調用回路は、ダイオード及びスイッチの少なくとも一方を用いた電流の制御により、電源の高電位端子側に接続された第１の端子から電源の低電位端子側に接続された第２の端子へと電流が流れる第１のモードにおいて、少なくとも１つのインダクタにパルス幅変調用キャパシタを介して電磁気的エネルギーを蓄え、第２の端子から第１の端子へと電流が流れる第２のモードにおいて、少なくとも１つのインダクタに蓄えられた電磁気的エネルギーをパルス幅変調用キャパシタへと放出するよう構成されており、スイッチ切り替えにより第１のモードと第２のモードとの間で切り替えを行い、第１のモードが実現される期間と第２のモードが実現される期間との比率に応じた比率で電源電圧を変換して出力素子に出力するよう構成されたことを特徴とするコンバータ、と一般的に表現できる。
本発明は、上記のとおりＳＣＣに含まれる中間キャパシタをパルス幅変調用回路によって置換し、ＳＣＣで行っていたスイッチ切り替えによりパルス幅変調用回路のモード切り替えも行うことにより、少ない素子数で電圧レギュレーション可能なコンバータを提供する。
本発明のコンバータは、従来のＳＣＣの一部をインダクタ、キャパシタ、ダイオード又はスイッチからなるパルス幅変調用回路（ＰＷＭセル）に置き換えることでＳＣＣの出力電圧のＰＷＭ制御を可能とするものである。ＰＷＭ制御ができない従来のＳＣＣに比べて複数個の素子が新たに必要となるが、従来の降圧型ＰＷＭコンバータと比較して同じ時比率あたり高い降圧比を実現可能であり、且つ、Ｌを小型化可能であるため、回路の小型化が可能である。また、２段階で電圧変換を行わずとも高い電圧降圧比を実現可能なため、全体の構成を簡素化することができる。
従来のＰＷＭ降圧型コンバータの回路図である。 降圧比が１／２の、従来のＳＣＣの回路図である。 図２に示した従来のＳＣＣの動作時における、奇数番号のスイッチがオンとなっている時点での電流経路を表わす図である。 図２に示した従来のＳＣＣの動作時における、偶数番号のスイッチがオンとなっている時点での電流経路を表わす図である。 降圧比が１／３の、従来のＳＣＣの回路図である。 ＳＣＣとＰＷＭ同期整流降圧型コンバータを併用した、従来の２段階電力変換システムの回路図である。 本発明の一実施形態であるコンバータの回路図である。 図６のコンバータの動作時における、第１のモードでの電流経路を表わす図である。 図６のコンバータの動作時における、第２のモードでの電流経路を表わす図である。 図６のコンバータの動作時において、各素子を流れる電流の波形を定性的に表わしたグラフである。 従来のＰＷＭ降圧型コンバータと本発明のコンバータ（ＰＷＭ−ＳＣＣ）とにおける、時比率と電圧変換比との関係を表わすグラフである。 従来のＰＷＭ降圧型コンバータと本発明のコンバータ（ＰＷＭ−ＳＣＣ）とにおける、電圧変換比と正規化リプル電流との関係を表わすグラフである。 図６の回路図で表わされる本発明のコンバータの動作実験により得られた、出力電力と効率及び時比率との関係を表わすグラフである。 本発明の一実施形態であるコンバータの回路図である。 図１２のコンバータの動作時における、第１のモードでの電流経路を表わす図である。 図１２のコンバータの動作時における、第２のモードでの電流経路を表わす図である。 本発明のコンバータにおいてパルス幅変調用回路として用いることができる、ＰＷＭセルの一例を表わす回路図である。 図１４のＰＷＭセルで図２のＳＣＣ中の中間キャパシタＣ３を置換することにより得られる、本発明の一実施形態であるコンバータの、動作時における第１のモードでの電流経路を表わす図である。 図１４のＰＷＭセルで図２のＳＣＣ中の中間キャパシタＣ３を置換することにより得られる、本発明の一実施形態であるコンバータの、動作時における第２のモードでの電流経路を表わす図である。 本発明の一実施形態であるコンバータの回路図である。 図１６のコンバータの動作時における、第１のモードでの電流経路を表わす図である。 図１６のコンバータの動作時における、第２のモードでの電流経路を表わす図である。 本発明のコンバータにおいてパルス幅変調用回路として用いることができる、ＰＷＭセルの一例を表わす回路図である。 図１８のＰＷＭセルで図２のＳＣＣ中の中間キャパシタＣ３を置換することにより得られる、本発明の一実施形態であるコンバータの、動作時における第１のモードでの電流経路を表わす図である。 図１８のＰＷＭセルで図２のＳＣＣ中の中間キャパシタＣ３を置換することにより得られる、本発明の一実施形態であるコンバータの、動作時における第２のモードでの電流経路を表わす図である。 本発明のコンバータにおいてパルス幅変調用回路として用いることができる、ＰＷＭセルの一例を表わす回路図である。 図２０のＰＷＭセルで図２のＳＣＣ中の中間キャパシタＣ３を置換することにより得られる、本発明の一実施形態であるコンバータの、動作時における第１のモードでの電流経路を表わす図である。 図２０のＰＷＭセルで図２のＳＣＣ中の中間キャパシタＣ３を置換することにより得られる、本発明の一実施形態であるコンバータの、動作時における第２のモードでの電流経路を表わす図である。 本発明の一実施形態であるコンバータの回路図である。 図２２のコンバータの動作時における、第１のモードでの電流経路を表わす図である。 図２２のコンバータの動作時における、第２のモードでの電流経路を表わす図である。 本発明の一実施形態であるコンバータの回路図である。 図２４のコンバータの動作時における、第１のモードでの電流経路を表わす図である。 図２４のコンバータの動作時における、第２のモードでの電流経路を表わす図である。 図２，図４のＳＣＣとは異なる、従来のＳＣＣの回路図である。 図２６に示した従来のＳＣＣの動作時における、第１のモードでの電流経路を表わす図である。 図２６に示した従来のＳＣＣの動作時における、第２のモードでの電流経路を表わす図である。 図２６のＳＣＣにおいて中間キャパシタＣ１をＰＷＭセルで置換することにより得られる、本発明の一実施形態であるコンバータの回路図である。 図２８のコンバータの動作時における、第１のモードでの電流経路を表わす図である。 図２８のコンバータの動作時における、第２のモードでの電流経路を表わす図である。 ＰＷＭセルに含まれるダイオードが全てスイッチで置換されている、本発明の一実施形態であるコンバータの回路図である。 ＰＷＭセルに含まれるダイオードが一部スイッチで置換されている、本発明の一実施形態であるコンバータの回路図である。
これより図面を用いて、本発明に係るコンバータの構成、動作を説明する。但し、本発明に係るコンバータの構成、動作は、以下に説明する具体的態様へと限定されるわけではなく、本発明の範囲内で適宜変更可能である。例えば、以下の実施例では、第１のタイプのコンバータとしてはキャパシタ列の直列接続数ｎが２又は３の場合を例にとって説明するが、上述のとおりｎは２以上の任意の整数であってよいし、パルス幅変調用回路の数ｍ，その段数ｌ，ｌkも、上述のとおり特定の値には限られない。また、以下において各キャパシタは主に単独の蓄電素子であるとして説明するが、これらは充放電可能な任意の素子、複数の素子からなるモジュール、あるいはそれらモジュールを用いて構成される任意の装置であってもよい。各蓄電素子の容量も、それぞれ異なっていてよい。各スイッチについても、以下においてはＭＯＳＦＥＴなどの半導体スイッチであるとして説明するが、任意の電子スイッチを用いることも可能である。
コンバータの回路構成
本発明のコンバータ（ＰＷＭ−ＳＣＣ）の、一実施形態の回路構成を図６に示す。図６のコンバータは、図２に示される従来のＳＣＣ中、中間キャパシタＣ３を、キャパシタＣａ，Ｃｂ，ダイオードＤａ，Ｄｂ，インダクタＬから構成されるパルス幅変調用回路（ＰＷＭセル）へと置換してなるコンバータである。第１のＰＷＭ制御用キャパシタＣａの高電位側端子が、電源Ｖｉｎの高電位端子側に接続される、ＰＷＭセルの端子１に対して接続されており、第２のＰＷＭ制御用キャパシタＣｂの高電位側端子が、端子１に対して、高電位側端子から端子１に向かう電流を遮断しない向きで配置されたダイオードＤｂを介して接続されており、第１のＰＷＭセルキャパシタＣａの低電位側端子が、電源の低電位端子側に接続される、ＰＷＭセルの端子２に対して、端子２から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードＤａを介して接続されており、第２のＰＷＭ制御用キャパシタＣｂの低電位側端子が端子２に対して接続されている。
コンバータの動作
以下、図６のコンバータによる電圧変換を、図７ａ〜図８を用いて詳しく説明する。なお、説明を簡単にするため、以下においては各キャパシタの容量が十分に大きく、各キャパシタの電圧が動作中一定であるとして降圧比の理論式等を導出するが、キャパシタの容量が有限であっても定性的には同じ式で特性を説明可能である。
図２のＳＣＣと同様に、図６のコンバータは、奇数番号のスイッチＱ１，Ｑ３がオンとなる状態（モード１）と偶数番号のスイッチＱ２，Ｑ４がオンになる状態（モード２）とを、任意のスイッチドライバ（不図示）等を用いて繰り返し切り替えることにより、電源電圧Ｖinを変換して負荷ＲＬに出力する。モード１とモード２の間には、通常はスイッチ切り替えに伴うデッドタイム期間が発生するが、説明を簡単にする目的でこれを無視する。
モード１において回路内を流れる電流の経路を、図７ａに示す。モード１においては、電源ＶｉｎによりキャパシタＣ１，Ｃ２が充電される一方、ＰＷＭセルに対しては、スイッチＱ１，ＰＷＭ制御用キャパシタＣａ，インダクタＬ，ＰＷＭ制御用キャパシタＣｂ，スイッチＱ３，キャパシタＣ２を通って電流が流れ、インダクタＬに電磁気的エネルギーが蓄えられる。電源電圧をＶinとし，ＰＷＭセル内キャパシタＣａ，Ｃｂ，キャパシタＣ１，Ｃ２の電圧を、それぞれＶCa，ＶCb，ＶC1，ＶC2とし、インダクタＬを流れる電流をｉL（図７ａ中、インダクタＬを通る矢印の向きに流れる電流の向きを正とする。）とすれば、電源Ｖｉｎ，スイッチＱ１，ＰＷＭ制御用キャパシタＣａ，インダクタＬ，ＰＷＭ制御用キャパシタＣｂ，スイッチＱ３，及びキャパシタＣ２を通って電源Ｖｉｎに至る経路にキルヒホッフの第二法則を適用して（オン状態のスイッチによる電圧降下、ダイオードの順方向による電圧降下は無視する。またインダクタＬのインダクタンスをＬで表わす。以下の実施例においても同様。）、以下の式（１）が得られる。
Figure 2014212654
各キャパシタの容量が十分に大きく、各キャパシタの電圧が動作中一定であるとすれば、電流ｉLは時間と共に直線的に増加する。スイッチＱ１，Ｑ３に流れる電流をｉQ1，ｉQ3とし、ＰＷＭ制御用キャパシタＣａ，Ｃｂに流れる電流をｉCa，ｉCbとすれば（図７ａ中、インダクタＬを通る矢印の向きに流れる電流の向きを正とする。）、これらは全てｉLに等しく、時間と共に直線的に増加する。スイッチＱ２，Ｑ４に流れる電流をｉQ2，ｉQ4とし（便宜上、後述の図７ｂでスイッチＱ２，Ｑ４に流れている電流の向きを正とする。）、ダイオードＤａ，Ｄｂに流れる順方向電流をｉDa，ｉDbとすれば、モード１においてこれらはゼロである。これら電流の定性的性質が、図８中、モード１期間のグラフに描かれている。
モード２において回路内を流れる電流の経路を、図７ｂに示す。モード２においては、電源ＶｉｎによりキャパシタＣ１，Ｃ２が充電される一方、ＰＷＭセルに対しては、スイッチＱ４，ダイオードＤａ，ＰＷＭ制御用キャパシタＣａ，スイッチＱ２を通る経路で、及び、スイッチＱ４，ＰＷＭ制御用キャパシタＣｂ，ダイオードＤｂ，スイッチＱ２を通る経路で電流が流れる。また、インダクタＬからキャパシタＣａ，Ｃｂに、それぞれダイオードＤｂ，Ｄａを通って電流が流れて、インダクタＬに蓄えられた電磁気的エネルギーが放出される。インダクタＬからダイオードＤｂ，ＰＷＭ内キャパシタＣａを通ってインダクタＬに至る経路と、インダクタＬからＰＷＭ内キャパシタＣｂ，ダイオードＤａを通ってインダクタＬに至る経路とに、それぞれキルヒホッフの第二法則を適用すれば、以下の式（２）が得られる。
Figure 2014212654
上記式（２）に示されるとおり、電流ｉLは時間と共に直線的に減少する。一方、ＰＷＭ制御用キャパシタＣａ，ＣｂはインダクタＬを介さずにキャパシタＣ２と負荷ＲＬとに対して放電するため、モード２の初期には比較的大きなラッシュ電流が各素子に流れる。ＶCa＝ＶCbであるため、ＰＷＭ制御用キャパシタＣａ，Ｃｂの容量が等しければｉCa＝ｉCbが成り立つ。放電が進むに従いキャパシタＣ２が充電されて、ｉCa，ｉCbは減衰する。キルヒホッフの第一法則からｉDa＝ｉL−ｉCa，ｉDb＝ｉL−ｉCb，ｉQ2＝ｉDb−ｉCa，ｉQ4＝ｉDa−ｉCbが成り立つ。以上から、これら電流の定性的性質を、図８中、モード２期間のグラフのとおり描くことができる。
また、モード２の各電流経路についてキルヒホッフの第二法則を適用すれば、以下の式（３）〜（５）が得られる。
Figure 2014212654
さらに、スイッチングの１周期全体に対する、モード１が実現されている期間の割合（モード１の時比率）をＤとすると、インダクタＬに対する電圧・時間積の関係から、以下の式（６）が得られる。
Figure 2014212654
上記式（３）〜（６）より、以下の式（７）が得られる。
Figure 2014212654
上記式（７）式によると電圧変換比はＤに依存するため、図６のコンバータにおいて出力電圧ＶoutのＰＷＭ制御が可能であることが分かる。奇数番号のスイッチＱ１，Ｑ３と偶数番号のスイッチＱ２，Ｑ４とを交互にスイッチングさせることで電圧変換を行う点は、図６のコンバータにおいても図２〜図４で示した従来のＳＣＣと同じである。従来のＳＣＣはキャパシタとスイッチのみにより構成可能である一方、図６のコンバータではダイオードとインダクタが新たに必要となるが、奇数番号のスイッチの時比率を制御することにより所望の降圧比を得ることができる。
従来の降圧型ＰＷＭコンバータ（図１）と、本発明のコンバータであるＰＷＭ−ＳＣＣ（図６）との電圧変換比の時比率依存性を図９に示す。従来の降圧型コンバータの電圧変換比は時比率と比例関係にあるため、高い降圧比を得るため（低い出力電圧Ｖoutを得る）には時比率が極端に低下する傾向がある。それに伴い、スイッチの電流ストレス増加、制御性の低下、等の問題が生じる。それに対してＰＷＭ−ＳＣＣでは、ある任意の降圧比を得るのに必要な時比率を従来の降圧型コンバータよりも大きく設定可能なため、上記問題の影響を低減可能である。
従来の降圧型ＰＷＭコンバータ（図１）と本発明のコンバータであるＰＷＭ−ＳＣＣ（図６）とにおける、インダクタＬのリプル電流ΔＩLについての正規化リプル電流（Ｌ×ΔＩL）／（Ｖout×ＴS）を図１０に示す（ＴSはスイッチング周期）。ある任意の降圧比において、ＰＷＭ−ＳＣＣでは従来の降圧型ＰＷＭコンバータと比較してリプル電流を低減可能であることが示されている。これは即ち、同じリプル電流あたりのインダクタンスを低減可能であることを意味しており、ＰＷＭ−ＳＣＣでは従来の降圧型コンバータよりもインダクタンスを低減、すなわちＬのサイズを小型化することが可能である。
キャパシタＣ１，Ｃ２として容量２２μＦ、定格電流２．０ＡRMSのキャパシタを、ＰＷＭ制御用キャパシタＣａ，Ｃｂとして容量４４μＦ、定格電流４．０ＡRMSのキャパシタを用い、インダクタＬとしてインダクタンス１０μＨのインダクタ素子を用いて、図６に示す回路構成で最大出力が３０Ｗの回路を試作した。なお、スイッチＱ１，Ｑ２としてはオン抵抗９．２ｍΩのＮ−ｃｈＭＯＳＦＥＴを、スイッチＱ３，Ｑ４としてはオン抵抗１．８ｍΩのＮ−ｃｈＭＯＳＦＥＴを用い、ダイオードＤａ，Ｄｂとしては、順方向電圧降下０．４５Ｖのショットキーダイオードを用いた。この回路を用いて、Ｖin＝２８Ｖ、Ｖout＝６Ｖ（降圧比０．２１）の条件の下、スイッチング周波数１００ｋＨｚにて電力変換効率の測定を行った結果を図１１に示す。グラフからわかるとおり、１０Ｗ以上の出力領域にて８６％以上の効率が得られた。実験における時比率の変動範囲は０．４〜０．４６であり、本発明のＰＷＭ−ＳＣＣでは降圧比が高い場合においても比較的大きな時比率で動作可能であることが確認された。
なお、図６において、負荷ＲＬにはキャパシタＣ２の電圧ＶC2と同じ値の電圧Ｖoutが出力されていたが、負荷ＲＬをキャパシタＣ１に接続すれば、出力電圧ＶoutはＶC1に等しくなる。このとき、モード２の各電流経路、及びインダクタＬに対する電圧・時間積の関係から、以下の式（８）〜（１１）が得られ、それらを解けば以下の式（１２）が得られる。
Figure 2014212654
Figure 2014212654

Figure 2014212654
上記式（１２）が示すとおり、負荷ＲＬをキャパシタＣ１に接続する場合であっても、図６のコンバータは降圧コンバータとして動作可能である。
以上のような実施態様の変更は、後述の実施例においても同様に可能である。
コンバータの回路構成
図６のコンバータにおいて、同図中のＰＷＭセルを異なるＰＷＭセルへと置き換えてなる、本発明の別の実施形態であるコンバータの回路構成を図１２に示す。図６において、ＰＷＭセルは２つのＰＷＭ制御用キャパシタＣａ，Ｃｂと２つのダイオードＤａ，Ｄｂと１つのインダクタＬとから構成されていたが、図１２の回路構成においては、このＰＷＭセルが、３つのＰＷＭ制御用キャパシタＣａ，Ｃｂ，Ｃｃと４つのダイオードＤａ，Ｄｂ１，Ｄｂ２，Ｄｃと２つのインダクタＬａｂ，ＬａｃとからなるＰＷＭセルへと置き換えられている。図１２中のＰＷＭセルにおいては、第１のＰＷＭ制御用キャパシタＣａの高電位側端子が、電源Ｖｉｎの高電位端子側に接続される、ＰＷＭセルの端子１に対して接続されており、第２，第３のＰＷＭ制御用キャパシタＣｂ，Ｃｃの高電位側端子が、端子１に対して、高電位側端子から端子１に向かう電流を遮断しない向きで配置されたダイオードＤｂ１，Ｄｃを介して、それぞれ接続されており、第１，第２のＰＷＭセルキャパシタＣａ，Ｃｂの低電位側端子が、電源の低電位端子側に接続される、ＰＷＭセルの端子２に対して、端子２から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードＤａ，Ｄｂ２を介して、それぞれ接続されており、第３のＰＷＭ制御用キャパシタＣｃの低電位側端子が端子２に対して接続されている。
コンバータの動作
図１２のコンバータも、奇数番号のスイッチＱ１，Ｑ３と偶数番号のスイッチＱ２，Ｑ４とを交互にスイッチングすることで電圧変換を行うことができる。動作時におけるモード１，モード２それぞれの電流経路を図１３ａ，図１３ｂに示す。このとき、モード２の各電流経路、及び２つのインダクタＬａｂ，Ｌｂｃに対する電圧・時間積の関係から、以下の式（１３）〜（１６）が得られ、それらを解けば以下の式（１７）が得られる。
Figure 2014212654
Figure 2014212654

Figure 2014212654
図１２の構成では図６の構成よりも多くの素子が必要となる一方、（１７）式のとおり、図６の構成（（７）式）よりも高い電圧降圧比を実現することが可能である。
コンバータの回路構成
図６と図１２の実施形態におけるＰＷＭセルの構成を踏まえると、更に多くの素子を用いることで更に高い降圧比を得ることが可能であることが予想できる。図１４に、４つのＰＷＭ制御用キャパシタＣａ，Ｃｂ，Ｃｃ，Ｃｄと、６つのダイオードＤａ，Ｄｂ１，Ｄｂ２，Ｄｃ１，Ｄｃ２，Ｄｄと、３つのインダクタＬａｂ，Ｌｂｃ，Ｌｃｄとから構成されるＰＷＭセルを示す。図１４中のＰＷＭセルにおいては、第１のＰＷＭ制御用キャパシタＣａの高電位側端子が、電源Ｖｉｎの高電位端子側に接続される、ＰＷＭセルの端子１に対して接続されており、第２から第４のＰＷＭ制御用キャパシタＣｂ，Ｃｃ，Ｃｄの高電位側端子が、端子１に対して、高電位側端子から端子１に向かう電流を遮断しない向きで配置されたダイオードＤｂ１，Ｄｃ１，Ｄｄを介して、それぞれ接続されており、第１から第３のＰＷＭセルキャパシタＣａ，Ｃｂ，Ｃｃの低電位側端子が、電源Ｖｉｎの低電位端子側に接続される、ＰＷＭセルの端子２に対して、端子２から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードＤａ，Ｄｂ２，Ｄｃ２を介して、それぞれ接続されており、第４のＰＷＭ制御用キャパシタＣｄの低電位側端子が端子２に対して接続されている。図１４のＰＷＭセルにより図２のＳＣＣ中の中間キャパシタＣ３を置き換えることによっても、本発明のコンバータを構成することができる。
コンバータの動作
図１４のＰＷＭセルを用いるコンバータも、奇数番号のスイッチＱ１，Ｑ３と偶数番号のスイッチＱ２，Ｑ４とを交互にスイッチングすることで電圧変換を行うことができる。動作時におけるモード１，モード２それぞれの電流経路を図１５ａ，図１５ｂに示す。このとき、モード２の各電流経路、及び３つのインダクタＬａｂ，Ｌｂｃ，Ｌｃｄに対する電圧・時間積の関係から、以下の式（１８）〜（２１）が得られ、それらを解けば以下の式（２２）が得られる。
Figure 2014212654
Figure 2014212654

Figure 2014212654
なお、上記式（２１）の右辺（モード２の期間中にインダクタＬａｂ，Ｌｂｃ，Ｌｃｄが失う磁束）を計算するにあたっては、図１５ｂ中で、インダクタＬａｂ、ＰＷＭ制御用キャパシタＣｂ、インダクタＬｂｃ、ＰＷＭ制御用キャパシタＣｃ、インダクタＬｃｄ、ＰＷＭ制御用キャパシタＣｄ、インダクタＬａｂを通る電流経路を用いた。
上記（２２）式で表される電圧降圧比は（７）式や（１７）式のそれよりも高い降圧比である。このように、ＰＷＭセルを構成する素子数を増やし回路を拡張すれば、更に高い降圧比を実現することが可能である。
コンバータの回路構成
図１２，図１４のＰＷＭセルはインダクタを複数有しているが、ＰＷＭセルには少なくとも１つのインダクタが含まれていれば、本発明のコンバータを動作させることが可能である。一例として、図１２のコンバータにおいてインダクタＬｂｃをダイオードＤｂｃで置き換えてなる、本発明の一実施形態であるコンバータの回路構成を図１６に示す。ダイオードＤｂｃは、ＰＷＭ制御用キャパシタＣｂ，Ｃｃ間で、ＰＷＭ制御用キャパシタＣｂの低電位側端子からＰＷＭ制御用キャパシタＣｃの高電位側端子へと向かう電流を遮断しない向きで配置されている。
コンバータの動作
図１６のコンバータも、奇数番号のスイッチＱ１，Ｑ３と偶数番号のスイッチＱ２，Ｑ４とを交互にスイッチングすることで電圧変換を行うことができる。奇数番号のスイッチがオンの期間（モード１）には、電流がＰＷＭ制御用キャパシタＣａ，Ｃｂ，ＣｃとインダクタＬａｂに、ダイオードＤｂｃを介して直列に流れる。偶数番号のスイッチがオンとなる期間（モード２）において、ＰＷＭセル内ではＤｂｃ以外のダイオードが導通し、インダクタＬａｂはＰＷＭ制御用キャパシタＣａに向かって電流を供給する。動作時におけるモード１，モード２それぞれの電流経路を図１７ａ，図１７ｂに示す。このとき、モード２の各電流経路、インダクタＬａｂに対する電圧・時間積の関係から、以下の式（２３）〜（２６）が得られ、それらを解けば以下の式（２７）が得られる。
Figure 2014212654
Figure 2014212654

Figure 2014212654
同様に、図１４で示したＰＷＭセルにおけるインダクタＬａｂ，Ｌｂｃ，Ｌｃｄのうち１つのインダクタＬｂｃをダイオードＤｂｃへと置き換えた構成を図１８に示す。図１８のＰＷＭセルによって図２のＳＣＣ内の中間キャパシタＣ３を置換したコンバータにおいて、モード１，２の電流経路は、それぞれ図１９ａ，図１９ｂに示すとおりである。モード２の各電流経路、インダクタＬａｂ，Ｌｃｄに対する電圧・時間積の関係から、以下の式（２８）〜（３１）が得られ、それらを解けば以下の式（３２）が得られる。
Figure 2014212654
Figure 2014212654

Figure 2014212654
図１８は、図１４におけるインダクタＬｂｃをダイオードＤｂｃへと置き換えた構成に相当するが、他のインダクタをダイオードに置き換えても同様の降圧比が得られる。
同様に、図１４で示したＰＷＭセルにおけるインダクタＬａｂ，Ｌｂｃ，Ｌｃｄのうち２つのインダクタＬｂｃ，ＬｃｄをダイオードＤｂｃ，Ｄｃｄへと置き換えた構成を図２０に示す。図２０のＰＷＭセルによって図２のＳＣＣ内の中間キャパシタＣ３を置換したコンバータにおいて、モード１，２の電流経路は、それぞれ図２１ａ，図２１ｂに示すとおりである。モード２の各電流経路、インダクタＬａｂに対する電圧・時間積の関係から、以下の式（３３）〜（３６）が得られ、それらを解けば以下の式（３７）が得られる。
Figure 2014212654
Figure 2014212654

Figure 2014212654
図２０は、図１４におけるインダクタＬｂｃ，ＬｃｄをダイオードＤｂｃ，Ｄｃｄへと置き換えた構成に相当するが、他のインダクタをダイオードに置き換えても同様の降圧比が得られる。
以上のように、本実施例４においても、ＰＷＭセルを構成する素子数を増やし回路を拡張すれば、更に高い降圧比を実現することができる。
コンバータの回路構成
本発明のコンバータは、図２に示されるようなキャパシタ直列数が２のＳＣＣだけではなく、任意の直列数のＳＣＣにおいて中間キャパシタをＰＷＭセルで置換することにより構成することができる。一例として、直列数が３である図４のＳＣＣにおいて中間キャパシタＣ５をＰＷＭセルで置換することにより得られる、本発明の一実施形態であるコンバータの回路構成を図２２に示す。
コンバータの動作
図２２のコンバータも、奇数番号のスイッチＱ１，Ｑ３，Ｑ５と偶数番号のスイッチＱ２，Ｑ４，Ｑ６とを交互にスイッチングすることで電圧変換を行うことができる。奇数番号のスイッチがオンとなる期間（モード１）には、電流がＰＷＭ制御用キャパシタＣａ，ＣｂとインダクタＬに直列に流れる。偶数番号のスイッチがオンとなる期間（モード２）において、ＰＷＭセル内ではダイオードＤａ，Ｄｂが導通し、インダクタＬはＰＷＭ制御用キャパシタＣａ，Ｃｂに向かって電流を供給する。動作時におけるモード１，モード２それぞれの電流経路を図２３ａ，図２３ｂに示す。このとき、モード１の電流経路から以下の式（３８）が、モード２の各電流経路から以下の式（３９）〜（４１）が、インダクタＬａｂに対する電圧・時間積の関係から、以下の式（４２）が得られ、それらを解けば、電圧降圧比を示す式（４３）が得られる。
Figure 2014212654
Figure 2014212654

Figure 2014212654
上記式（４３）式が示すとおり、図２２に示したコンバータにおいてはＳＣＣを構成する直列接続キャパシタの数（Ｃ１，Ｃ２，Ｃ３の３つ）が図６に示したコンバータにおける直列キャパシタの数（Ｃ１，Ｃ２の２つ）よりも多いため、高い降圧比を達成することが可能である。
図２２のコンバータにおいては、２つのＰＷＭ制御用キャパシタＣａ，Ｃｂと２つのダイオードＤａ，Ｄｂと１つのインダクタＬとから構成されるＰＷＭセルを用いたが、その他の、素子数がより多いＰＷＭセルを用いることも可能である。その場合、上記（４３）式で示される降圧比よりも更に高い降圧比を達成することが可能となる。
コンバータの回路構成
中間キャパシタを２以上備えたＳＣＣにおいては、２以上のＰＷＭセルを用いてそれら中間キャパシタを置換しても、本発明のコンバータを構成できる。一例として、直列数が３である図４のＳＣＣにおいて、中間キャパシタＣ４，Ｃ５を、それぞれ異なるＰＷＭセル１，２で置換することにより得られる、本発明の一実施形態であるコンバータの回路構成を図２７に示す。
コンバータの動作
図２４のコンバータも、奇数番号のスイッチＱ１，Ｑ３，Ｑ５と偶数番号のスイッチＱ２，Ｑ４，Ｑ６とを交互にスイッチングすることで電圧変換を行うことができる。奇数番号のスイッチがオンとなる期間（モード１）において回路内に流れる電流の経路と、偶数番号のスイッチがオンとなる期間（モード２）において回路内に流れる電流の経路とを、それぞれ図２５ａ，図２５ｂに示す。このとき、モード２の各電流経路から以下の式（４４）〜（４７）が、インダクタＬ１に対する電圧・時間積の関係から以下の式（４８）が、インダクタＬ２に対する電圧・時間積の関係から以下の式（４９）が得られ、それらを解けば、電圧降圧比を示す式（５０）が得られる。
Figure 2014212654
Figure 2014212654

Figure 2014212654
上記式（５０）に示されるとおり、ＰＷＭセルを複数用いることによっても、高い降圧比を達成することができる。
実施例１〜６においては、図２や図４に示した従来のＳＣＣにおいて１以上の中間キャパシタをＰＷＭセルに置き換えた構成について説明したが、他の構成のＳＣＣに対しても、同様にＰＷＭセルを適用することが可能である。図２６に、サンプルホールド回路等に用いられる、別の従来構成のＳＣＣを示す。図２６のＳＣＣにおいては、電源Ｖｉｎと負荷ＲＬとが、中間キャパシタＣ１を介して接続されている。スイッチＱ１，Ｑ５の切り替えにより、電源Ｖｉｎと中間キャパシタＣ１とが並列接続されるモード１（電流経路について、図２７ａ参照）と、中間キャパシタＣ１と負荷ＲＬとが並列接続されるモード２（電流経路について、図２７ｂ参照）とが切り替えられ、スイッチＱ１，Ｑ５の切り替えによりモード１とモード２との間での切り替えを繰り返すことで、電源Ｖｉｎから負荷ＲＬに対して中間キャパシタＣ１を介して電圧を出力するよう構成されている。
コンバータの回路構成
図２６のタイプのＳＣＣにおいて中間キャパシタＣ１を任意のＰＷＭセルで置換することによっても、本発明のコンバータを構成することができる。一例として、図６に示すＰＷＭセルと同様のＰＷＭセルで中間キャパシタＣ１を置換してなるコンバータの回路構成を、図２８に示す。図２８のコンバータにおいても、スイッチＱ１がオンとなる状態（モード１）とスイッチＱ５がオンとなる状態（モード２）とを繰り返し切り替えることにより、出力電圧Ｖinを降圧することが可能であり、且つモード１の時比率Ｄによって降圧比を調整することが可能である。
コンバータの動作
モード１における電流経路を図２９ａに、モード２における電流経路を図２９ｂに、それぞれ示す。モード２の電流経路から式（５１）が、電圧・時間積の関係から式（５２）が、それぞれ成り立ち、これらから、電圧降圧比を表わす式（５３）が得られる。
Figure 2014212654
Figure 2014212654

Figure 2014212654
図２８のコンバータでは、図６のコンバータと同様に、２つのキャパシタＣａ，Ｃｂと２つのダイオードＤａ，Ｄｂと１つのインダクタＬとから構成されるＰＷＭセルを用いたが、実施例２〜６で用いたＰＷＭセルや、それ以外のＰＷＭセルを用いることも可能である。その場合、（５３）式で示される降圧比よりも更に高い降圧比を達成することが可能となる。
以上のように、本発明によれば従来のＳＣＣにおける中間キャパシタを、キャパシタとダイオードとインダクタとからなるＰＷＭセルに置き換えることで、ＳＣＣにＰＷＭ制御機能を持たせつつ、且つ、高い電圧降圧比を達成可能なＰＷＭ−ＳＣＣへと変形することが可能となる。本発明におけるＰＷＭセルの適用については以上の例に限定されるものではなく、その他のＳＣＣ方式に対しても同様に適用可能である。
以上では、ＰＷＭセル内にダイオードを用いた構成について示してきたが、ＰＷＭセル内のダイオードをスイッチに置き換えることで同期整流型のＰＷＭセルとして、本発明の全てのコンバータに用いることも可能である。例として、図６に示した一実施形態におけるＰＷＭセルを同期整流型ＰＷＭセルに置き換えた構成を図３０に示す。ダイオードＤａ，ＤｂがスイッチＱａ，Ｑｂに置き換えられている。ここでは説明を簡単にするため、スイッチＱａ，Ｑｂのボディダイオードは省略してある。偶数番号のスイッチ（Ｑ２，Ｑ４）がオンとなるタイミングでスイッチＱａ，Ｑｂがオンとなるよう、スイッチＱａ，ＱｂをスイッチＱ２，Ｑ４に同期させて駆動すれば、図７ａ，図７ｂで示した電流経路と同様の経路で電流が流れる。電圧降圧比も、図６のコンバータと同様に式（７）によって表わされる。図３０の同期整流の構成では、ダイオードにおける順方向電圧降下に起因した損失が低減されるため、電力変換効率を向上させることができる。なお、ＰＷＭセル内でスイッチとダイオードとを併用してもよく、この場合はスイッチＱａをスイッチＱ２，Ｑ４に同期させて駆動すれば、図６のコンバータと同様に動作可能である（図３１）。
図３０，図３１のコンバータにおいては図６に示した一実施形態に同期整流のＰＷＭセルを用いた構成について示したが、その他のＰＷＭセルに対しても同様にダイオードの全て、又は一部をスイッチに置き換えることで同期整流のＰＷＭセルとして用いることが可能である。
本発明のコンバータは、高い電圧降圧比が必要とされる電力変換の用途や、素子数が少ないシンプルな回路構成が必要とされる電力変換の用途に幅広く応用可能である。
Ｃ１〜Ｃ４ キャパシタ又は中間キャパシタ
Ｄ１〜Ｄ６ ボディダイオード
Ｑ１〜Ｑ６，Ｑａ，Ｑｂ スイッチ
Ｃａ，Ｃｂ，Ｃｃ，Ｃｄ ＰＷＭ制御用キャパシタ
Ｌ，Ｌ１，Ｌ２，Ｌａｂ，Ｌｂｃ，Ｌｃｄ インダクタ
Ｄａ，Ｄｂ，Ｄｃ，Ｄｄ ダイオード
ＲＬ 負荷
Ｖｉｎ 電源

Claims (16)

  1. 第１から第ｎ（ｎは２以上の整数）のキャパシタを直列接続してなるキャパシタ列と、
    第１から第ｎ−１の中間キャパシタを直列接続してなり、前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタ列と
    を備え、
    前記キャパシタ列に含まれる各々のキャパシタと前記中間キャパシタ列に含まれる各々の中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該各々のキャパシタに該各々の中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該各々のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
    前記中間キャパシタ列に含まれる各々の中間キャパシタのうちｍ（ｍは１以上、ｎ−１以下の整数）個の中間キャパシタが、第１から第ｍのパルス幅変調用回路によって置換されており、
    第ｋ（ｋは１以上ｍ以下の整数）のパルス幅変調用回路において、
    第１から第ｌk（ｌkは２以上の整数）のパルス幅変調用キャパシタと、第１から第ｌk−１のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
    第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記第ｋのパルス幅変調用回路の第１の端子に対して接続されており、第２から第ｌkのパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
    第１から第ｌk−１のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記第ｋのパルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第ｌkのパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
    ことを特徴とする、コンバータ。
  2. 第１，第２のキャパシタを直列接続してなるキャパシタ列と、
    前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタと
    を備え、
    前記キャパシタ列に含まれる前記第１，第２のキャパシタと前記中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該第１，第２のキャパシタに該中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
    前記中間キャパシタが、パルス幅変調用回路によって置換されており、
    前記パルス幅変調用回路において、
    第１，第２のパルス幅変調用キャパシタとインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
    前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、前記第２のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、
    前記第１のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、前記第２のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
    ことを特徴とする、コンバータ。
  3. 第１，第２のキャパシタを直列接続してなるキャパシタ列と、
    前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタと
    を備え、
    前記キャパシタ列に含まれる前記第１，第２のキャパシタと前記中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該第１，第２のキャパシタに該中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
    前記中間キャパシタが、パルス幅変調用回路によって置換されており、
    前記パルス幅変調用回路において、
    第１から第３のパルス幅変調用キャパシタと、第１，第２のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
    前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、第２，第３のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
    前記第１，第２のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、前記第３のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
    ことを特徴とする、コンバータ。
  4. 第１，第２のキャパシタを直列接続してなるキャパシタ列と、
    前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタと
    を備え、
    前記キャパシタ列に含まれる前記第１，第２のキャパシタと前記中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該第１，第２のキャパシタに該中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
    前記中間キャパシタが、パルス幅変調用回路によって置換されており、
    前記パルス幅変調用回路において、
    第１から第４のパルス幅変調用キャパシタと、第１から第３のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
    前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、第２から第４のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
    前記第１から第３のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、前記第４のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
    ことを特徴とする、コンバータ。
  5. 第１から第３のキャパシタを直列接続してなるキャパシタ列と、
    第１，第２の中間キャパシタを直列接続してなり、前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタ列と
    を備え、
    前記キャパシタ列に含まれる各々のキャパシタと前記中間キャパシタ列に含まれる各々の中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該各々のキャパシタに該各々の中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該各々のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
    前記中間キャパシタ列に含まれる各々の中間キャパシタのうち１個の中間キャパシタが、パルス幅変調用回路によって置換されており、
    前記パルス幅変調用回路において、
    第１，第２のパルス幅変調用キャパシタとインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
    前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、前記第２のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、
    前記第１のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、前記第２のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
    ことを特徴とする、コンバータ。
  6. 請求項１に記載のコンバータであって、前記第１から第ｍのパルス幅変調用回路のうち、いずれか１以上の回路が２以上のインダクタを含む、コンバータにおいて、
    前記２以上のインダクタを含むパルス幅変調用回路のうち少なくとも１つの回路において、含まれるインダクタのうち１以上であって該含まれるインダクタの数よりも少ない数のインダクタがダイオードで置換されており、且つ、該置換されたダイオードの各々は、該ダイオードの両端に接続された２つのパルス幅変調用キャパシタ間で、一方のキャパシタの低電位側端子から他方のキャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されている
    ことを特徴とする、コンバータ。
  7. 第１，第２のキャパシタを直列接続してなるキャパシタ列と、
    前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタと
    を備え、
    前記キャパシタ列に含まれる前記第１，第２のキャパシタと前記中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該第１，第２のキャパシタに該中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
    前記中間キャパシタが、パルス幅変調用回路によって置換されており、
    前記パルス幅変調用回路において、
    第１から第３のパルス幅変調用キャパシタと、第１，第２のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
    前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、第２，第３のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
    第１，第２のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第３のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている、コンバータにおいて、
    さらに、前記パルス幅変調用回路において、第２のインダクタがダイオードで置換されており、且つ、該置換されたダイオードは、該ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されている
    ことを特徴とする、コンバータ。
  8. 第１，第２のキャパシタを直列接続してなるキャパシタ列と、
    前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタと
    を備え、
    前記キャパシタ列に含まれる前記第１，第２のキャパシタと前記中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該第１，第２のキャパシタに該中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
    前記中間キャパシタが、パルス幅変調用回路によって置換されており、
    前記パルス幅変調用回路において、
    第１から第４のパルス幅変調用キャパシタと、第１から第３のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
    前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、第２から第４のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
    第１から第３のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第４のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている、コンバータにおいて、
    さらに、前記パルス幅変調用回路において、第２のインダクタがダイオードで置換されており、且つ、該置換されたダイオードは、該ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されている
    ことを特徴とする、コンバータ。
  9. 第１，第２のキャパシタを直列接続してなるキャパシタ列と、
    前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタと
    を備え、
    前記キャパシタ列に含まれる前記第１，第２のキャパシタと前記中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該第１，第２のキャパシタに該中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
    前記中間キャパシタが、パルス幅変調用回路によって置換されており、
    前記パルス幅変調用回路において、
    第１から第４のパルス幅変調用キャパシタと、第１から第３のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
    前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、第２から第４のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
    第１から第３のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第４のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている、コンバータにおいて、
    さらに、前記パルス幅変調用回路において、第２，第３のインダクタがダイオードで置換されており、且つ、該第２のインダクタが置換されたダイオードは、該ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されており、該第３のインダクタが置換されたダイオードは、該ダイオードの両端に接続された、第３，第４のパルス幅変調用キャパシタ間で、第３のパルス幅変調用キャパシタの低電位側端子から第４のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されている
    ことを特徴とする、コンバータ。
  10. 第１から第３のキャパシタを直列接続してなるキャパシタ列と、
    第１，第２の中間キャパシタを直列接続してなり、前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタ列と
    を備え、
    前記キャパシタ列に含まれる各々のキャパシタと前記中間キャパシタ列に含まれる各々の中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該各々のキャパシタに該各々の中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該各々のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
    前記中間キャパシタ列に含まれる、第１，第２の中間キャパシタが、第１，第２のパルス幅変調用回路によって置換されており、
    前記第１のパルス幅変調用回路において、
    第１から第３のパルス幅変調用キャパシタと、第１，第２のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
    前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記第１のパルス幅変調用回路の第１の端子に対して接続されており、第２，第３のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
    第１，第２のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記第１のパルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第３のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されており、
    前記第２のパルス幅変調用回路において、
    第１，第２のパルス幅変調用キャパシタとインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
    前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記第２のパルス幅変調用回路の第１の端子に対して接続されており、前記第２のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、
    前記第１のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記第２のパルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、前記第２のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
    コンバータにおいて、
    さらに、前記第１のパルス幅変調用回路において、第２のインダクタがダイオードで置換されており、且つ、該置換されたダイオードは、該ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されている
    ことを特徴とする、コンバータ。
  11. 前記第１から第ｍのパルス幅変調用回路に含まれるダイオードのうち、１以上のダイオードをスイッチで置換したことを特徴とする、請求項１又は６に記載のコンバータ。
  12. 電源と負荷とを、中間キャパシタを介して接続し、
    さらに、電源と該中間キャパシタとが並列接続される第１のモードと、該中間キャパシタと負荷とが並列接続される第２のモードと、を切り替えるスイッチ群を備え、
    前記スイッチ群の切り替えにより前記第１のモードと前記第２のモードとの間での切り替えを繰り返すことで、前記電源から前記負荷に対して前記中間キャパシタを介して電圧を出力するよう構成された、スイッチトキャパシタコンバータにおいて、
    前記中間キャパシタが、パルス幅変調用回路によって置換されており、
    前記パルス幅変調用回路において、
    第１から第ｌ（ｌは２以上の整数）のパルス幅変調用キャパシタと、第１から第ｌ−１のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
    第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、第２から第ｌのパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
    第１から第ｌ−１のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第ｌのパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
    ことを特徴とする、コンバータ。
  13. 電源と負荷とを、中間キャパシタを介して接続し、
    さらに、電源と該中間キャパシタとが並列接続される第１のモードと、該中間キャパシタと負荷とが並列接続される第２のモードと、を切り替えるスイッチ群を備え、
    前記スイッチ群の切り替えにより前記第１のモードと前記第２のモードとの間での切り替えを繰り返すことで、前記電源から前記負荷に対して前記中間キャパシタを介して電圧を出力するよう構成された、スイッチトキャパシタコンバータにおいて、
    前記中間キャパシタが、パルス幅変調用回路によって置換されており、
    前記パルス幅変調用回路において、
    第１，第２のパルス幅変調用キャパシタと、インダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
    第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、第２のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、接続されており、
    第１のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、接続されており、第２のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
    ことを特徴とする、コンバータ。
  14. 請求項１２に記載のコンバータであって、前記パルス幅変調用回路が２以上のインダクタを含む、コンバータにおいて、
    前記パルス幅変調用回路において、含まれるインダクタのうち１以上であって該含まれるインダクタの数よりも少ない数のインダクタがダイオードで置換されており、且つ、該置換されたダイオードの各々は、該ダイオードの両端に接続された２つのパルス幅変調用キャパシタ間で、一方のキャパシタの低電位側端子から他方のキャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されている
    ことを特徴とする、コンバータ。
  15. 前記パルス幅変調用回路に含まれるダイオードのうち、１以上のダイオードをスイッチで置換したことを特徴とする、請求項１２又は１４に記載のコンバータ。
  16. 電源から１以上の中間キャパシタを介して接続される出力素子に、スイッチ切り替えによる該１以上の中間キャパシタの充放電によって出力電圧を印加するよう構成された、スイッチトキャパシタコンバータにおいて、該１以上の中間キャパシタのうち少なくとも１つを、パルス幅変調用回路によって置換してなる、コンバータであって、
    前記パルス幅変調用回路は、ダイオード及びスイッチの少なくとも一方を用いた電流の制御により、
    前記電源の高電位端子側に接続された第１の端子から該電源の低電位端子側に接続された第２の端子へと電流が流れる第１のモードにおいて、少なくとも１つのインダクタにパルス幅変調用キャパシタを介して電磁気的エネルギーを蓄え、
    前記第２の端子から前記第１の端子へと電流が流れる第２のモードにおいて、前記少なくとも１つのインダクタに蓄えられた電磁気的エネルギーを前記パルス幅変調用キャパシタへと放出する
    よう構成されており、
    前記スイッチ切り替えにより前記第１のモードと前記第２のモードとの間で切り替えを行い、該第１のモードが実現される期間と該第２のモードが実現される期間との比率に応じた比率で電源電圧を変換して前記出力素子に出力するよう構成されたことを特徴とする、コンバータ。
JP2013088746A 2013-04-19 2013-04-19 Ｐｗｍ制御が可能なスイッチトキャパシタコンバータ Expired - Fee Related JP6082969B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013088746A JP6082969B2 (ja) 2013-04-19 2013-04-19 Ｐｗｍ制御が可能なスイッチトキャパシタコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013088746A JP6082969B2 (ja) 2013-04-19 2013-04-19 Ｐｗｍ制御が可能なスイッチトキャパシタコンバータ

Publications (2)

Publication Number Publication Date
JP2014212654A true JP2014212654A (ja) 2014-11-13
JP6082969B2 JP6082969B2 (ja) 2017-02-22

Family

ID=51932009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013088746A Expired - Fee Related JP6082969B2 (ja) 2013-04-19 2013-04-19 Ｐｗｍ制御が可能なスイッチトキャパシタコンバータ

Country Status (1)

Country Link
JP (1) JP6082969B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016158334A (ja) * 2015-02-23 2016-09-01 日本蓄電器工業株式会社 コンバータ、太陽電池モジュール用コンバータシステム、及び蓄電モジュール用コンバータシステム
JP2017022953A (ja) * 2015-07-15 2017-01-26 シチズン時計株式会社 降圧回路及びこれを用いた降圧充電回路
CN106602867A (zh) * 2017-03-08 2017-04-26 广东工业大学 一种高增益开关电容功率变换器
WO2017156532A1 (en) * 2016-03-11 2017-09-14 Arctic Sand Technologies, Inc. Battery management system with adiabatic switched-capacitor circuit
CN110277909A (zh) * 2019-07-09 2019-09-24 南京矽力杰半导体技术有限公司 开关电容变换器、电流控制电路及电流控制方法
CN111343768A (zh) * 2018-12-19 2020-06-26 台达电子企业管理（上海）有限公司 Led驱动装置及led驱动方法
CN113890332A (zh) * 2017-09-05 2022-01-04 莱恩半导体股份有限公司 用于混合开关式电容器转换器的电路
US11901817B2 (en) 2013-03-15 2024-02-13 Psemi Corporation Protection of switched capacitor power converter
EP3262743B1 (en) * 2015-02-27 2024-02-14 The University of Hong Kong Power converter and power conversion method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1028371A (ja) * 1996-07-08 1998-01-27 Fujitsu Ltd 降圧型ｄｃ−ｄｃレギュレータ
JP2002159170A (ja) * 2000-11-15 2002-05-31 Cosel Co Ltd スイッチング電源
JP2009183093A (ja) * 2008-01-31 2009-08-13 Mitsubishi Electric Corp Ｄｃ／ｄｃ電力変換装置
JP2009213242A (ja) * 2008-03-04 2009-09-17 Japan Aerospace Exploration Agency キャパシタ電源システム
US7612603B1 (en) * 2007-01-24 2009-11-03 Intersil Americas Inc. Switching frequency control of switched capacitor circuit using output voltage droop
JP2010512140A (ja) * 2007-08-01 2010-04-15 インターシル アメリカズ インク バックコンバータ・容量性分圧器一体型の電圧変換器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1028371A (ja) * 1996-07-08 1998-01-27 Fujitsu Ltd 降圧型ｄｃ−ｄｃレギュレータ
JP2002159170A (ja) * 2000-11-15 2002-05-31 Cosel Co Ltd スイッチング電源
US7612603B1 (en) * 2007-01-24 2009-11-03 Intersil Americas Inc. Switching frequency control of switched capacitor circuit using output voltage droop
JP2010512140A (ja) * 2007-08-01 2010-04-15 インターシル アメリカズ インク バックコンバータ・容量性分圧器一体型の電圧変換器
JP2009183093A (ja) * 2008-01-31 2009-08-13 Mitsubishi Electric Corp Ｄｃ／ｄｃ電力変換装置
JP2009213242A (ja) * 2008-03-04 2009-09-17 Japan Aerospace Exploration Agency キャパシタ電源システム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901817B2 (en) 2013-03-15 2024-02-13 Psemi Corporation Protection of switched capacitor power converter
JP2016158334A (ja) * 2015-02-23 2016-09-01 日本蓄電器工業株式会社 コンバータ、太陽電池モジュール用コンバータシステム、及び蓄電モジュール用コンバータシステム
EP3262743B1 (en) * 2015-02-27 2024-02-14 The University of Hong Kong Power converter and power conversion method
JP2017022953A (ja) * 2015-07-15 2017-01-26 シチズン時計株式会社 降圧回路及びこれを用いた降圧充電回路
WO2017156532A1 (en) * 2016-03-11 2017-09-14 Arctic Sand Technologies, Inc. Battery management system with adiabatic switched-capacitor circuit
CN106602867A (zh) * 2017-03-08 2017-04-26 广东工业大学 一种高增益开关电容功率变换器
CN106602867B (zh) * 2017-03-08 2019-03-15 广东工业大学 一种高增益开关电容功率变换器
CN113890332A (zh) * 2017-09-05 2022-01-04 莱恩半导体股份有限公司 用于混合开关式电容器转换器的电路
CN111343768A (zh) * 2018-12-19 2020-06-26 台达电子企业管理（上海）有限公司 Led驱动装置及led驱动方法
US11147139B2 (en) 2018-12-19 2021-10-12 Delta Electronics (Shanghai) Co., Ltd Device for driving LED and method for driving LED
CN110277909A (zh) * 2019-07-09 2019-09-24 南京矽力杰半导体技术有限公司 开关电容变换器、电流控制电路及电流控制方法
US11133742B2 (en) 2019-07-09 2021-09-28 Silergy Semiconductor Technology (Hangzhou) Ltd Switched capacitor converter, current control circuit and current control method thereof

Also Published As

Publication number Publication date
JP6082969B2 (ja) 2017-02-22

Similar Documents

Publication Publication Date Title
JP6082969B2 (ja) Ｐｗｍ制御が可能なスイッチトキャパシタコンバータ
Alzahrani et al. A family of scalable non-isolated interleaved DC-DC boost converters with voltage multiplier cells
US11043899B2 (en) Zero inductor voltage converter topology with improved switch utilization
US20060087295A1 (en) Non-isolated power conversion system having multiple switching power converters
US9966842B1 (en) Parallel voltage regulator with switched capacitor or capacitor-inductor blocks
US20220190712A1 (en) Alternating current to direct current conversion circuit
US20090085548A1 (en) Converter circuit and method for operating such a converter circuit
US8581561B2 (en) DC-DC boost converter circuit with an output stabilization circuit and method for driving the same
US11831240B2 (en) Parallel output converters connected to a split midpoint node on an input converter
Torrico-Bascopé et al. A generalized high voltage gain boost converter based on three-state switching cell
CN111245236B (zh) 一种降压式直流-直流转换器拓扑结构
KR20090044137A (ko) 무변압기형 부스트 컨버터
WO2018024052A1 (zh) 直流-直流变换器、升压单元、电动汽车和电池备份系统
Chen et al. A new bidirectional DC-DC converter with a high step-up/down conversion ratio for renewable energy applications
Khan et al. A single switch high gain DC-DC converter with reduced voltage stress
Alcazar et al. High voltage gain boost converter based on three-state switching cell and voltage multipliers
CN114421761A (zh) 一种带有飞跨电容的三电平变换器及控制方法
Barbi A high step-up gain DC-DC converter based on the stacking of three conventional buck boost DC-DC converters
Axelrod et al. A family of modified zeta-converters with high voltage ratio for solar-pv systems
JP6365877B2 (ja) 直流−直流変換装置
TWI411210B (zh) 具電荷泵控制之單電感多重輸出直流轉換器
He Multilevel DC-DC power conversion system with multiple bridge modular switched-capacitor converter
KR101798879B1 (ko) 2단 차동 벅 컨버터 및 그 구동방법
Xiong et al. Analysis of a high-voltage-gain hybrid switched-capacitor buck converter
JP5222775B2 (ja) Ｄｃ／ｄｃ電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161222

R150 Certificate of patent or registration of utility model

Ref document number: 6082969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees