JP2014212626A - スイッチング電源回路 - Google Patents

Abstract

【課題】インダクタ電流の電流値が許容する上限値を超えず、過渡的に過電流を流さない。【解決手段】入力端子に入力される入力電圧を昇圧して出力端子より出力電圧を出力するスイッチング電源回路であって、入力端子と出力端子との間に接続された充放電を繰り返して出力電圧を生成する充放電部を備え、定電流充電モードの期間とＰＷＭ制御モードの期間との間に、ヒステリシス制御モードの期間が設けられるスイッチング電源回路を提供する。【選択図】図４

Description

本発明は、昇圧形スイッチング電源回路に関する。

図１は、従来のスイッチング電源回路３００を示す。スイッチング電源回路３００は、デジタルカメラ、携帯電話等の電源システム、および、ディスプレイ用のＬＥＤ照明、カメラ用フラッシュＬＥＤドライバーの駆動電源等に広く用いられる。

スイッチング電源回路３００は、モードセレクタ１６０、インダクタ１４５、カレントレギュレータ１７０およびＰＷＭ信号生成回路１８０を備える。スイッチング電源回路３００は、定電流充電モードおよびＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御モードを切り替えて、インダクタ１４５を充放電する。

スイッチング電源回路３００は、出力電圧Ｖｏｕｔが所定値より低いときに定電流制御モードでインダクタ１４５を充電し、出力電圧Ｖｏｕｔが所定値より高いときにＰＷＭ制御モードで制御した電流でインダクタ１４５を充放電する。これにより、スイッチング電源回路３００は、入力電圧Ｖｉｎを昇圧した出力電圧Ｖｏｕｔを出力しつつ、スタートアップ時の突入電流を防止する。

モードセレクタ１６０は、出力電圧Ｖｏｕｔをモニターして、定電流充電モードおよびＰＷＭ制御モードのいずれかを選択する。モードセレクタ１６０は、定電流充電モードの場合にカレントレギュレータ１７０からの信号を出力して、ＰＷＭ制御モードの場合にＰＷＭ信号生成回路１８０からの信号を出力する。

カレントレギュレータ１７０は、バイアス電圧を生成する。モードセレクタ１６０は、定電流充電モードの場合に、カレントレギュレータ１７０の出力でＳＷ１のゲートをバイアスする。これにより、スイッチング電源回路３００は、定電流に制御されたインダクタ電流Ｉｉｎにより、定電流で出力容量１９０を充電する。

ＰＷＭ信号生成回路１８０は、オシレータ２００からの信号に基づいて、スイッチング信号を出力する。モードセレクタ１６０は、ＰＷＭ制御モードの場合に、カレントレギュレータ１７０の出力で、ＳＷ１およびＳＷ２のゲートを制御する。ＰＷＭ制御モードにおいては、ＳＷ１のオンオフ期間のＤｕｔｙ比を、出力電圧Ｖｏｕｔに応じて調整する。これにより、スイッチング電源回路３００は、ＰＷＭ制御でインダクタ電流Ｉｉｎを変化させて昇圧を行って出力容量１９０を充電する。

図２は、従来のスイッチング電源回路３００によるスタートアップ方法を示す。横軸は、時刻ｔを示し、縦軸はそれぞれインダクタ電流Ｉｉｎおよび出力電圧Ｖｏｕｔを示す。従来のスイッチング電源回路３００は、スイッチング動作を行なわず定電流充電によって、出力容量１９０を入力電圧Ｖｉｎまで充電する。その後、出力電圧Ｖｏｕｔは、ＰＷＭ制御によって、予め定められた電圧まで昇圧される。このように、制御モードを切り替えることで、スタートアップ時の突入電流を小さくしている（例えば、特許文献１）。
［特許文献１］ 特開２０１０−６８５６６６公報

しかしながら、従来のスイッチング電源回路３００では、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに達したときに、ＰＷＭ制御に切り替える。このため、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに近い状態でＰＷＭ制御での充放電を行うことになり、インダクタ電流Ｉｉｎの傾きが緩くなる。このため、トランスファー区間においてインダクタ電流Ｉｉｎが十分小さくならないうちに、次のチャージ区間が始まってしまい、インダクタ電流Ｉｉｎの電流値が許容する上限の電流値Ｉｉｎ_ｌｉｍｉｔ１を超えて、過渡的に過電流が流れるという問題がある。

図３は、スイッチング電源回路３００のインダクタ電流Ｉｉｎの波形を示す。横軸は、時刻ｔを示し、縦軸はインダクタ電流Ｉｉｎおよびオシレータ２００のクロック信号ＯＳＣを示す。インダクタ電流Ｉｉｎを示すグラフにおいて、破線は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに対して十分に大きい状態でのインダクタ電流波形である。また、実線は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに対して近い状態でのインダクタ電流波形である。

インダクタ電流波形は、インダクタ１４５を充電するチャージ区間と、充電したエネルギーを放電するトランスファー区間を有する。スイッチング電源回路３００は、ＳＷ１がオンされ、ＳＷ２がオフされたトランスファー動作時において、（Ｖｉｎ−Ｖｏｕｔ−Ｒ_{ＯＮ_ＳＷ１}×Ｉｉｎ）／Ｌで表されるインダクタ電流Ｉｉｎの傾きを有する。

インダクタ電流波形の傾きは、トランスファー時において、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに近い状態よりも、出力電圧Ｖｏｕｔが入力電圧Ｖiｎよりも十分に高い状態の方が大きくなる。そのため、インダクタ電流Ｉｉｎは、クロックの１周期内において、十分に小さくならずに次の周期に突入する。

従来のスイッチング電源回路３００は、インダクタ１４５に充電したエネルギーを放電しきる前に、次のスイッチングサイクルが始まり、再びインダクタ１４５の電流が増加するので、インダクタ電流Ｉｉｎは上限値Ｉｉｎ_ｌｉｍｉｔ１を超える。したがって、従来のスイッチング電源回路３００には、過電流が発生する。

出力容量１９０が大きい場合、従来のスイッチング電源回路３００は、充電時に出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに近くなる状態が長くなり、インダクタ電流Ｉｉｎが、許容する上限値Ｉｉｎ_ｌｉｍｉｔ１を超える時間が長くなる。これにより、入力電圧Ｖｉｎを生成する電源を共通に使用している他のシステムへの電力供給量が不足したり、インダクタ１４５およびスイッチＳＷ１、ＳＷ２が破壊されたりすることがある。

本発明の第１の態様においては、入力端子に入力される入力電圧を昇圧して出力端子より出力電圧を出力するスイッチング電源回路であって、入力端子と出力端子との間に接続された充放電を繰り返して出力電圧を生成する充放電部を備え、充放電部における充放電を制御するモードとして、定電流充電モードと、ＰＷＭ制御モードと、ヒステリシス制御モードとを有し、定電流充電モードの期間とＰＷＭ制御モードの期間との間に、ヒステリシス制御モードの期間が設けられるスイッチング電源回路を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

従来のスイッチング電源回路３００を示す。 従来のスイッチング電源回路３００によるスタートアップ方法を示す。 スイッチング電源回路３００のインダクタ電流の波形を示す。 本実施形態に係るスタートアップ方法を示す。 本実施形態に係るスイッチング電源回路１００の概要を示す。 モードセレクタ１６０の構成の一例を示す。 ヒステリシス制御モード時のスイッチング電源回路１００の一例を示す。 ヒステリシス昇圧充電時におけるゲート信号のタイミング図を示す。 定電流充電モード時のスイッチング電源回路１００の一例を示す。 ＰＷＭ制御モード時のスイッチング電源回路１００の一例を示す。 ヒステリシス制御モード時のスイッチング電源回路１００の一例を示す。 ヒステリシス制御モード時のスイッチング電源回路１００の回路図を示す。 モードセレクタ１６０の構成の一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図４は、本実施形態に係るスタートアップ方法を示す。横軸は、時刻ｔを示し、縦軸はそれぞれインダクタ電流Ｉｉｎおよび出力電圧Ｖｏｕｔを示す。本実施形態に係るスタートアップ方法では、定電流充電モードの期間とＰＷＭ制御モードの期間との間に、ヒステリシス制御モードの期間を有する。

本実施形態に係るスタートアップ方法は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの値となるまで、定電流充電を行う。その後、出力電圧Ｖｏｕｔは、ヒステリシス制御モードによって、入力電圧Ｖｉｎに対して十分に大きな値Ｒｅｆ１になるまでヒステリシス昇圧充電される。

ヒステリシス制御モードは、インダクタ電流Ｉｉｎをモニターして、インダクタ電流Ｉｉｎのピーク値が上限値Ｉｉｎ_ｌｉｍｉｔ１および下限値Ｉｉｎ_ｌｉｍｉｔ２になったときに、スイッチのオン、オフを制御するモードである。つまり、ヒステリシス制御モードでは、放電時におけるインダクタ電流Ｉｉｎが下限値Ｉｉｎ＿ｌｉｍｉｔ２になるまで、充電を開始しない。つまり、インダクタ電流Ｉｉｎの時間変化の傾きが小さくても、インダクタ電流Ｉｉｎが十分小さくなってから充電期間が始まる。通常、ヒステリシス制御モードにおける１回の放電期間（トランスファー区間）は、ＰＷＭ制御モードにおける１回の放電期間（トランスファー区間）よりも長くなる。また、充電時におけるインダクタ電流Ｉｉｎが上限値Ｉｉｎ_ｌｉｍｉｔ１に達すると、放電を開始する。このため、図３に示したような過電流を抑制できる。

その後、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに対して十分に大きな値まで昇圧されると、インダクタ１４５は、ＰＷＭ制御モードによってＰＷＭ昇圧充電される。ＰＷＭ制御モードでは、出力電圧Ｖｏｕｔに応じたＤｕｔｙ比で充放電期間を切り替え、インダクタ電流Ｉｉｎが十分小さくなったかを直接は検出しない。しかし、ＰＷＭ制御モードの期間における出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎに対して十分に高い。このため、インダクタ電流Ｉｉｎの時間変化量は十分大きく、定められた放電期間内でインダクタ電流Ｉｉｎを十分小さくすることができる。これにより、本実施形態に係るスタートアップ方法は、上限値Ｉｉｎ_ｌｉｍｉｔ１を超える過電流を防止できる。

図５は、本実施形態に係るスイッチング電源回路１００の概要を示す。スイッチング電源回路１００は、電源１３０、充放電部１４０、ＳＷ１、ＳＷ２、モードセレクタ１６０、カレントレギュレータ１７０、ＰＷＭ信号生成回路１８０、オシレータ２００、ヒステリシス信号生成回路２１０、第１の電流検出部２２０および第２の電流検出部２２５を備える。スイッチング電源回路１００は、ヒステリシス信号生成回路２１０、第１の電流検出部２２０および第２の電流検出部２２５を備える点で従来のスイッチング電源回路３００と異なる。

スイッチング電源回路１００は、入力端子１１０に入力される入力電圧Ｖｉｎを昇圧して出力端子１２０より出力電圧Ｖｏｕｔを出力する。また、スイッチング電源回路１００は、出力電圧Ｖｏｕｔの値に応じて、定電流充電モード、ヒステリシス制御モードおよびＰＷＭ制御モードを選択する。

入力端子１１０には、電源１３０から入力電圧Ｖｉｎが入力される。充放電部１４０は、入力端子１１０と出力端子１２０との間に接続され、充放電を繰り返して出力電圧Ｖｏｕｔを生成する。充放電部１４０は、インダクタ１４５を備える。

インダクタ１４５は、入力端子１１０に一端が接続される。インダクタ１４５の他端は、ＳＷ１を介して出力端子１２０に接続される。また、インダクタ１４５の他端は、ＳＷ２を介してグラウンドに接地される。インダクタ１４５には、入力電圧ＶｉｎおよびＳＷ１、ＳＷ２の状態に応じたインダクタ電流Ｉｉｎが流れる。

出力容量１９０は、一端が出力端子１２０に接続され、他端がグラウンドに接地される。出力容量１９０は、インダクタ電流Ｉｉｎにより充電される。出力容量１９０に充電されたエネルギーは、ＬＥＤ照明等の電気機器に放電されて、電気機器を動作させる。

モードセレクタ１６０は、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの値を検出して、定電流充電モード、ヒステリシス制御モードおよびＰＷＭ制御モードのいずれかのモードを選択する。具体的には、モードセレクタ１６０は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ以下のとき、定電流充電モードを選択する。また、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより大きく、入力電圧Ｖｉｎより十分大きい電圧Ｒｅｆ１以下のとき、ヒステリシス制御モードを選択する。また、出力電圧Ｖｏｕｔが電圧Ｒｅｆ１より大きいとき、ＰＷＭ制御モードを選択する。モードセレクタ１６０は、３つのモードに対応するゲート制御信号ＧＡＴＥ_Ｃｕｒｒｅｎｔ Ｒｅｇｕｌａｔｏｒ、ＧＡＴＥ_ＨＹＳおよびＧＡＴＥ_ＰＷＭのいずれかのゲート制御信号を選択してＳＷ1およびＳＷ２のゲートに入力する。

ＳＷ１およびＳＷ２は、一方がオンのときに他方がオフに制御される。本例では、ＳＷ１は、モードセレクタ１６０の出力信号を反転してオンとオフを切り替えられる。つまり、ＳＷ１は、正の信号が入力された場合にオフされる。ＳＷ２は、モードセレクタ１６０の出力信号を反転せずに、スイッチをオンとオフを切り替えられる。つまり、ＳＷ２は、正の信号が入力された場合にオンされる。モードセレクタ１６０は、ＳＷ１およびＳＷ２に同一の信号を入力する。

まず、定電流充電モードを説明する。カレントレギュレータ１７０は、定電流充電モード時に、モードセレクタ１６０を介して、ゲート制御信号ＧＡＴＥ_Ｃｕｒｒｅｎｔ ＲｅｇｕｌａｔｏｒをＳＷ１のゲートに出力する。これにより、インダクタ１４５には、定電流に制御されたインダクタ電流Ｉｉｎが流れる。

次に、ヒステリシス制御モードを説明する。第１の電流検出部２２０は、ＳＷ２のドレイン端の電流を検出して、測定した電流値に対応する電圧値をＰＷＭ信号生成回路１８０およびヒステリシス信号生成回路２１０に出力する。一例では、第１の電流検出部２２０は、ＳＷ２に流れる電流と同一の電流を生成するカレントミラー回路を有し、当該カレントミラー回路に流れる電流を電圧に変換して検出する。

第２の電流検出部２２５は、ＳＷ１のドレイン端およびソース端の電流を検出して、電流値に対応する電圧値をヒステリシス信号生成回路２１０に出力する。一例では、第２の電流検出部２２５は、ＳＷ１に流れる電流と同一の電流を生成するカレントミラー回路を有する。

ヒステリシス信号生成回路２１０は、第１の電流検出部２２０が検出した電流および第２の電流検出部２２５が検出した電流に基づいて、ＳＷ１およびＳＷ２を制御する。第１の電流検出部２２０が検出した電流が、充電期間におけるインダクタ電流Ｉｉｎに対応し、第２の電流検出部２２５が検出した電流が、放電期間におけるインダクタ電流Ｉｉｎに対応する。ヒステリシス信号生成回路２１０は、第１の電流検出部２２０が検出した電流が、上限値Ｉｉｎ_ｌｉｍｉｔ１に達した場合に、ＳＷ１をオンしてＳＷ２をオフするゲート制御信号ＧＡＴＥ_ＨＹＳを生成する。また、ヒステリシス信号生成回路２１０は、第２の電流検出部２２５が検出した電流が、下限値Ｉｉｎ_ｌｉｍｉｔ２に達した場合に、ＳＷ１をオフしてＳＷ２をオンするゲート制御信号ＧＡＴＥ_ＨＹＳを生成する。ヒステリシス信号生成回路２１０は、ヒステリシス制御モード時に、モードセレクタ１６０を介して、ゲート制御信号ＧＡＴＥ_ＨＹＳをＳＷ１およびＳＷ２に出力する。

モードセレクタ１６０は、ヒステリシス制御モードにおいて、ヒステリシス信号生成回路２１０からのゲート制御信号ＧＡＴＥ_ＨＹＳを選択して、ＳＷ１およびＳＷ２に入力する。これにより、モードセレクタ１６０は、インダクタ電流ＩｉｎがＩｉｎ_ｌｉｍｉｔ２に達してからＩｉｎ_ｌｉｍｉｔ１に増加するまでの期間、ＳＷ１をオフして、かつ、ＳＷ２をオンする。

また、モードセレクタ１６０は、インダクタ電流ＩｉｎがＩｉｎ_ｌｉｍｉｔ１に達してからＩｉｎ_ｌｉｍｉｔ２に減少するまでの期間、ＳＷ１をオンして、かつ、ＳＷ２をオフする。

モードセレクタ１６０は、出力電圧Ｖｏｕｔが電圧Ｒｅｆ１に達するまで、ヒステリシス信号生成回路２１０からのゲート制御信号ＧＡＴＥ_ＨＹＳを選択する。このため、出力電圧Ｖｏｕｔが電圧Ｒｅｆ１に達するまで、出力電圧Ｖｏｕｔは、ヒステリシス制御で昇圧される。つまり、インダクタ電流Ｉｉｎは上限値Ｉｉｎ_ｌｉｍｉｔ１および下限値Ｉｉｎ_ｌｉｍｉｔ２の間を往復する。

次に、ＰＷＭ制御モードを説明する。第２のコンパレータ２３５は、正側入力端子に接続された電源Ｒｅｆ５の電圧と、負側入力端子に入力された出力電圧Ｖｏｕｔとの差分を取り、差分信号ＥＲＲＯＵＴを生成する。生成された差分信号ＥＲＲＯＵＴは、ＰＷＭ信号生成回路１８０に入力される。

オシレータ２００は、一定の周期を有するパルス信号を生成する。生成されたパルス信号はＰＷＭ信号生成回路１８０に入力される。当該周期は、ＰＷＭ制御における充電期間および放電期間の長さの和を規定する。

ＰＷＭ信号生成回路１８０は、入力された第１の電流検出部２２０、オシレータ２００および第２のコンパレータ２３５の出力信号に基づいて、ゲート制御信号ＧＡＴＥ_ＰＷＭを生成する。ＰＷＭ信号生成回路１８０は、ＰＷＭ制御モード時に、モードセレクタ１６０を介して、ゲート制御信号ＧＡＴＥ_ＰＷＭをＳＷ１およびＳＷ２のゲートに出力する。これにより、スイッチング電源回路１００は、出力電圧ＶｏｕｔをＰＷＭ昇圧する。

ＰＷＭ信号生成回路１８０は、第２のコンパレータ２３５の出力信号に基づいて、充電期間および放電期間のＤｕｔｙ比を制御する。例えば、出力電圧Ｖｏｕｔがより低い場合には、充電期間をより長くするようなゲート制御信号ＧＡＴＥ_ＰＷＭを生成する。ただし、ＰＷＭ信号生成回路１８０は、充電期間において第１の電流検出部２２０が検出するインダクタ電流Ｉｉｎが、上限値Ｉｉｎ_ｌｉｍｉｔ１等の予め定められた電流値に達した場合に、強制的にＳＷ２をオフして、ＳＷ１をオンするゲート制御信号ＧＡＴＥ_ＰＷＭを生成する。

強制的にＳＷ２をオフした場合、ＰＷＭ信号生成回路１８０は、オシレータ２００からのパルス信号が入力された場合に、再びＳＷ２をオンして、ＳＷ１をオフする。このような動作を繰り返し、インダクタ１４５に流れる電流が上限値を超えないように制御しつつ、ＰＷＭ制御を行う。

スイッチング電源回路１００は、ＰＷＭ信号生成回路１８０によるスイッチング動作により、出力電圧ＶｏｕｔをＰＷＭ昇圧する。スイッチング電源回路１００は、インダクタ１４５に流れる電流を制御しつつ、ＰＷＭ昇圧充電を行う。

本例のスイッチング電源回路１００によれば、定電流充電モードの後、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに近い場合にはヒステリシス制御を行う。このため、放電期間においてインダクタ電流Ｉｉｎを十分小さくしてから、次の充電期間を開始することができ、過電流を防ぐことができる。また、出力電圧Ｖｏｕｔが十分高くなった場合には、ＰＷＭ制御に切り替える。ＰＷＭ制御時は下限値Ｉｉｎ＿ｌｉｍｉｔ２の検出は行わないため、第２の電流検出部２２５を停止させることができる。このため、第２の電流検出部２２５における消費電流を抑制することができる。

また、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに近い状態でＰＷＭ制御を行う場合において、インダクタ電流Ｉｉｎが上限値Ｉｉｎ_ｌｉｍｉｔ１に達した場合に強制的にＳＷ２をオフにする制御を追加すると、インダクタ電流ＩｉｎがＩｉｎ_ｌｉｍｉｔ１からほとんど変動しなくなってしまい、昇圧動作を行うことができなくなる。これに対して、本例のスイッチング電源回路１００によれば、出力電圧Ｖｏｕｔが十分高くなった状態でＰＷＭ制御を行うので、放電期間においてインダクタ電流Ｉｉｎを十分小さくすることができる。このため、インダクタ電流Ｉｉｎが上限値に達した場合に、強制的にＳＷ２をオフにする制御を行っても、インダクタ電流Ｉｉｎを変動させることができ、スイッチング動作による昇圧を生じさせることができる。従って、ＰＷＭ制御においても、インダクタ電流Ｉｉｎが上限値Ｉｉｎ_ｌｉｍｉｔ１を超えないように制御しつつ、昇圧することができる。

図６は、モードセレクタ１６０の構成の一例を示す。モードセレクタ１６０は、第１のコンパレータ回路１６１、第２のコンパレータ回路１６２、ＡＮＤ回路１６３、ＮＯＲ回路１６４、ＯＲ回路１６５、ＮＯＴ回路１６６およびＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６およびＳＷ７を備える。

モードセレクタ１６０は、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔに応じて、ＧＡＴＥ_Ｃｕｒｒｅｎｔ Ｒｅｇｕｌａｔｏｒ、ＧＡＴＥ_ＨＹＳおよびＧＡＴＥ_ＰＷＭのいずれかのゲート制御信号、若しくは接地電位をＳＷ１のゲートおよびＳＷ２のゲートに出力する。

第１のコンパレータ回路１６１は、正側入力端子に入力された出力電圧Ｖｏｕｔおよび負側入力端子に入力されたＲｅｆ１を比較して、比較結果に応じた信号を出力する。出力電圧ＶｏｕｔがＲｅｆ１以上の場合、ハイが出力され、出力電圧ＶｏｕｔがＲｅｆ１以下の場合、ローが出力される。

第２のコンパレータ回路１６２は、正側入力端子に入力された出力電圧Ｖｏｕｔおよび負側入力端子に入力されたＲｅｆ１を比較して、比較結果に応じた信号を出力する。出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ以上の場合、ハイが出力され、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ以下の場合、ローが出力される。

ＮＯＴ回路１６６は、第２のコンパレータ回路１６２の出力信号の反転信号をＳＷ３およびＳＷ６に出力する。つまり、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも大きい場合にＳＷ３およびＳＷ６がオフされる。また、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ以下の場合にＳＷ３およびＳＷ６がオンされる。

ＮＯＲ回路１６４は、第１のコンパレータ回路１６１およびＮＯＴ回路１６６の出力信号の否定論理和をＳＷ４に出力する。つまり、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ以上、内部基準電圧Ｒｅｆ１以下の場合、ＳＷ４がオンされる。

ＡＮＤ回路１６３は、第１のコンパレータ回路１６１および第２のコンパレータ回路１６２からの入力信号の論理積をＳＷ５に出力する。つまり、出力電圧Ｖｏｕｔが、Ｒｅｆ１および入力電圧Ｖｉｎのいずれよりも大きい場合、ＳＷ５がオンされる。

ＯＲ回路１６５は、ＡＮＤ回路１６３およびＮＯＲ回路１６４の出力信号の論理和をＳＷ７に出力する。つまり、出力電圧Ｖｏｕｔが、Ｒｅｆ１および入力電圧Ｖｉｎの少なくとも一方よりも大きい場合、ＳＷ７がオンされる。

ＳＷ３は、カレントレギュレータ１７０とＳＷ１のゲートとを接続する。また、ＳＷ３は、ＳＷ７を介してカレントレギュレータ１７０とＳＷ２のゲートとを接続する。ＳＷ６は、グラウンドとＳＷ２のゲートとを接続する。

出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも低い場合に、ＳＷ３およびＳＷ６はオンされて、ＳＷ４、ＳＷ５、ＳＷ７がオフされる。つまり、ＳＷ１のゲートにはゲート制御信号ＧＡＴＥ_Ｃｕｒｒｅｎｔ Ｒｅｇｕｌａｔｏｒが入力され、ＳＷ２のゲートにはローが入力される。

ＳＷ４は、ヒステリシス信号生成回路２１０とＳＷ１のゲートとを接続する。また、ＳＷ４は、ＳＷ７を介してヒステリシス信号生成回路２１０とＳＷ２のゲートとを接続する。

出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ以上、内部基準電圧Ｒｅｆ１で判定される出力電圧以下に充電されている場合に、ＳＷ４およびＳＷ７がオンされて、ＳＷ３、ＳＷ５、ＳＷ６はオフされる。つまり、ＳＷ１のゲートおよびＳＷ２のゲートには、ゲート制御信号ＧＡＴＥ_ＨＹＳが入力される。

ＳＷ５は、ＰＷＭ信号生成回路１８０とＳＷ１のゲートとを接続する。また、ＳＷ５は、ＳＷ７を介してＰＷＭ信号生成回路１８０とＳＷ２のゲートとを接続する。

出力電圧Ｖｏｕｔが内部の基準電圧Ｒｅｆ１で判定される出力電圧以上に充電された場合に、ＳＷ５およびＳＷ７がオンされて、ＳＷ３、ＳＷ４、ＳＷ６はオフされる。つまり、ＳＷ１のゲートおよびＳＷ２のゲートには、ゲート制御信号ＧＡＴＥ_ＰＷＭが入力される。

図７は、ヒステリシス制御モード時のスイッチング電源回路１００の一例を示す。ただし、図７では、ヒステリシス信号生成回路２１０に入出力される信号に関係する回路のみを示す。

第１の電流検出部２２０は、ＳＷ２に流れる電流をモニターする。第１の電流検出部２２０は、ＳＷ２のドレイン端に接続されて、ＳＷ２に入力される電流をミラーする。第１の電流検出部２２０は、ＳＷ２に流れる電流に応じた電圧Ｖｓｅｎｓｅ１を生成する。

第２の電流検出部２２５は、ＳＷ１に流れる電流をモニターする。第２の電流検出部２２５は、ＳＷ１のドレイン端に接続されてＳＷ１に入力される電流をミラーする。第２の電流検出部２２５は、ＳＷ１に流れる電流に応じた電圧Ｖｓｅｎｓｅ２を生成する。

第１のコンパレータ２３０は、Ｖｓｅｎｓｅ１が正側入力端子に入力され、Ｒｅｆ２が負側入力端子に入力される。第１のコンパレータ２３０は、Ｖｓｅｎｓｅ１とインダクタ電流の上限値に対応するＲｅｆ２とを比較して、Ｖｓｅｎｓｅ１がＲｅｆ２に達したかどうかを示す第１の判定信号を出力する。

第２のコンパレータ２３５は、正側入力端子にＶｓｅｎｓｅ２が入力され、負側入力端子にＲｅｆ３が入力される。第２のコンパレータ２３５は、Ｖｓｅｎｓｅ２とインダクタ電流Ｉｉｎの下限値に対応するＲｅｆ３とを比較して、Ｖｓｅｎｓｅ２がＲｅｆ３に達したかどうかを示す第２の判定信号を出力する。

ラッチ回路２５０には、第１の判定信号および第２の判定信号が入力される。ラッチ回路２５０は、第１の判定信号と第２の判定信号とをラッチしてパルス信号を出力する。

ラッチ回路２５０は、ＮＯＲ回路１６７、ＮＯＲ回路１６８およびＮＯＴ回路１６６を有する。ＮＯＲ回路１６７には、第１の判定信号およびＮＯＲ回路１６８の出力が入力される。ＮＯＲ回路１６８には、第２の判定信号およびＮＯＲ回路１６７の出力が入力される。

ＮＯＴ回路１６６には、ＮＯＲ回路１６８の出力信号が入力される。ＮＯＴ回路１６６は、ＮＯＲ回路１６８の出力信号の反転信号を、ヒステリシス信号生成回路２１０のゲート制御信号ＧＡＴＥ_ＨＹＳとして出力する。

モードセレクタ１６０は、入力されたゲート制御信号ＧＡＴＥ_ＨＹＳを、ＳＷ１のゲートおよびＳＷ２のゲートに入力する。ゲート制御信号ＧＡＴＥ_ＨＹＳがハイの時、ＳＷ２はオンされ、ＳＷ１はオフされる。

スイッチング電源回路１００は、第１の電流検出部２２０で変換された電圧がインダクタ電流Ｉｉｎのピーク上限値Ｉｉｎ_ｌｉｍｉｔ１に相当する基準電圧Ｒｅｆ２まで達するのを判定し、ゲート制御信号ＧＡＴＥ_ＨＹＳをハイからローにする。これにより、ＳＷ２はオフされて、ＳＷ１はオンされる。

スイッチング電源回路１００は、第２の電流検出部２２５で変換された電圧が、インダクタ電流Ｉｉｎの下限値Ｉｉｎ_ｌｉｍｉｔ２に相当する基準電圧Ｒｅｆ３まで達するのを判定して、ゲート制御信号ＧＡＴＥ_ＨＹＳをローからハイにする。これにより、ＳＷ２はオンされて、ＳＷ１はオフされる。

本例のスイッチング電源回路１００は、スイッチング動作を繰り返し行うことで出力電圧Ｖｏｕｔの昇圧を行う。本実施形態に係るスイッチング電源回路１００は、ＳＷ１およびＳＷ２を制御することにより、インダクタ電流Ｉｉｎを上限値Ｉｉｎ_ｌｉｍｉｔ１および下限値Ｉｉｎ_ｌｉｍｉｔ２の間に制限しながら充放電することができる。

図８は、ヒステリシス昇圧充電時におけるゲート信号のタイミング図を示す。横軸は、時刻ｔを示し、縦軸はインダクタ電流Ｉｉｎおよびゲート制御信号ＧＡＴＥ_ＨＹＳを示す。

ゲート制御信号ＧＡＴＥ_ＨＹＳがハイの場合、インダクタ電流Ｉｉｎが線形的に増加する。インダクタ電流ＩｉｎがＩｉｎ_ｌｉｍｉｔ１に達すると、ゲート制御信号ＧＡＴＥ_ＨＹＳがローに切り替えられる。

ゲート制御信号ＧＡＴＥ_ＨＹＳがローの場合インダクタ電流Ｉｉｎが線形的に減少する。インダクタ電流ＩｉｎがＩｉｎ_ｌｉｍｉｔ２に達すると、再びゲート制御信号ＧＡＴＥ_ＨＹＳがハイに切り替えられる。

スイッチング電源回路１００は、インダクタ電流Ｉｉｎの上限値Ｉｉｎ_ｌｉｍｉｔ１および下限値Ｉｉｎ_ｌｉｍｉｔ２に応じてスイッチング制御する。つまり、オシレータ２００の周期に関係なくスイッチングするので、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ付近でインダクタ電流の傾きが緩くなっている場合でも、確実にインダクタ電流Ｉｉｎを放電できる。

本実施形態に係るスイッチング電源回路１００は、特に出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ付近でインダクタ電流の傾きが緩くなっている場合でも、過電流を防止する。スイッチング電源回路１００は、過電流を防止するためにＳＷ１のオン抵抗を大きくする必要がなくなるので、充電効率が向上する。

図９は、定電流充電モード時のスイッチング電源回路１００の一例を示す。ただし、図９では、カレントレギュレータ１７０に入出力される信号に関係する回路のみを示す。カレントレギュレータ１７０は、ＡＭＰ１、ＡＭＰ２、ＭＯＳ１、ＭＯＳ２およびバイアス電流源１３５を備える。カレントレギュレータ１７０は、バイアス生成回路として動作する。なお、バイアス電流源１３５の替わりに、抵抗素子を用いてもよい。

ＡＭＰ１は、正側入力端子にバイアス電流源１３５の入力側の電圧が入力されて、負側入力端子にＲｅｆ４が入力される。ＡＭＰ１は、入力された電圧を差動増幅して、増幅したバイアス電圧をＭＯＳ１のゲートに入力する。また、ＡＭＰ１は、増幅したバイアス電圧を、モードセレクタ１６０を介して、ＳＷ１のゲートにも入力する。定電流充電モード時に、モードセレクタ１６０は、ＳＷ２をオフしてＡＭＰ１が増幅したバイアス電圧をＳＷ１のゲートに入力する。

ＭＯＳ１には、ミラー先のＳＷ１に流れる電流の元となる電流が流れる。ＭＯＳ１のドレイン端は、ＳＷ１のドレイン端に接続される。ＭＯＳ１には、バイアス電流源１３５によって一定の電流が流れており、この一定の電流が流れるようにゲート電圧がＡＭＰ１によってフィードバック制御される。つまり、ＭＯＳ１に流れる電流がバイアス電流源１３５に流れる電流と同じになるように、バイアス電流源１３５の入力側の電圧が決まり安定化する。このように、ＭＯＳ１には、バイアス電流源１３５とＲｅｆ４によって一定の電流が流れている。

ＡＭＰ２は、ＭＯＳ１とＳＷ１のソース−ドレイン間電圧を等しくするように、ＭＯＳ２のゲートを制御する。ＡＭＰ２は、正側入力端子に出力電圧Ｖｏｕｔが入力され、負側入力端子にＭＯＳ１のソース端の電圧が入力される。ＡＭＰ２は、入力された電圧を差動増幅して、ＭＯＳ２のゲートに入力する。これにより、ＭＯＳ１とＳＷ１のゲート電圧およびソース−ドレイン間電圧は等しくなり、ＳＷ１にはＭＯＳ１で流れている電流のミラー倍された電流が流れる。

ＭＯＳ２は、ドレイン端がＭＯＳ１のソース端に接続されて、ソース端がバイアス電流源１３５に接続される。ＭＯＳ２には、ＡＭＰ２からゲートに入力されたバイアスに応じた電流が流れる。

バイアス電流源１３５は、ＭＯＳ２のソース端とグラウンドとの間に接続される。バイアス電流源１３５は、ＭＯＳ２から入力される電流にかかわらず、一定の電流が流れる。

カレントレギュレータ１７０は、定電流充電モードにおいて、ＳＷ１に予め定められた電流が流れるようなバイアス電圧を生成し、ＳＷ１のゲートに入力する。

スイッチング電源回路１００は、出力電圧Ｖｏｕｔが上昇した場合、ＳＷ１のゲート電圧を制御しないとＳＷ１に流れる電流が減少する。この場合、本実施形態に係るスイッチング電源回路１００は、ゲート制御信号ＧＡＴＥ_Ｃｕｒｒｅｎｔ ＲｅｇｕｌａｔｏｒによりＳＷ１に流れる電流を制限して、一定の電流を流す。

スイッチング電源回路１００は、出力電圧Ｖｏｕｔが減少した場合、ＳＷ１のゲート電圧を制御しないとＳＷ１に流れる電流が増加する。この場合、本実施形態に係るスイッチング電源回路１００は、ゲート制御信号ＧＡＴＥ_Ｃｕｒｒｅｎｔ ＲｅｇｕｌａｔｏｒによりＳＷ１に流れる電流を制御して、一定の電流を流す。

図１０は、ＰＷＭ制御モード時のスイッチング電源回路１００の一例を示す。ただし、図１０では、ＰＷＭ信号生成回路１８０に入出力される信号に関係する回路のみを示す。ＰＷＭ信号生成回路１８０は、第１のコンパレータ２３０および第２のコンパレータ２３５を備える。ＰＷＭ信号生成回路１８０は、ゲート制御信号ＧＡＴＥ_ＰＷＭ信号を生成し、ＰＷＭ制御モードにおいて、ＳＷ１およびＳＷ２のゲートに入力する。

第１の電流検出部２２０は、ＳＷ２がオンで、かつ、ＳＷ１がオフの時のインダクタ電流Ｉｉｎを電圧Ｖｓｅｎｓｅ１に変換する。一方、本実施形態に係るスイッチング電源回路１００は、第２の電流検出部２２５を使用しない。

第２のコンパレータ２３５は、出力電圧Ｖｏｕｔが入力され、負側入力端子にＲｅｆ５が入力される。第２のコンパレータ２３５は、出力電圧Ｖｏｕｔと下限値を示すＲｅｆ５とを比較し、出力電圧ＶｏｕｔがＲｅｆ５に達したかどうかを示すＥＲＲＯＵＴ信号を出力する。

第１のコンパレータ２３０は、第１の電流検出部２２０からのＶｓｅｎｓｅ１が正側入力端子に入力され、ＥＲＲＯＵＴが負側入力端子に入力される。第１のコンパレータ２３０は、Ｖｓｅｎｓｅ１とＥＲＲＯＵＴとを比較し、Ｖｓｅｎｓｅ１がＥＲＲＯＵＴと等しいか否かを示す第４の判定信号を出力する。

ラッチ回路２５０には、第４の判定信号およびオシレータ２００のパルス信号が入力される。ラッチ回路２５０は、第４の判定信号とオシレータ２００のパルス信号とをラッチしてゲート制御信号ＧＡＴＥ_ＰＷＭを出力する。

ラッチ回路２５０は、ＮＯＲ回路１６７、ＮＯＲ回路１６８およびＮＯＴ回路１６６を有する。ＮＯＲ回路１６７には、第３の判定信号およびＮＯＲ回路１６８の出力が入力される。ＮＯＲ回路１６８には、オシレータ２００のパルス信号およびＮＯＲ回路１６７の出力が入力される。

ＮＯＴ回路１６６には、ＮＯＲ回路１６８の出力信号が入力される。ＮＯＴ回路１６６は、ＮＯＲ回路１６８の出力信号の反転信号を、ＰＷＭ信号生成回路１８０のゲート制御信号ＧＡＴＥ_ＰＷＭとして出力する。

モードセレクタ１６０は、入力されたゲート制御信号ＧＡＴＥ_ＰＷＭを、ＳＷ１のゲートおよびＳＷ２のゲートに入力する。ゲート制御信号ＧＡＴＥ_ＰＷＭがハイの時、ＳＷ２がオンされ、ＳＷ１がオフされる。ゲート制御信号ＧＡＴＥ_ＰＷＭがローのとき、ＳＷ２がオフされ、ＳＷ１がオンされる。

本実施形態に係るスイッチング電源回路１００は、Ｖｓｅｎｓｅ１とＥＲＲＯＵＴとが等しくなった時にＳＷ２をオフして、ＳＷ１をオンする。スイッチング電源回路１００は、オシレータ２００からのパルス信号に応じてＳＷ１をオフして、ＳＷ２をオンに切り替える。スイッチング電源回路１００は、スイッチング操作を交互に行うことでＰＷＭ制御を行う。

図１１は、ヒステリシス制御モード時のスイッチング電源回路１００の一例を示す。本実施形態に係るスイッチング電源回路１００は、第１の電流検出部２２０および第２の電流検出部２２５を有さない点で、図５のスイッチング電源回路１００と異なる。

第１のコンパレータ２３０は、ＳＷ１およびＳＷ２の接点電圧とＲｅｆ６とを比較して、接点電圧がＲｅｆ６に達したかどうかを示す。第１のコンパレータ２３０は、正側入力端子にはＳＷ２に流れる電流に応じた電圧が入力され、Ｒｅｆ６は、上限値Ｉｉｎ_ｌｉｍｉｔ１を示す。接点電圧とは、ＳＷ１およびＳＷ２のドレイン端の電圧を示す。

第２のコンパレータ２３５は、接点電圧から下限値Ｉｉｎ_ｌｉｍｉｔ２を示す第２の基準電圧を引いた差電圧と出力電圧Ｖｏｕｔとを比較し、差電圧が出力電圧Ｖｏｕｔに達したかどうかを示す第２の判定信号を出力する。第２のコンパレータ２３５は、ＶｏｕｔとＶｏｕｔ＋Ｒ_{ＳＷ１ＯＮ}×Ｉｉｎ−Ｒｅｆ７とを比較する。Ｖｏｕｔ≧Ｖｏｕｔ＋Ｒ_{ＳＷ１ＯＮ}×Ｉｉｎ−Ｒｅｆ７、つまりＲｅｆ７≧Ｒ_{ＳＷ１ＯＮ}×Ｉｉｎとなったら、ワンショットパルス信号生成回路２４０にローを出力する。

ワンショットパルス信号生成回路２４０は、第２の判定信号に応じて、ワンショットパルス信号を出力する。ワンショットパルス信号生成回路２４０は、ハイからローへの遷移（ネガティブエッジ）をトリガとして、一定期間ハイとなるパルスであるワンショットパルスをラッチ回路２５０に出力する。ワンショットパルス信号生成回路２４０は、第２のコンパレータ２３５の出力信号が入力される。

本実施形態に係るスイッチング電源回路１００は、インダクタ電流Ｉｉｎの上限ピーク値のモニターとしてＳＷ２のドレイン端の電圧を入力として、この電圧が上限値Ｉｉｎ_ｌｉｍｉｔ１を示す基準電圧Ｒｅｆ６に達したら、ＳＷ２をオフして、ＳＷ１をオンする。

スイッチング電源回路１００は、ＳＷ１がオンの時はインダクタ電流Ｉｉｎの下限ピーク値のモニターとしてＳＷ１の両端の電圧をそれぞれ入力とし、ＳＷ１のドレイン端に接続されている端子電圧にある基準電圧のＲｅｆ７のオフセットを入れている。出力電圧ＶｏｕｔがＳＷ１のインダクタ側の電圧に、下限値Ｉｉｎ_ｌｉｍｉｔ２に対応する基準電圧Ｒｅｆ７を加えた電圧に達したらワンショットのパルスを一回出力し、再びＳＷ１をオフして、ＳＷ２をオンさせる構成となっている。

ラッチ回路２５０は、第１の判定信号とワンショットパルス信号とをラッチしてパルス信号を出力する。ラッチ回路２５０は、ハイを出力して、ＳＷ２をオン、ＳＷ１をオフする。この形態は、第１の電流検出部２２０および第２の電流検出部２２５が不要なので、回路規模を小さくできる。

図１２は、ヒステリシス制御モード時のスイッチング電源回路１００の回路図を示す。ただし、図１２では、ヒステリシス信号生成回路２１０に入出力される信号に関係する回路のみを示す。本実施形態に係るスイッチング電源回路１００は、周波数変換器２６０を有する点で図７に係るスイッチング電源回路１００と異なる。

周波数変換器２６０は、ＮＯＴ回路１６６の出力であるゲート制御信号ＧＡＴＥ_ＨＹＳを入力として、ヒステリシス制御モード時のスイッチング周波数を電圧に変換したＦＲＥＱ_ＨＹＳを生成する。周波数変換器２６０は、生成したＦＲＥＱ_ＨＹＳをモードセレクタ１６０に入力する。

モードセレクタ１６０は、入力されたＦＲＥＱ_ＨＹＳに応じて、定電流充電モード、ヒステリシス制御モードおよびＰＷＭ制御モードを切り替える。出力電圧ＦＲＥＱ_ＨＹＳは、ヒステリシス制御のスイッチング周波数が速くなると、電圧が高くなる極性を持つ。

図１３は、モードセレクタ１６０の構成の一例を示す。第１のコンパレータ回路１６１の正側入力端子に、ＦＲＥＱ_ＨＹＳが入力され、負側入力端子に、Ｒｅｆ２が入力される点で、図６に係るモードセレクタ１６０と異なる。

出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも低い場合に、ＳＷ３およびＳＷ６はオンされて、ＳＷ４、ＳＷ５、ＳＷ７がオフされる。つまり、ＳＷ１のゲートにはゲート制御信号ＧＡＴＥ_Ｃｕｒｒｅｎｔ Ｒｅｇｕｌａｔｏｒが入力され、ＳＷ２のゲートにはローが入力される。

出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ以上、かつ、ＦＲＥＱ_ＨＹＳが内部基準電圧Ｒｅｆ２で判定される出力電圧以下の場合、つまり内部で判定される周波数以下の場合に、ＳＷ４およびＳＷ７がオンされて、ＳＷ３、ＳＷ５、ＳＷ６はオフされる。ＳＷ１のゲートおよびＳＷ２のゲートには、ゲート制御信号ＧＡＴＥ_ＨＹＳが入力される。

ＦＲＥＱ_ＨＹＳが内部の基準電圧Ｒｅｆ２で判定される出力電圧以上の場合、つまり内部で判定される周波数以上になった場合、ＳＷ５およびＳＷ７がオンされて、ＳＷ３、ＳＷ４、ＳＷ６がオフされる。つまり、ＳＷ１のゲートおよびＳＷ２のゲートには、ゲート制御信号ＧＡＴＥ_ＰＷＭが入力される。

本実施形態に係るスイッチング電源回路１００は、ヒステリシス制御モード時のスイッチング周波数に応じて、充電モードを切り替えることができる。ここで、ヒステリシス制御モードのスイッチング周波数が低い場合とは、インダクタ電流Ｉｉｎの傾きが緩やかな場合である。つまり、スイッチング電源回路１００は、出力電圧Ｖｏｕｔの値にかかわらず、インダクタ電流Ｉｉｎの傾きが緩やかな場合に、ヒステリシス制御モードを選択することができる。

以上のように、本発明の実施形態のスイッチング電源回路１００は、定電流充電モードとＰＷＭ制御モードとの間に、ヒステリシス制御モードの期間を設けることで、インダクタ電流Ｉｉｎの電流値が許容する上限値Ｉｉｎ_ｌｉｍｉｔ１を超えず、過渡的に過電流が流れない。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１００・・・スイッチング電源回路、１１０・・・入力端子、１２０・・・出力端子、１３０・・・電源、１３５・・・バイアス電流源、１４０・・・充放電部、１４５・・・インダクタ、１６０・・・モードセレクタ、１６１・・・第１のコンパレータ回路、１６２・・・第２のコンパレータ回路、１６３・・・ＡＮＤ回路、１６４・・・ＮＯＲ回路、１６５・・・ＯＲ回路、１６６・・・ＮＯＴ回路、１６７・・・ＮＯＲ回路、１６８・・・ＮＯＲ回路、１７０・・・カレントレギュレータ、１８０・・・ＰＷＭ信号生成回路、１９０・・・出力容量、２００・・・オシレータ、２１０・・・ヒステリシス信号生成回路、２２０・・・第１の電流検出部、２２５・・・第２の電流検出部、２３０・・・第１のコンパレータ、２３５・・・第２のコンパレータ、２４０・・・ワンショットパルス信号生成回路、２５０・・・ラッチ回路、２６０・・・周波数変換器、３００・・・スイッチング電源回路

Claims (10)

1. 入力端子に入力される入力電圧を昇圧して出力端子より出力電圧を出力するスイッチング電源回路であって、
   前記入力端子と前記出力端子との間に接続され、充放電を繰り返して前記出力電圧を生成する充放電部を備え、
   前記充放電部における充放電を制御するモードとして、定電流充電モードと、ＰＷＭ制御モードと、ヒステリシス制御モードとを有し、
   前記定電流充電モードの期間と前記ＰＷＭ制御モードの期間との間に、前記ヒステリシス制御モードの期間が設けられるスイッチング電源回路。
2. 前記出力電圧が第１の電圧よりも低いときに、前記入力端子から前記出力端子に予め定められた電流を流し、前記出力電圧が前記第１の電圧よりも高く前記第１の電圧よりも高い第２の電圧よりも低いときに、ヒステリシス制御で昇圧し、前記出力電圧が前記第２の電圧よりも高いときに、ＰＷＭ制御で昇圧する請求項１に記載のスイッチング電源回路。
3. 前記入力端子に一端が接続されたインダクタと、
   前記インダクタの他端とグラウンドとの間に配置された第１のスイッチと、
   前記インダクタの他端と前記出力端子との間に配置された第２のスイッチと、
   前記インダクタに流れる電流が予め定められた下限値になった場合に、前記第１のスイッチをオフからオンに切り替え、前記第２のスイッチをオンからオフに切り替えるパルス信号を出力するヒステリシス制御回路と、
   を備えた請求項２に記載のスイッチング電源回路。
4. 前記ヒステリシス制御回路は、
   前記インダクタに流れる電流が前記下限値に達してから上限値に達するまで前記第１のスイッチをオンして、かつ、前記第２のスイッチをオフし、前記インダクタに流れる電流が前記上限値に達してから前記下限値に達するまで前記第１のスイッチをオフして、かつ、前記第２のスイッチをオンする前記パルス信号を出力する請求項３に記載のスイッチング電源回路。
5. 前記ヒステリシス制御回路は、
   前記第１のスイッチおよび前記第２のスイッチの接点電圧と前記上限値を示す第１の基準電圧とを比較し、前記接点電圧が前記第１の基準電圧に達したかどうかを示す第１の判定信号を出力する第１のコンパレータと、
   前記接点電圧から前記下限値を示す第２の基準電圧を引いた差電圧と前記出力電圧とを比較し、前記差電圧が前記出力電圧に達したかどうかを示す第２の判定信号を出力する第２のコンパレータと、
   前記第２の判定信号に応じて、ワンショットパルス信号を出力するワンショットパルス信号生成回路と、
   前記第１の判定信号と前記ワンショットパルス信号とをラッチして前記パルス信号を出力するラッチ回路と、
   で構成される請求項４に記載のスイッチング電源回路。
6. 前記第１のスイッチに流れる電流に応じた第３の電圧を生成する第１の電流検出部と、
   前記第２のスイッチに流れる電流に応じた第４の電圧を生成する第２の電流検出部と、
   を備え、
   前記第３の電圧と前記上限値を示す第１の基準電圧とを比較し、前記第３の電圧が前記第１の基準電圧に達したかどうかを示す第１の判定信号を出力する第１のコンパレータと、
   前記第４の電圧と前記下限値を示す第２の基準電圧とを比較し、前記第４の電圧が前記第２の基準電圧に達したかどうかを示す第２の判定信号を出力する第２のコンパレータと、
   前記第１の判定信号と前記第２の判定信号とをラッチして前記パルス信号を出力するラッチ回路と、
   で構成される請求項４に記載のスイッチング電源回路。
7. 前記予め定められた電流が流れるようなバイアス電圧を生成し、前記定電流充電モードにおいて、前記第２のスイッチの制御端子に供給するバイアス生成回路を備える請求項３から６のいずれか１項に記載のスイッチング電源回路。
8. ＰＷＭ信号を生成し、前記ＰＷＭ制御モードにおいて、前記第１のスイッチおよび前記第２のスイッチの制御端子に供給するＰＷＭ信号生成回路を備える請求項７に記載のスイッチング電源回路。
9. 前記第１の電圧、前記第２の電圧、および前記出力電圧に基づいて、前記バイアス電圧、前記パルス信号、および前記ＰＷＭ信号のいずれかを選択して前記第１のスイッチおよび前記第２のスイッチの制御端子に出力する選択回路を備える請求項８に記載のスイッチング電源回路。
10. 前記第１の電圧は、前記入力電圧である請求項２から９のいずれか１項に記載のスイッチング電源回路。

Images