JP2014212181A - Multilayer substrate - Google Patents

Multilayer substrate Download PDF

Info

Publication number
JP2014212181A
JP2014212181A JP2013087078A JP2013087078A JP2014212181A JP 2014212181 A JP2014212181 A JP 2014212181A JP 2013087078 A JP2013087078 A JP 2013087078A JP 2013087078 A JP2013087078 A JP 2013087078A JP 2014212181 A JP2014212181 A JP 2014212181A
Authority
JP
Japan
Prior art keywords
probe
hole
multilayer substrate
electrode portion
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013087078A
Other languages
Japanese (ja)
Inventor
仁志 立川
Hitoshi Tachikawa
仁志 立川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP2013087078A priority Critical patent/JP2014212181A/en
Publication of JP2014212181A publication Critical patent/JP2014212181A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the stability of measurement by stably contacting a testing probe to electrode portions.SOLUTION: A multilayer substrate having electrode portions with which a testing probe is electrically in contact includes a plurality of insulating layers each having a through hole, and a plurality of conductor layers each provided on each insulating layer. The conductor layers are alternately provided with the insulating layers and each include an electrode portion. Each electrode portion is formed on a peripheral portion of each through hole. In a plan view viewed from a normal direction of a primary surface of the insulating layers, each through hole of the plurality of insulating layers is provided in a concentric circular shape. Each size of the through holes of the plurality of insulating layers decreases in the depth direction.

Description

本発明は、検査用の電極部を有する多層基板に関する。   The present invention relates to a multilayer substrate having an electrode part for inspection.

従来、電気回路の高集積化及び複雑化に伴い、電気回路の動作を検査するテストも重要となっている。その手法の一つとして、電気回路の配線パターンの一部にテストポイントを設ける方法がある。たとえば特許文献1では、多層基板を用いた電気回路が動作している際、このテストポイントとなる電極に検査用プローブを電気的に接触させ、電気回路の配線パターンを流れる信号及びその電圧値などを測定する。   2. Description of the Related Art Conventionally, as electric circuits are highly integrated and complicated, tests for inspecting the operation of electric circuits are also important. As one of the methods, there is a method of providing a test point in a part of the wiring pattern of the electric circuit. For example, in Patent Document 1, when an electric circuit using a multilayer substrate is operating, an inspection probe is brought into electrical contact with an electrode serving as a test point, a signal flowing through the wiring pattern of the electric circuit, its voltage value, etc. Measure.

特開2004−6933号公報JP 2004-6933 A

しかしながら、通常、電気回路では、テストポイントは、配線パターンが形成されている導体層上に設けられているレジスト層を部分的に除去して、配線パターンの一部を露出させることにより形成される。このようなテストポイントに検査用プローブの先端を接触させて測定を行う際、テストポイントと検査用プローブとの接触面積は狭く、検査用プローブの接触位置がずれやすい。そのため、検査用プローブが不十分な状態でテストポイントと接触することにより、測定値が不安定となり、正確に測定できない場合がある。また、測定中に、作業者が検査用プローブを手で持ちながら、測定機器の設定変更などの別の作業を行うと、検査用プローブがテストポイントから外れて、測定のやり直しが必要となることがある。   However, in general, in an electric circuit, a test point is formed by partially removing a resist layer provided on a conductor layer on which a wiring pattern is formed and exposing a part of the wiring pattern. . When measurement is performed by bringing the tip of the inspection probe into contact with such a test point, the contact area between the test point and the inspection probe is narrow, and the contact position of the inspection probe tends to shift. For this reason, when the probe for inspection comes into contact with the test point in an insufficient state, the measurement value may become unstable and accurate measurement may not be possible. Also, if the operator holds the probe for inspection during measurement and performs another operation such as changing the setting of the measuring instrument, the probe for inspection will be removed from the test point and measurement will need to be repeated. There is.

また、特許文献1では、矩形のプローブ接触孔の内部の対向する2つの側壁にテストポイントとなる電極を設け、テストポイントの測定の際、プローブ接触孔を介して検査用プローブを電極に接触させている。ところが、検査用プローブは、電極と点接触しているため、電極との接触面積は狭い。また、検査用プローブは、プローブ接触孔内の対向する側壁と平行な方向にずれやすい。そのため、測定中に、作業者が検査用プローブを手で持ちながら、測定機器の設定変更などの別の作業を行うと、検査用プローブと電極との接触状態が悪くなったり、検査用プローブがテストポイントから外れたりする恐れがある。   Further, in Patent Document 1, an electrode serving as a test point is provided on two opposing side walls inside a rectangular probe contact hole, and the test probe is brought into contact with the electrode via the probe contact hole when measuring the test point. ing. However, since the inspection probe is in point contact with the electrode, the contact area with the electrode is small. Further, the inspection probe is likely to be displaced in a direction parallel to the opposing side wall in the probe contact hole. For this reason, if the operator holds the probe for inspection during measurement and performs another operation such as changing the setting of the measuring instrument, the contact state between the probe for inspection and the electrode may deteriorate, There is a risk of falling off the test point.

本発明は、このような状況を鑑みてなされたものであり、検査用のプローブを安定して電極部に接触させ、測定の安定性を改善することができる多層基板を提供することを目的とする。   The present invention has been made in view of such a situation, and an object of the present invention is to provide a multilayer substrate capable of stably bringing a probe for inspection into contact with an electrode portion and improving measurement stability. To do.

上記目的を達成するために、本発明の一の局面による多層基板は、検査用のプローブが電気的に接触する電極部を有する多層基板であって、貫通孔が形成される複数の絶縁層と、絶縁層上に設けられる複数の導体層と、を備え、導体層は、絶縁層と交互に設けられるとともに、電極部を含み、電極部は貫通孔の周縁部に形成され、絶縁層の主面の法線方向から見た平面視において、複数の絶縁層の各貫通孔は同心円状に設けられ、複数の絶縁層の貫通孔の各サイズは深さ方向に減少する。   In order to achieve the above object, a multilayer substrate according to one aspect of the present invention is a multilayer substrate having an electrode portion with which an inspection probe is in electrical contact, and includes a plurality of insulating layers in which through holes are formed. A plurality of conductor layers provided on the insulating layer, wherein the conductor layers are alternately provided with the insulating layers and include electrode portions, and the electrode portions are formed at the peripheral portions of the through holes. In a plan view viewed from the normal direction of the surface, the through holes of the plurality of insulating layers are provided concentrically, and the sizes of the through holes of the plurality of insulating layers decrease in the depth direction.

上記構成によれば、検査用のプローブが電気的に接触する電極部が、複数の絶縁層の貫通孔の周縁部に形成される。各貫通孔は平面視において同心円状に設けられ、その各サイズは深さ方向に減少する。そのため、検査用のプローブを電極部と電気的に接触させる際、プローブは各貫通孔に挿入されて、各電極部と接触する。従って、プローブを貫通孔から外れ難くすることができる。また、プローブと電極部との接触面積が増大する。よって、検査用のプローブを安定して電極部に接触させ、測定の安定性を改善することができる。   According to the said structure, the electrode part which the probe for a test | inspection electrically contacts is formed in the peripheral part of the through-hole of a some insulating layer. Each through-hole is provided concentrically in plan view, and its size decreases in the depth direction. Therefore, when the inspection probe is brought into electrical contact with the electrode portion, the probe is inserted into each through-hole and comes into contact with each electrode portion. Accordingly, it is possible to make it difficult for the probe to be detached from the through hole. In addition, the contact area between the probe and the electrode portion increases. Therefore, it is possible to stably bring the inspection probe into contact with the electrode portion and improve the measurement stability.

さらに、測定値の信頼性を向上させ、測定ミスの発生を抑制できるので、測定作業に要する時間を低減させることもできる。   Furthermore, since the reliability of the measurement value can be improved and the occurrence of measurement errors can be suppressed, the time required for the measurement work can be reduced.

また、上記構成において、貫通孔の内壁に、電極部と電気的に接続される導電経路が形成されてもよい。   In the above configuration, a conductive path electrically connected to the electrode portion may be formed on the inner wall of the through hole.

この構成によれば、貫通孔の内壁に形成される導電経路にプローブが接触することにより、プローブと電極部との電気的な接続面積は実質的に増大する。従って、プローブと電極部との電気的な接触状態を向上させることができる。   According to this configuration, the electrical connection area between the probe and the electrode portion is substantially increased by the probe coming into contact with the conductive path formed on the inner wall of the through hole. Therefore, the electrical contact state between the probe and the electrode part can be improved.

また、上記構成において、各貫通孔は円筒形状を有していてもよい。   Moreover, in the said structure, each through-hole may have a cylindrical shape.

この構成によれば、貫通孔の形状が簡素であるため、各絶縁層に貫通孔を容易に形成することができる。従って、製造工程が複雑化せず、そのコストも抑えることができる。   According to this configuration, since the shape of the through hole is simple, the through hole can be easily formed in each insulating layer. Therefore, the manufacturing process is not complicated and the cost can be suppressed.

また、上記構成において、各貫通孔は、深さ方向にサイズが減少するテーパ形状を有していてもよい。   In the above configuration, each through hole may have a tapered shape whose size decreases in the depth direction.

この構成によれば、プローブが貫通孔の内壁に接触し易くなるので、プローブの位置がずれ難くなる。そのため、プローブを貫通孔から外れ難くしたり、電極部から離れ難くしたりすることができる。従って、プローブをより安定して電極部に接触させることができる。   According to this configuration, since the probe easily comes into contact with the inner wall of the through hole, the position of the probe is difficult to shift. Therefore, it is possible to make it difficult for the probe to be removed from the through-hole or to be separated from the electrode portion. Therefore, the probe can be brought into contact with the electrode portion more stably.

また、上記構成において、絶縁層の内部に、一方の主面側の導体層の電極部と、他方の主面側の導体層の電極部とを電気的に接続する内部導電経路が形成されてもよい。   In the above configuration, an internal conductive path that electrically connects the electrode portion of the conductor layer on one main surface side and the electrode portion of the conductor layer on the other main surface side is formed inside the insulating layer. Also good.

この構成によれば、内部導電経路は貫通孔の内部に露出しない。そのため、プローブとの接触により内部導電経路が損耗する恐れがなく、貫通孔内の雰囲気による内部導電経路の劣化(たとえば酸化、腐食など)を抑制することもできる。   According to this configuration, the internal conductive path is not exposed inside the through hole. Therefore, there is no fear that the internal conductive path is worn by contact with the probe, and deterioration of the internal conductive path (for example, oxidation, corrosion, etc.) due to the atmosphere in the through hole can be suppressed.

或いは、上記構成において、貫通孔の各サイズはプローブの先端の形状に応じて減少してもよい。   Or in the said structure, each size of a through-hole may reduce according to the shape of the front-end | tip of a probe.

この構成によれば、貫通孔の周縁部に形成される電極部の内周縁の各サイズもプローブの先端の形状に応じて変化するため、検査用のプローブを複数の電極部と電気的に接触させることができる。従って、プローブと電極部との接触面積が増大するので、測定の安定性を改善し、測定値の信頼性をより向上させることができる。   According to this configuration, since each size of the inner peripheral edge of the electrode part formed at the peripheral part of the through hole also changes according to the shape of the tip of the probe, the inspection probe is in electrical contact with the plurality of electrode parts. Can be made. Accordingly, since the contact area between the probe and the electrode portion increases, the measurement stability can be improved and the reliability of the measurement value can be further improved.

本発明によれば、検査用のプローブを安定して電極部に接触させ、測定の安定性を改善することができる多層基板を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the multilayer probe which can make the probe for an inspection contact the electrode part stably, and can improve stability of a measurement can be provided.

第1実施形態に係る多層基板の斜視図である。It is a perspective view of the multilayer substrate concerning a 1st embodiment. 第1実施形態に係る多層基板の断面図である。1 is a cross-sectional view of a multilayer substrate according to a first embodiment. 第1実施形態に係る多層基板の上面図である。1 is a top view of a multilayer substrate according to a first embodiment. 第1比較例における多層基板の電極部周辺の構造を示す断面図である。It is sectional drawing which shows the structure of the electrode part periphery of the multilayer substrate in a 1st comparative example. 第2比較例における多層基板の電極部周辺の構造を示す断面図である。It is sectional drawing which shows the structure of the electrode part periphery of the multilayer substrate in a 2nd comparative example. 第2実施形態に係る多層基板の斜視図である。It is a perspective view of the multilayer substrate concerning a 2nd embodiment. 第2実施形態に係る多層基板の断面図である。It is sectional drawing of the multilayer substrate which concerns on 2nd Embodiment. 第3実施形態に係る多層基板の断面図である。It is sectional drawing of the multilayer substrate which concerns on 3rd Embodiment.

以下に、図面を参照し、本発明の実施形態について、検査用のプローブが電気的に接触するテストポイントを有する多層基板を例として説明する。なお、以下では、多層基板の両主面のうち、プローブが挿入される側の主面を上面と呼び、プローブが挿入されない側の主面を裏面と呼ぶ。また、以下に参照する図面では、X方向及びY方向は多層基板の一方の主面と平行であり、Z方向は主面の法線方向と平行である。また、X方向、Y方向、及びZ方向は互いに直交している。
<第1実施形態>
Hereinafter, an embodiment of the present invention will be described with reference to the drawings, taking as an example a multilayer substrate having a test point with which an inspection probe is in electrical contact. In the following, of both the main surfaces of the multilayer substrate, the main surface on the side where the probe is inserted is referred to as the upper surface, and the main surface on the side where the probe is not inserted is referred to as the back surface. In the drawings referred to below, the X direction and the Y direction are parallel to one main surface of the multilayer substrate, and the Z direction is parallel to the normal direction of the main surface. Further, the X direction, the Y direction, and the Z direction are orthogonal to each other.
<First Embodiment>

図1は、第1実施形態に係る多層基板の斜視図である。図2は、第1実施形態に係る多層基板の断面図である。図3は、第1実施形態に係る多層基板の上面図である。図1及び図2に示すように、多層基板1は、第1〜第3絶縁層2a〜2cと、第1〜第4導体層3a〜3dと、第1及び第2レジスト層4a、4bとを含んで構成される4層基板である。また、多層基板1にはスルーホール6が設けられている。多層基板1内の配線パターン(不図示)の電気信号(或いは、その電圧値、電圧値)などが測定される際には、多層基板1を用いた電気回路(不図示)の動作時に、検査用のプローブ8が、スルーホール6に挿入される。そして、プローブ8はテストポイント(後述する第1〜第4電極部31a〜31d)と電気的に接触する。このスルーホール6については後述する。   FIG. 1 is a perspective view of a multilayer substrate according to the first embodiment. FIG. 2 is a cross-sectional view of the multilayer substrate according to the first embodiment. FIG. 3 is a top view of the multilayer substrate according to the first embodiment. As shown in FIGS. 1 and 2, the multilayer substrate 1 includes first to third insulating layers 2a to 2c, first to fourth conductor layers 3a to 3d, and first and second resist layers 4a and 4b. It is a four-layer board | substrate comprised including. The multilayer substrate 1 is provided with a through hole 6. When an electrical signal (or voltage value or voltage value) of a wiring pattern (not shown) in the multilayer substrate 1 is measured, an inspection is performed during operation of an electrical circuit (not shown) using the multilayer substrate 1. The probe 8 is inserted into the through hole 6. The probe 8 is in electrical contact with a test point (first to fourth electrode portions 31a to 31d described later). The through hole 6 will be described later.

第1〜第3絶縁層2a〜2c及び第1〜第4導体層3a〜3dは交互に設けられている。第1導体層3aは第1絶縁層2aの上面側(図1の上側)の主面に設けられ、第2導体層3bは第1及び第2絶縁層2a、2b間に設けられている。また、第3導体層3cは第2及び第3絶縁層2b、2c間に設けられ、第4導体層3dは第3絶縁層2cの裏面側(図1の下側)の主面に設けられている。さらに、第1導体層3aの上面側の主面には第1レジスト層4aが設けられ、第2導体層3bの下面側の主面には第2レジスト層4bが設けられている。   The first to third insulating layers 2a to 2c and the first to fourth conductor layers 3a to 3d are alternately provided. The first conductor layer 3a is provided on the main surface on the upper surface side (the upper side in FIG. 1) of the first insulating layer 2a, and the second conductor layer 3b is provided between the first and second insulating layers 2a and 2b. The third conductor layer 3c is provided between the second and third insulating layers 2b and 2c, and the fourth conductor layer 3d is provided on the main surface on the back surface side (lower side in FIG. 1) of the third insulating layer 2c. ing. Furthermore, the first resist layer 4a is provided on the main surface on the upper surface side of the first conductor layer 3a, and the second resist layer 4b is provided on the main surface on the lower surface side of the second conductor layer 3b.

第1〜第3絶縁層2a〜2cは電気絶縁性を有する材料を用いて形成されている。第1〜第3絶縁層2a〜2cには、それぞれ、円筒形状の第1〜第3貫通孔21a〜21cが形成されている。また、第1〜第3貫通孔21a〜21cの内壁にはそれぞれ、第1〜第3導電経路22a〜22cが形成されている。第1〜第3導電経路22a〜22cは、導電材料を用いて形成され、後述する第1〜第4電極部31a〜31dを電気的に接続している。たとえば、第1導電経路22aは、第1貫通孔21aの内壁に形成され、第1及び第2電極部31a、31bを電気的に接続している。第2導電経路22bは、第2貫通孔21bの内壁に形成され、第2及び第3電極部31b、31cを電気的に接続している。第3導電経路22cは、第3貫通孔21cの内壁に形成され、第3及び第4電極部31c、31dを電気的に接続している。   The first to third insulating layers 2a to 2c are formed using an electrically insulating material. Cylindrical first to third through holes 21a to 21c are formed in the first to third insulating layers 2a to 2c, respectively. In addition, first to third conductive paths 22a to 22c are formed on the inner walls of the first to third through holes 21a to 21c, respectively. The first to third conductive paths 22a to 22c are formed using a conductive material, and electrically connect first to fourth electrode portions 31a to 31d described later. For example, the first conductive path 22a is formed on the inner wall of the first through hole 21a and electrically connects the first and second electrode portions 31a and 31b. The second conductive path 22b is formed on the inner wall of the second through hole 21b and electrically connects the second and third electrode portions 31b and 31c. The third conductive path 22c is formed on the inner wall of the third through hole 21c, and electrically connects the third and fourth electrode portions 31c and 31d.

第1〜第4導体層3a〜3dは、それぞれ第1〜第4電極部31a〜31dを含む配線パターン(不図示)を有している。これらの第1〜第4電極部31a〜31dは、配線パターンを流れる電気信号を測定するためのテストポイントである。第1電極部31aは、第1絶縁層2aに形成された第1貫通孔21aの一方(図1の上側)の開口端の周縁部に沿って形成されている。第2電極部31bは、第2絶縁層2bに形成された第2貫通孔21bの一方(図1の上側)の開口端の周縁部に沿って形成されている。また、第3及び第4電極部31c及び31dは、それぞれ、第3絶縁層2cに形成された第3貫通孔21cの各開口端(図1の上側及び下側)の周縁部に沿って形成されている。   The first to fourth conductor layers 3a to 3d have wiring patterns (not shown) including the first to fourth electrode portions 31a to 31d, respectively. These first to fourth electrode portions 31a to 31d are test points for measuring an electric signal flowing through the wiring pattern. The 1st electrode part 31a is formed along the peripheral part of the opening end of one side (upper side of Drawing 1) of the 1st penetration hole 21a formed in the 1st insulating layer 2a. The 2nd electrode part 31b is formed along the peripheral part of one open end (upper side of Drawing 1) of the 2nd penetration hole 21b formed in the 2nd insulating layer 2b. Further, the third and fourth electrode portions 31c and 31d are formed along the peripheral edge portions of the respective opening ends (upper and lower sides in FIG. 1) of the third through hole 21c formed in the third insulating layer 2c. Has been.

第1及び第2レジスト層4a、4bにはそれぞれ第1及び第2開口部41a、41bが形成されている。図2に示すように、Z方向から見た平面視において、第1開口部41aの周縁部は第1電極部31aの内周縁及び外周縁の間に位置している。同様に、第2開口部41bの周縁部も第2電極部31bの内周縁及び外周縁の間に位置している。そのため、図3に示すように、第1〜第3電極部31a〜31cは、第1開口部41aを介して、多層基板1の上面側に露出している。また、第4電極部31dは、第2開口部41bに介して、多層基板1の裏面側に露出している。   First and second openings 41a and 41b are formed in the first and second resist layers 4a and 4b, respectively. As shown in FIG. 2, in the plan view seen from the Z direction, the peripheral edge portion of the first opening 41a is located between the inner peripheral edge and the outer peripheral edge of the first electrode portion 31a. Similarly, the peripheral edge portion of the second opening 41b is located between the inner peripheral edge and the outer peripheral edge of the second electrode portion 31b. Therefore, as shown in FIG. 3, the first to third electrode portions 31a to 31c are exposed on the upper surface side of the multilayer substrate 1 through the first opening 41a. The fourth electrode portion 31d is exposed on the back surface side of the multilayer substrate 1 through the second opening 41b.

以上に説明した第1〜第3貫通孔21a〜21c、第1〜第3導電経路22a〜22c、第1〜第4電極部31a〜31d、及び第1及び第2開口部41a、41bはスルーホール6を構成している。   The first to third through holes 21a to 21c, the first to third conductive paths 22a to 22c, the first to fourth electrode portions 31a to 31d, and the first and second openings 41a and 41b described above are through. Hall 6 is formed.

また、図3に示すように、第1〜第3貫通孔21a〜21c、及び、第1〜第4電極部31a〜31dは、Z方向から見た平面視において同心円状に形成されている。また、第1〜第3貫通孔21a〜21cの開口端、及び、第1〜第3電極部31a〜31cの内周縁の各サイズは深さ方向に減少している。第1貫通孔21aの開口端のサイズは第2貫通孔21bの開口端のサイズよりも大きく、第2貫通孔21bの開口端のサイズは第3貫通孔21cの開口端のサイズよりも大きくなっている。また、第1電極部31aの内周縁のサイズは第2電極部31bの内周縁のサイズよりも大きく、第2電極部31bの内周縁のサイズは第3及び第4電極部31c、31dの内周縁のサイズよりも大きくなっている。   Moreover, as shown in FIG. 3, the 1st-3rd through-holes 21a-21c and the 1st-4th electrode parts 31a-31d are formed concentrically in planar view seen from the Z direction. The sizes of the opening ends of the first to third through holes 21a to 21c and the inner peripheral edges of the first to third electrode portions 31a to 31c are reduced in the depth direction. The size of the opening end of the first through hole 21a is larger than the size of the opening end of the second through hole 21b, and the size of the opening end of the second through hole 21b is larger than the size of the opening end of the third through hole 21c. ing. The size of the inner periphery of the first electrode portion 31a is larger than the size of the inner periphery of the second electrode portion 31b, and the size of the inner periphery of the second electrode portion 31b is the inner size of the third and fourth electrode portions 31c and 31d. It is larger than the size of the periphery.

第1及び第2貫通孔21a、21bの開口端、及び、第1及び第2電極部31a、31bの内周縁の各サイズは、テストポイントの測定の際、プローブ8の先端が挿入可能なサイズであればよい。たとえば、プローブ8は、スルーホール6に最も深く挿入されると、第3電極部31cと当接する。この際、第1貫通孔21aの開口端、及び第1電極部31aの内周縁の各サイズは、第1電極部31aの内周縁を含むX−Y平面でのプローブ8の断面サイズよりも大きければよい。第2貫通孔21b、及び第2電極部31bの内周縁の開口端の各サイズも同様であることが好ましい。   The sizes of the open ends of the first and second through holes 21a and 21b and the inner peripheral edges of the first and second electrode portions 31a and 31b are sizes that allow the tip of the probe 8 to be inserted when measuring the test points. If it is. For example, when the probe 8 is inserted deepest into the through hole 6, the probe 8 comes into contact with the third electrode portion 31c. At this time, the sizes of the opening end of the first through hole 21a and the inner peripheral edge of the first electrode portion 31a are larger than the cross-sectional size of the probe 8 on the XY plane including the inner peripheral edge of the first electrode portion 31a. That's fine. It is preferable that each size of the opening end of the inner periphery of the second through hole 21b and the second electrode portion 31b is the same.

こうすれば、テストポイントで測定を行う際、スルーホール6に挿入されるプローブ8を、第1〜第3電極部31a〜31cに接触させることができる。そのため、プローブ8をずれにくくして、スルーホール6から外れ難くすることができる。また、プローブ8と第1〜第3電極部31a〜31cとの接触面積も増加する。従って、より安定した状態で信号を測定でき、測定値の信頼性を向上させることもできる。また、測定ミスがより発生し難くすることができるので、測定作業に要する時間もより低減させることができる。   If it carries out like this, when measuring at a test point, the probe 8 inserted in the through hole 6 can be made to contact the 1st-3rd electrode parts 31a-31c. Therefore, it is possible to prevent the probe 8 from being displaced and to be easily removed from the through hole 6. Further, the contact area between the probe 8 and the first to third electrode portions 31a to 31c also increases. Therefore, the signal can be measured in a more stable state, and the reliability of the measured value can be improved. In addition, since measurement errors can be made less likely to occur, the time required for measurement work can be further reduced.

さらに、第1及び第2貫通孔21a、21bの開口端、及び、第1及び第2電極部31a、31bの内周縁の各サイズは、プローブ8の先端の形状に応じて深さ方向に減少することが好ましい。たとえば、プローブ8がスルーホール6に最も深く挿入される際、第1電極部31aの内周縁のサイズは、この内周縁を含むX−Y平面でのプローブ8の断面サイズとほぼ同じであることが好ましい。第2貫通孔21b、及び第2電極部31bの内周縁の開口端のサイズも同様であることが好ましい。   Further, the sizes of the opening ends of the first and second through holes 21a and 21b and the inner peripheral edges of the first and second electrode portions 31a and 31b are reduced in the depth direction according to the shape of the tip of the probe 8. It is preferable to do. For example, when the probe 8 is inserted deepest into the through hole 6, the size of the inner peripheral edge of the first electrode portion 31a is substantially the same as the cross-sectional size of the probe 8 in the XY plane including the inner peripheral edge. Is preferred. It is preferable that the size of the opening end of the inner periphery of the second through hole 21b and the second electrode portion 31b is the same.

こうすれば、テストポイントで測定を行う際、スルーホール6に挿入されるプローブ8を、第1及び第2電極部31a、31bの各内周縁のほぼ全周に渡って接触させることができる。そのため、プローブ8をスルーホール6内にほぼ固定して保持することができるとともに、プローブ8と第1〜第3電極部31a〜31cとの接触面積を最も広くすることができる。従って、ほぼ固定した状態で安定した測定値が得られるので、測定値の信頼性を向上させることができ、測定作業に要する時間を大幅に低減させることもできる。   If it carries out like this, when measuring at a test point, the probe 8 inserted in the through-hole 6 can be made to contact over the perimeter of each inner periphery of the 1st and 2nd electrode parts 31a and 31b. Therefore, the probe 8 can be substantially fixed and held in the through hole 6, and the contact area between the probe 8 and the first to third electrode portions 31a to 31c can be maximized. Therefore, since a stable measurement value can be obtained in a substantially fixed state, the reliability of the measurement value can be improved, and the time required for the measurement operation can be greatly reduced.

次に、本実施形態の多層基板1の作用及び効果の優位性をより理解し易くするために、2つの比較例を説明する。
(第1比較例)
Next, in order to make it easier to understand the advantages of the operation and effect of the multilayer substrate 1 of the present embodiment, two comparative examples will be described.
(First comparative example)

図4は、第1比較例における多層基板の電極部周辺の構造を示す断面図である。図4に示すように、第1比較例の多層基板501では、Z方向に第1〜第3絶縁層502a〜502cと第1〜第4導体層503a〜503dとが交互に設けられている。また、多層基板510の両主面には、第1及び第2レジスト層504a、504bが形成されている。第1導体層503aには電極部531が形成され、第1レジスト層504aには開口部541が形成されている。開口部541を介して外部に露出する電極部531はテストポイントとして用いられる。   FIG. 4 is a cross-sectional view showing the structure around the electrode portion of the multilayer substrate in the first comparative example. As shown in FIG. 4, in the multilayer substrate 501 of the first comparative example, first to third insulating layers 502a to 502c and first to fourth conductor layers 503a to 503d are alternately provided in the Z direction. In addition, first and second resist layers 504 a and 504 b are formed on both main surfaces of the multilayer substrate 510. An electrode portion 531 is formed in the first conductor layer 503a, and an opening portion 541 is formed in the first resist layer 504a. The electrode portion 531 exposed to the outside through the opening 541 is used as a test point.

このような電極部531をテストポイントとして測定を行う場合、作業者は、測定作業中、プローブ8を電極部531に押し当てた状態で保持し続ける必要がある。また、作業者が別の作業(たとえば測定機器の設定変更など)を行う際には、プローブ8が電極部531から外れる恐れがある。このような場合、測定をやり直す必要が生じる。また、テスト用のプローブ8の先端は電極部531に点接触しているため、プローブ8と電極部531との接触面積が小さい。そのため、測定値が不安定となるために、測定値の信頼性が低くなり、さらに、測定作業に要する時間も比較的長くなる。
(第2比較例)
When performing measurement using such an electrode portion 531 as a test point, an operator needs to keep holding the probe 8 pressed against the electrode portion 531 during the measurement operation. Further, when the worker performs another work (for example, changing the setting of the measuring device), the probe 8 may be detached from the electrode portion 531. In such a case, the measurement needs to be repeated. Further, since the tip of the test probe 8 is in point contact with the electrode portion 531, the contact area between the probe 8 and the electrode portion 531 is small. For this reason, since the measurement value becomes unstable, the reliability of the measurement value becomes low, and the time required for the measurement work becomes relatively long.
(Second comparative example)

図5は、第2比較例における多層基板の電極部周辺の構造を示す断面図である。図5に示すように、第2比較例の多層基板511では、開口部541を介して露出する電極部531上に、半田532が設けられている。それ以外は、第1比較例と同様である。   FIG. 5 is a cross-sectional view showing the structure around the electrode portion of the multilayer substrate in the second comparative example. As shown in FIG. 5, in the multilayer substrate 511 of the second comparative example, solder 532 is provided on the electrode portion 531 exposed through the opening 541. Other than that is the same as the first comparative example.

このように半田532をテストポイントとして測定を行う場合でも第1比較例と同様の問題が生じる。さらに、第2比較例では、半田532が多層基板1の外側に膨れているため、プローブ8の先端が半田532の上面で滑りやすい。そのため、プローブ8は、半田532に押し当てた状態で保持され難く、半田532(テストポイント)から外れ易くなる。そのため、測定も不安定となる。   Thus, even when measurement is performed using the solder 532 as a test point, the same problem as in the first comparative example occurs. Furthermore, in the second comparative example, since the solder 532 swells outside the multilayer substrate 1, the tip of the probe 8 is easily slipped on the upper surface of the solder 532. For this reason, the probe 8 is not easily held in a state of being pressed against the solder 532 and is easily detached from the solder 532 (test point). Therefore, the measurement becomes unstable.

以上、第1実施形態について説明した。第1実施形態の多層基板1は、検査用のプローブ8が電気的に接触する第1〜第4電極部31a〜31dを有している。この多層基板1は、第1〜第3貫通孔21a〜21cが形成される第1〜第3絶縁層2a〜2cと、第1〜第3絶縁層2a〜2c上に設けられる第1〜第4導体層3a〜3dと、を備える。第1〜第4導体層3a〜3dは、第1〜第3絶縁層2a〜2cと交互に設けられるとともに、第1〜第4電極部31a〜31dを含んでいる。第1〜第4電極部31a〜31dは第1〜第3貫通孔21a〜21cの周縁部に形成される。第1〜第3絶縁層2a〜2cの主面の法線方向から見た平面視において、第1〜第3絶縁層2a〜2cの各貫通孔21a〜21cは同心円状に設けられる。また、第1〜第3絶縁層2a〜2cの第1〜第3貫通孔21a〜21cの各サイズは深さ方向に減少する。   The first embodiment has been described above. The multilayer substrate 1 of the first embodiment includes first to fourth electrode portions 31a to 31d with which the inspection probe 8 is in electrical contact. The multilayer substrate 1 includes first to third insulating layers 2a to 2c in which first to third through holes 21a to 21c are formed, and first to first insulating layers 2a to 2c provided on the first to third insulating layers 2a to 2c. 4 conductor layers 3a-3d. The first to fourth conductor layers 3a to 3d are alternately provided with the first to third insulating layers 2a to 2c, and include first to fourth electrode portions 31a to 31d. The 1st-4th electrode parts 31a-31d are formed in the peripheral part of the 1st-3rd through-holes 21a-21c. The through holes 21a to 21c of the first to third insulating layers 2a to 2c are provided concentrically in a plan view as viewed from the normal direction of the main surfaces of the first to third insulating layers 2a to 2c. Moreover, each size of the 1st-3rd through-holes 21a-21c of the 1st-3rd insulating layers 2a-2c reduces in the depth direction.

こうすれば、検査用のプローブ8が電気的に接触する第1〜第4電極部31a〜31dが、第1〜第3絶縁層2a〜2cの第1〜第3貫通孔21a〜21cの周縁部に形成される。各貫通孔21a〜21cは平面視において同心円状に設けられ、それらの各サイズは深さ方向に減少する。そのため、検査用のプローブ8を第1〜第4電極部31a〜31dと電気的に接触させる際、プローブ8は第1及び第2貫通孔21a、21bに挿入され、第1〜第3電極部31a〜31cと接触する。従って、プローブ8を第1及び第2貫通孔21a、21bから外れ難くすることができる。また、プローブ8と第1〜第3電極部31a〜31cとの接触面積が増大する。よって、検査用のプローブ8を安定して第1〜第3電極部31a〜31cと電気的に接触させ、測定の安定性を改善することができる。   If it carries out like this, the 1st-4th electrode parts 31a-31d which the probe 8 for an inspection will contact electrically will be the periphery of the 1st-3rd through-holes 21a-21c of the 1st-3rd insulating layers 2a-2c. Formed in the part. Each through-hole 21a-21c is provided concentrically in planar view, and each of those sizes decreases in the depth direction. Therefore, when the inspection probe 8 is brought into electrical contact with the first to fourth electrode portions 31a to 31d, the probe 8 is inserted into the first and second through holes 21a and 21b, and the first to third electrode portions. Contact with 31a to 31c. Therefore, it is possible to make it difficult for the probe 8 to be detached from the first and second through holes 21a and 21b. Further, the contact area between the probe 8 and the first to third electrode portions 31a to 31c increases. Therefore, the inspection probe 8 can be stably brought into electrical contact with the first to third electrode portions 31a to 31c, and the measurement stability can be improved.

さらに、測定値の信頼性を向上させ、測定ミスの発生を抑制できるので、測定作業に要する時間を低減させることもできる。   Furthermore, since the reliability of the measurement value can be improved and the occurrence of measurement errors can be suppressed, the time required for the measurement work can be reduced.

また、第1実施形態の多層基板1によれば、第1〜第3貫通孔21a〜21cの内壁に、第1〜第4電極部31a〜31dと電気的に接続される第1〜第3導電経路22a〜22cが形成されている。こうすれば、第1〜第3貫通孔21a〜21cの内壁に形成される第1〜第3導電経路22a〜22cにプローブ8が接触することにより、プローブ8と第1〜第4電極部31a〜31dとの電気的な接続面積は実質的に増大する。従って、プローブ8と第1〜第4電極部31a〜31dとの電気的な接触状態を向上させることができる。   Moreover, according to the multilayer substrate 1 of 1st Embodiment, the 1st-3rd electrically connected to the inner wall of the 1st-3rd through-holes 21a-21c with the 1st-4th electrode parts 31a-31d. Conductive paths 22a to 22c are formed. If it carries out like this, the probe 8 and the 1st-4th electrode part 31a will contact by the probe 8 contacting the 1st-3rd conductive path 22a-22c formed in the inner wall of the 1st-3rd through-holes 21a-21c. The electrical connection area with ~ 31d is substantially increased. Therefore, the electrical contact state between the probe 8 and the first to fourth electrode portions 31a to 31d can be improved.

また、第1実施形態の多層基板1によれば、各貫通孔21a〜21cは円筒形状を有している。こうすれば、第1〜第3貫通孔21a〜21cの形状が簡素であるため、各絶縁層2a〜2cに第1〜第3貫通孔21a〜21cを容易に形成することができる。従って、製造工程が複雑化せず、そのコストも抑えることができる。   Moreover, according to the multilayer substrate 1 of 1st Embodiment, each through-hole 21a-21c has a cylindrical shape. If it carries out like this, since the shape of the 1st-3rd through-holes 21a-21c is simple, the 1st-3rd through-holes 21a-21c can be easily formed in each insulating layer 2a-2c. Therefore, the manufacturing process is not complicated and the cost can be suppressed.

第1実施形態の多層基板1によれば、第1〜第3貫通孔21a〜21cの各サイズはプローブ8の先端の形状に応じて減少させてもよい。こうすれば、第1〜第3貫通孔21a〜21cの周縁部に形成される各電極部31a〜31cの内周縁の各サイズもプローブ8の先端の形状に応じて変化するため、検査用のプローブ8を第1〜第3電極部31a〜31cと電気的に接触させることができる。従って、プローブ8と第1〜第3電極部31a〜31cとの接触面積が増大するので、測定の安定性を改善し、測定値の信頼性をより向上させることができる。
<第2実施形態>
According to the multilayer substrate 1 of the first embodiment, the sizes of the first to third through holes 21 a to 21 c may be reduced according to the shape of the tip of the probe 8. By doing so, the sizes of the inner peripheral edges of the electrode parts 31a to 31c formed at the peripheral parts of the first to third through holes 21a to 21c also change according to the shape of the tip of the probe 8, The probe 8 can be brought into electrical contact with the first to third electrode portions 31a to 31c. Therefore, the contact area between the probe 8 and the first to third electrode portions 31a to 31c increases, so that the measurement stability can be improved and the reliability of the measurement value can be further improved.
Second Embodiment

次に、第2実施形態について説明する。第2実施形態では、第1及び第2貫通孔21a、21bの内壁はテーパ形状をしている。それ以外は、第1実施形態と同様である。以下では、第2実施形態について、第1実施形態と異なる事項について説明する。また、第1実施形態と同じ構成には同じ符号を付し、その説明を省略することがある。   Next, a second embodiment will be described. In the second embodiment, the inner walls of the first and second through holes 21a and 21b are tapered. The rest is the same as in the first embodiment. In the following, the second embodiment will be described with respect to items different from the first embodiment. Moreover, the same code | symbol is attached | subjected to the same structure as 1st Embodiment, and the description may be abbreviate | omitted.

図6は、第2実施形態に係る多層基板の斜視図である。図7は、第2実施形態に係る多層基板の断面図である。図6及び図7に示すように、第2実施形態では、第1及び第2絶縁層2a、2bに形成される第1及び第2貫通孔21a、21bは、深さ方向にサイズが減少するテーパ形状となるように形成される。また、各貫通孔21a、21bでは、上面側の開口端のサイズが裏面側の開口端のサイズよりも大きくなっている。なお、第3絶縁層2cに形成される第3貫通孔21cはZ方向に平行な円筒形状を有しており、第3貫通孔21cの上面側及び裏面側の各開口端のサイズは第2貫通孔21bの裏面側の開口端と同じとなっている。   FIG. 6 is a perspective view of the multilayer substrate according to the second embodiment. FIG. 7 is a cross-sectional view of the multilayer substrate according to the second embodiment. As shown in FIGS. 6 and 7, in the second embodiment, the first and second through holes 21a and 21b formed in the first and second insulating layers 2a and 2b are reduced in size in the depth direction. It is formed to have a tapered shape. Moreover, in each through-hole 21a, 21b, the size of the opening end on the upper surface side is larger than the size of the opening end on the back surface side. The third through hole 21c formed in the third insulating layer 2c has a cylindrical shape parallel to the Z direction, and the size of each open end on the upper surface side and the back surface side of the third through hole 21c is second. It is the same as the opening end on the back surface side of the through hole 21b.

第1及び第2貫通孔21a、21bのテーパ形状は、プローブ8の先端の形状に近いことが望ましい。こうすれば、テストポイントで測定を行う際、プローブ8を、第1及び第2貫通孔21a、21bの内壁に形成される第1及び第2導電経路22a、22bの少なくとも一部に接触させることができる。そのため、プローブ8はスルーホール6内により安定して保持されるとともに、第1〜第4電極部31a〜31d及び第1及び第2導電経路22a、22bとの接触面積も増加する。従って、より安定した状態で信号を測定できるので、測定値の信頼性を向上させることができる。また、測定ミスがより発生し難くすることができるので、測定作業に要する時間もより低減させることができる。   The tapered shape of the first and second through holes 21a and 21b is preferably close to the shape of the tip of the probe 8. In this way, when measuring at the test point, the probe 8 is brought into contact with at least a part of the first and second conductive paths 22a and 22b formed in the inner walls of the first and second through holes 21a and 21b. Can do. Therefore, the probe 8 is held more stably in the through hole 6, and the contact area between the first to fourth electrode portions 31a to 31d and the first and second conductive paths 22a and 22b is also increased. Therefore, since the signal can be measured in a more stable state, the reliability of the measured value can be improved. In addition, since measurement errors can be made less likely to occur, the time required for measurement work can be further reduced.

さらに、第1及び第2貫通孔21a、21bのテーパ形状は、プローブ8の先端の形状と略同じであることがさらに望ましい。こうすれば、テストポイントで測定を行う際、スルーホール6に挿入されるプローブ8を、第1及び第2貫通孔21a、21bの内壁に形成される第1及び第2導電経路22a、22bのほぼ全面に面接触させることができる。そのため、プローブ8はスルーホール6内によりほぼ固定して保持することができるとともに、第1〜第4電極部31a〜31d及び第1及び第2導電経路22a、22bとの接触面積が最も広くすることができる。従って、ほぼ固定した状態で安定した測定値が得られるので、測定値の信頼性を向上させることができ、測定作業に要する時間を大幅に低減させることもできる。   Furthermore, it is further desirable that the tapered shape of the first and second through holes 21 a and 21 b is substantially the same as the shape of the tip of the probe 8. In this way, when performing measurement at the test point, the probe 8 inserted into the through hole 6 is connected to the first and second conductive paths 22a and 22b formed on the inner walls of the first and second through holes 21a and 21b. Surface contact can be made on almost the entire surface. Therefore, the probe 8 can be held in a substantially fixed manner in the through hole 6, and the contact area with the first to fourth electrode portions 31a to 31d and the first and second conductive paths 22a and 22b is maximized. be able to. Therefore, since a stable measurement value can be obtained in a substantially fixed state, the reliability of the measurement value can be improved, and the time required for the measurement operation can be greatly reduced.

以上、第2実施形態について説明した。第2実施形態の多層基板1によれば、第1及び第2貫通孔21a、21bは、深さ方向にサイズが減少するテーパ形状を有している。こうすれば、プローブ8が第1及び第2貫通孔21a、21bの内壁に接触し易くなるので、プローブ8の位置がずれ難くなる。そのため、プローブ8を第1及び第2貫通孔21a、21bから外れ難くしたり、第1及び第2電極部31a、31bから離れ難くしたりすることができる。従って、プローブ8をより安定して第1及び第2電極部31a、31bに接触させることができる。
<第3実施形態>
The second embodiment has been described above. According to the multilayer substrate 1 of the second embodiment, the first and second through holes 21a and 21b have a tapered shape whose size decreases in the depth direction. If it carries out like this, since it becomes easy for the probe 8 to contact the inner wall of the 1st and 2nd through-holes 21a and 21b, the position of the probe 8 becomes difficult to shift | deviate. Therefore, it is possible to make it difficult for the probe 8 to be detached from the first and second through holes 21a and 21b, and to make it difficult to separate from the first and second electrode portions 31a and 31b. Therefore, the probe 8 can be brought into contact with the first and second electrode portions 31a and 31b more stably.
<Third Embodiment>

次に、第3実施形態について説明する。第3実施形態では、第1〜第3絶縁層2a〜2cの内部に各電極部31a〜31cを電気的に接続するための第1〜第3内部導電経路23a〜23cが形成される。これ以外は、第1及び第2実施形態と同様である。以下では、第3実施形態について、第1及び第2実施形態と異なる事項について説明する。また、第1実施形態と同じ構成には同じ符号を付し、その説明を省略することがある。   Next, a third embodiment will be described. In the third embodiment, first to third internal conductive paths 23a to 23c for electrically connecting the electrode portions 31a to 31c are formed in the first to third insulating layers 2a to 2c. The rest is the same as in the first and second embodiments. In the following, the third embodiment will be described with respect to items different from the first and second embodiments. Moreover, the same code | symbol is attached | subjected to the same structure as 1st Embodiment, and the description may be abbreviate | omitted.

図8は、第2実施形態に係る多層基板の断面図である。図8に示すように、第3実施形態では、第1絶縁層2aの内部において、第1及び第2電極部31a、31b間に、両者を電気的に接続するための第1内部導電経路23aが形成される。また、第2絶縁層2bの内部において、第2及び第3電極部31b、31c間に、両者を電気的に接続するための第2内部導電経路23bが形成される。また、第3絶縁層2cの内部において、第3及び第4電極部31c、31d間に、両者を電気的に接続するための第3内部導電経路23cが形成される。こうすれば、第1〜第3内部導電経路23a〜23cが、第1〜第3貫通孔21a〜21cの内部に露出せず、多層基板1の周囲の雰囲気に接触しない。従って、プローブ8との接触による損耗又は破損、及び、雰囲気の劣化(たとえば酸化、腐食)などを抑制することができる。   FIG. 8 is a cross-sectional view of the multilayer substrate according to the second embodiment. As shown in FIG. 8, in the third embodiment, a first internal conductive path 23a for electrically connecting the first and second electrode portions 31a and 31b in the first insulating layer 2a. Is formed. Further, in the second insulating layer 2b, a second internal conductive path 23b for electrically connecting both is formed between the second and third electrode portions 31b and 31c. Further, in the third insulating layer 2c, a third internal conductive path 23c for electrically connecting the third and fourth electrode portions 31c and 31d is formed. By so doing, the first to third internal conductive paths 23 a to 23 c are not exposed to the inside of the first to third through holes 21 a to 21 c and do not contact the atmosphere around the multilayer substrate 1. Therefore, wear or damage due to contact with the probe 8 and deterioration of the atmosphere (for example, oxidation or corrosion) can be suppressed.

なお、第1〜第3内部導電経路23a〜23cの形態は特に限定されない。第1〜第3内部導電経路23a〜23cは、内部に導電材料が充填されたスルーホールであってもよいし、内壁に導電経路が形成されたスルーホールであってもよい。   The form of the first to third internal conductive paths 23a to 23c is not particularly limited. The first to third internal conductive paths 23a to 23c may be through holes filled with a conductive material, or may be through holes in which conductive paths are formed on the inner wall.

以上のように、第3実施形態の多層基板1によれば、第1〜第3絶縁層2a〜2cの内部に、一方の主面側の導体層3の電極部31と、他方の主面側の導体層3の電極部31とを電気的に接続する第1〜第3内部導電経路23a〜23cが形成されている。こうすれば、第1〜第3内部導電経路23a〜23cは各貫通孔21a〜21cの内部に露出しない。そのため、プローブ8との接触により第1〜第3内部導電経路23a〜23cが損耗する恐れがない。また、第1〜第3貫通孔21a〜21c内の雰囲気による第1〜第3内部導電経路23a〜23cの劣化(たとえば酸化、腐食など)を抑制することもできる。   As described above, according to the multilayer substrate 1 of the third embodiment, inside the first to third insulating layers 2a to 2c, the electrode portion 31 of the conductor layer 3 on one main surface side and the other main surface. First to third internal conductive paths 23a to 23c that electrically connect the electrode portion 31 of the side conductor layer 3 are formed. In this way, the first to third internal conductive paths 23a to 23c are not exposed inside the through holes 21a to 21c. Therefore, there is no possibility that the first to third internal conductive paths 23a to 23c are worn by contact with the probe 8. Moreover, deterioration (for example, oxidation, corrosion, etc.) of the 1st-3rd internal conductive paths 23a-23c by the atmosphere in the 1st-3rd through-holes 21a-21c can also be suppressed.

以上、本発明の実施形態について説明した。なお、上述の実施形態は例示であり、その各構成要素や各処理の組み合わせに色々な変形が可能であり、本発明の範囲にあることは当業者に理解されるところである。   The embodiment of the present invention has been described above. Note that the above-described embodiment is an exemplification, and various modifications can be made to each component and combination of processes, and it will be understood by those skilled in the art that they are within the scope of the present invention.

たとえば、第1〜第3実施形態では、4層基板を例示して説明しているが、本発明の適用範囲はこの例示に限定されない。多層基板1はn層基板(nは2以上の正の整数)であればよい。   For example, in the first to third embodiments, a four-layer substrate is described as an example, but the scope of application of the present invention is not limited to this example. The multilayer substrate 1 may be an n-layer substrate (n is a positive integer of 2 or more).

また、第1〜第3実施形態では、テストポイントの測定の際、プローブ8が第1及び第2貫通孔21a、21b内に挿入され、第3貫通孔21c内にはほぼ挿入されない構成であるが、本発明の適用範囲はこの例示に限定されない。テストポイントの測定の際、プローブ8が第1〜第3貫通孔21a〜21c内に挿入される構成としてもよい。   In the first to third embodiments, the probe 8 is inserted into the first and second through holes 21a and 21b and is not substantially inserted into the third through hole 21c when measuring the test point. However, the scope of application of the present invention is not limited to this example. When measuring the test point, the probe 8 may be inserted into the first to third through holes 21a to 21c.

また、第1〜第3実施形態では、全ての第1〜第3絶縁層2a〜2cに各貫通孔21a〜21cが形成されているが、本発明の適用範囲はこの例示に限定されない。多層基板1の裏面側から数えて1以上の絶縁層には貫通孔を形成しないようにしてもよい。その一例としては、たとえば、第1〜第3実施形態において第3絶縁層2cに第3貫通孔21cを形成しない構成を挙げることができる。   Moreover, in 1st-3rd embodiment, although each through-hole 21a-21c is formed in all the 1st-3rd insulating layers 2a-2c, the application range of this invention is not limited to this illustration. The through holes may not be formed in one or more insulating layers counted from the back surface side of the multilayer substrate 1. As an example, for example, a configuration in which the third through hole 21c is not formed in the third insulating layer 2c in the first to third embodiments can be exemplified.

1、501、511 多層基板
2a〜2d、502a〜502d 絶縁層
21a〜21c、521a〜521c 貫通孔
22a〜22c、522a〜522c 導電経路
23a〜23c 内部導電経路
3a〜3c、503a〜503c 導体層
31a〜31c、531 電極部
532 半田
4a、4b、504a、504b レジスト層
41a、41b、541 開口部
6 スルーホール
8 プローブ
DESCRIPTION OF SYMBOLS 1,501,511 Multilayer substrate 2a-2d, 502a-502d Insulating layer 21a-21c, 521a-521c Through-hole 22a-22c, 522a-522c Conductive path 23a-23c Internal conductive path 3a-3c, 503a-503c Conductive layer 31a ˜31c, 531 Electrode portion 532 Solder 4a, 4b, 504a, 504b Resist layer 41a, 41b, 541 Opening 6 Through hole 8 Probe

Claims (6)

検査用のプローブが電気的に接触する電極部を有する多層基板であって、
貫通孔が形成される複数の絶縁層と、前記絶縁層上に設けられる複数の導体層と、を備え、
前記導体層は、前記絶縁層と交互に設けられるとともに、前記電極部を含み、
前記電極部は前記貫通孔の周縁部に形成され、
前記絶縁層の主面の法線方向から見た平面視において、複数の前記絶縁層の各貫通孔は同心円状に設けられ、
複数の前記絶縁層の前記貫通孔の各サイズは深さ方向に減少することを特徴とする多層基板。
A multilayer substrate having an electrode part with which an inspection probe is in electrical contact;
A plurality of insulating layers in which through-holes are formed, and a plurality of conductor layers provided on the insulating layer,
The conductor layer is provided alternately with the insulating layer, and includes the electrode portion,
The electrode portion is formed at the peripheral edge of the through hole,
In a plan view seen from the normal direction of the main surface of the insulating layer, each through hole of the plurality of insulating layers is provided concentrically,
The multilayer substrate, wherein each size of the through holes of the plurality of insulating layers decreases in the depth direction.
前記貫通孔の内壁に、前記電極部と電気的に接続される導電経路が形成されることを特徴とする請求項1に記載の多層基板。   The multilayer substrate according to claim 1, wherein a conductive path electrically connected to the electrode portion is formed on an inner wall of the through hole. 各貫通孔は円筒形状を有することを特徴とする請求項1または請求項2に記載の多層基板。   The multilayer substrate according to claim 1, wherein each through hole has a cylindrical shape. 各貫通孔は、深さ方向にサイズが減少するテーパ形状を有することを特徴とする請求項1または請求項2に記載の多層基板。   The multilayer substrate according to claim 1, wherein each through hole has a tapered shape whose size decreases in the depth direction. 前記絶縁層の内部に、一方の主面側の導体層の電極部と、他方の主面側の導体層の電極部とを電気的に接続する内部導電経路が形成されることを特徴とする請求項1〜請求項4のいずれかに記載の多層基板。   An internal conductive path for electrically connecting the electrode portion of the conductor layer on one main surface side and the electrode portion of the conductor layer on the other main surface side is formed inside the insulating layer. The multilayer substrate according to any one of claims 1 to 4. 前記貫通孔の各サイズは前記プローブの先端の形状に応じて減少することを特徴とする請求項1〜5のいずれかに記載の多層基板。   6. The multilayer substrate according to claim 1, wherein each size of the through hole decreases according to a shape of a tip of the probe.
JP2013087078A 2013-04-18 2013-04-18 Multilayer substrate Pending JP2014212181A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013087078A JP2014212181A (en) 2013-04-18 2013-04-18 Multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013087078A JP2014212181A (en) 2013-04-18 2013-04-18 Multilayer substrate

Publications (1)

Publication Number Publication Date
JP2014212181A true JP2014212181A (en) 2014-11-13

Family

ID=51931725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013087078A Pending JP2014212181A (en) 2013-04-18 2013-04-18 Multilayer substrate

Country Status (1)

Country Link
JP (1) JP2014212181A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016129705A1 (en) * 2015-02-13 2016-08-18 パイクリスタル株式会社 Method for forming laminated circuit board, and laminated circuit board formed using same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016129705A1 (en) * 2015-02-13 2016-08-18 パイクリスタル株式会社 Method for forming laminated circuit board, and laminated circuit board formed using same
CN107211548A (en) * 2015-02-13 2017-09-26 Pi-克瑞斯托株式会社 The forming method of laminated circuit basal board and the laminated circuit basal board being consequently formed
JPWO2016129705A1 (en) * 2015-02-13 2018-01-11 パイクリスタル株式会社 Method for forming multilayer circuit board and multilayer circuit board formed thereby
EP3258752A4 (en) * 2015-02-13 2018-10-17 Pi-Crystal Incorporation Method for forming laminated circuit board, and laminated circuit board formed using same
US11122693B2 (en) 2015-02-13 2021-09-14 Pi-Crystal Incorporation Method for forming laminated circuit board
CN107211548B (en) * 2015-02-13 2021-10-29 Pi-克瑞斯托株式会社 Method for forming laminated circuit board and laminated circuit board formed thereby
US11985768B2 (en) 2015-02-13 2024-05-14 Pi-Crystal Incorporation Laminated circuit board

Similar Documents

Publication Publication Date Title
JP6026130B2 (en) Contacts, connectors
JP4660616B2 (en) Board inspection equipment
KR20150020500A (en) Method for testing electrode circuit pin and electrode circuit testing pin using the same
JP6490600B2 (en) Inspection unit
KR101499281B1 (en) Mark for inspecting and printed circuit board having the same
JP2018179934A (en) Electrical connection device
JP2007218840A (en) Probe, probe card, and inspecting device
JP2014212181A (en) Multilayer substrate
JP2010182932A (en) Semiconductor device, and method for analyzing defect of semiconductor device
TWI612315B (en) Via leakage and breakdown testing
JP6393542B2 (en) Contact inspection device
JP2008076268A (en) Inspection tool
JP6872943B2 (en) Electrical connection device
WO2018190195A1 (en) Electrically connecting apparatus
JP7421990B2 (en) Electrical connection device and inspection method
JP2014228301A5 (en)
TW201415040A (en) Method of manufacturing for electric inspection jig
JP2007067008A (en) Probing method for semiconductor inspection
JP6407511B2 (en) Wiring circuit board continuity inspection method and wiring circuit board manufacturing method
JP2015015441A (en) Semiconductor device, and method of detecting probe position relative to inspecting pad of semiconductor device
JP2014002140A (en) Substrate inspection pin
TWI511227B (en) Jig
KR101363368B1 (en) Examination apparatus of printed circuit board
JP5146109B2 (en) Inspection device
JP2007214454A (en) Unit for substrate connection test

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150326