JP2014211664A - マイクロコンピュータ装置 - Google Patents

Abstract

【課題】マイクロコンピュータ装置におけるＣＰＵのＣＭＯＳ入力ポートに対するプルアップ抵抗の実装漏れによる作動不安定や貫通電流発生を防止する。
【解決手段】ＣＰＵの自己診断により各入力ポート（ポートＰ（Ｋ））について、プルアップ抵抗の実装有無を判別し、プルアップ抵抗が実装されていないと判別された入力ポートについてＣＰＵの内蔵抵抗をＯＮしてプルアップし当該入力ポートをＨに確定化し、またその旨を報知する。実装有無の判別は、ステップ１０２〜１０７における内蔵抵抗のＯＮ、ＯＦＦおよびポートＰ（Ｋ）の入力−出力ポート設定切替えの所定段階で読み込んだ当該ポートのレベルＳ１、Ｓ２をステップ１０８で比較して行う。実装漏れ報知により適切な修復が可能となり、修復前でも実装漏れの影響を受けることなく他の診断プロセス等を遂行できる。
【選択図】図３

Description

本発明は、基板にＣＰＵを搭載してその入力ポートに外部抵抗が実装されるマイクロコンピュータ装置に関する。

例えば車両用の各種制御機器にはマイクロコンピュータ装置が組み込まれ、車種・仕様によってその回路構成が異なるが、それぞれ専用に設定するとコストが増大するため、ＣＰＵとこれを搭載する基板を共用することが多い。この場合、ＣＰＵには車種・仕様に応じて使用されないポートが生じる。
ＣＰＵはその入力ポートに外部信号を受けて所定の演算処理を行い、出力ポートに演算結果を出力する。とくにデジタルデータ用の入力ポートには外部信号として一般に電源電圧（Ｈ）またはグラウンド電圧（Ｌ）が印加されるが、使用されておらず開放された状態では入力ポートの電位が不定でその端子レベルがＨかＬかの判別ができず、ふらつきにより動作が不安定となってノイズを発生させたり、とくに入力ポートがつながる内部のインタフェース（入出力回路）にＣＭＯＳを含むものでは貫通電流による消費電力の増大を招くこととなる。
このため、ＣＰＵの開放状態となる入力ポートには基板上において外付けの抵抗を実装して、当該入力ポートを電源電圧にプルアップまたはグラウンド電圧にプルダウンして確定レベルとし、ふらつかないようにしている。

しかし、マイクロコンピュータ装置の製造においてこの外付け抵抗の実装漏れが生じることがあるので、製造工程中での目視や検査機によるチェックを必要とするが、入力ポートの数が多い場合や製造数が多い場合には、目視チェックは作業者の負担が大きく、また検査機によるチェックでも完全に実装漏れを発見することが困難となる。さらには、製造工程での外付け抵抗の実装指示自体に誤りがあった場合にはチェックそのものが役に立たないことになる。
このため、外付け抵抗の実装漏れの確実な防止にはマイクロコンピュータ自体に自己診断させることが望ましい。

ここで、入力ポートにかかる問題について自己診断を行う技術として、特開平１１−３３８７２６号公報に開示されたマイクロコンピュータ装置がある。
このマイクロコンピュータ装置では、外部接続回路に対して診断信号を供給し、その診断信号に対して外部接続回路から出力される信号をマイクロコンピュータの隣接した２つの入力ポートに入力し、これらの双方の入力ポートから入力した信号を比較して、同一変化量が検出されたとき、当該２つの入力ポート同士が互いに短絡していると判断して警報信号を作成する。

特開平１１−３３８７２６号公報

しかしながら、上記特開平１１−３３８７２６号公報の技術は隣接する入力ポート間の短絡の有無を検出するものであり、外付け抵抗の実装漏れの検出および対処には寄与できない。
したがって本発明は、上述の問題点に鑑み、入力ポートに対する外付け抵抗の実装漏れによる作動不安定や電力消費を自己診断を介して確実に防止するようにしたマイクロコンピュータ装置を提供することを目的とする。

このため本発明は、入力信号がＣＭＯＳに入力される入力ポートを有するＣＰＵを備えたマイクロコンピュータ装置において、ＣＰＵの所定の入力ポートをプルアップまたはプルダウンする外部抵抗の実装有無を判別する外部抵抗実装判別手段と、外部抵抗が実装されていないと判別された入力ポートについて、その端子レベルをＣＰＵの内部処理により確定化するレベル確定化手段とを有するものとした。
なお、ここで確定化とは、端子電位の常態値がＣＭＯＳに対してレベルＨかＬをとる値となり、中間電位にふらつかない状態とすることを意味する。

開放状態となる入力ポートに外部抵抗の実装漏れがあっても、当該入力ポートを例えば内蔵抵抗でプルアップあるいはプルダウンしたり、出力ポートに設定変更するなどの内部処理で端子レベルをＨまたはＬに確定化することができるので、入力ポートがＣＭＯＳ入力となっていても動作の不安定や貫通電流発生が防止される。

本発明の実施の形態にかかるマイクロコンピュータ装置の構成を示す図である。 ＣＰＵのポートの入出力回路を示す図である。 プルアップ抵抗実装漏れ対応制御の第１の実施例を示すフローチャートである。 プルアップ抵抗実装漏れ対応制御の第２の実施例を示すフローチャートである。

以下、本発明の実施の形態について説明する。
図１は実施の形態にかかるマイクロコンピュータ装置の構成を示す図である。
マイクロコンピュータ装置１は、図示省略の基板上にＣＰＵ２と、その周辺装置としての制御入力回路７（７ａ、７ｂ、・・、７ｄ）や制御出力回路８（８ａ、８ｂ、８ｃ）等を搭載して構成される。
ＣＰＵ２は入出力回路３、制御部４、演算部５を備え、また、ＣＰＵ２で実行されるプログラム等を格納したＲＯＭ６を含んでいる。
ＣＰＵ２はデジタル信号用の入力ポートとして初期設定されたポートＰ（１）、Ｐ（２）、・・、Ｐ（ｍ）と、出力ポートとして初期設定されたポートＰ（ｍ＋１）、Ｐ（ｍ＋２）、・・、Ｐ（ｎ）を有している。

制御入力回路７は、ポートＰ（１）、Ｐ（２）、・・、Ｐ（ｍ）のうち所定のポートに接続して、センサ信号等に基づく制御入力信号を生成して入力する。
制御出力回路８は、ポートＰ（ｍ＋１）、Ｐ（ｍ＋２）、・・、Ｐ（ｎ）のうち所定のポートに接続して、制御対象装置への制御出力信号を生成する。
なお、煩雑を避けるため、図１には複数の制御入力回路７および制御出力回路８の一部のみを示すとともに、後述する使用されない入力ポートであるポートＰｘ（１）、Ｐｘ（２）、・・、Ｐｘ（ｕ）には制御入力回路７あるいは外部からの直接信号線は接続されず破線で示している。
また、ＣＰＵ２は制御装置の一部として、基板上に電源回路や他の周辺回路とともに配置され、またアナログデータ用のポート等も備えるが、ここでの入力ポートはデジタルデータ用のものに限定し、その入力ポートのプルアップ抵抗に関わる範囲における基板上の構成について説明する。
基板上には外部抵抗としてのプルアップ抵抗Ｒｏが実装されて、ＣＰＵ２のポートＰ（１）、Ｐ（２）、Ｐ（３）、・・、Ｐ（ｍ）と電源ＶＤＤとの間を接続している。なお、図中破線で示す抵抗は実装漏れのプルアップ抵抗Ｒｏの例示である。

ポートＰ（１）、Ｐ（２）、・・、Ｐ（ｍ）、およびポートＰ（ｍ＋１）、Ｐ（ｍ＋２）、・・、Ｐ（ｎ）は、ＣＰＵ２内においてそれぞれ図２に一部を示す入出力回路３に接続されている。なお、図２では各ポートを符号Ｐで代表させている。
入出力回路３は、入力系統として、電源ＶＤＤとグラウンド（電位ＶＳＳ）の間に直列のＰＭＯＳとＮＭＯＳからなるＣＭＯＳ１０を設け、ポートＰがＰＭＯＳおよびＮＭＯＳの各ゲートＧに接続している。
ＰＭＯＳ（のソースＳ）とＮＭＯＳ（のドレインＤ）との接続点ｄは、順次バッファ１１とＮＯＴ回路１２を経てＣＰＵ２内部の演算部５に接続される。
また、出力系統として、ポートＰはバッファ１４を介して演算部５に接続している。

出力系統のバッファ１４の制御端子Ｃには制御部４からの切替信号が入力されるようになっており、入力系統のバッファ１１の制御端子Ｃには切替信号がＮＯＴ回路１５を介して入力されるようになっている。
切替信号をＬに設定することにより、バッファ１１がＣＭＯＳ１０の出力（ＰＭＯＳとＮＭＯＳとの接続点ｄのレベル）を通過させる。ＣＭＯＳ１０の出力は入力信号を反転させているので、ＮＯＴ回路１２がこの出力を再度反転させて演算部５へ入力させる。一方、切替信号Ｌにより、バッファ１４は演算部５からの演算結果のポートＰへの出力を遮断する。これによりポートＰは入力ポートとして機能する。
切替信号をＨに設定することにより、バッファ１４が演算部５からの演算結果を出力信号としてポートＰへ通過させる一方、バッファ１１はＣＭＯＳと演算部５間を遮断する。これによりポートＰは出力ポートとして機能する。

すなわち、ＣＰＵ２の初期設定として、ポートＰ（１）、Ｐ（２）、・・、Ｐ（ｍ）はそれぞれ切替信号をＬとして入力ポートに設定され、ポートＰ（ｍ＋１）、Ｐ（ｍ＋２）、・・、Ｐ（ｎ）はそれぞれ切替信号をＨとして出力ポートに設定されている。
なお、切替信号をＨに設定したとき、演算部５はＨまたはＬを常態レベルとして出力するとともに、演算結果に基づいてＬまたはＨに出力を変化させる。
入出力回路３は、さらにポートＰと電源ＶＤＤとの間に直列に接続されて配置された内部抵抗Ｒｉと例えばＦＥＴからなるスイッチＳＷとを備えている。とくに信号線は図示しないが、スイッチＳＷは制御部４によりＯＮ、ＯＦＦされる。

ＲＯＭ６には例えば入力ポート（ポートＰ（１）、Ｐ（２）、・・、Ｐ（ｍ））に接続される制御入力回路７等を含み、それぞれのポートが使用されるポートか使用されないポートかを示す実装情報が格納されている。ＲＯＭ６にはさらにプルアップ抵抗Ｒｏの実装漏れ検出にかかる自己診断を含む実装漏れ対応プログラムも格納してある。ＣＰＵ２の制御部４は当該プログラムに基づいて実装漏れ対応制御を実行する。
また、基板には診断および実装漏れ対応制御の結果を示すための不図示のライトあるいはディスプレイなどの報知デバイスを設置、あるいは脱着可能のコネクタを設けるものとする。

つぎに、上述のマイクロコンピュータ装置１におけるプルアップ抵抗Ｒｏの実装漏れ対応プログラムに基づく対応制御について説明する。

まず実装漏れ対応制御の第１の実施例について、図３のフローチャートにより説明する。
プルアップ抵抗の実装漏れ対応制御は、マイクロコンピュータ装置１の製造工程完了後に電源投入することにより、ＣＰＵ２の各種パラメータの初期化が行われたあと開始される。
まずステップ１００において、チェック対象のポート番号をＫ＝０とし、ステップ１０１において、Ｋ＝Ｋ＋１とする。
ステップ１０２において、入力ポートとして初期設定されているポートＰ（Ｋ）、すなわち初回のフローではポートＰ（１）の内蔵抵抗ＲｉのスイッチＳＷをＯＮ（オン）する。以下ではこれを、内蔵抵抗をＯＮするという。
そしてステップ１０３において、ポートＰ（Ｋ）の端子レベル（以下、単にレベルという）を読み込んで図示省略の内蔵の作業メモリにレベルＳ１として記憶する。

ステップ１０４では、スイッチＳＷをＯＦＦ（オフ）して、これにより内蔵抵抗ＲｉをＯＦＦする。
つぎにステップ１０５において、ポートＰ（Ｋ）を出力ポートに設定して、Ｌを出力するとともに、直ちに、ステップ１０６において、ポートＰ（Ｋ）を入力ポートに戻す。そして、ステップ１０７において、当該ポートＰ（Ｋ）のレベルＳ２を読み込んで作業メモリに記憶する。
ステップ１０８において、レベルＳ１とＳ２を比較して、プルアップ抵抗Ｒｏの実装有無を判定する。
ここでは、Ｓ１＝Ｓ２＝Ｈならばプルアップ抵抗Ｒｏが実装されているものとし、
Ｓ１＝Ｈ、Ｓ２＝Ｌならばプルアップ抵抗Ｒｏが実装されていないものとする。

この判定は以下による。
すなわち、まず、ステップ１０２における内蔵抵抗ＲｉのＯＮによりステップ１０３で得られるポートＰ（Ｋ）のレベルＳ１は、内蔵抵抗ＲｉでプルアップされているからＨとなる。
つぎにステップ１０４で内蔵抵抗ＲｉをＯＦＦしたあと、ステップ１０５で出力ポートとしてＬを出力すると、ポートＰ（Ｋ）はＬとなる。
そこで、ステップ１０６でポートＰ（Ｋ）を入力ポートに戻すと、プルアップ抵抗Ｒｏが実装されている場合には、ステップ１０７で読み込むレベルＳ２はプルアップ抵抗ＲｏによるプルアップによりＨとなる。他方、図１に示すポートＰｘ（２）のようにプルアップ抵抗Ｒｏが実装されていない場合には当該ポートは暫時Ｌを保持しているので、レベルＳ２はＬとなる。

したがって、一旦ポートＰ（Ｋ）をＬにしたあとのレベルＳ２が内蔵抵抗ＲｉでプルアップしたときのレベルＳ１と同一のＨであれば、プルアップ抵抗Ｒｏが実装されていると判定でき、また、レベルＳ２がレベルＳ１のＨと異なりＬであれば、プルアップ抵抗Ｒｏが実装されていないと判定できる。
レベルＳ１が内蔵抵抗ＲｉでプルアップされたいるにもかかわらずＬのときは、ポートＰ（Ｋ）が例えばグラウンドに短絡していることが疑われる。

Ｓ１＝Ｓ２＝Ｈのときはステップ１０８からステップ１１２へ進む。
Ｓ１＝Ｌのときはステップ１０９へ進み、ポートＰ（Ｋ）の短絡可能性を報知デバイスから出力させる。その後ステップ１１２へ進む。
Ｓ１＝Ｈ、Ｓ２＝Ｌのときはステップ１１０へ進み、ポートＰ（Ｋ）の内蔵抵抗ＲｉをＯＮして、ステップ１１１へ進む。
ステップ１１１では、ポートＰ（Ｋ）にプルアップ抵抗Ｒｏの実装漏れがあり内蔵抵抗Ｒｉで代替した旨を報知デバイスから出力させる。その後ステップ１１２へ進む。
ステップ１１２では、ポート番号がＫ＝ｍに達しているかどうかをチェックする。
Ｋ＝ｍに達していないときは、ステップ１０１へ戻って、次の入力ポート、例えばポートＰ（２）について上述のフローを繰り返す。Ｋ＝ｍに達したときは本制御を終了する。

以上の制御により、プルアップ抵抗Ｒｏが実装されていない入力ポートがあった場合には、その旨が報知されるので、実装工程へ戻して実装漏れを完全になくした製品として出荷することができる。また、当該ポート（図１の例ではポートＰｘ（２））の入出力回路３の内蔵抵抗Ｒｉを一時的に（すなわち電源がＯＮしている間）ＯＮしてプルアップするので、実装工程へ戻す前に当該実装漏れの影響を受けることなく他の診断プロセス等を遂行することも可能となる。

本制御では、入力ポート（ポートＰ（１）、Ｐ（２）、・・、Ｐ（ｍ））はその使用か不使用かにかかわらず、プルアップ抵抗Ｒｏが実装されていない場合にはすべて内蔵抵抗ＲｉをＯＮしてプルアップするので、不使用で開放状態の入力ポートはもちろんのこと、制御入力回路７が接続されて使用されるが当該回路から信号入力がなくて実質的に開放状態となる可能性がある入力ポートにおいても、動作の不安定やＣＭＯＳ１０の貫通電流発生が防止される。
なお、上述の制御はマイクロコンピュータ装置１の出荷前の製造工程完了後に実行する例を示したが、出荷後も、例えば車両搭載の制御装置に組み込まれたものなどでは、車両のイグニションＯＮやコールドスタート時など定期的に実行させることができ、これにより実装されていたプルアップ抵抗Ｒｏの外れ不具合の早期発見、修理も可能となる。

本実施例では、プルアップ抵抗Ｒｏが発明における外部抵抗に該当し、図３のフローチャートにおけるステップ１００〜１０８の処理機能が外部抵抗実装判別手段を構成している。
また、図３のフローチャートにおけるステップ１０９、１１１の処理機能が報知手段を構成し、ステップ１１０の処理機能がレベル確定化手段を構成している。

第１の実施例は以上のように構成され、入力信号がＣＭＯＳ１０に入力される入力ポートを有するＣＰＵ２を備えたマイクロコンピュータ装置１において、自己診断により各入力ポートについてプルアップ抵抗Ｒｏの実装有無を判別し、プルアップ抵抗Ｒｏが実装されていないと判別された入力ポートについて、入力ポートを電源ＶＤＤに接続可能の内蔵抵抗ＲｉをＯＮしてプルアップし当該入力ポートをＨに確定化するものとしたので、例えば不使用で開放状態となる入力ポートにプルアップ抵抗Ｒｏの実装漏れがあっても内蔵抵抗Ｒｉで代替され、ＣＭＯＳ入力となっていても動作の不安定や貫通電流発生が防止される。

同じく各入力ポート、すなわちすべての入力ポート（ポートＰ（１）、Ｐ（２）、・・、Ｐ（ｍ））について、プルアップ抵抗Ｒｏの実装有無を判別し、プルアップ抵抗Ｒｏが実装されていないと判別されたすべての入力ポートをそれぞれの内蔵抵抗Ｒｉでプルアップするので、各入力ポートの使用／不使用にかかる実装情報を参照する必要がないとともに、使用される入力ポートでも信号入力がなくて実質的に開放状態となる可能性に対して動作の不安定やＣＭＯＳ１０の貫通電流発生が防止される。

プルアップ抵抗Ｒｏの実装有無の判別は、入力ポートの内蔵抵抗ＲｉをＯＮして読み込んだ当該入力ポートのレベルＳ１（Ｈ）と、その後内蔵抵抗ＲｉをＯＦＦし当該入力ポートを出力ポートに設定変更してＬを出力して、再度入力ポートに設定変更して読み込んだ当該入力ポートのレベルＳ２とを比較して、レベルＳ１とレベルＳ２が異なるときはプルアップ抵抗Ｒｏの実装漏れとするので、特段の判別回路を要することなくＣＰＵ内部のプログラムによって簡単に判別できる。

さらにプルアップ抵抗Ｒｏが実装されていないと判別された入力ポートについて、報知デバイスによりその旨を報知するので、修復作業が容易である。

つぎに実装漏れ対応制御の第２の実施例について、図４のフローチャートにより説明する。
マイクロコンピュータ装置１に電源投入して、ＣＰＵ２の各種パラメータの初期化が行われたあと、まずステップ２００において、ＲＯＭ６に格納されている実装情報を参照して、使用されない入力ポート、すなわちポートＰ（１）〜Ｐ（ｍ）のうち、制御入力回路７やあるいは外部からの信号線が接続されないポートを抽出して、これをチェック対象のポートＰｘ（１）、Ｐｘ（２）、・・、Ｐｘ（ｕ）として（図1参照）作業メモリに記憶する。
ステップ２０１において、チェック対象のポート番号をＦ＝０とし、ステップ２０２において、Ｆ＝Ｆ＋１とする。
ステップ２０３において、ポートＰｘ（Ｆ）、すなわち初回のフローではポートＰｘ（１）の内蔵抵抗ＲｉをＯＮする。
そしてステップ２０４において、ポートＰｘ（Ｆ）のレベルＳ１を読み込んで作業メモリに記憶する。

ステップ２０５では、内蔵抵抗ＲｉをＯＦＦする。
つぎにステップ２０６において、ポートＰｘ（Ｆ）を出力ポートに設定して、Ｌを出力するとともに、直ちに、ステップ２０７において、ポートＰｘ（Ｆ）を入力ポートに戻す。そして、ステップ２０８において、当該ポートＰｘ（Ｆ）のレベルＳ２を読み込んで作業メモリに記憶する。
ステップ２０９において、レベルＳ１とＳ２を比較して、プルアップ抵抗Ｒｏの実装有無を判定する。
Ｓ１＝Ｓ２＝Ｈならばプルアップ抵抗Ｒｏが実装されているものとし、
Ｓ１＝Ｈ、Ｓ２＝Ｌならばプルアップ抵抗Ｒｏが実装されていないものとする。
また、Ｓ１＝Ｌのときには、ポートＰｘ（Ｆ）はグラウンドに短絡している可能性がある。
ステップ２０１〜２０９は第１の実施例のフローチャートにおけるステップ１００〜１０８と同等である。

Ｓ１＝Ｓ２＝Ｈのときはステップ２０９からステップ２１３へ進む。
Ｓ１＝Ｌのときはステップ２１０へ進み、ポートＰｘ（Ｆ）の短絡可能性を報知デバイスから出力させる。その後ステップ２１３へ進む。
Ｓ１＝Ｈ、Ｓ２＝Ｌのときはステップ２１１へ進み、ポートＰｘ（Ｆ）を出力ポートに設定変更して、ステップ２１２へ進む。
ステップ２１２では、実装漏れとポートＰｘ（Ｆ）を出力ポートに設定した旨を報知デバイスから出力させる。その後ステップ２１３へ進む。
ステップ２１３では、ポート番号がＦ＝ｕに達しているかどうかをチェックする。
Ｆ＝ｕに達していないときは、ステップ２０２へ戻って、次の入力ポート、例えばポートＰｘ（２）について上述のフローを繰り返す。Ｆ＝ｕに達したときは本制御を終了する。

以上の制御により、使用されない入力ポート（ポートＰｘ（１）、Ｐｘ（２）、・・、Ｐｘ（ｕ））のうちにプルアップ抵抗Ｒｏが実装されていないものがあった場合には、その旨が報知されるので、実装工程へ戻して実装漏れを完全になくした製品として出荷することができる。また、当該ポート（図１の例ではポートＰｘ（２））を一時的に出力ポートに設定変更するので、実装工程へ戻す前に当該実装漏れの影響を受けることなく他の診断プロセス等を遂行することも可能となる。
プルアップ抵抗Ｒｏの実装有無を判別する対象は元来使用予定のない入力ポート（ポートＰｘ（１）、Ｐｘ（２）、・・、Ｐｘ（ｕ））に限定しているので、これを出力ポートに変更しても不具合を生じない。
なお、上述の制御はマイクロコンピュータ装置１の出荷前の製造工程完了後に実行する例を示したが、出荷後も、例えば車両のイグニションＯＮやコールドスタート時など定期的に実行させることができ、これにより実装されていたプルアップ抵抗Ｒｏの外れ不具合の早期発見、修理も可能となる。

本実施例では、プルアップ抵抗Ｒｏが発明における外部抵抗に該当し、図４のフローチャートにおけるステップ２００〜２０９の処理機能が外部抵抗実装判別手段を構成している。
また、図４のフローチャートにおけるステップ２１０、２１２の処理機能が報知手段を構成し、ステップ２１１の処理機能がレベル確定化手段を構成している。

第２の実施例は以上のように構成され、入力信号がＣＭＯＳ１０に入力される入力ポートを有するＣＰＵ２を備えたマイクロコンピュータ装置１において、自己診断により、使用されない入力ポート（ポートＰｘ（１）、Ｐｘ（２）、・・、Ｐｘ（ｕ））についてプルアップ抵抗Ｒｏの実装有無を判別し、プルアップ抵抗Ｒｏが実装されていないと判別された入力ポートを出力ポートに切替え設定するものとしたので、不使用で開放状態となる入力ポートにプルアップ抵抗Ｒｏの実装漏れがあっても、当該入力ポートに接続したＣＭＯＳ１０には出力ポートの常態レベルとしてのＨまたはＬが入力することになり、動作の不安定や貫通電流発生が防止される。

プルアップ抵抗Ｒｏの実装有無の判別は、入力ポートの内蔵抵抗ＲｉをＯＮして読み込んだ当該入力ポートのレベルＳ１（Ｈ）と、その後内蔵抵抗ＲｉをＯＦＦし当該入力ポートを出力ポートに設定変更してＬを出力して、再度入力ポートに設定変更して読み込んだ当該入力ポートのレベルＳ２とを比較して、レベルＳ１とレベルＳ２が異なるときはプルアップ抵抗Ｒｏの実装漏れとするので、特段の判別回路を要することなくＣＰＵ内部のプログラムによって簡単に判別できる。

使用されない入力ポート（ポートＰｘ（１）、Ｐｘ（２）、・・、Ｐｘ（ｕ））はＲＯＭ６に格納された実装情報を参照して抽出するので、人手による抽出作業を要せず、かつ正確に対象を絞ることができる。（請求項７に対応）
さらにプルアップ抵抗Ｒｏが実装されていないと判別された入力ポートについて、報知デバイスによりその旨を報知するので、修復作業が容易である。

実装漏れ対応制御の第３の実施例として、前述した第１の実施例と第２の実施例を組み合わせることもできる。
すなわち、とくに図示はしないが、まず第２の実施例に基づいて、使用されない入力ポート（ポートＰｘ（１）、Ｐｘ（２）、・・、Ｐｘ（ｕ））について、プルアップ抵抗Ｒｏの実装有無を判別し、プルアップ抵抗Ｒｏが実装されていないと判別された入力ポートを出力ポートに切替え設定する。（図４のフローチャートステップ２００〜２１３参照）
つぎに、入力ポートに初期設定されたポートＰ（１）〜Ｐ（ｍ）のうち使用されないポートＰｘ（１）、Ｐｘ（２）、・・、Ｐｘ（ｕ）を除いた残余のポート、すなわち使用される入力ポートに対して、第１の実施例に準じて、プルアップ抵抗Ｒｏの実装有無を判別し、プルアップ抵抗Ｒｏが実装されていないと判別された入力ポートについてはその内蔵抵抗ＲｉをＯＮして当該入力ポートをプルアップする。（図３のフローチャートステップ１００〜１１２参照、ただしｍは残余のポート数に対応させる）
実装漏れがあった場合の報知も第１、第２の実施例と同様に行う。

これによれば、すべての入力ポート（ポートＰ（１）〜Ｐ（ｍ））について、プルアップ抵抗Ｒｏの実装もれが報知されて修復可能となるとともに、使用される入力ポートか使用されない入力ポートかに応じた内部処理により一時的に適切な不具合発生防止が図られる。
使用される入力ポートのグループと使用されない入力ポートのグループのプルアップ抵抗Ｒｏ実装有無の判別および対策処理の順序は上述と逆でもよい。

本実施例では、プルアップ抵抗Ｒｏが発明における外部抵抗に該当し、図３のフローチャートにおけるステップ１００〜１０８と、図４のフローチャートにおけるステップ２００〜２０９の処理機能が外部抵抗実装判別手段を構成する。
また、図３のフローチャートにおけるステップ１０９、１１１と、図４のフローチャートにおけるステップ２１０、２１２の処理機能が報知手段を構成し、図３のフローチャートにおけるステップ１１０と、図４のフローチャートにおけるステップ２１１の処理機能がレベル確定化手段を構成する。

第３の実施例は以上のように構成され、入力信号がＣＭＯＳ１０に入力される入力ポートを有するＣＰＵ２を備えたマイクロコンピュータ装置１において、自己診断により入力ポートプルアップ抵抗Ｒｏの実装有無を判別し、プルアップ抵抗Ｒｏが実装されていないと判別された入力ポートが使用される入力ポートであるとき、その内蔵抵抗ＲｉをＯＮしてプルアップし当該入力ポートをＨに確定化し、プルアップ抵抗Ｒｏが実装されていないと判別された入力ポートが使用されない入力ポートであるとき、当該入力ポートを出力ポートに切替え設定することによりレベルを確定化するので、使用される入力ポートか使用されない入力ポートかに応じて適切な不具合発生防止が図られて、動作の不安定や貫通電流発生が防止される。

プルアップ抵抗Ｒｏの実装有無の判別は、入力ポートの内蔵抵抗ＲｉをＯＮして読み込んだ当該入力ポートのレベルＳ１（Ｈ）と、その後内蔵抵抗ＲｉをＯＦＦし当該入力ポートを出力ポートに設定変更してＬを出力して、再度入力ポートに設定変更して読み込んだ当該入力ポートのレベルＳ２とを比較して、レベルＳ１とレベルＳ２が異なるときはプルアップ抵抗Ｒｏの実装漏れとするので、特段の判別回路を要することなくＣＰＵ内部のプログラムによって簡単に判別できる。

さらに、第１、第２の実施例と同様に、プルアップ抵抗Ｒｏが実装されていないと判別された入力ポートについて、報知デバイスによりその旨を報知するので、修復作業が容易である。
また、第２の実施例と同様に、使用されない入力ポート（ポートＰｘ（１）、Ｐｘ（２）、・・、Ｐｘ（ｕ））はＲＯＭ６に格納された実装情報を参照して抽出するので、人手による抽出作業を要せず、かつ正確に対象を絞ることができる。

本実施例の変形例として、使用される入力ポートと使用されない入力ポートをグループ別に分けず、入力ポートに初期設定されたポートＰ（１）〜Ｐ（ｍ）を順次に判別対象としてもよい。この場合、外部抵抗が実装されていないと判別された入力ポートについてのみ実装情報を参照して、使用される入力ポートであればその内蔵抵抗をＯＮして当該入力ポートをプルアップし、使用されない入力ポートであれば当該入力ポートを出力ポートに切替え設定する。実装情報を参照する対象が少なくて済むという利点がある。

実施の形態ではＣＰＵ２の入力ポートのレベル不定を防止するため、外部抵抗としてプルアップ抵抗Ｒｏを実装して入力ポートの常態レベルをＨに確定するものとし、ＣＰＵ２の内蔵抵抗Ｒｉも入力ポートをプルアップしてＨとする構成としたが、本発明はこれに限定されず、入力ポートにプルダウン抵抗を実装するマイクロコンピュータ装置にも適用でき、対応してＣＰＵの内蔵抵抗も入力ポートをプルダウン可能な構成とすることができる。
この場合、外部抵抗（プルダウン抵抗）実装有無の判別は、図３のステップ１０３、図４のステップ２０４で読込まれるポートＰ（Ｋ）、ポートＰｘ（Ｆ）のレベルＳ１はそれぞれＬとなるから、ステップ１０５、２０６でのポートＰ（Ｋ）、Ｐｘ（Ｆ）への出力はＬとは反対のレベルＨとして、ステップ１０７、２０８で読み込むレベルＳ２と先のレベルＳ１との異同をステップ１０８、２０９でチェックすればよい。

１ マイクロコンピュータ装置
２ ＣＰＵ
３ 入出力回路
４ 制御部
５ 演算部
６ ＲＯＭ
７ａ、７ｂ、・・、７ｄ 制御入力回路
８ａ、８ｂ、８ｃ 制御出力回路
１０ ＣＭＯＳ
１１ バッファ
１２、１５ ＮＯＴ回路
１４ バッファ
Ｐ、Ｐ（１）、Ｐ（２）、・・、Ｐ（ｍ） ポート
Ｐ（ｍ＋１）、Ｐ（ｍ＋２）、・・、Ｐ（ｎ） ポート
Ｐｘ（１）、Ｐｘ（２）、・・、Ｐｘ（ｕ） 使用されないポート
Ｒｉ 内蔵抵抗
Ｒｏ プルアップ抵抗（外部抵抗）
ＳＷ スイッチ

Claims (8)

1. 入力信号がＣＭＯＳに入力される入力ポートを有するＣＰＵを備えたマイクロコンピュータ装置において、
   ＣＰＵの所定の前記入力ポートをプルアップまたはプルダウンする外部抵抗の実装有無を判別する外部抵抗実装判別手段と、
   前記外部抵抗が実装されていないと判別された入力ポートについて、その端子レベルをＣＰＵの内部処理により確定化するレベル確定化手段とを有することを特徴とするマイクロコンピュータ装置。
2. 前記ＣＰＵが、前記入力ポートを所定レベルに接続可能の内蔵抵抗を備えるとともに該入力ポートを出力ポートに切替え可能な入出力回路を有し、
   前記外部抵抗実装判別手段は、
   前記入力ポートの前記内蔵抵抗をＯＮして読み込んだ当該入力ポートの第１のレベルと、
   その後前記内蔵抵抗をＯＦＦし当該入力ポートを出力ポートに設定変更して前記所定レベルと反対のレベルを出力して、再度入力ポートに設定変更して読み込んだ当該入力ポートの第２のレベルとを比較して、
   第１のレベルと第２のレベルが異なるとき前記外部抵抗の実装漏れとすることを特徴とする請求項１に記載のマイクロコンピュータ装置。
3. 前記レベル確定化手段は、前記外部抵抗が実装されていないと判別された入力ポートを、前記内蔵抵抗をＯＮすることによりプルアップまたはプルダウンするものであることを特徴とする請求項２に記載のマイクロコンピュータ装置。
4. 前記外部抵抗実装判別手段はすべての入力ポートについて前記外部抵抗の実装有無を判別することを特徴とする請求項１から３のいずれか１に記載のマイクロコンピュータ装置。
5. 前記外部抵抗実装判別手段は、使用されない入力ポートについて前記外部抵抗の実装有無を判別し、
   前記レベル確定化手段は前記外部抵抗が実装されていないと判別された入力ポートを出力ポートに切替え設定するものであることを特徴とする請求項２に記載のマイクロコンピュータ装置。
6. 前記外部抵抗実装判別手段はすべての入力ポートについて前記外部抵抗の実装有無を判別し、
   前記レベル確定化手段は、
   前記外部抵抗が実装されていないと判別された入力ポートが使用される入力ポートであるとき、前記内蔵抵抗をＯＮして当該入力ポートをプルアップまたはプルダウンし、
   前記外部抵抗が実装されていないと判別された入力ポートが使用されない入力ポートであるとき、当該入力ポートを出力ポートに切替え設定するものであることを特徴とする請求項２に記載のマイクロコンピュータ装置。
7. 前記入力ポートの使用／不使用にかかる実装情報を格納する記憶手段を有し、
   前記使用されない入力ポートは、前記記憶手段の実装情報を参照して、使用される入力ポートから識別されることを特徴とする請求項５または６に記載のマイクロコンピュータ装置。
8. さらに前記外部抵抗が実装されていないと判別された入力ポートについて、その旨を報知する報知手段を有することを特徴とする請求項１から７のいずれか１に記載のマイクロコンピュータ装置。

Images