JP2014206514A - Pressure sensor - Google Patents

Pressure sensor Download PDF

Info

Publication number
JP2014206514A
JP2014206514A JP2013085445A JP2013085445A JP2014206514A JP 2014206514 A JP2014206514 A JP 2014206514A JP 2013085445 A JP2013085445 A JP 2013085445A JP 2013085445 A JP2013085445 A JP 2013085445A JP 2014206514 A JP2014206514 A JP 2014206514A
Authority
JP
Japan
Prior art keywords
thin film
diaphragm portion
conductive thin
piezoresistive
pressure sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013085445A
Other languages
Japanese (ja)
Inventor
誠 森井
Makoto Morii
誠 森井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013085445A priority Critical patent/JP2014206514A/en
Publication of JP2014206514A publication Critical patent/JP2014206514A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a pressure sensor capable of preventing degradation of sensor characteristic.SOLUTION: A pressure sensor 10 includes: a semiconductor substrate 22 having a diaphragm part 21; and piezoresistive elements P1, P2, P3, and P4 for detecting a pressure applied to the diaphragm part 21 as a resistance value change. The pressure sensor 10 also includes an insulator film 26 covering the surface 22a of the semiconductor substrate 22 including the surface 21a of the diaphragm part 21 and the surfaces P1a, P2a, P3a, and P4a of the piezoresistive elements P1, P2, P3, and P4. The pressure sensor 10 further includes a conductive thin film 25 covering at least the surface 26a of the insulator film 26 corresponding to the surfaces P1a, P2a, P3a, and P4a of the piezoresistive elements P1, P2, P3, and P4. The conductive thin film 25 covers only a part of the surface 26a of the insulator film 26 corresponding to the surface 21a of the diaphragm part 21.

Description

本発明は、圧力センサに関する。   The present invention relates to a pressure sensor.

従来、圧力センサとして、ダイアフラム部が形成された半導体基板を備え、ダイアフラム部表面に配置した複数のピエゾ抵抗素子によりブリッジ回路を構成したものが知られている(例えば、特許文献1参照)
そして、このようなブリッジ回路を構成することで、圧力を受けた際にダイアフラム部に生じる撓みを、ピエゾ抵抗素子の抵抗値の変化に伴うブリッジ回路の印加バイアスに対する出力電圧の変化として検出するようにしている。
2. Description of the Related Art Conventionally, a pressure sensor that includes a semiconductor substrate on which a diaphragm portion is formed and in which a bridge circuit is configured by a plurality of piezoresistive elements arranged on the surface of the diaphragm portion is known (see, for example, Patent Document 1).
By configuring such a bridge circuit, it is possible to detect the deflection generated in the diaphragm portion when pressure is applied as a change in the output voltage with respect to the applied bias of the bridge circuit accompanying a change in the resistance value of the piezoresistive element. I have to.

ところで、上述したような構成の圧力センサでは、ブリッジ回路に電源を投入した際にオフセット電圧(センサに圧力が印加されていない時のブリッジ回路の出力電圧値)が変動する現象が起きることがある。このような現象が起きる一因として、センサ表面上に存在する可動イオンが電源投入後にピエゾ抵抗素子表面を移動することによりピエゾ抵抗素子の抵抗値が変化することが考えられる。   By the way, in the pressure sensor configured as described above, a phenomenon may occur in which the offset voltage (the output voltage value of the bridge circuit when no pressure is applied to the sensor) fluctuates when power is supplied to the bridge circuit. . One possible cause of this phenomenon is that the movable ions present on the sensor surface move on the surface of the piezoresistive element after the power is turned on, thereby changing the resistance value of the piezoresistive element.

そこで、上記特許文献1では、ピエゾ抵抗素子表面上に導電性薄膜を形成し、可動イオンによるピエゾ抵抗素子の抵抗値の変化を抑制できるようにしている。   Therefore, in Patent Document 1, a conductive thin film is formed on the surface of the piezoresistive element so that a change in the resistance value of the piezoresistive element due to movable ions can be suppressed.

特開2011−102775号公報JP 2011-102775 A

しかしながら、上記特許文献1では、撓み変形しやすいダイアフラム部の全面に導電性薄膜を形成している。そのため、温度が変化した場合等に、導電性薄膜とダイアフラム部上のシリコンやシリコン酸化膜との線膨張係数の違いによってダイアフラム部が撓んでしまうおそれがある。このように、温度変化等によってダイアフラム部が撓んでしまうと、当該撓みがセンサ特性に影響して、センサ特性が悪化してしまうおそれがある。   However, in Patent Document 1, a conductive thin film is formed on the entire surface of the diaphragm portion that is easily bent and deformed. Therefore, when the temperature changes, the diaphragm portion may be bent due to a difference in linear expansion coefficient between the conductive thin film and the silicon or silicon oxide film on the diaphragm portion. As described above, if the diaphragm portion is bent due to a temperature change or the like, the bending may affect the sensor characteristics, and the sensor characteristics may be deteriorated.

そこで、本発明は、センサ特性が悪化してしまうのをより抑制することのできる圧力センサを得ることを目的とする。   Then, an object of this invention is to obtain the pressure sensor which can suppress further that a sensor characteristic deteriorates.

本発明の第1の特徴は、ダイアフラム部を備える半導体基板と、前記ダイアフラム部に加えられた圧力を抵抗値変化として検出するピエゾ抵抗素子と、前記ダイアフラム部表面および前記ピエゾ抵抗素子表面を含む半導体基板表面を覆う絶縁膜と、前記絶縁膜の前記ピエゾ抵抗素子表面に対応する表面上を少なくとも覆う導電性薄膜と、を備え、前記導電性薄膜は、前記絶縁膜の前記ダイアフラム部表面に対応する表面のうちの一部のみを覆っていることを要旨とする。   According to a first aspect of the present invention, there is provided a semiconductor substrate including a diaphragm portion, a piezoresistive element that detects a pressure applied to the diaphragm portion as a change in resistance value, and a semiconductor including the surface of the diaphragm portion and the surface of the piezoresistive element. An insulating film covering a substrate surface; and a conductive thin film covering at least a surface of the insulating film corresponding to the surface of the piezoresistive element, wherein the conductive thin film corresponds to a surface of the diaphragm portion of the insulating film. The gist is that only a part of the surface is covered.

本発明の第2の特徴は、前記ピエゾ抵抗素子を複数備えることを要旨とする。   The second feature of the present invention is summarized as comprising a plurality of the piezoresistive elements.

本発明の第3の特徴は、前記導電性薄膜は、平面視で、前記ダイアフラム部の中心点に対して点対称な形状をしていることを要旨とする。   The gist of the third feature of the present invention is that the conductive thin film has a point-symmetric shape with respect to the center point of the diaphragm portion in plan view.

本発明の第4の特徴は、前記導電性薄膜は、平面視で、前記ダイアフラム部の領域外で当該ダイアフラム部を囲うように配置された囲繞部と、前記ピエゾ抵抗素子上に配置される素子被覆部と、で構成されており、前記素子被覆部は、前記囲繞部の素子被覆部近傍に位置する部位に連結されていることを要旨とする。   According to a fourth aspect of the present invention, the conductive thin film is an element disposed on the piezoresistive element, and a surrounding part disposed so as to surround the diaphragm part outside the diaphragm part in a plan view. The element covering portion is connected to a portion located in the vicinity of the element covering portion of the surrounding portion.

本発明の第5の特徴は、複数の前記ピエゾ抵抗素子上にそれぞれ別個の前記素子被覆部が配置されていることを要旨とする。   A fifth feature of the present invention is summarized in that the separate element covering portions are disposed on the plurality of piezoresistive elements.

本発明によれば、センサ特性が悪化してしまうのをより抑制することのできる圧力センサを得ることができる。   ADVANTAGE OF THE INVENTION According to this invention, the pressure sensor which can suppress further that a sensor characteristic deteriorates can be obtained.

本発明の一実施形態にかかる圧力センサの断面図である。It is sectional drawing of the pressure sensor concerning one Embodiment of this invention. 本発明の一実施形態にかかるセンサチップを概略的に示した断面図である。It is sectional drawing which showed schematically the sensor chip concerning one Embodiment of this invention. 本発明の一実施形態にかかるセンサチップを概略的に示した平面図である。1 is a plan view schematically showing a sensor chip according to an embodiment of the present invention. 本発明の一実施形態にかかるピエゾ抵抗素子の回路図である。1 is a circuit diagram of a piezoresistive element according to an embodiment of the present invention. 本発明の一実施形態の変形例にかかるセンサチップを概略的に示した断面図である。It is sectional drawing which showed roughly the sensor chip concerning the modification of one Embodiment of this invention. 本発明の一実施形態の変形例にかかるセンサチップを概略的に示した平面図である。It is the top view which showed roughly the sensor chip concerning the modification of one Embodiment of this invention.

以下、本発明の実施形態について図面を参照しつつ詳細に説明する。なお、以下では、圧力センサとして、洗濯機内の流体(水等)を内部に取り込んで圧力を測定するものを例示する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following, a pressure sensor that measures the pressure by taking a fluid (water or the like) in the washing machine into the inside will be exemplified.

本実施形態にかかる圧力センサ10は、図1に示すように、ダイアフラム部21が形成されたセンサチップ20を有しており、このセンサチップ20は、集積回路チップ30とともに容器状のパッケージ40内に収納されている。パッケージ40は、ハウジング41を備えており、ハウジング41の底部41aには、紙面表裏方向に並設される複数の端子部42が配置されている。そして、端子部42の両端部42a、42bがハウジング41の両側から所定量突出するように配置されている。また、センサチップ20と集積回路チップ30、および各チップ20,30と端子部42とがボンディングワイヤ50によって電気的に接続されている。   As shown in FIG. 1, the pressure sensor 10 according to the present embodiment includes a sensor chip 20 in which a diaphragm portion 21 is formed. The sensor chip 20 is included in a container-like package 40 together with an integrated circuit chip 30. It is stored in. The package 40 includes a housing 41, and a plurality of terminal portions 42 that are arranged in parallel in the paper front and back direction are arranged on the bottom 41 a of the housing 41. Then, both end portions 42 a and 42 b of the terminal portion 42 are arranged so as to protrude from both sides of the housing 41 by a predetermined amount. In addition, the sensor chip 20 and the integrated circuit chip 30, and the chips 20 and 30 and the terminal portion 42 are electrically connected by bonding wires 50.

ハウジング41内には、センサチップ20、集積回路チップ30および端子部42を収納した状態でポッティング材60が充填されるようになっており、このポッティング材60の硬化によって各チップ20,30および端子部42が埋設状態で固定される。ポッティング材60としては、例えば、シリコン基板との密着性が高いJCR(Junction Coating Resin)を用いることが好ましい。   The housing 41 is filled with a potting material 60 in a state in which the sensor chip 20, the integrated circuit chip 30 and the terminal portion 42 are accommodated, and the chips 20, 30 and terminals are cured by curing the potting material 60. The part 42 is fixed in the embedded state. As the potting material 60, for example, it is preferable to use JCR (Junction Coating Resin) having high adhesion to the silicon substrate.

特に、洗濯機内の流体(水等)を内部に取り込んで圧力を測定するようにした場合、圧力センサ10は高湿環境のもとで使用されることとなる。このとき、センサチップ20が高湿環境に曝された状態にあると、湿気によってセンサチップ20が劣化してしまう可能性がある。そのため、圧力センサを洗濯機に取り付けて用いる場合には、センサチップ20を保護(湿気によるセンサチップ20の劣化を抑制)するために、少なくともセンサチップ20上にJCRを塗布するのが好ましい。   In particular, when a fluid (water or the like) in a washing machine is taken in and pressure is measured, the pressure sensor 10 is used in a high humidity environment. At this time, if the sensor chip 20 is exposed to a high humidity environment, the sensor chip 20 may be deteriorated by moisture. Therefore, when the pressure sensor is attached to a washing machine and used, it is preferable to apply JCR on at least the sensor chip 20 in order to protect the sensor chip 20 (suppress the deterioration of the sensor chip 20 due to moisture).

このように、センサチップ20上にJCRを塗布する(センサチップ20をJCRによって埋設状態で固定する)ようにすれば、センサチップ20が高湿環境に曝されてしまうのを抑制することができ、センサチップ20を湿気から保護することができる。   Thus, if JCR is applied on the sensor chip 20 (the sensor chip 20 is fixed in an embedded state by JCR), the sensor chip 20 can be prevented from being exposed to a high humidity environment. The sensor chip 20 can be protected from moisture.

そして、ハウジング41の開口部41bはカバー43によって閉止されている。   The opening 41 b of the housing 41 is closed by a cover 43.

また、ハウジング41の底部41aの略中央部には、センサチップ20とは反対側に向けて突出する柱状のボス部41cが設けられており、このボス部41cの内部には、軸方向に貫通してセンサチップ20に流体圧(水圧)を印加させる圧力導入孔41dが形成されている。本実施形態では、圧力導入孔41d内にはオイルが充填されており、このオイルを介して流体圧(水圧)がセンサチップ20に伝達されるようになっている。そして、センサチップ20に伝達された流体圧(水圧)がダイアフラム部21に印加されるようになっている。   In addition, a columnar boss portion 41c protruding toward the opposite side of the sensor chip 20 is provided at a substantially central portion of the bottom portion 41a of the housing 41, and the boss portion 41c penetrates in the axial direction. Thus, a pressure introduction hole 41d for applying fluid pressure (water pressure) to the sensor chip 20 is formed. In the present embodiment, the pressure introduction hole 41d is filled with oil, and fluid pressure (water pressure) is transmitted to the sensor chip 20 through this oil. The fluid pressure (water pressure) transmitted to the sensor chip 20 is applied to the diaphragm portion 21.

ダイアフラム部21は、印加された流体圧(水圧)によって撓み変形するが、その撓み量によって流体圧(水圧)の大きさ、つまり、流体の基準面からの高さ(水位)を検知できるようになっている。具体的には、図2〜図4に示すように、ダイアフラム部21の撓み量の大きさは4個のピエゾ抵抗素子P1,P2,P3,P4によって検出されるようになっている。なお、ダイアフラム部21は、図3に示すように、半導体基板22の中央部に略矩形状に形成されている。   The diaphragm portion 21 is bent and deformed by the applied fluid pressure (water pressure), but the magnitude of the fluid pressure (water pressure), that is, the height of the fluid from the reference surface (water level) can be detected by the amount of bending. It has become. Specifically, as shown in FIGS. 2 to 4, the amount of deflection of the diaphragm portion 21 is detected by four piezoresistive elements P1, P2, P3, and P4. The diaphragm portion 21 is formed in a substantially rectangular shape at the central portion of the semiconductor substrate 22 as shown in FIG.

パッケージ40は、全体的にケース70によって覆われている。このケース70は、本実施形態では、ハウジング41の底部41a側と開口部41b側とに分割された第1ケース71と第2ケース72とで構成されている。そして、第1ケース71の底壁部71aの内側にパッケージ40を配置するとともに、パッケージ40を挟むようにして第2ケース72を配置し、これら第1、第2ケース71,72を互いに嵌着することで圧力センサ10を形成している。   The package 40 is entirely covered with a case 70. In this embodiment, the case 70 includes a first case 71 and a second case 72 that are divided into the bottom 41 a side and the opening 41 b side of the housing 41. Then, the package 40 is disposed inside the bottom wall portion 71a of the first case 71, the second case 72 is disposed so as to sandwich the package 40, and the first and second cases 71 and 72 are fitted to each other. Thus, the pressure sensor 10 is formed.

第1ケース71の底壁部71aには、パッケージ40を係合する浅凹部71bが設けられており、その浅凹部71bの内側領域には、ボス部41cを嵌合する深凹部71cが設けられている。具体的には、浅凹部71bには、ハウジング41の底部41a側が位置決めされた状態で固定されるとともに、深凹部71cには、ハウジング41のボス部41cが固定されるようになっている。   The bottom wall 71a of the first case 71 is provided with a shallow recess 71b that engages the package 40, and a deep recess 71c that fits the boss 41c is provided in an inner region of the shallow recess 71b. ing. Specifically, the bottom 41a side of the housing 41 is fixed to the shallow recess 71b while the boss 41c of the housing 41 is fixed to the deep recess 71c.

なお、浅凹部71bにパッケージ40を嵌合させた際には、パッケージ40から突出した端子部42の両端部42a,42bが、底壁部71aの浅凹部71bの外側領域の内面に当接することとなる。また、端子部42の両端部42a,42bには、取付孔42cが形成されており、第1ケース71の底壁部71aの内面には、かしめ突起71dが突設されている。そして、かしめ突起71dを取付孔42cに挿通してかしめることで、パッケージ40が第1ケース71に固定されるようになっている。   When the package 40 is fitted into the shallow recess 71b, both end portions 42a and 42b of the terminal portion 42 protruding from the package 40 abut on the inner surface of the outer region of the shallow recess 71b of the bottom wall portion 71a. It becomes. Further, attachment holes 42 c are formed in both end portions 42 a and 42 b of the terminal portion 42, and caulking projections 71 d are projected from the inner surface of the bottom wall portion 71 a of the first case 71. The package 40 is fixed to the first case 71 by inserting the caulking protrusion 71d into the mounting hole 42c and caulking.

また、深凹部71cにボス部41cを嵌合させた状態で、深凹部71cの内周にOリング80が嵌挿されるようにしており、このOリング80によってボス部41cと第1ケース71との間の液密性が保たれるようにしている。本実施形態では、Oリング80はワッシャー81によって抜止めがなされており、ワッシャー81は、かしめ部71fによって抜止めがなされている。   In addition, the O-ring 80 is inserted into the inner periphery of the deep recess 71c with the boss 41c fitted to the deep recess 71c, and the O-ring 80 allows the boss 41c and the first case 71 to be inserted. The liquid-tightness between the two is maintained. In this embodiment, the O-ring 80 is secured by a washer 81, and the washer 81 is secured by a caulking portion 71f.

また、端子部42の一端部42aは、かしめ突起71dによるかしめ部分よりもさらに外側に突出しており、第1、第2ケース71,72のケース端部71e,72aも、端子部42の一端部42aを両側から覆うように突出している。そして、第1、第2ケース71,72を結合させた際には、ケース端部71e,72aが端子部42の一端部42aを囲繞することとなり、雄コネクタCが形成されるようにしている。この雄コネクタCに図示省略した雌コネクタを接続させることで、端子部42に入力されたセンサチップ20および集積回路チップ30の電気信号を外部に取り出すことができるようになる。   Further, the one end portion 42a of the terminal portion 42 protrudes further outward than the caulking portion by the caulking projection 71d, and the case end portions 71e and 72a of the first and second cases 71 and 72 are also one end portion of the terminal portion 42. It protrudes so as to cover 42a from both sides. When the first and second cases 71 and 72 are joined, the case end portions 71e and 72a surround the one end portion 42a of the terminal portion 42 so that the male connector C is formed. . By connecting a female connector (not shown) to the male connector C, the electrical signals of the sensor chip 20 and the integrated circuit chip 30 input to the terminal portion 42 can be extracted to the outside.

また、第1ケース71の底壁部71aのセンサチップ20とは反対側には、深凹部71cの底部を貫通して筒状の突出部71gが突設されている。この突出部71gの内部には、流体通路Sが形成されている。そして、深凹部71cにボス部41cを嵌合させた際に、流体通路S(突出部71g)の基端部71h内にボス部41cの圧力導入孔41dが連通して配置されるようになっている。そして、突出部71gの流体通路Sに取り込まれた流体の圧力(水圧)が圧力導入孔41d内のオイルを介してセンサチップ20に印加されるようになっている。   Further, on the opposite side of the bottom wall portion 71a of the first case 71 from the sensor chip 20, a cylindrical projecting portion 71g protrudes through the bottom portion of the deep recess 71c. A fluid passage S is formed in the protrusion 71g. When the boss portion 41c is fitted into the deep recess 71c, the pressure introducing hole 41d of the boss portion 41c communicates with the base end portion 71h of the fluid passage S (projecting portion 71g). ing. The pressure (water pressure) of the fluid taken into the fluid passage S of the projecting portion 71g is applied to the sensor chip 20 via the oil in the pressure introduction hole 41d.

第1ケース71の突出部71gは所定の肉厚をもって形成されており、この突出部71gが洗濯機内の流体(水等)と接触するように、圧力センサ10が洗濯機に取り付けられることとなる。そして、突出部71gの先端部71iには、流体(水等)の導入口71jが設けられており、この導入口71jから洗濯機内の流体(水等)を突出部71gの流体通路Sに取り込むことで、洗濯機内の流体(水等)の圧力測定がなされるようにしている。   The protrusion 71g of the first case 71 is formed with a predetermined thickness, and the pressure sensor 10 is attached to the washing machine so that the protrusion 71g contacts the fluid (water, etc.) in the washing machine. . An inlet 71j for fluid (water, etc.) is provided at the tip 71i of the protrusion 71g, and fluid (water, etc.) in the washing machine is taken into the fluid passage S of the protrusion 71g from this inlet 71j. Thus, the pressure of the fluid (water etc.) in the washing machine is measured.

ここで、本実施形態では、半導体基板22として、表面22aが(100)面の単結晶シリコンを用いており、半導体基板22を、平面視で輪郭形状が矩形状となるように形成している。   Here, in the present embodiment, the semiconductor substrate 22 is made of single crystal silicon having a (100) surface 22a, and the semiconductor substrate 22 is formed so that the outline shape is rectangular in plan view. .

そして、半導体基板22の裏面22b側から異方性エッチングを施すことで、半導体基板22の中央部に薄板状のダイアフラム部21を形成している。   Then, by performing anisotropic etching from the back surface 22 b side of the semiconductor substrate 22, a thin plate-like diaphragm portion 21 is formed in the central portion of the semiconductor substrate 22.

具体的には、ダイアフラム部21は、アルカリ性湿式異方性エッチング液(例えば、KOH(水酸化カリウム水溶液)、TMAH(テトラメチル水酸化アンモニウム水溶液)等)を用いたシリコン異方性エッチングにより半導体基板22の一部を除去することで形成している。   Specifically, the diaphragm portion 21 is formed on the semiconductor substrate by silicon anisotropic etching using an alkaline wet anisotropic etching solution (for example, KOH (potassium hydroxide aqueous solution), TMAH (tetramethyl ammonium hydroxide aqueous solution), etc.). It is formed by removing a part of 22.

そして、ピエゾ抵抗素子P1,P2,P3,P4を、図3に示すように、ダイアフラム部21の所定部位に配置している。本実施形態では、一対のピエゾ抵抗素子P1,P3を、ダイアフラム部21の対向辺部の略中央部にそれぞれ配置しており、残りの一対のピエゾ抵抗素子P2,P4を、ピエゾ抵抗素子P1,P3を配置した対向辺部と直交する方向(交差する方向)に延在する対向辺部の略中央部にそれぞれ配置している。   Then, the piezoresistive elements P1, P2, P3, and P4 are arranged at predetermined portions of the diaphragm portion 21 as shown in FIG. In the present embodiment, the pair of piezoresistive elements P1 and P3 are respectively arranged at the substantially central part of the opposed sides of the diaphragm portion 21, and the remaining pair of piezoresistive elements P2 and P4 are connected to the piezoresistive elements P1 and P1. It arrange | positions at the approximate center part of the opposing side part extended in the direction (crossing direction) orthogonal to the opposing side part which has arrange | positioned P3, respectively.

このとき、各ピエゾ抵抗素子P1,P2,P3,P4は、平面視で、ダイアフラム部21の中心点Oに対して点対称となるように配置されている。さらに、本実施形態では、ピエゾ抵抗素子P1,P2,P3,P4は、平面視で、ダイアフラム部21の中心点Oを通る直線(図3の上下方向に延在する直線または左右方向に延在する直線)に対して線対称となるように配置されている。   At this time, the piezoresistive elements P1, P2, P3, and P4 are arranged so as to be point-symmetric with respect to the center point O of the diaphragm portion 21 in plan view. Furthermore, in the present embodiment, the piezoresistive elements P1, P2, P3, and P4 are straight lines passing through the center point O of the diaphragm portion 21 (straight lines extending in the vertical direction in FIG. 3 or extending in the horizontal direction in FIG. 3). Are arranged symmetrically with respect to the straight line).

そして、ダイアフラム部21の撓み変化に伴って生じる各ピエゾ抵抗素子P1,P2,P3,P4の抵抗値R1,R2,R3,R4の変化に基づいて、ダイアフラム部21の撓み量が計測されるようにしている。   Then, the amount of deflection of the diaphragm portion 21 is measured based on the change of the resistance values R1, R2, R3, R4 of the piezoresistive elements P1, P2, P3, and P4 that are caused by the deflection change of the diaphragm portion 21. I have to.

具体的には、ピエゾ抵抗素子P1の一方端を拡散リード線23aと薄膜金属配線24aを介して電圧出力端子Vout−に接続するとともに、他方端を拡散リード線23bと薄膜金属配線24dを介してバイアス電圧印加用端子Vddに接続している。   Specifically, one end of the piezoresistive element P1 is connected to the voltage output terminal Vout− via the diffusion lead wire 23a and the thin film metal wiring 24a, and the other end is connected to the voltage output terminal Vout− via the diffusion lead wire 23b and the thin film metal wiring 24d. It is connected to a bias voltage application terminal Vdd.

また、ピエゾ抵抗素子P2の一方端を拡散リード線23cと薄膜金属配線24aを介して電圧出力端子Vout−に接続するとともに、他方端を拡散リード線23dと薄膜金属配線24bを介して接地端子GNDに接続している。   Further, one end of the piezoresistive element P2 is connected to the voltage output terminal Vout− through the diffusion lead wire 23c and the thin film metal wiring 24a, and the other end is connected to the ground terminal GND through the diffusion lead wire 23d and the thin film metal wiring 24b. Connected to.

また、ピエゾ抵抗素子P3の一方端を拡散リード線23eと薄膜金属配線24bを介して接地端子GNDに接続するとともに、他方端を拡散リード線23fと薄膜金属配線24cを介して電圧出力端子Vout+に接続している。   Further, one end of the piezoresistive element P3 is connected to the ground terminal GND via the diffusion lead wire 23e and the thin film metal wiring 24b, and the other end is connected to the voltage output terminal Vout + via the diffusion lead wire 23f and the thin film metal wiring 24c. Connected.

そして、ピエゾ抵抗素子P4の一方端を拡散リード線23gと薄膜金属配線24dを介してバイアス電圧印加用端子Vddに接続するとともに、他方端を拡散リード線23hと薄膜金属配線24cを介して電圧出力端子Vout+に接続している。   Then, one end of the piezoresistive element P4 is connected to the bias voltage application terminal Vdd via the diffusion lead wire 23g and the thin film metal wiring 24d, and the other end is voltage output via the diffusion lead wire 23h and the thin film metal wiring 24c. It is connected to the terminal Vout +.

こうすることで、ピエゾ抵抗素子P1,P2,P3,P4が、図4に示すようなブリッジ回路BCを構成するようにしている。すなわち、ピエゾ抵抗素子P1およびピエゾ抵抗素子P3、ピエゾ抵抗素子P2およびピエゾ抵抗素子P4がそれぞれ対になってブリッジ回路BC上で対向配置されるようにしている。   By doing so, the piezoresistive elements P1, P2, P3, and P4 form a bridge circuit BC as shown in FIG. That is, the piezoresistive element P1, the piezoresistive element P3, the piezoresistive element P2, and the piezoresistive element P4 are arranged in pairs on the bridge circuit BC so as to face each other.

このような構成の圧力センサ10を用いると、ダイアフラム部21の一方の表面から圧力を受けた場合に、ダイアフラム部21の表面21aと裏面21bとの間に差圧が生じることによってダイアフラム部21に撓みが生じることとなる。そして、ダイアフラム部21が撓むことでピエゾ抵抗素子P1,P2,P3,P4を構成する結晶が歪み、各ピエゾ抵抗素子P1,P2,P3,P4の抵抗値R1,R2,R3,R4が変化する。そして、各ピエゾ抵抗素子P1,P2,P3,P4の抵抗値R1,R2,R3,R4の変化が、ブリッジ回路BCを利用してバイアス電圧印加用端子Vddに印加されたバイアス電圧Biasに対する電圧変化として電圧出力端子Vout+,Vout−から検出されることとなる。   When the pressure sensor 10 having such a configuration is used, when pressure is applied from one surface of the diaphragm portion 21, a differential pressure is generated between the front surface 21a and the back surface 21b of the diaphragm portion 21, thereby causing the diaphragm portion 21 to have a pressure difference. Deflection will occur. When the diaphragm portion 21 is bent, crystals constituting the piezoresistive elements P1, P2, P3, and P4 are distorted, and the resistance values R1, R2, R3, and R4 of the piezoresistive elements P1, P2, P3, and P4 are changed. To do. Then, changes in the resistance values R1, R2, R3, and R4 of the piezoresistive elements P1, P2, P3, and P4 change in voltage with respect to the bias voltage Bias applied to the bias voltage application terminal Vdd using the bridge circuit BC. As detected from the voltage output terminals Vout + and Vout−.

さらに、本実施形態では、半導体基板22の表面22aには、半導体基板22の表面22aの全面を覆うように絶縁膜26が形成されている。この絶縁膜26は、例えば、半導体基板22の表面22aに酸化シリコン膜を成膜することで形成することができる。   Furthermore, in this embodiment, an insulating film 26 is formed on the surface 22 a of the semiconductor substrate 22 so as to cover the entire surface 22 a of the semiconductor substrate 22. The insulating film 26 can be formed, for example, by forming a silicon oxide film on the surface 22 a of the semiconductor substrate 22.

そして、ピエゾ抵抗素子P1,P2,P3,P4の表面P1a,P2a,P3a,P4aに対応する絶縁膜26の表面26aには、導電性薄膜25が形成されている。なお、導電性薄膜25の電位は、他の電極と接続することにより固定電位としてもよいし、他の電極と接続せずにオープン電位としてもよい。このような構成とすることで、導電性薄膜25は、電源投入時に半導体基板22の表面22a上に存在する可動イオンがピエゾ抵抗素子P1,P2,P3,P4の抵抗値R1,R2,R3,R4を変化させてしまうのを抑制するシールド層として機能することとなる。その結果、電源導入時にブリッジ回路BCのオフセット電圧が変化してしまうのを抑制することができるようになる。   A conductive thin film 25 is formed on the surface 26a of the insulating film 26 corresponding to the surfaces P1a, P2a, P3a, and P4a of the piezoresistive elements P1, P2, P3, and P4. Note that the potential of the conductive thin film 25 may be a fixed potential by being connected to another electrode, or may be an open potential without being connected to another electrode. With this configuration, the conductive thin film 25 has the movable ions existing on the surface 22a of the semiconductor substrate 22 when the power is turned on so that the resistance values R1, R2, R3 of the piezoresistive elements P1, P2, P3, and P4. It will function as a shield layer that suppresses changing R4. As a result, it is possible to suppress the offset voltage of the bridge circuit BC from changing when the power is introduced.

この導電性薄膜25は、アルミニウムまたはポリシリコンにより形成するのが好ましい。導電性薄膜25をアルミニウムにより形成した場合、アルミニウムは半導体プロセスにおいて一般的に使用される電極及び配線材料であるので、圧力センサ10を安価に構成することができる。また、導電性薄膜25をポリシリコンにより形成した場合には、アルミニウムを使用した場合と比べて、線膨張係数の相違による影響を軽減することができるという利点がある。   The conductive thin film 25 is preferably formed of aluminum or polysilicon. When the conductive thin film 25 is formed of aluminum, the pressure sensor 10 can be formed at a low cost because aluminum is an electrode and wiring material generally used in a semiconductor process. In addition, when the conductive thin film 25 is formed of polysilicon, there is an advantage that the influence due to the difference in linear expansion coefficient can be reduced as compared with the case where aluminum is used.

なお、導電性薄膜25の表面または絶縁膜26と導電性薄膜25との間に、絶縁膜26との応力バランスを取るために窒化膜を形成するようにしてもよい。   A nitride film may be formed on the surface of the conductive thin film 25 or between the insulating film 26 and the conductive thin film 25 in order to balance the stress with the insulating film 26.

このように、本実施形態では、センサチップ20が、ダイアフラム部21を備える半導体基板22と、ダイアフラム部21に加えられた圧力を抵抗値変化として検出する複数(本実施形態では4つ)のピエゾ抵抗素子P1,P2,P3,P4とを備えている。   As described above, in the present embodiment, the sensor chip 20 includes a semiconductor substrate 22 including the diaphragm portion 21 and a plurality (four in the present embodiment) of piezoelectric elements that detect the pressure applied to the diaphragm portion 21 as a change in resistance value. Resistance elements P1, P2, P3, and P4 are provided.

また、センサチップ20は、ダイアフラム部21の表面21aおよびピエゾ抵抗素子P1,P2,P3,P4の表面P1a,P2a,P3a,P4aを含む半導体基板22の表面22aを覆う絶縁膜26を備えている。さらに、センサチップ20は、絶縁膜26のピエゾ抵抗素子P1,P2,P3,P4の表面P1a,P2a,P3a,P4aに対応する表面26a上を少なくとも覆う導電性薄膜25を備えることとなる。   The sensor chip 20 includes an insulating film 26 that covers the surface 21a of the semiconductor substrate 22 including the surface 21a of the diaphragm portion 21 and the surfaces P1a, P2a, P3a, and P4a of the piezoresistive elements P1, P2, P3, and P4. . Further, the sensor chip 20 includes a conductive thin film 25 that covers at least the surface 26a corresponding to the surfaces P1a, P2a, P3a, and P4a of the piezoresistive elements P1, P2, P3, and P4 of the insulating film 26.

ここで、本実施形態では、導電性薄膜25が、絶縁膜26のダイアフラム部21の表面21aに対応する表面26aのうちの一部のみを覆うようにしている。   Here, in the present embodiment, the conductive thin film 25 covers only a part of the surface 26 a corresponding to the surface 21 a of the diaphragm portion 21 of the insulating film 26.

具体的には、導電性薄膜25を、平面視で、ダイアフラム部21の領域外で当該ダイアフラム部21を囲うように配置された囲繞部25aと、ピエゾ抵抗素子P1,P2,P3,P4上に配置される素子被覆部25bと、で構成している。   Specifically, the conductive thin film 25 is disposed on the surrounding portion 25a disposed so as to surround the diaphragm portion 21 outside the region of the diaphragm portion 21 and the piezoresistive elements P1, P2, P3, and P4 in a plan view. And an element covering portion 25b to be arranged.

そして、素子被覆部25bを、囲繞部25aの素子被覆部25b近傍に位置する部位に連結している。   The element covering portion 25b is connected to a portion located in the vicinity of the element covering portion 25b of the surrounding portion 25a.

本実施形態では、複数(4つ)のピエゾ抵抗素子P1,P2,P3,P4上にそれぞれ別個の素子被覆部25bを配置し、それぞれの素子被覆部25bが別個に囲繞部25aに連結されるようになっている。   In the present embodiment, separate element covering portions 25b are arranged on a plurality (four) of piezoresistive elements P1, P2, P3, and P4, and each element covering portion 25b is separately connected to the surrounding portion 25a. It is like that.

具体的には、ピエゾ抵抗素子P1上に配置される素子被覆部25bは、ピエゾ抵抗素子P1およびピエゾ抵抗素子P1と囲繞部25aとを最短で結ぶ線分(領域)を覆うようにして囲繞部25aに連結されている。ピエゾ抵抗素子P2,P3,P4上に配置される素子被覆部25bも同様の要領で囲繞部25aに連結されている(図3参照)。   Specifically, the element covering portion 25b disposed on the piezoresistive element P1 includes the surrounding portion so as to cover the piezoresistive element P1 and the line segment (region) connecting the piezoresistive element P1 and the surrounding portion 25a in the shortest distance. 25a. The element covering portion 25b disposed on the piezoresistive elements P2, P3, and P4 is also connected to the surrounding portion 25a in the same manner (see FIG. 3).

このように、本実施形態では、絶縁膜26のピエゾ抵抗素子P1,P2,P3,P4の表面P1a,P2a,P3a,P4aに対応する表面26a上を4つの素子被覆部25bが別個に覆っている。そして、4つの素子被覆部25bは、それぞれの素子被覆部25bが配置されるピエゾ抵抗素子P1,P2,P3,P4、および当該ピエゾ抵抗素子P1,P2,P3,P4と囲繞部25aとを最短で結ぶ線分(領域)を覆うようにして囲繞部25aにそれぞれ連結されている。   Thus, in the present embodiment, the four element covering portions 25b separately cover the surface 26a corresponding to the surfaces P1a, P2a, P3a, and P4a of the piezoresistive elements P1, P2, P3, and P4 of the insulating film 26. Yes. The four element covering portions 25b are the shortest distance between the piezoresistive elements P1, P2, P3, P4 in which the respective element covering portions 25b are arranged, and the piezoresistive elements P1, P2, P3, P4 and the surrounding portion 25a. Are connected to the surrounding portion 25a so as to cover the line segment (region) connected by.

さらに、本実施形態では、導電性薄膜25が、平面視で、ダイアフラム部21の中心点Oに対して点対称な形状となるようにしている。   Further, in the present embodiment, the conductive thin film 25 has a point-symmetric shape with respect to the center point O of the diaphragm portion 21 in plan view.

上述したように、ピエゾ抵抗素子P1,P2,P3,P4がダイアフラム部21の中心点Oに対して点対称となる位置に配置されているため、本実施形態では、点対称に配置されたピエゾ抵抗素子P1,P2,P3,P4上を点対称な形状の導電性薄膜25が覆うこととなる。   As described above, since the piezoresistive elements P1, P2, P3, and P4 are arranged at positions that are point-symmetric with respect to the center point O of the diaphragm portion 21, in this embodiment, the piezoelectric elements that are arranged point-symmetrically. The conductive thin film 25 having a point-symmetric shape covers the resistance elements P1, P2, P3, and P4.

なお、本実施形態では、導電性薄膜25は、平面視で、ダイアフラム部21の中心点Oを通る直線(図3の上下方向に延在する直線または左右方向に延在する直線)に対して線対称な形状にもなっている。   In the present embodiment, the conductive thin film 25 is in a plan view with respect to a straight line passing through the center point O of the diaphragm portion 21 (a straight line extending in the vertical direction or a straight line extending in the left-right direction in FIG. 3). It also has a line-symmetric shape.

このような構成とすることで、導電性薄膜25は、絶縁膜26のダイアフラム部21の表面21aに対応する表面26aのうちの一部のみ(ほぼピエゾ抵抗素子P1,P2,P3,P4が配置された部位のみ)を覆うこととなる。   With such a configuration, the conductive thin film 25 has only a part of the surface 26a corresponding to the surface 21a of the diaphragm portion 21 of the insulating film 26 (almost all the piezoresistive elements P1, P2, P3, and P4 are arranged). Only the part that has been made).

以上、説明したように、本実施形態では、ピエゾ抵抗素子P1,P2,P3,P4の表面P1a,P2a,P3a,P4aに対応する絶縁膜26の表面26aに導電性薄膜25が形成されている。そして、この導電性薄膜25が、絶縁膜26のダイアフラム部21の表面21aに対応する表面26aのうちの一部のみを覆うようにしている。   As described above, in this embodiment, the conductive thin film 25 is formed on the surface 26a of the insulating film 26 corresponding to the surfaces P1a, P2a, P3a, and P4a of the piezoresistive elements P1, P2, P3, and P4. . The conductive thin film 25 covers only a part of the surface 26 a corresponding to the surface 21 a of the diaphragm portion 21 of the insulating film 26.

このように、ピエゾ抵抗素子P1,P2,P3,P4上に導電性薄膜25を形成することで、可動イオンによるピエゾ抵抗素子P1,P2,P3,P4の抵抗値R1,R2,R3,R4の変化を抑制できるようになる。なお、JCRには、センサ特性に影響を与える可動イオンが多く存在すると考えられている。したがって、センサチップ20の湿気からの保護等のためにJCRを用いる場合に、ピエゾ抵抗素子P1,P2,P3,P4上に導電性薄膜25を形成しないと、可動イオンによるピエゾ抵抗素子P1,P2,P3,P4の抵抗値R1,R2,R3,R4がより顕著に変化してしまう。しかしながら、ピエゾ抵抗素子P1,P2,P3,P4上に導電性薄膜25を形成すれば、JCRを用いた場合であっても、可動イオンによるピエゾ抵抗素子P1,P2,P3,P4の抵抗値R1,R2,R3,R4の変化を抑制することができるようになる。   In this way, by forming the conductive thin film 25 on the piezoresistive elements P1, P2, P3, and P4, the resistance values R1, R2, R3, and R4 of the piezoresistive elements P1, P2, P3, and P4 due to movable ions are reduced. Change can be suppressed. Note that JCR is thought to have many mobile ions that affect sensor characteristics. Accordingly, when JCR is used to protect the sensor chip 20 from moisture, the piezoresistive elements P1, P2 due to movable ions must be formed unless the conductive thin film 25 is formed on the piezoresistive elements P1, P2, P3, P4. , P3, P4 resistance values R1, R2, R3, R4 change more significantly. However, if the conductive thin film 25 is formed on the piezoresistive elements P1, P2, P3, P4, even if JCR is used, the resistance value R1 of the piezoresistive elements P1, P2, P3, P4 due to movable ions. , R2, R3, R4 can be suppressed.

さらに、絶縁膜26のダイアフラム部21の表面21aに対応する表面26aのうちの一部のみを覆うようにすることで、応力影響を受けやすい(撓み変形しやすい)ダイアフラム部21上の余分領域に導電性薄膜25を形成しないようにすることができるようになる。   Further, by covering only a part of the surface 26a corresponding to the surface 21a of the diaphragm portion 21 of the insulating film 26, an extra region on the diaphragm portion 21 that is susceptible to stress (is easily deformed) is formed. The conductive thin film 25 can be prevented from being formed.

したがって、可動イオンによるピエゾ抵抗素子P1,P2,P3,P4の抵抗値R1,R2,R3,R4の変化を抑制しつつ、線膨張係数の違いによるダイアフラム部21の撓みを抑制することができるため、センサ特性が悪化してしまうのをより抑制することができるようになる。   Therefore, it is possible to suppress the deflection of the diaphragm portion 21 due to the difference in linear expansion coefficient while suppressing changes in the resistance values R1, R2, R3, and R4 of the piezoresistive elements P1, P2, P3, and P4 due to movable ions. Thus, it is possible to further suppress the deterioration of the sensor characteristics.

このように、本実施形態によれば、センサ特性が悪化してしまうのをより抑制することのできる圧力センサ10を得ることができるようになる。   Thus, according to this embodiment, it becomes possible to obtain the pressure sensor 10 that can further suppress the deterioration of the sensor characteristics.

また、本実施形態では、導電性薄膜25を、平面視で、ダイアフラム部21の中心点Oに対して点対称な形状となるようにしている。そのため、ダイアフラム部21の表面21aの応力バランスが不安定となってしまうのを極力抑制することができる。   In the present embodiment, the conductive thin film 25 has a point-symmetric shape with respect to the center point O of the diaphragm portion 21 in plan view. Therefore, it is possible to suppress the stress balance of the surface 21a of the diaphragm portion 21 from becoming unstable as much as possible.

さらに、本実施形態では、ピエゾ抵抗素子P1,P2,P3,P4もダイアフラム部21の中心点Oに対して点対称となるように配置している。そのため、ダイアフラム部21の表面21aの応力バランスを不安定にすることなくオフセット電圧に対する可動イオンの影響を抑制することができるようになる。   Furthermore, in this embodiment, the piezoresistive elements P1, P2, P3, and P4 are also arranged so as to be point symmetric with respect to the center point O of the diaphragm portion 21. Therefore, the influence of movable ions on the offset voltage can be suppressed without destabilizing the stress balance of the surface 21a of the diaphragm portion 21.

また、本実施形態では、導電性薄膜25は、平面視で、ダイアフラム部21の領域外で当該ダイアフラム部21を囲うように配置された囲繞部25aと、ピエゾ抵抗素子P1,P2,P3,P4上に配置される素子被覆部25bと、で構成されている。そして、素子被覆部25bは、囲繞部25aの素子被覆部25b近傍に位置する部位に連結されている。   Further, in the present embodiment, the conductive thin film 25 includes the surrounding portion 25a disposed so as to surround the diaphragm portion 21 outside the region of the diaphragm portion 21 and the piezoresistive elements P1, P2, P3, and P4 in a plan view. And an element covering portion 25b disposed above. The element covering portion 25b is connected to a portion located in the vicinity of the element covering portion 25b of the surrounding portion 25a.

このような構成とすることで、より簡素な構成で、絶縁膜26のダイアフラム部21の表面21aに対応する表面26aにおいて導電性薄膜25により覆われてしまう面積を極力抑制することができ、センサ特性が悪化してしまうのをより一層抑制することができるようになる。   With such a configuration, the area covered by the conductive thin film 25 on the surface 26a corresponding to the surface 21a of the diaphragm portion 21 of the insulating film 26 can be suppressed as much as possible with a simpler configuration. It becomes possible to further suppress the deterioration of the characteristics.

特に、本実施形態では、半導体基板22として、表面22aが(100)面の単結晶シリコンを用い、ピエゾ抵抗素子P1,P2,P3,P4を、ダイアフラム部21の各辺部の略中央部に、平面視で、ダイアフラム部21の中心点Oに対して点対称となるように配置している。その結果、ダイアフラム部21の中央部(より撓みやすい部位)に導電性薄膜25を形成する必要がなくなるため、より効果的にセンサ特性の悪化を抑制することができるようになる。   In particular, in the present embodiment, the semiconductor substrate 22 is made of single crystal silicon having a (100) surface 22a, and the piezoresistive elements P1, P2, P3, and P4 are arranged at substantially the center of each side of the diaphragm portion 21. In plan view, they are arranged so as to be point-symmetric with respect to the center point O of the diaphragm portion 21. As a result, it is not necessary to form the conductive thin film 25 in the central portion (a more easily bent portion) of the diaphragm portion 21, so that deterioration of sensor characteristics can be suppressed more effectively.

また、ピエゾ抵抗素子P1,P2,P3,P4上には、別個の素子被覆部25b,25b,25b,25bがそれぞれ配置されるようにしている。そのため、絶縁膜26のダイアフラム部21の表面21aに対応する表面26aにおいて導電性薄膜25により覆われてしまう面積をより一層抑制することができるようになる。   Separate element covering portions 25b, 25b, 25b and 25b are arranged on the piezoresistive elements P1, P2, P3 and P4, respectively. Therefore, the area covered with the conductive thin film 25 on the surface 26a corresponding to the surface 21a of the diaphragm portion 21 of the insulating film 26 can be further suppressed.

以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態には限定されず、種々の変形が可能である。   The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above embodiments, and various modifications can be made.

例えば、ピエゾ抵抗素子P1,P2,P3,P4と導電性薄膜25とを図5および図6に示す構成としたセンサチップ20Aを用いることも可能である。   For example, it is possible to use a sensor chip 20A in which the piezoresistive elements P1, P2, P3, and P4 and the conductive thin film 25 are configured as shown in FIGS.

具体的には、図5および図6では、半導体基板22として表面が(110)面の単結晶のシリコン基板を用い、当該半導体基板22にダイアフラム部21を形成している。   Specifically, in FIGS. 5 and 6, a single crystal silicon substrate having a (110) surface is used as the semiconductor substrate 22, and the diaphragm portion 21 is formed in the semiconductor substrate 22.

そして、ダイアフラム部21の互いに対向する2辺の中央部にピエゾ抵抗素子P1,P3を配置し、ダイアフラム部21の中央付近にピエゾ抵抗素子P2,P4を配置している。さらに、ピエゾ抵抗素子P1,P2,P3,P4の全てを覆うように帯状の導電性薄膜25を配置することで、導電性薄膜25が、絶縁膜26のダイアフラム部21の表面21aに対応する表面26aのうちの一部のみを覆うようにしている。   The piezoresistive elements P1 and P3 are arranged at the center of two opposite sides of the diaphragm portion 21, and the piezoresistive elements P2 and P4 are arranged near the center of the diaphragm portion 21. Furthermore, the conductive thin film 25 is disposed so as to cover all of the piezoresistive elements P1, P2, P3, and P4 so that the conductive thin film 25 corresponds to the surface 21a of the diaphragm portion 21 of the insulating film 26. Only a part of 26a is covered.

このような構成としても、上記実施形態とほぼ同様の作用、効果を奏することができる。   Even with such a configuration, substantially the same operations and effects as the above-described embodiment can be achieved.

また、上記実施形態では、パッケージを介してセンサチップをケースに取り付けたものを例示したが、パッケージを介さずにセンサチップを直接ケースに取り付けるようにしてもよい。   In the above embodiment, the sensor chip is attached to the case via the package. However, the sensor chip may be directly attached to the case without the package.

また、上記実施形態では、洗濯機内の流体(水等)の圧力を測定する圧力センサを例示したが、他の用途の圧力センサに本発明を適用することも可能である。   Moreover, in the said embodiment, although the pressure sensor which measures the pressure of the fluid (water etc.) in a washing machine was illustrated, it is also possible to apply this invention to the pressure sensor of another use.

例えば、浴槽内に貯められる流体(水または湯)の圧力を測定する圧力センサや給湯器内の流体(水または湯)の圧力を測定する圧力センサに本発明を適用することができる。   For example, the present invention can be applied to a pressure sensor that measures the pressure of a fluid (water or hot water) stored in a bathtub or a pressure sensor that measures the pressure of a fluid (water or hot water) in a water heater.

また、パッケージやケースその他細部のスペック(形状、大きさ、レイアウト等)も適宜に変更可能である。   In addition, specifications (shape, size, layout, etc.) of the package, case, and other details can be changed as appropriate.

10 圧力センサ
21 ダイアフラム部
21a 表面
22 半導体基板
22a 表面
25 導電性薄膜
25a 囲繞部
25b 素子被覆部
26 絶縁膜
26a 表面
O 中心点
P1,P2,P3,P4 ピエゾ抵抗素子
P1a,P2a,P3a,P4a 表面
DESCRIPTION OF SYMBOLS 10 Pressure sensor 21 Diaphragm part 21a Surface 22 Semiconductor substrate 22a Surface 25 Conductive thin film 25a Surrounding part 25b Element covering part 26 Insulating film 26a Surface O Center point P1, P2, P3, P4 Piezoresistive element P1a, P2a, P3a, P4a Surface

Claims (5)

ダイアフラム部を備える半導体基板と、前記ダイアフラム部に加えられた圧力を抵抗値変化として検出するピエゾ抵抗素子と、前記ダイアフラム部表面および前記ピエゾ抵抗素子表面を含む半導体基板表面を覆う絶縁膜と、前記絶縁膜の前記ピエゾ抵抗素子表面に対応する表面上を少なくとも覆う導電性薄膜と、を備え、
前記導電性薄膜は、前記絶縁膜の前記ダイアフラム部表面に対応する表面のうちの一部のみを覆っていることを特徴とする圧力センサ。
A semiconductor substrate having a diaphragm portion; a piezoresistive element that detects a pressure applied to the diaphragm portion as a change in resistance; an insulating film that covers the surface of the diaphragm portion and the semiconductor substrate including the piezoresistive element surface; A conductive thin film covering at least the surface of the insulating film corresponding to the surface of the piezoresistive element,
The pressure sensor, wherein the conductive thin film covers only a part of the surface of the insulating film corresponding to the surface of the diaphragm portion.
前記ピエゾ抵抗素子を複数備えることを特徴とする請求項1に記載の圧力センサ。   The pressure sensor according to claim 1, comprising a plurality of the piezoresistive elements. 前記導電性薄膜は、平面視で、前記ダイアフラム部の中心点に対して点対称な形状をしていることを特徴とする請求項1または請求項2に記載の圧力センサ。   3. The pressure sensor according to claim 1, wherein the conductive thin film has a point-symmetric shape with respect to a center point of the diaphragm portion in a plan view. 前記導電性薄膜は、平面視で、前記ダイアフラム部の領域外で当該ダイアフラム部を囲うように配置された囲繞部と、前記ピエゾ抵抗素子上に配置される素子被覆部と、で構成されており、
前記素子被覆部は、前記囲繞部の素子被覆部近傍に位置する部位に連結されていることを特徴とする請求項1〜3のうちいずれか1項に記載の圧力センサ。
The conductive thin film is composed of an enclosing portion disposed so as to surround the diaphragm portion outside the region of the diaphragm portion in plan view, and an element covering portion disposed on the piezoresistive element. ,
The pressure sensor according to any one of claims 1 to 3, wherein the element covering portion is connected to a portion located in the vicinity of the element covering portion of the surrounding portion.
複数の前記ピエゾ抵抗素子上にそれぞれ別個の前記素子被覆部が配置されていることを特徴とする請求項4に記載の圧力センサ。   The pressure sensor according to claim 4, wherein the element covering portions are arranged separately on the plurality of piezoresistive elements.
JP2013085445A 2013-04-16 2013-04-16 Pressure sensor Pending JP2014206514A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013085445A JP2014206514A (en) 2013-04-16 2013-04-16 Pressure sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013085445A JP2014206514A (en) 2013-04-16 2013-04-16 Pressure sensor

Publications (1)

Publication Number Publication Date
JP2014206514A true JP2014206514A (en) 2014-10-30

Family

ID=52120147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013085445A Pending JP2014206514A (en) 2013-04-16 2013-04-16 Pressure sensor

Country Status (1)

Country Link
JP (1) JP2014206514A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015232538A (en) * 2013-11-18 2015-12-24 センサータ テクノロジーズ インコーポレーテッド Mems pressure sensor field shield layout for surface charge immunity in oil filled packaging
WO2017073207A1 (en) * 2015-10-28 2017-05-04 株式会社フジクラ Semiconductor pressure sensor
JP2017083424A (en) * 2015-10-28 2017-05-18 株式会社フジクラ Semiconductor Pressure Sensor
EP3217816B1 (en) 2014-11-12 2018-10-10 RAI Strategic Holdings, Inc. Mems-based sensor for an aerosol delivery device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015232538A (en) * 2013-11-18 2015-12-24 センサータ テクノロジーズ インコーポレーテッド Mems pressure sensor field shield layout for surface charge immunity in oil filled packaging
EP3217816B1 (en) 2014-11-12 2018-10-10 RAI Strategic Holdings, Inc. Mems-based sensor for an aerosol delivery device
EP3424352B1 (en) 2014-11-12 2021-04-28 RAI Strategic Holdings, Inc. Mems-based sensor for an aerosol delivery device
US11051554B2 (en) 2014-11-12 2021-07-06 Rai Strategic Holdings, Inc. MEMS-based sensor for an aerosol delivery device
US12059039B2 (en) 2014-11-12 2024-08-13 Rai Strategic Holdings, Inc. MEMS-based sensor for an aerosol delivery device
WO2017073207A1 (en) * 2015-10-28 2017-05-04 株式会社フジクラ Semiconductor pressure sensor
JP2017083424A (en) * 2015-10-28 2017-05-18 株式会社フジクラ Semiconductor Pressure Sensor

Similar Documents

Publication Publication Date Title
US9709451B2 (en) Micromechanical pressure sensor device and corresponding manufacturing method
JP4421511B2 (en) Semiconductor pressure sensor
JP5010395B2 (en) Pressure sensor
US10018527B2 (en) Sensor package
JP6665588B2 (en) Pressure sensor
JP2008051704A (en) Current sensor
JP2014206514A (en) Pressure sensor
JP4613852B2 (en) Electronic devices
WO2016163109A1 (en) Temperature sensor and mounting structure for same
KR20160147505A (en) Pressure sensor device and method of fabricating the same
JP4821786B2 (en) Temperature sensor and temperature sensor integrated pressure sensor
KR20170039700A (en) Sensor
JP4968179B2 (en) Temperature sensor integrated pressure sensor device
JP5089767B2 (en) Pressure sensor package
US20150353345A1 (en) Vertical Hybrid Integrated MEMS ASIC Component Having A Stress Decoupling Structure
US10807862B1 (en) Segmented stress decoupling via frontside trenching
JP2015159224A (en) sensor structure
JP5665197B2 (en) Pressure sensor
JP2008286627A (en) Pressure sensor
US20140260650A1 (en) Silicon plate in plastic package
WO2017098797A1 (en) Pressure sensor
JP5912069B2 (en) Physical quantity sensor device and manufacturing method thereof
JP6255288B2 (en) Sensor module
KR102052540B1 (en) Pressure sensor assembly
US11493396B2 (en) Pressure detection element and pressure detection apparatus