JP2017083424A

JP2017083424A - Semiconductor Pressure Sensor

Info

Publication number: JP2017083424A
Application number: JP2016122130A
Authority: JP
Inventors: 直樹高山; Naoki Takayama
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2015-10-28
Filing date: 2016-06-20
Publication date: 2017-05-18
Anticipated expiration: 2036-06-20
Also published as: JP6431505B2

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor pressure sensor capable of reducing measurement errors more sufficiently than the prior art.SOLUTION: A semiconductor pressure sensor 1 comprises: a semiconductor substrate 10 including a diaphragm part 10a; a plurality of piezoresistors 11-14 formed on a surface of the diaphragm part 10a; wires (diffusion wires 21-24, metal wires 51-54) connecting the plurality of piezoresistors 11-14 to configure a bridge circuit; an insulator film 30 formed so as to cover the surface of the semiconductor substrate 10 including surfaces of the plurality of piezoresistors 11-14; and a plurality of conductor films 41-44 individually formed on the insulator film 30 corresponding to each of the plurality of piezoresistors 11-14, and connected to one end or other end of each of the corresponding plurality of piezoresistors 11-14.SELECTED DRAWING: Figure 1

Description

本発明は、半導体圧力センサに関する。 The present invention relates to a semiconductor pressure sensor.

近年、ＭＥＭＳ（Micro Electro-Mechanical Systems）技術を用いて製造され、ピエゾ抵抗効果（ピエゾ抵抗に加わる応力によって抵抗率が変化する現象）を利用して圧力を測定する半導体圧力センサが開発されている。この半導体圧力センサは、シリコン基板に形成されたダイヤフラム（受圧部）と、ダイヤフラムに上に拡散やイオン打ち込み等によって形成されたピエゾ抵抗とを備えており、ダイヤフラムが圧力を受けて撓んだ際に、撓みに応じた応力がピエゾ抵抗に加わることによって生ずる抵抗率の変化を検出して圧力を測定するセンサである。このような半導体圧力センサは、超小型、超軽量という特徴を有することから、腕時計、携帯電話機、その他の携帯用の機器をはじめとして種々の機器に用いられている。 In recent years, semiconductor pressure sensors that are manufactured using MEMS (Micro Electro-Mechanical Systems) technology and measure pressure using the piezoresistance effect (a phenomenon in which resistivity changes due to stress applied to the piezoresistance) have been developed. . This semiconductor pressure sensor includes a diaphragm (pressure receiving portion) formed on a silicon substrate and a piezoresistor formed on the diaphragm by diffusion or ion implantation. When the diaphragm is bent under pressure In addition, it is a sensor that measures a pressure by detecting a change in resistivity caused by applying a stress corresponding to the deflection to the piezoresistor. Such a semiconductor pressure sensor has characteristics of being ultra-small and ultra-light, and thus is used in various devices such as wrist watches, mobile phones, and other portable devices.

以下の特許文献１には、ピエゾ抵抗効果を利用した従来の半導体圧力センサが開示されている。具体的に、以下の特許文献１には、絶縁膜を介してピエゾ抵抗の上方を覆うように形成され、ブリッジ回路（ピエゾ抵抗によって構成されて、上述の抵抗率の変化を検出する回路）の最高電位部に接続される導電体膜を備える半導体圧力センサが開示されている。この半導体圧力センサでは、上記の導電体膜によって、センサ表面のイオンや帯電によって生ずるピエゾ抵抗の抵抗値の変化に起因する測定誤差を低減するようにしている。 The following Patent Document 1 discloses a conventional semiconductor pressure sensor using a piezoresistive effect. Specifically, in Patent Document 1 below, a bridge circuit (a circuit configured by a piezoresistor and detecting the change in resistivity described above) is formed so as to cover an upper portion of the piezoresistor via an insulating film. A semiconductor pressure sensor comprising a conductor film connected to the highest potential part is disclosed. In this semiconductor pressure sensor, the above-described conductor film reduces measurement errors caused by changes in the resistance value of the piezoresistance caused by ions on the sensor surface or charging.

特許第５００２４６８号公報Japanese Patent No. 5002468

ところで、上述した特許文献１に開示された半導体圧力センサでは、全てのピエゾ抵抗がブリッジ回路の最高電位部に接続される導電体膜によって覆われているため、ピエゾ抵抗と導電体膜との間の電位差がピエゾ抵抗の位置に応じて異なる。これにより、シリコン基板表面のキャリアの分布がピエゾ抵抗の位置に応じて変化することから、出力オフセット或いは感度の変化が生じ、測定誤差が生じてしまうという問題がある。 By the way, in the semiconductor pressure sensor disclosed in Patent Document 1 described above, since all the piezoresistors are covered with the conductor film connected to the highest potential portion of the bridge circuit, the piezoresistor and the conductor film are not connected. The potential difference differs depending on the position of the piezoresistor. As a result, the carrier distribution on the surface of the silicon substrate changes according to the position of the piezoresistor, so that there is a problem that an output offset or a change in sensitivity occurs and a measurement error occurs.

また、上述した特許文献１に開示された半導体圧力センサでは、導電体膜とピエゾ抵抗との間に形成される寄生容量によって、半導体圧力センサの立ち上がり特性が悪化する。このような立ち上がり特性の悪化が生ずると、間欠動作をさせて半導体圧力センサの消費電力を抑える場合に、測定誤差が生ずる原因となるという問題がある。尚、測定誤差は、ピエゾ抵抗と導電体膜との間の電位差が小さいほど小さくなる。これは、ピエゾ抵抗と導電体膜との間の電位差が小さいほど、寄生容量に蓄積される電荷が小さくなり、且つピエゾ抵抗の抵抗値変化が小さくなるためである。 Moreover, in the semiconductor pressure sensor disclosed in Patent Document 1 described above, the rising characteristics of the semiconductor pressure sensor are deteriorated due to the parasitic capacitance formed between the conductor film and the piezoresistor. When such a rise characteristic is deteriorated, there is a problem that a measurement error is caused when an intermittent operation is performed to suppress the power consumption of the semiconductor pressure sensor. The measurement error becomes smaller as the potential difference between the piezoresistor and the conductor film is smaller. This is because the smaller the potential difference between the piezoresistor and the conductor film, the smaller the charge accumulated in the parasitic capacitance and the smaller the change in resistance value of the piezoresistor.

また、上述した特許文献１に開示された半導体圧力センサでは、導電体膜が全てのピエゾ抵抗を覆うように形成されていることから、導電体膜とダイヤフラム（或いは、絶縁体）との熱膨張係数の差によって生ずる応力が大きくなる。このような応力が大きくなると、ダイヤフラムが圧力を受けた際の撓みの程度が変化するため、測定誤差が生じてしまうという問題がある。 In the semiconductor pressure sensor disclosed in Patent Document 1 described above, since the conductor film is formed so as to cover all the piezoresistors, the thermal expansion between the conductor film and the diaphragm (or the insulator) is performed. The stress caused by the difference in coefficients increases. When such stress increases, there is a problem in that a measurement error occurs because the degree of bending when the diaphragm is subjected to pressure changes.

本発明は上記事情に鑑みてなされたものであり、従来よりも測定誤差を低減することが可能な半導体圧力センサを提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor pressure sensor capable of reducing measurement errors as compared with the conventional art.

上記課題を解決するために、本発明の半導体圧力センサは、ダイヤフラム部（１０ａ）を有する半導体基板（１０）と、前記ダイヤフラム部表面に形成された複数のピエゾ抵抗（１１〜１４）と、前記複数のピエゾ抵抗を接続してブリッジ回路（ＢＲ１〜ＢＲ５）を構成する配線（２１〜２４、５１〜５４）とを備える半導体圧力センサ（１）において、前記ピエゾ抵抗の表面を含む前記半導体基板の表面を覆うように形成された絶縁膜（３０）と、前記複数のピエゾ抵抗の各々に対応して前記絶縁膜上に個別に形成され、対応する前記ピエゾ抵抗の一端又は他端に接続される複数の導電体膜（４１〜４４）とを備えることを特徴としている。
また、本発明の半導体圧力センサは、前記導電体膜が、対応する前記ピエゾ抵抗を平面視で覆うように前記絶縁膜上に形成されていることを特徴としている。
また、本発明の半導体圧力センサは、前記配線が、前記絶縁膜上に形成された第１配線（５１〜５４）と、前記ダイヤフラム部表面に形成されており、前記絶縁膜に形成されたコンタクト部（ＣＮ）を介して前記第１配線に接続される第２配線（２１〜２４）とを備えることを特徴としている。
また、本発明の半導体圧力センサは、前記導電体膜が、前記絶縁膜上において、対応する前記ピエゾ抵抗の一端又は他端に接続される前記第１配線に延びるように形成されていることを特徴としている。
また、本発明の半導体圧力センサは、前記ピエゾ抵抗が、一端が互いに接続された第１ピエゾ抵抗（１１ａ、１２ａ、１３ａ、１４ａ）と第２ピエゾ抵抗（１１ｂ、１２ｂ、１３ｂ、１４ｂ）とをそれぞれ備えており、前記導電体膜が、前記第１ピエゾ抵抗に対応して形成された第１導電体膜（４１ａ、４２ａ、４３ａ、４４ａ）と、前記第２ピエゾ抵抗に対応して形成された第２導電体膜（４１ｂ、４２ｂ、４３ｂ、４４ｂ）とをそれぞれ備えることを特徴としている。
また、本発明の半導体圧力センサは、前記第１ピエゾ抵抗と前記第２ピエゾ抵抗とが、長手方向が同じ方向になるように並べて形成されていることを特徴としている。
また、本発明の半導体圧力センサは、前記導電体膜が、一部が平面視で前記ダイヤフラム部の外側に位置するように前記絶縁膜上に形成されていることを特徴としている。
また、本発明の半導体圧力センサは、前記導電体膜の前記ダイヤフラム部上における平面視形状が、前記ダイヤフラム部の中央部に対して点対称形状であることを特徴としている。 In order to solve the above problems, a semiconductor pressure sensor of the present invention includes a semiconductor substrate (10) having a diaphragm portion (10a), a plurality of piezoresistors (11-14) formed on the surface of the diaphragm portion, In a semiconductor pressure sensor (1) comprising wirings (21-24, 51-54) constituting a bridge circuit (BR1 to BR5) by connecting a plurality of piezoresistors, the semiconductor substrate including the surface of the piezoresistors An insulating film (30) formed to cover the surface, and formed individually on the insulating film corresponding to each of the plurality of piezoresistors, and connected to one end or the other end of the corresponding piezoresistor. And a plurality of conductor films (41 to 44).
In the semiconductor pressure sensor according to the present invention, the conductor film is formed on the insulating film so as to cover the corresponding piezoresistor in a plan view.
Further, in the semiconductor pressure sensor of the present invention, the wiring is formed on the surface of the diaphragm portion and the first wiring (51 to 54) formed on the insulating film, and the contact formed on the insulating film. And a second wiring (21 to 24) connected to the first wiring through a section (CN).
In the semiconductor pressure sensor of the present invention, the conductor film may be formed on the insulating film so as to extend to the first wiring connected to one end or the other end of the corresponding piezoresistor. It is a feature.
In the semiconductor pressure sensor of the present invention, the piezoresistor includes a first piezoresistor (11a, 12a, 13a, 14a) and a second piezoresistor (11b, 12b, 13b, 14b) that are connected to each other at one end. The conductive film is formed corresponding to the first piezoresistor (41a, 42a, 43a, 44a) and the second piezoresistor. And a second conductor film (41b, 42b, 43b, 44b).
The semiconductor pressure sensor of the present invention is characterized in that the first piezoresistor and the second piezoresistor are formed side by side so that their longitudinal directions are the same.
The semiconductor pressure sensor according to the present invention is characterized in that the conductor film is formed on the insulating film so that a part thereof is positioned outside the diaphragm portion in plan view.
In the semiconductor pressure sensor of the present invention, the shape of the conductor film in a plan view on the diaphragm portion is a point-symmetric shape with respect to the central portion of the diaphragm portion.

本発明によれば、ダイヤフラム部表面に形成された複数のピエゾ抵抗の各々に対応して個別に導電体膜を設け、各々の導電体膜を対応するピエゾ抵抗の一端又は他端に接続するようにしているため、ピエゾ抵抗と導電体膜との間の電位差を小さくすることができ、これにより従来よりも測定誤差を低減することが可能であるという効果がある。
また、導電体膜は、ピエゾ抵抗の各々に対応して設けられており、従来のように全てのピエゾ抵抗を覆うように形成されている訳ではないため、導電体膜とダイヤフラム部との熱膨張係数の差によって生ずる応力を小さくすることができ、これによっても測定誤差を低減することが可能であるという効果がある。 According to the present invention, a conductor film is individually provided corresponding to each of the plurality of piezoresistors formed on the surface of the diaphragm portion, and each conductor film is connected to one end or the other end of the corresponding piezoresistor. Therefore, the potential difference between the piezoresistor and the conductor film can be reduced, and this has the effect that measurement errors can be reduced as compared with the prior art.
In addition, the conductor film is provided corresponding to each of the piezoresistors and is not formed so as to cover all the piezoresistors as in the prior art, so the heat between the conductor film and the diaphragm portion is not provided. The stress caused by the difference in expansion coefficient can be reduced, and this also has the effect that measurement errors can be reduced.

本発明の第１実施形態による半導体圧力センサの平面透視図である。1 is a plan perspective view of a semiconductor pressure sensor according to a first embodiment of the present invention. 図１中の符号Ｘで指し示されている部分の拡大図である。FIG. 2 is an enlarged view of a portion indicated by a symbol X in FIG. 1. 図１中のＡ−Ａ線に沿う断面矢視図である。It is a cross-sectional arrow view along the AA line in FIG. 本発明の第１実施形態で構成されるブリッジ回路を示す図である。It is a figure which shows the bridge circuit comprised by 1st Embodiment of this invention. 本発明の第２実施形態で構成されるブリッジ回路を示す図である。It is a figure which shows the bridge circuit comprised by 2nd Embodiment of this invention. 本発明の第３実施形態で構成されるブリッジ回路を示す図である。It is a figure which shows the bridge circuit comprised by 3rd Embodiment of this invention. 本発明の第４実施形態で構成されるブリッジ回路を示す図である。It is a figure which shows the bridge circuit comprised by 4th Embodiment of this invention. 本発明の第５実施形態で構成されるブリッジ回路を示す図である。It is a figure which shows the bridge circuit comprised by 5th Embodiment of this invention. 本発明の第５実施形態による半導体圧力センサの要部構成を示す平面図である。It is a top view which shows the principal part structure of the semiconductor pressure sensor by 5th Embodiment of this invention.

以下、図面を参照して本発明の実施形態による半導体圧力センサについて詳細に説明する。尚、以下では理解を容易にするために、図中に設定したＸＹＺ直交座標系（原点の位置は適宜変更する）を必要に応じて参照しつつ各部材の位置関係について説明する。また、以下で参照する図面では、理解を容易にするために、必要に応じて各部材の寸法を適宜変えて図示している。 Hereinafter, a semiconductor pressure sensor according to an embodiment of the present invention will be described in detail with reference to the drawings. In the following, for easy understanding, the positional relationship of each member will be described with reference to the XYZ orthogonal coordinate system (the position of the origin is changed as appropriate) set in the drawing as necessary. Further, in the drawings referred to below, the dimensions of each member are appropriately changed as necessary for easy understanding.

〔第１実施形態〕
図１は、本発明の第１実施形態による半導体圧力センサの平面透視図である。図２は、図１中の符号Ｘで指し示されている部分の拡大図である。図３は、図１中のＡ−Ａ線に沿う断面矢視図である。これら図１〜図３に示す通り、本実施形態の半導体圧力センサ１は、半導体基板１０、ピエゾ抵抗１１〜１４、拡散配線２１〜２４（第２配線）、絶縁膜３０、導電体膜４１〜４４、及び金属配線５１〜５４（第１配線）を備える。 [First Embodiment]
FIG. 1 is a plan perspective view of a semiconductor pressure sensor according to a first embodiment of the present invention. FIG. 2 is an enlarged view of a portion indicated by a symbol X in FIG. FIG. 3 is a sectional view taken along the line AA in FIG. As shown in FIGS. 1 to 3, the semiconductor pressure sensor 1 of this embodiment includes a semiconductor substrate 10, piezoresistors 11 to 14, diffusion wirings 21 to 24 (second wiring), an insulating film 30, and conductor films 41 to 41. 44, and metal wiring 51-54 (1st wiring).

半導体基板１０は、例えば平面視形状が矩形形状であるシリコン基板である。この半導体基板１０の中央部には、平面視形状が矩形形状のダイヤフラム部１０ａが形成されている。ダイヤフラム部１０ａは、測定対象（例えば、流体）の圧力が作用する部位であり、受けた圧力に応じた撓みが生ずるようにされている。このダイヤフラム部１０ａは、例えば半導体基板１０の裏面を予め規定された厚みになるまでエッチングすることによって形成される。 The semiconductor substrate 10 is, for example, a silicon substrate having a rectangular shape in plan view. A diaphragm portion 10 a having a rectangular shape in plan view is formed at the central portion of the semiconductor substrate 10. The diaphragm portion 10a is a portion where the pressure of the measurement target (for example, fluid) acts, and is bent according to the received pressure. The diaphragm portion 10a is formed, for example, by etching the back surface of the semiconductor substrate 10 to a predetermined thickness.

ピエゾ抵抗１１〜１４は、ピエゾ抵抗効果（加わる応力によって抵抗率が変化する現象）が生ずる素子であり、ダイヤフラム部１０ａに作用する圧力を測定するために設けられる。これらピエゾ抵抗１１〜１４は、それぞれ平面視でダイヤフラム部１０ａの４つの辺ＳＤ１〜ＳＤ４に近接するようにダイヤフラム部１０ａの表面（＋Ｚ側の面）に形成されている。尚、ピエゾ抵抗１１〜１４は、例えば不純物をダイヤフラム部１０ａの表面に拡散させることによって形成される。 The piezoresistors 11 to 14 are elements in which a piezoresistive effect (a phenomenon in which the resistivity changes due to applied stress) is generated, and is provided for measuring the pressure acting on the diaphragm portion 10a. These piezoresistors 11 to 14 are formed on the surface (the surface on the + Z side) of the diaphragm portion 10a so as to be close to the four sides SD1 to SD4 of the diaphragm portion 10a in plan view. The piezoresistors 11 to 14 are formed, for example, by diffusing impurities on the surface of the diaphragm portion 10a.

ピエゾ抵抗１１〜１４は、一端が互いに接続されて近接配置された一対のピエゾ抵抗をそれぞれ備える。具体的に、ピエゾ抵抗１１は、ピエゾ抵抗１１ａ（第１ピエゾ抵抗）とピエゾ抵抗１１ｂ（第２ピエゾ抵抗）とを備えており、ピエゾ抵抗１２は、ピエゾ抵抗１２ａ（第１ピエゾ抵抗）とピエゾ抵抗１２ｂ（第２ピエゾ抵抗）とを備えている。また、ピエゾ抵抗１３は、ピエゾ抵抗１３ａ（第１ピエゾ抵抗）とピエゾ抵抗１３ｂ（第２ピエゾ抵抗）とを備えており、ピエゾ抵抗１４は、ピエゾ抵抗１４ａ（第１ピエゾ抵抗）とピエゾ抵抗１４ｂ（第２ピエゾ抵抗）とを備えている。 Each of the piezoresistors 11 to 14 includes a pair of piezoresistors that are connected in close proximity to each other. Specifically, the piezoresistor 11 includes a piezoresistor 11a (first piezoresistor) and a piezoresistor 11b (second piezoresistor), and the piezoresistor 12 includes a piezoresistor 12a (first piezoresistor) and a piezoresistor. And a resistor 12b (second piezoresistor). The piezoresistor 13 includes a piezoresistor 13a (first piezoresistor) and a piezoresistor 13b (second piezoresistor). The piezoresistor 14 includes a piezoresistor 14a (first piezoresistor) and a piezoresistor 14b. (Second piezoresistor).

ピエゾ抵抗１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，１４ａ，１４ｂは何れも、Ｙ方向に延びるように（長手方向が同じ方向になるように）形成されている。ピエゾ抵抗１１ａ，１１ｂは、平面視でダイヤフラム部１０ａの辺ＳＤ１に近接する位置においてＸ方向に並べて形成されており、ピエゾ抵抗１２ａ，１２ｂは、平面視でダイヤフラム部１０ａの辺ＳＤ２に近接する位置においてＸ方向に並べて形成されている。また、ピエゾ抵抗１３ａ，１３ｂは、平面視でダイヤフラム部１０ａの辺ＳＤ３に近接する位置においてＸ方向に並べて形成されており、ピエゾ抵抗１４ａ，１４ｂは、平面視でダイヤフラム部１０ａの辺ＳＤ４に近接する位置においてＸ方向に並べて形成されている。 The piezoresistors 11a, 11b, 12a, 12b, 13a, 13b, 14a, and 14b are all formed so as to extend in the Y direction (the longitudinal directions are the same). The piezoresistors 11a and 11b are formed side by side in the X direction at a position close to the side SD1 of the diaphragm portion 10a in plan view, and the piezoresistors 12a and 12b are positioned close to the side SD2 of the diaphragm portion 10a in plan view. Are arranged side by side in the X direction. The piezoresistors 13a and 13b are formed side by side in the X direction at a position close to the side SD3 of the diaphragm portion 10a in plan view, and the piezoresistors 14a and 14b are close to the side SD4 of the diaphragm portion 10a in plan view. Are formed side by side in the X direction.

拡散配線２１〜２４は、ピエゾ抵抗１１〜１４のブリッジ回路ＢＲ１（図４参照）を構成するために、ダイヤフラム部１０ａの表面に形成される配線である。尚、拡散配線２１〜２４は、例えば不純物をダイヤフラム部１０ａの表面に拡散させることによって形成される。 The diffusion wirings 21 to 24 are wirings formed on the surface of the diaphragm portion 10a in order to configure the bridge circuit BR1 (see FIG. 4) of the piezoresistors 11 to 14. The diffusion wirings 21 to 24 are formed, for example, by diffusing impurities on the surface of the diaphragm portion 10a.

拡散配線２１は、ピエゾ抵抗１１ａの他端に接続された拡散配線２１ａ、ピエゾ抵抗１１ａ，１１ｂの一端を互いに接続する拡散配線２１ｂ、及びピエゾ抵抗１１ｂの他端に接続された拡散配線２１ｃからなる。拡散配線２２は、ピエゾ抵抗１２ａの他端に接続された拡散配線２２ａ、ピエゾ抵抗１２ａ，１２ｂの一端を互いに接続する拡散配線２２ｂ、及びピエゾ抵抗１２ｂの他端に接続された拡散配線２２ｃからなる。 The diffusion wiring 21 includes a diffusion wiring 21a connected to the other end of the piezoresistor 11a, a diffusion wiring 21b that connects one ends of the piezoresistors 11a and 11b, and a diffusion wiring 21c connected to the other end of the piezoresistance 11b. . The diffusion wiring 22 includes a diffusion wiring 22a connected to the other end of the piezoresistor 12a, a diffusion wiring 22b that connects one ends of the piezoresistors 12a and 12b, and a diffusion wiring 22c connected to the other end of the piezoresistor 12b. .

拡散配線２３は、ピエゾ抵抗１３ａの他端に接続された拡散配線２３ａ、ピエゾ抵抗１３ａ，１３ｂの一端を互いに接続する拡散配線２３ｂ、及びピエゾ抵抗１３ｂの他端に接続された拡散配線２３ｃからなる。拡散配線２４は、ピエゾ抵抗１４ａの他端に接続された拡散配線２４ａ、ピエゾ抵抗１４ａ，１４ｂの一端を互いに接続する拡散配線２４ｂ、及びピエゾ抵抗１４ｂの他端に接続された拡散配線２４ｃからなる。 The diffusion wiring 23 includes a diffusion wiring 23a connected to the other end of the piezoresistor 13a, a diffusion wiring 23b that connects one ends of the piezoresistors 13a and 13b, and a diffusion wiring 23c connected to the other end of the piezoresistor 13b. . The diffusion wiring 24 includes a diffusion wiring 24a connected to the other end of the piezoresistor 14a, a diffusion wiring 24b that connects one ends of the piezoresistors 14a and 14b, and a diffusion wiring 24c connected to the other end of the piezoresistor 14b. .

絶縁膜３０は、ピエゾ抵抗１１〜１４及び拡散配線２１〜２４が形成された半導体基板１０の表面を絶縁するものである。この絶縁膜３０は、図１，図３に示す通り、ピエゾ抵抗１１〜１４の表面及び拡散配線２１〜２４の表面を含む半導体基板１０の表面の全面に亘って形成されている。絶縁膜３０の材料としては、例えば酸化膜（ＳｉＯ_２）や窒化シリコン（ＳｉＮ）を用いることができ、絶縁膜３０の厚みは、例えば１００［ｎｍ］程度に設定される。 The insulating film 30 insulates the surface of the semiconductor substrate 10 on which the piezoresistors 11 to 14 and the diffusion wirings 21 to 24 are formed. As shown in FIGS. 1 and 3, the insulating film 30 is formed over the entire surface of the semiconductor substrate 10 including the surfaces of the piezoresistors 11 to 14 and the surfaces of the diffusion wirings 21 to 24. As a material of the insulating film 30, for example, an oxide film (SiO ₂ ) or silicon nitride (SiN) can be used, and the thickness of the insulating film 30 is set to about 100 [nm], for example.

導電体膜４１〜４４は、ピエゾ抵抗１１〜１４の各々に対応して絶縁膜３０上に個別に形成されており、半導体基板１０の表面のイオンや帯電によって生ずるピエゾ抵抗１１〜１４の抵抗値の変化に起因する測定誤差を低減するために設けられる。これら導電体膜４１〜４４は、対応するピエゾ抵抗１１〜１４を平面視で覆うように形成されている。導電体膜４１〜４４の材料としては、例えばポリシリコンを用いることができ、導電体膜４１〜４４の厚みは、例えば１００〜５００［ｎｍ］程度に設定される。 The conductor films 41 to 44 are individually formed on the insulating film 30 corresponding to each of the piezoresistors 11 to 14, and the resistance values of the piezoresistors 11 to 14 generated by ions or charging on the surface of the semiconductor substrate 10. It is provided in order to reduce the measurement error due to the change of. These conductor films 41 to 44 are formed so as to cover the corresponding piezoresistors 11 to 14 in a plan view. For example, polysilicon can be used as the material of the conductor films 41 to 44, and the thickness of the conductor films 41 to 44 is set to, for example, about 100 to 500 [nm].

導電体膜４１〜４４は、ピエゾ抵抗１１〜１４が備える一対のピエゾ抵抗に対応して形成された一対の導電体膜をそれぞれ備える。具体的に、導電体膜４１は、ピエゾ抵抗１１ａに対応し、ピエゾ抵抗１１ａを平面視で覆うように形成された導電体膜４１ａ（第１導電体膜）と、ピエゾ抵抗１１ｂに対応し、ピエゾ抵抗１１ｂを平面視で覆うように形成された導電体膜４１ｂ（第２導電体膜）とを備える。導電体膜４２は、ピエゾ抵抗１２ａに対応し、ピエゾ抵抗１２ａを平面視で覆うように形成された導電体膜４２ａ（第１導電体膜）と、ピエゾ抵抗１２ｂに対応し、ピエゾ抵抗１２ｂを平面視で覆うように形成された導電体膜４２ｂ（第２導電体膜）とを備える。 The conductor films 41 to 44 respectively include a pair of conductor films formed corresponding to the pair of piezoresistors included in the piezoresistors 11 to 14. Specifically, the conductor film 41 corresponds to the piezoresistor 11a, corresponds to the conductor film 41a (first conductor film) formed so as to cover the piezoresistor 11a in plan view, and the piezoresistor 11b. A conductor film 41b (second conductor film) formed to cover the piezoresistor 11b in plan view. The conductor film 42 corresponds to the piezoresistor 12a, corresponds to the conductor film 42a (first conductor film) formed so as to cover the piezoresistor 12a in plan view, and corresponds to the piezoresistor 12b. And a conductor film 42b (second conductor film) formed so as to cover in plan view.

また、導電体膜４３は、ピエゾ抵抗１３ａに対応し、ピエゾ抵抗１３ａを平面視で覆うように形成された導電体膜４３ａ（第１導電体膜）と、ピエゾ抵抗１３ｂに対応し、ピエゾ抵抗１３ｂを平面視で覆うように形成された導電体膜４３ｂ（第２導電体膜）とを備える。導電体膜４４は、ピエゾ抵抗１４ａに対応し、ピエゾ抵抗１４ａを平面視で覆うように形成された導電体膜４４ａ（第１導電体膜）と、ピエゾ抵抗１４ｂに対応し、ピエゾ抵抗１４ｂを平面視で覆うように形成された導電体膜４４ｂ（第２導電体膜）とを備える。 The conductor film 43 corresponds to the piezoresistor 13a, corresponds to the conductor film 43a (first conductor film) formed so as to cover the piezoresistor 13a in plan view, and corresponds to the piezoresistor 13b. And a conductor film 43b (second conductor film) formed so as to cover 13b in plan view. The conductor film 44 corresponds to the piezoresistor 14a, corresponds to the conductor film 44a (first conductor film) formed so as to cover the piezoresistor 14a in plan view, and corresponds to the piezoresistor 14b. And a conductor film 44b (second conductor film) formed so as to cover in plan view.

これら導電体膜４１ａ，４１ｂ，４２ａ，４２ｂ，４３ａ，４３ｂ，４４ａ，４４ｂは何れも、対応するピエゾ抵抗１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，１４ａ，１４ｂの他端にそれぞれ接続される。例えば、図１，図２に示す通り、導電体膜４１ａは、金属配線５１及び拡散配線２１ａを介して対応するピエゾ抵抗１１ａの他端に接続され、導電体膜４１ｂは、金属配線５２及び拡散配線２１ｃを介して対応するピエゾ抵抗１１ｂの他端に接続される。このような接続を行うのは、導電体膜４１ａ，４１ｂ，４２ａ，４２ｂ，４３ａ，４３ｂ，４４ａ，４４ｂと、対応するピエゾ抵抗１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，１４ａ，１４ｂとの間の電位差を極力小さくして、測定誤差を低減するためである。 These conductor films 41a, 41b, 42a, 42b, 43a, 43b, 44a, 44b are all connected to the other ends of the corresponding piezoresistors 11a, 11b, 12a, 12b, 13a, 13b, 14a, 14b, respectively. . For example, as shown in FIGS. 1 and 2, the conductor film 41a is connected to the other end of the corresponding piezoresistor 11a via the metal wiring 51 and the diffusion wiring 21a, and the conductor film 41b is connected to the metal wiring 52 and the diffusion wiring. The other end of the corresponding piezoresistor 11b is connected via the wiring 21c. This connection is made between the conductor films 41a, 41b, 42a, 42b, 43a, 43b, 44a, 44b and the corresponding piezoresistors 11a, 11b, 12a, 12b, 13a, 13b, 14a, 14b. This is to reduce the measurement error by reducing the potential difference between them as much as possible.

また、導電体膜４１〜４４（導電体膜４１ａ，４１ｂ，４２ａ，４２ｂ，４３ａ，４３ｂ，４４ａ，４４ｂ）は何れも、平面視でダイヤフラム部１０ａの内側から外側に延在するように絶縁膜３０上に形成されている。即ち、導電体膜４１〜４４は、その一部が平面視でダイヤフラム部１０ａの外側に位置するように形成されている。このようにするのは、主として測定誤差を低減するためである。 Also, the conductor films 41 to 44 (conductor films 41a, 41b, 42a, 42b, 43a, 43b, 44a, 44b) are all insulating films so as to extend from the inside to the outside of the diaphragm portion 10a in plan view. 30 is formed. That is, the conductor films 41 to 44 are formed so that a part thereof is located outside the diaphragm portion 10a in plan view. This is mainly to reduce the measurement error.

ダイヤフラム部１０ａの上方（ダイヤフラム部１０ａの＋Ｚ側における絶縁膜３０上）に金属配線が存在すると、金属配線の変形によりダイヤフラム部１０ａに大きな応力変化が現れて測定圧力に誤差が生ずる。本実施形態では、図１に示す通り、金属配線５１〜５４を平面視でダイヤフラム部１０ａの外側に形成するとともに、導電体膜４１〜４４の一部を平面視でダイヤフラム部１０ａの外側に位置するように形成し、これら金属配線５１〜５４と導電体膜４１〜４４との接続を、ダイヤフラム部１０ａの外側（平面視での外側）で行うようにしている。このようにして、金属配線５１〜５４の変形による応力がダイヤフラム部１０ａに加わるのを防ぐことで、測定圧力に誤差が生ずるのを防止している。 If the metal wiring exists above the diaphragm portion 10a (on the insulating film 30 on the + Z side of the diaphragm portion 10a), a large stress change appears in the diaphragm portion 10a due to the deformation of the metal wiring, and an error occurs in the measurement pressure. In the present embodiment, as shown in FIG. 1, the metal wirings 51 to 54 are formed outside the diaphragm portion 10 a in a plan view, and part of the conductor films 41 to 44 are positioned outside the diaphragm portion 10 a in a plan view. The metal wirings 51 to 54 and the conductor films 41 to 44 are connected to each other outside the diaphragm portion 10a (outside in plan view). In this way, the stress due to the deformation of the metal wirings 51 to 54 is prevented from being applied to the diaphragm portion 10a, thereby preventing an error in the measurement pressure.

尚、上記の構成とはせずに、平面視でダイヤフラム部１０ａの内側に形成された導電体膜と平面視でダイヤフラム部１０ａの外側に形成された金属配線とを配線によって接続した構成にすることも考えられる。具体的には、上記の導電体膜とダイヤフラム部１０ａの表面とを接続する第１コンタクト部と、上記の金属配線と半導体基板１０の表面とを接続する第２コンタクト部とが形成され、これら第１，第２コンタクト部が、半導体基板１０（ダイヤフラム部１０ａ）の表面に形成された拡散配線で接続された構成である。しかしながら、このような構成では、ダイヤフラム部１０ａ上の絶縁膜３０を削って第１コンタクト部を形成する必要があり、応力が第１コンタクト部に集中しやすい構造となることから、センサ感度が低下してしまう。 Instead of the above configuration, the conductive film formed inside the diaphragm portion 10a in plan view and the metal wiring formed outside the diaphragm portion 10a in plan view are connected by wiring. It is also possible. Specifically, a first contact portion that connects the conductor film and the surface of the diaphragm portion 10a and a second contact portion that connects the metal wiring and the surface of the semiconductor substrate 10 are formed. The first and second contact portions are connected by diffusion wiring formed on the surface of the semiconductor substrate 10 (diaphragm portion 10a). However, in such a configuration, it is necessary to form the first contact portion by cutting the insulating film 30 on the diaphragm portion 10a, and the stress is likely to concentrate on the first contact portion, resulting in a decrease in sensor sensitivity. Resulting in.

また、導電体膜４１〜４４（導電体膜４１ａ，４１ｂ，４２ａ，４２ｂ，４３ａ，４３ｂ，４４ａ，４４ｂ）は、少なくともダイヤフラム部１０ａ上における平面視形状が、図１に示す通り、ダイヤフラム部１０ａの中央部Ｑに対して点対称形状にされる。このようにするのは、主として、半導体圧力センサ１の出力に誤差が生ずるのを防止するためである。 Further, the conductor films 41 to 44 (conductor films 41a, 41b, 42a, 42b, 43a, 43b, 44a, 44b) have at least a diaphragm shape 10a as shown in FIG. It is made point-symmetrical with respect to the central part Q. This is mainly to prevent an error from occurring in the output of the semiconductor pressure sensor 1.

半導体圧力センサ１では、ダイヤフラム部１０ａが圧力を受けて撓んだ際に、ダイヤフラム部１０ａの中央部Ｑに関して対向する位置に配置されたピエゾ抵抗（ピエゾ抵抗１１，１３、或いはピエゾ抵抗１２，１４）に同じ応力変化が生ずることが望ましい。このため、ピエゾ抵抗１１〜１４は、図１に示す通り、ダイヤフラム部１０ａの中央部Ｑに対して点対称に配置されている。このようなピエゾ抵抗１１〜１４に対応して形成されている導電体膜４１〜４４の平面視形状（ダイヤフラム部１０ａ上における平面視形状）が、ダイヤフラム部１０ａの中央部Ｑに対して非対称である場合には、ピエゾ抵抗１１〜１４に加わる応力が非対称となって、半導体圧力センサ１の出力に誤差が生ずる。 In the semiconductor pressure sensor 1, when the diaphragm portion 10a is bent under pressure, the piezoresistors (piezoresistors 11 and 13 or piezoresistors 12 and 14) disposed at positions facing each other with respect to the central portion Q of the diaphragm portion 10a. It is desirable that the same stress change occur in Therefore, the piezoresistors 11 to 14 are arranged point-symmetrically with respect to the central portion Q of the diaphragm portion 10a as shown in FIG. The planar view shapes (plan view shapes on the diaphragm portion 10a) of the conductor films 41 to 44 formed corresponding to the piezoresistors 11 to 14 are asymmetric with respect to the central portion Q of the diaphragm portion 10a. In some cases, the stress applied to the piezoresistors 11 to 14 becomes asymmetric, and an error occurs in the output of the semiconductor pressure sensor 1.

本実施形態では、図１に示す通り、導電体膜４１〜４４の平面視形状（ダイヤフラム部１０ａ上における平面視形状）を、ダイヤフラム部１０ａの中央部Ｑに対して点対称形状にすることで、半導体圧力センサ１の出力に誤差が生ずるのを防止している。尚、導電体膜４１〜４４のダイヤフラム部１０ａ上における平面視形状のみならず、導電体膜４１〜４４の全体形状（平面視でダイヤフラム部１０ａの外側に延在する部分の形状を含む）を、ダイヤフラム部１０ａの中央部Ｑに対して点対称形状にしても良い。 In the present embodiment, as shown in FIG. 1, the shape of the conductor films 41 to 44 in a plan view (a plan view shape on the diaphragm portion 10a) is made point-symmetric with respect to the central portion Q of the diaphragm portion 10a. Thus, an error in the output of the semiconductor pressure sensor 1 is prevented. In addition, not only the planar view shape on the diaphragm part 10a of the conductor films 41 to 44 but also the entire shape of the conductor films 41 to 44 (including the shape of the portion extending outside the diaphragm part 10a in the plan view). The shape may be point-symmetric with respect to the central portion Q of the diaphragm portion 10a.

金属配線５１〜５４は、拡散配線２１〜２４とともにピエゾ抵抗１１〜１４のブリッジ回路ＢＲ１（図４参照）を構成するために、絶縁膜３０上に形成された配線である。この金属配線５１〜５４の材料としては、例えばアルミニウム（Ａｌ）を用いることができ、金属配線５１〜５４の厚みは、例えば１５００［ｎｍ］程度に設定される。 The metal wirings 51 to 54 are wirings formed on the insulating film 30 in order to form the bridge circuit BR1 (see FIG. 4) of the piezoresistors 11 to 14 together with the diffusion wirings 21 to 24. As a material of the metal wirings 51 to 54, for example, aluminum (Al) can be used, and the thickness of the metal wirings 51 to 54 is set to, for example, about 1500 [nm].

金属配線５１は、絶縁膜３０の紙面左上隅部に設けられるパッド部５１ａ、パッド部５１ａから−Ｙ方向に延びる配線部５１ｂ、及びパッド部５１ａから＋Ｘ方向に延びる配線部５１ｃを備える。金属配線５２は、絶縁膜３０の紙面右上隅部に設けられるパッド部５２ａ、パッド部５２ａから−Ｘ方向に延びる配線部５２ｂ、及びパッド部５２ａから−Ｙ方向に延びる配線部５２ｃを備える。 The metal wiring 51 includes a pad portion 51a provided in the upper left corner of the insulating film 30, a wiring portion 51b extending from the pad portion 51a in the −Y direction, and a wiring portion 51c extending from the pad portion 51a in the + X direction. The metal wiring 52 includes a pad portion 52a provided in the upper right corner of the insulating film 30, a wiring portion 52b extending in the −X direction from the pad portion 52a, and a wiring portion 52c extending in the −Y direction from the pad portion 52a.

金属配線５３は、絶縁膜３０の紙面右下隅部に設けられるパッド部５３ａ、パッド部５３ａから＋Ｙ方向に延びる配線部５３ｂ、及びパッド部５３ａから−Ｘ方向に延びる配線部５３ｃを備える。金属配線５４は、絶縁膜３０の紙面左下隅部に設けられるパッド部５４ａ、パッド部５４ａから＋Ｘ方向に延びる配線部５４ｂ、及びパッド部５４ａから＋Ｙ方向に延びる配線部５４ｃを備える。 The metal wiring 53 includes a pad portion 53a provided at the lower right corner of the insulating film 30, a wiring portion 53b extending from the pad portion 53a in the + Y direction, and a wiring portion 53c extending from the pad portion 53a in the −X direction. The metal wiring 54 includes a pad part 54a provided at the lower left corner of the insulating film 30, a wiring part 54b extending from the pad part 54a in the + X direction, and a wiring part 54c extending from the pad part 54a in the + Y direction.

金属配線５１〜５４は、絶縁膜３０に形成されたコンタクト部を介して拡散配線２１〜２４と接続されている。具体的には、図２に示す通り、金属配線５１（配線部５１ｃ）は、コンタクト部ＣＮを介して拡散配線２１（拡散配線２１ａ）に接続され、金属配線５２（配線部５２ｂ）は、コンタクト部ＣＮを介して拡散配線２１（拡散配線２１ｃ）に接続されている。同様に、金属配線５２（配線部５２ｃ）は、不図示のコンタクト部を介して拡散配線２２（拡散配線２２ａ）に接続され、金属配線５３（配線部５３ｂ）は、不図示のコンタクト部を介して拡散配線２２（拡散配線２２ｃ）に接続されている。ここで、コンタクト部は、例えば絶縁膜３０をエッチングすることによって形成され、このコンタクト部に金属配線が充填されることによって、金属配線と拡散配線とが接続される。 The metal wirings 51 to 54 are connected to the diffusion wirings 21 to 24 through contact portions formed in the insulating film 30. Specifically, as shown in FIG. 2, the metal wiring 51 (wiring part 51c) is connected to the diffusion wiring 21 (diffusion wiring 21a) via the contact part CN, and the metal wiring 52 (wiring part 52b) is a contact. It is connected to the diffusion wiring 21 (diffusion wiring 21c) via the part CN. Similarly, the metal wiring 52 (wiring part 52c) is connected to the diffusion wiring 22 (diffusion wiring 22a) via a contact part (not shown), and the metal wiring 53 (wiring part 53b) is connected via a contact part (not shown). Are connected to the diffusion wiring 22 (diffusion wiring 22c). Here, the contact portion is formed, for example, by etching the insulating film 30, and the metal wiring and the diffusion wiring are connected by filling the contact portion with the metal wiring.

また、金属配線５３（配線部５３ｃ）は、不図示のコンタクト部を介して拡散配線２３（拡散配線２３ａ）に接続され、金属配線５４（配線部５４ｂ）は、不図示のコンタクト部を介して拡散配線２３（拡散配線２３ｃ）に接続されている。金属配線５４（配線部５４ｃ）は、不図示のコンタクト部を介して拡散配線２４（拡散配線２４ａ）に接続され、金属配線５１（配線部５１ｂ）は、不図示のコンタクト部を介して拡散配線２４（拡散配線２４ｃ）に接続されている。 The metal wiring 53 (wiring portion 53c) is connected to the diffusion wiring 23 (diffusion wiring 23a) via a contact portion (not shown), and the metal wiring 54 (wiring portion 54b) is connected via a contact portion (not shown). It is connected to the diffusion wiring 23 (diffusion wiring 23c). The metal wiring 54 (wiring part 54c) is connected to the diffusion wiring 24 (diffusion wiring 24a) via a contact part (not shown), and the metal wiring 51 (wiring part 51b) is connected to the diffusion wiring via a contact part (not shown). 24 (diffusion wiring 24c).

ここで、図１，図２に示す通り、導電体膜４１ａは、金属配線５１（配線部５１ｃ）に延びるように形成されており、導電体膜４１ｂは、金属配線５２（配線部５２ｂ）に延びるように形成されている。金属配線５１（配線部５１ｃ）は、コンタクト部ＣＮ及び拡散配線２１ａを介してピエゾ抵抗１１ａの他端に接続されており、金属配線５２（配線部５２ｂ）は、コンタクト部ＣＮ及び拡散配線２１ｃを介してピエゾ抵抗１１ｂの他端に接続されている。従って、導電体膜４１ａは、絶縁膜３０上において、対応するピエゾ抵抗１１ａの他端に接続される金属配線５１（配線部５１ｃ）に延びるように形成されており、導電体膜４１ｂは、絶縁膜３０上において、対応するピエゾ抵抗１１ｂの他端に接続される金属配線５２（配線部５２ｂ）に延びるように形成されている。 Here, as shown in FIGS. 1 and 2, the conductor film 41a is formed so as to extend to the metal wiring 51 (wiring part 51c), and the conductor film 41b is formed on the metal wiring 52 (wiring part 52b). It is formed to extend. The metal wiring 51 (wiring part 51c) is connected to the other end of the piezoresistor 11a via the contact part CN and the diffusion wiring 21a, and the metal wiring 52 (wiring part 52b) connects the contact part CN and the diffusion wiring 21c. To the other end of the piezoresistor 11b. Therefore, the conductor film 41a is formed on the insulating film 30 so as to extend to the metal wiring 51 (wiring portion 51c) connected to the other end of the corresponding piezoresistor 11a. On the film | membrane 30, it is formed so that it may extend to the metal wiring 52 (wiring part 52b) connected to the other end of the corresponding piezoresistor 11b.

同様に、導電体膜４２ａは、絶縁膜３０上において、対応するピエゾ抵抗１２ａの他端に接続される金属配線５２（配線部５２ｃ）に延びるように形成されており、導電体膜４２ｂは、絶縁膜３０上において、対応するピエゾ抵抗１２ｂの他端に接続される金属配線５３（配線部５３ｂ）に延びるように形成されている。また、導電体膜４３ａは、絶縁膜３０上において、対応するピエゾ抵抗１３ａの他端に接続される金属配線５３（配線部５３ｃ）に延びるように形成されており、導電体膜４３ｂは、絶縁膜３０上において、対応するピエゾ抵抗１３ｂの他端に接続される金属配線５４（配線部５４ｂ）に延びるように形成されている。また、導電体膜４４ａは、絶縁膜３０上において、対応するピエゾ抵抗１４ａの他端に接続される金属配線５４（配線部５４ｃ）に延びるように形成されており、導電体膜４４ｂは、絶縁膜３０上において、対応するピエゾ抵抗１４ｂの他端に接続される金属配線５１（配線部５１ｂ）に延びるように形成されている。 Similarly, the conductor film 42a is formed on the insulating film 30 so as to extend to the metal wiring 52 (wiring portion 52c) connected to the other end of the corresponding piezoresistor 12a. On the insulating film 30, it is formed to extend to the metal wiring 53 (wiring portion 53b) connected to the other end of the corresponding piezoresistor 12b. In addition, the conductor film 43a is formed on the insulating film 30 so as to extend to the metal wiring 53 (wiring portion 53c) connected to the other end of the corresponding piezoresistor 13a. On the film 30, it is formed to extend to the metal wiring 54 (wiring portion 54b) connected to the other end of the corresponding piezoresistor 13b. In addition, the conductor film 44a is formed on the insulating film 30 so as to extend to the metal wiring 54 (wiring portion 54c) connected to the other end of the corresponding piezoresistor 14a. On the film 30, it is formed so as to extend to the metal wiring 51 (wiring part 51b) connected to the other end of the corresponding piezoresistor 14b.

図４は、本発明の第１実施形態で構成されるブリッジ回路を示す図である。尚、図４においては、図１〜図３に示す部材に相当する構成には同一の符号を付してある。図４に示す通り、ブリッジ回路ＢＲ１は、ピエゾ抵抗１１（１１ａ，１１ｂ）、ピエゾ抵抗１２（１２ａ，１２ｂ）、ピエゾ抵抗１３（１３ａ，１３ｂ）、及びピエゾ抵抗１４（１４ａ，１４ｂ）が環状に接続され、ピエゾ抵抗１４，１１間に金属配線５１が接続され、ピエゾ抵抗１１，１２間に金属配線５２が接続され、ピエゾ抵抗１２，１３間に金属配線５３が接続され、ピエゾ抵抗１３，１４間に金属配線５４が接続された回路である。尚、図４に示すブリッジ回路ＢＲ１は、例えば金属配線５１が電源に接続され、金属配線５３が接地され、金属配線５２，５４が電圧出力端子に接続される。 FIG. 4 is a diagram showing a bridge circuit configured in the first embodiment of the present invention. In FIG. 4, the same reference numerals are given to the components corresponding to the members shown in FIGS. As shown in FIG. 4, the bridge circuit BR1 includes a piezoresistor 11 (11a, 11b), a piezoresistor 12 (12a, 12b), a piezoresistor 13 (13a, 13b), and a piezoresistor 14 (14a, 14b). The metal wiring 51 is connected between the piezoresistors 14 and 11, the metal wiring 52 is connected between the piezoresistors 11 and 12, the metal wiring 53 is connected between the piezoresistors 12 and 13, and the piezoresistors 13 and 14 are connected. In this circuit, metal wiring 54 is connected between them. In the bridge circuit BR1 shown in FIG. 4, for example, the metal wiring 51 is connected to the power source, the metal wiring 53 is grounded, and the metal wirings 52 and 54 are connected to the voltage output terminal.

また、図４に示すブリッジ回路ＢＲ１では、ピエゾ抵抗１１（１１ａ，１１ｂ）、ピエゾ抵抗１２（１２ａ，１２ｂ）、ピエゾ抵抗１３（１３ａ，１３ｂ）、及びピエゾ抵抗１４（１４ａ，１４ｂ）に対応して、導電体膜４１（４１ａ，４１ｂ）、導電体膜４２（４２ａ，４２ｂ）、導電体膜４３（４３ａ，４３ｂ）、及び導電体膜４４（４４ａ，４４ｂ）がそれぞれ設けられている。そして、導電体膜４１ａ，４１ｂ，４２ａ，４２ｂ，４３ａ，４３ｂ，４４ａ，４４ｂは、対応するピエゾ抵抗１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，１４ａ，１４ｂの他端にそれぞれ接続されている。 Further, the bridge circuit BR1 shown in FIG. 4 corresponds to the piezoresistor 11 (11a, 11b), the piezoresistor 12 (12a, 12b), the piezoresistor 13 (13a, 13b), and the piezoresistor 14 (14a, 14b). The conductor film 41 (41a, 41b), the conductor film 42 (42a, 42b), the conductor film 43 (43a, 43b), and the conductor film 44 (44a, 44b) are provided. The conductor films 41a, 41b, 42a, 42b, 43a, 43b, 44a, 44b are connected to the other ends of the corresponding piezoresistors 11a, 11b, 12a, 12b, 13a, 13b, 14a, 14b, respectively. .

以上の構成を有する半導体圧力センサ１において、ダイヤフラム部１０ａに圧力が加わるとダイヤフラム部１０ａに撓みが生ずる。すると、ダイヤフラム部１０ａの撓みに応じた応力が、ピエゾ抵抗１１（１１ａ，１１ｂ）、ピエゾ抵抗１２（１２ａ，１２ｂ）、ピエゾ抵抗１３（１３ａ，１３ｂ）、及びピエゾ抵抗１４（１４ａ，１４ｂ）に作用し、これにより抵抗値が変化する。このような抵抗値の変化が生ずると、金属配線５２，５４が接続された電圧出力端子間の電圧が変化し、この電圧出力端子間の電圧変化を検出することによってダイヤフラム部１０ａに加わる圧力を求めることができる。 In the semiconductor pressure sensor 1 having the above configuration, when pressure is applied to the diaphragm portion 10a, the diaphragm portion 10a is bent. Then, stress corresponding to the deflection of the diaphragm portion 10a is applied to the piezoresistors 11 (11a, 11b), piezoresistors 12 (12a, 12b), piezoresistors 13 (13a, 13b), and piezoresistors 14 (14a, 14b). It acts and this changes the resistance value. When such a change in resistance value occurs, the voltage between the voltage output terminals to which the metal wirings 52 and 54 are connected changes, and the pressure applied to the diaphragm portion 10a is detected by detecting the voltage change between the voltage output terminals. Can be sought.

ここで、ピエゾ抵抗と導電体膜との間の電位差について考察する。ここでは理解を容易にするために、電源電圧が４［Ｖ］であり、ピエゾ抵抗１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，１４ａ，１４ｂの抵抗値が全て等しいものとする。従来の半導体圧力センサのように、導電体膜が全てのピエゾ抵抗を覆うように形成されている場合には、導電体膜とピエゾ抵抗との電位差は最大で電源電圧（４［Ｖ］）と同程度になる。これに対し、本実施形態では、ピエゾ抵抗に対応する導電体膜が個別に形成されており、対応するピエゾ抵抗の他端に接続されているため、導電体膜とピエゾ抵抗との電位差は最大で個々のピエゾ抵抗の電圧降下と同程度（１［Ｖ］）になり、従来よりも大幅に電位差を小さくすることができる。これにより、従来よりも測定誤差を低減することができる。 Here, the potential difference between the piezoresistor and the conductor film will be considered. Here, for easy understanding, it is assumed that the power supply voltage is 4 [V] and the resistance values of the piezoresistors 11a, 11b, 12a, 12b, 13a, 13b, 14a, and 14b are all equal. When the conductor film is formed so as to cover all the piezoresistors as in the conventional semiconductor pressure sensor, the potential difference between the conductor film and the piezoresistors is a maximum of the power supply voltage (4 [V]). It becomes the same level. On the other hand, in the present embodiment, the conductor film corresponding to the piezoresistor is individually formed and connected to the other end of the corresponding piezoresistor, so that the potential difference between the conductor film and the piezoresistor is maximum. Thus, the voltage drop is about the same as the voltage drop of each piezoresistor (1 [V]), and the potential difference can be greatly reduced as compared with the prior art. Thereby, a measurement error can be reduced as compared with the conventional case.

以上の通り、本実施形態では、ブリッジ回路ＢＲ１を構成するピエゾ抵抗１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，１４ａ，１４ｂの各々に対応する導電体膜４１ａ，４１ｂ，４２ａ，４２ｂ，４３ａ，４３ｂ，４４ａ，４４ｂを絶縁膜３０上に個別に設けている。そして、これら導電体膜４１ａ，４１ｂ，４２ａ，４２ｂ，４３ａ，４３ｂ，４４ａ，４４ｂを、対応するピエゾ抵抗１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，１４ａ，１４ｂの他端に接続するようにしている。これにより、ピエゾ抵抗と、対応する導電体膜との間の電位差を従来よりも小さくすることができ、従来よりも測定誤差を低減することが可能である。 As described above, in the present embodiment, the conductor films 41a, 41b, 42a, 42b, 43a corresponding to each of the piezoresistors 11a, 11b, 12a, 12b, 13a, 13b, 14a, 14b constituting the bridge circuit BR1. 43b, 44a, and 44b are individually provided on the insulating film 30. The conductor films 41a, 41b, 42a, 42b, 43a, 43b, 44a, 44b are connected to the other ends of the corresponding piezoresistors 11a, 11b, 12a, 12b, 13a, 13b, 14a, 14b. ing. Thereby, the potential difference between the piezoresistor and the corresponding conductor film can be made smaller than before, and the measurement error can be reduced more than before.

また、本実施形態では、従来のように導電体膜が全てのピエゾ抵抗を覆うように形成されている訳ではなく、ピエゾ抵抗の各々を平面視で覆うように個別に形成されていることから、導電体膜とダイヤフラム部１０ａ（或いは、絶縁膜３０）との熱膨張係数の差によって生ずる応力を小さくすることができる。これによっても、測定誤差を低減することが可能である。 In the present embodiment, the conductor film is not formed so as to cover all the piezoresistors as in the prior art, but is formed individually so as to cover each of the piezoresistors in a plan view. The stress generated by the difference in the thermal expansion coefficient between the conductor film and the diaphragm portion 10a (or the insulating film 30) can be reduced. This also makes it possible to reduce measurement errors.

〔第２実施形態〕
図５は、本発明の第２実施形態で構成されるブリッジ回路を示す図である。尚、図５においては、図４に示す構成と同じものには同一の符号を付してある。図５に示す通り、本実施形態で構成されるブリッジ回路ＢＲ２は、図４に示すブリッジ回路ＢＲ１と同様に、ピエゾ抵抗１１（１１ａ，１１ｂ）、ピエゾ抵抗１２（１２ａ，１２ｂ）、ピエゾ抵抗１３（１３ａ，１３ｂ）、及びピエゾ抵抗１４（１４ａ，１４ｂ）が環状に接続され、ピエゾ抵抗１４，１１間に金属配線５１が接続され、ピエゾ抵抗１１，１２間に金属配線５２が接続され、ピエゾ抵抗１２，１３間に金属配線５３が接続され、ピエゾ抵抗１３，１４間に金属配線５４が接続された回路である。 [Second Embodiment]
FIG. 5 is a diagram showing a bridge circuit configured in the second embodiment of the present invention. In FIG. 5, the same components as those shown in FIG. 4 are denoted by the same reference numerals. As shown in FIG. 5, the bridge circuit BR <b> 2 configured in the present embodiment is similar to the bridge circuit BR <b> 1 shown in FIG. 4, the piezoresistor 11 (11 a, 11 b), the piezoresistor 12 (12 a, 12 b), and the piezoresistor 13. (13a, 13b) and the piezoresistors 14 (14a, 14b) are connected in a ring shape, a metal wire 51 is connected between the piezoresistors 14, 11, and a metal wire 52 is connected between the piezoresistors 11, 12. In this circuit, a metal wiring 53 is connected between the resistors 12 and 13 and a metal wiring 54 is connected between the piezoresistors 13 and 14.

但し、本実施形態で構成されるブリッジ回路ＢＲ２は、図４に示すブリッジ回路ＢＲ１とは異なり、導電体膜４１ａ，４１ｂ，４２ａ，４２ｂ，４３ａ，４３ｂ，４４ａ，４４ｂが、対応するピエゾ抵抗１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，１４ａ，１４ｂの一端にそれぞれ接続されている。つまり、本実施形態では、図１に示す導電体膜４１〜４４が、金属配線５１〜５２に接続されておらず、拡散配線２１〜２４に接続されている点が、第１実施形態とは異なる。 However, the bridge circuit BR2 configured in this embodiment is different from the bridge circuit BR1 shown in FIG. 4 in that the conductor films 41a, 41b, 42a, 42b, 43a, 43b, 44a, and 44b correspond to the corresponding piezoresistors 11a. , 11b, 12a, 12b, 13a, 13b, 14a, 14b, respectively. That is, in this embodiment, the conductor films 41 to 44 shown in FIG. 1 are not connected to the metal wirings 51 to 52, but are connected to the diffusion wirings 21 to 24. Different.

具体的に、導電体膜４１（４１ａ，４１ｂ）は、金属配線５１，５２（配線部５１ｃ，５２ｂ）に接続されておらず、拡散配線２１（２１ｂ）に接続されている。また、導電体膜４２（４２ａ，４２ｂ）は、金属配線５２，５３（配線部５２ｃ，５３ｂ）に接続されておらず、拡散配線２２（２２ｂ）に接続されている。また、導電体膜４３（４３ａ，４３ｂ）は、金属配線５３，５４（配線部５３ｃ，５４ｂ）に接続されておらず、拡散配線２３（２３ｂ）に接続されている。また、導電体膜４４（４４ａ，４４ｂ）は、金属配線５４，５１（配線部５４ｃ，５１ｂ）に接続されておらず、拡散配線２４（２４ｂ）に接続されている。 Specifically, the conductor film 41 (41a, 41b) is not connected to the metal wirings 51, 52 (wiring portions 51c, 52b), but is connected to the diffusion wiring 21 (21b). The conductor film 42 (42a, 42b) is not connected to the metal wirings 52, 53 (wiring portions 52c, 53b), but is connected to the diffusion wiring 22 (22b). The conductor film 43 (43a, 43b) is not connected to the metal wirings 53, 54 (wiring portions 53c, 54b), but is connected to the diffusion wiring 23 (23b). The conductor film 44 (44a, 44b) is not connected to the metal wirings 54, 51 (wiring portions 54c, 51b), but is connected to the diffusion wiring 24 (24b).

以上の通り、本実施形態の半導体圧力センサは、ピエゾ抵抗１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，１４ａ，１４ｂに対する導電体膜４１ａ，４１ｂ，４２ａ，４２ｂ，４３ａ，４３ｂ，４４ａ，４４ｂの接続点の位置が異なるだけで、基本的な構成は、第１実施形態の半導体圧力センサと同じである。このため、本実施形態においても、従来よりも測定誤差を低減することが可能である。 As described above, the semiconductor pressure sensor of the present embodiment has the conductor films 41a, 41b, 42a, 42b, 43a, 43b, 44a, 44b with respect to the piezoresistors 11a, 11b, 12a, 12b, 13a, 13b, 14a, 14b. The basic configuration is the same as that of the semiconductor pressure sensor of the first embodiment except that the position of the connection point is different. For this reason, also in this embodiment, it is possible to reduce a measurement error compared with the past.

〔第３実施形態〕
図６は、本発明の第３実施形態で構成されるブリッジ回路を示す図である。尚、図６においても、図５と同様に、図４に示す構成と同じものには同一の符号を付してある。上述した第１，第２実施形態の半導体圧力センサは、ピエゾ抵抗１１〜１４が、一端が互いに接続されて近接配置された一対のピエゾ抵抗をそれぞれ備えおり、導電体膜４１〜４４が、ピエゾ抵抗１１〜１４が備える一対のピエゾ抵抗に対応して形成された一対の導電体膜をそれぞれ備えるものであった。これに対し、本実施形態の半導体圧力センサは、ピエゾ抵抗１１〜１４の各々が１つの素子からなり、これらピエゾ抵抗１１〜１４に対して導電体膜４１〜４４がそれぞれ設けられたものである。 [Third Embodiment]
FIG. 6 is a diagram showing a bridge circuit configured in the third embodiment of the present invention. Also in FIG. 6, like FIG. 5, the same components as those shown in FIG. In the semiconductor pressure sensors according to the first and second embodiments described above, the piezoresistors 11 to 14 each have a pair of piezoresistors that are connected in close proximity to each other, and the conductor films 41 to 44 are piezoresistors. Each of the resistors 11 to 14 includes a pair of conductor films formed corresponding to the pair of piezoresistors. On the other hand, in the semiconductor pressure sensor of the present embodiment, each of the piezoresistors 11 to 14 is composed of one element, and conductor films 41 to 44 are provided for the piezoresistors 11 to 14, respectively. .

このため、本実施形態で構成されるブリッジ回路ＢＲ３は、図６に示す通り、４つのピエゾ抵抗１１〜１４が環状に接続され、ピエゾ抵抗１４，１１間に金属配線５１が接続され、ピエゾ抵抗１１，１２間に金属配線５２が接続され、ピエゾ抵抗１２，１３間に金属配線５３が接続され、ピエゾ抵抗１３，１４間に金属配線５４が接続された回路である。導電体膜４１〜４４は、それぞれピエゾ抵抗１１〜１４に対応して設けられていればよく、ピエゾ抵抗１１〜１４に対する導電体膜４１〜４４の接続点の位置は任意である。 Therefore, in the bridge circuit BR3 configured in the present embodiment, as shown in FIG. 6, four piezoresistors 11 to 14 are connected in a ring shape, and the metal wiring 51 is connected between the piezoresistors 14 and 11, and the piezoresistor is connected. 11 is a circuit in which a metal wiring 52 is connected between the piezoresistors 12 and 13, a metal wiring 53 is connected between the piezoresistors 12 and 13, and a metal wiring 54 is connected between the piezoresistors 13 and 14. The conductor films 41 to 44 only have to be provided corresponding to the piezoresistors 11 to 14, respectively, and the positions of the connection points of the conductor films 41 to 44 with respect to the piezoresistors 11 to 14 are arbitrary.

例えば、図６（ａ）に示す通り、導電体膜４１〜４４は、ピエゾ抵抗１１〜１４の一端に接続されていても良く、図６（ｂ）に示す通り、導電体膜４１〜４４は、ピエゾ抵抗１１〜１４の他端に接続されていても良い。図６（ａ）に示す例では、導電体膜４１，４４が金属配線５１に接続されて同電位になり、導電体膜４２，４３が金属配線５３に接続されて同電位になる。また、図６（ｂ）に示す例では、導電体膜４１，４２が金属配線５２に接続されて同電位になり、導電体膜４３，４４が金属配線５４に接続されて同電位になる。 For example, as shown in FIG. 6A, the conductor films 41 to 44 may be connected to one end of the piezoresistors 11 to 14, and as shown in FIG. The other ends of the piezoresistors 11 to 14 may be connected. In the example shown in FIG. 6A, the conductor films 41 and 44 are connected to the metal wiring 51 to have the same potential, and the conductor films 42 and 43 are connected to the metal wiring 53 to have the same potential. In the example shown in FIG. 6B, the conductor films 41 and 42 are connected to the metal wiring 52 and have the same potential, and the conductor films 43 and 44 are connected to the metal wiring 54 and have the same potential.

また、図６（ｃ）に示す通り、導電体膜４１がピエゾ抵抗１１の一端に接続され、導電体膜４２がピエゾ抵抗１２の他端に接続され、導電体膜４３がピエゾ抵抗１３の一端に接続され、導電体膜４４がピエゾ抵抗１４の他端に接続されていても良い。図６（ｃ）に示す例では、導電体膜４１〜４４が異なる金属配線５１〜５４にそれぞれ接続されることになる。つまり、導電体膜４１が金属配線５１に接続され、導電体膜４２が金属配線５２に接続され、導電体膜４３が金属配線５３に接続され、導電体膜４４が金属配線５４に接続される。 Also, as shown in FIG. 6C, the conductor film 41 is connected to one end of the piezoresistor 11, the conductor film 42 is connected to the other end of the piezoresistor 12, and the conductor film 43 is one end of the piezoresistor 13. The conductor film 44 may be connected to the other end of the piezoresistor 14. In the example shown in FIG. 6C, the conductor films 41 to 44 are connected to different metal wirings 51 to 54, respectively. That is, the conductor film 41 is connected to the metal wiring 51, the conductor film 42 is connected to the metal wiring 52, the conductor film 43 is connected to the metal wiring 53, and the conductor film 44 is connected to the metal wiring 54. .

以上の通り、本実施形態の半導体圧力センサは、ピエゾ抵抗１１〜１４が１つの素子からなり、これらピエゾ抵抗１１〜１４に対応して導電体膜４１〜４４がそれぞれ設けられたものである。このように、本実施形態の半導体圧力センサは、第１，第２実施形態の半導体圧力センサとは、ピエゾ抵抗及び導電体膜の数が異なるものの、ピエゾ抵抗の各々に対応して個別に導電体膜が形成されており、導電体膜が対応するピエゾ抵抗の一端又は他端に接続されている点においては、第１，第２実施形態と同様である。このため、本実施形態においても、従来よりも測定誤差を低減することが可能である。 As described above, in the semiconductor pressure sensor of the present embodiment, the piezoresistors 11 to 14 are formed of one element, and the conductor films 41 to 44 are provided corresponding to the piezoresistors 11 to 14, respectively. As described above, the semiconductor pressure sensor of this embodiment differs from the semiconductor pressure sensor of the first and second embodiments in that the number of piezoresistors and conductor films is different, but the semiconductor pressure sensor is individually conductive corresponding to each of the piezoresistors. A body film is formed and is the same as the first and second embodiments in that the conductor film is connected to one end or the other end of the corresponding piezoresistor. For this reason, also in this embodiment, it is possible to reduce a measurement error compared with the past.

〔第４実施形態〕
図７は、本発明の第４実施形態で構成されるブリッジ回路を示す図である。尚、図７においても、図５，図６と同様に、図４に示す構成と同じものには同一の符号を付してある。上述した第１〜第３実施形態の半導体圧力センサは何れも、１つのピエゾ抵抗に対応して１つの導電体膜が形成されているものであった。これに対し、本実施形態の半導体圧力センサは、１つのピエゾ抵抗に対応して複数の導電体膜が形成されているものである。 [Fourth Embodiment]
FIG. 7 is a diagram showing a bridge circuit configured in the fourth embodiment of the present invention. In FIG. 7 as well, like FIG. 5 and FIG. 6, the same components as those shown in FIG. In each of the semiconductor pressure sensors of the first to third embodiments described above, one conductor film is formed corresponding to one piezoresistor. On the other hand, the semiconductor pressure sensor of the present embodiment has a plurality of conductor films formed corresponding to one piezoresistor.

具体的に、第１，第２実施形態の半導体圧力センサでは、ピエゾ抵抗１１（１１ａ，１１ｂ）、ピエゾ抵抗１２（１２ａ，１２ｂ）、ピエゾ抵抗１３（１３ａ，１３ｂ）、及びピエゾ抵抗１４（１４ａ，１４ｂ）に対応して、導電体膜４１（４１ａ，４１ｂ）、導電体膜４２（４２ａ，４２ｂ）、導電体膜４３（４３ａ，４３ｂ）、及び導電体膜４４（４４ａ，４４ｂ）がそれぞれ形成されていた。また、第３実施形態では、ピエゾ抵抗１１〜１４に対して導電体膜４１〜４４がそれぞれ形成されていた。 Specifically, in the semiconductor pressure sensors of the first and second embodiments, the piezoresistor 11 (11a, 11b), the piezoresistor 12 (12a, 12b), the piezoresistor 13 (13a, 13b), and the piezoresistor 14 (14a). 14b), the conductor film 41 (41a, 41b), the conductor film 42 (42a, 42b), the conductor film 43 (43a, 43b), and the conductor film 44 (44a, 44b), respectively. Was formed. In the third embodiment, the conductor films 41 to 44 are formed for the piezoresistors 11 to 14, respectively.

これに対し、本実施形態の半導体圧力センサは、１つのピエゾ抵抗１１に対応して２つの導電体膜４１ａ，４１ｂからなる導電体膜４１が対応して形成されており、１つのピエゾ抵抗１２に対応して２つの導電体膜４２ａ，４２ｂからなる導電体膜４２が対応して形成されている。同様に、１つのピエゾ抵抗１３に対応して２つの導電体膜４３ａ，４３ｂからなる導電体膜４３が対応して形成されており、１つのピエゾ抵抗１４に対応して２つの導電体膜４４ａ，４４ｂからなる導電体膜４４が対応して形成されている。つまり、本実施形態の半導体圧力センサは、図４に示すブリッジ回路ＢＲ１を構成するピエゾ抵抗１１〜１４（一対のピエゾ抵抗をそれぞれ備えるピエゾ抵抗）を、図６に示す１つの素子からなるピエゾ抵抗１１〜１４に代えた構成である。 On the other hand, in the semiconductor pressure sensor of this embodiment, the conductor film 41 composed of the two conductor films 41a and 41b is formed corresponding to one piezoresistor 11, and one piezoresistor 12 is formed. Correspondingly, a conductor film 42 composed of two conductor films 42a and 42b is formed correspondingly. Similarly, a conductor film 43 composed of two conductor films 43 a and 43 b is formed corresponding to one piezoresistor 13, and two conductor films 44 a corresponding to one piezoresistor 14. , 44b are formed correspondingly. That is, the semiconductor pressure sensor according to the present embodiment has the piezoresistors 11 to 14 (piezoresistors each having a pair of piezoresistors) constituting the bridge circuit BR1 shown in FIG. It is the structure replaced with 11-14.

以上の通り、本実施形態の半導体圧力センサは、ピエゾ抵抗１１〜１４が１つの素子からなり、これらピエゾ抵抗１１〜１４に対応して複数の導電体膜がそれぞれ設けられたものである。このように、本実施形態の半導体圧力センサにおいても、ピエゾ抵抗の各々に対応して個別に導電体膜が形成されており、導電体膜が対応するピエゾ抵抗の一端又は他端に接続されている点においては、第１〜第３実施形態と同様である。このため、本実施形態においても、従来よりも測定誤差を低減することが可能である。 As described above, in the semiconductor pressure sensor of this embodiment, the piezoresistors 11 to 14 are formed of one element, and a plurality of conductor films are provided corresponding to the piezoresistors 11 to 14, respectively. Thus, also in the semiconductor pressure sensor of this embodiment, the conductor film is individually formed corresponding to each piezoresistor, and the conductor film is connected to one end or the other end of the corresponding piezoresistor. This is the same as the first to third embodiments. For this reason, also in this embodiment, it is possible to reduce a measurement error compared with the past.

〔第５実施形態〕
図８は、本発明の第５実施形態で構成されるブリッジ回路を示す図である。尚、図８においても、図５〜図７と同様に、図４に示す構成と同じものには同一の符号を付してある。本実施形態の半導体圧力センサは、ピエゾ抵抗１１〜１４の各々に設けられるピエゾ抵抗の数、及び導電体膜４１〜４４の各々に設けられる導電体膜の数を、第１，第２実施形態よりも増加させたものである。具体的に、本実施形態の半導体圧力センサは、ピエゾ抵抗１１〜１４の各々に４つのピエゾ抵抗が設けられており、導電体膜４１〜４４の各々に４つの導電体膜が設けられている。 [Fifth Embodiment]
FIG. 8 is a diagram showing a bridge circuit configured in the fifth embodiment of the present invention. In FIG. 8, the same components as those shown in FIG. 4 are denoted by the same reference numerals as in FIGS. In the semiconductor pressure sensor of the present embodiment, the number of piezoresistors provided in each of the piezoresistors 11 to 14 and the number of conductor films provided in each of the conductor films 41 to 44 are determined according to the first and second embodiments. More than that. Specifically, in the semiconductor pressure sensor of the present embodiment, four piezoresistors are provided for each of the piezoresistors 11 to 14, and four conductor films are provided for each of the conductor films 41 to 44. .

図８に示す通り、本実施形態で構成されるブリッジ回路ＢＲ５は、ピエゾ抵抗１１（１１ａ〜１１ｄ）、ピエゾ抵抗１２（１２ａ〜１２ｄ）、ピエゾ抵抗１３（１３ａ〜１３ｄ）、及びピエゾ抵抗１４（１４ａ〜１４ｄ）が環状に接続され、ピエゾ抵抗１４，１１間に金属配線５１が接続され、ピエゾ抵抗１１，１２間に金属配線５２が接続され、ピエゾ抵抗１２，１３間に金属配線５３が接続され、ピエゾ抵抗１３，１４間に金属配線５４が接続された回路である。 As shown in FIG. 8, the bridge circuit BR5 configured in this embodiment includes a piezoresistor 11 (11a to 11d), a piezoresistor 12 (12a to 12d), a piezoresistor 13 (13a to 13d), and a piezoresistor 14 ( 14a to 14d) are connected in a ring shape, a metal wire 51 is connected between the piezoresistors 14 and 11, a metal wire 52 is connected between the piezoresistors 11 and 12, and a metal wire 53 is connected between the piezoresistors 12 and 13. In this circuit, the metal wiring 54 is connected between the piezoresistors 13 and 14.

具体的に、ピエゾ抵抗１１ａ，１１ｂの一端は互いに接続されており、ピエゾ抵抗１１ｃ，１１ｄの一端は互いに接続されており、ピエゾ抵抗１１ｂの他端とピエゾ抵抗１１ｃの他端とが互いに接続されている。ピエゾ抵抗１２ａ，１２ｂの一端は互いに接続されており、ピエゾ抵抗１２ｃ，１２ｄの一端は互いに接続されており、ピエゾ抵抗１２ｂの他端とピエゾ抵抗１２ｃの他端とが互いに接続されている。 Specifically, one end of the piezoresistors 11a and 11b is connected to each other, one end of the piezoresistors 11c and 11d is connected to each other, and the other end of the piezoresistor 11b and the other end of the piezoresistor 11c are connected to each other. ing. One ends of the piezo resistors 12a and 12b are connected to each other, one ends of the piezo resistors 12c and 12d are connected to each other, and the other end of the piezo resistors 12b and the other end of the piezo resistors 12c are connected to each other.

同様に、ピエゾ抵抗１３ａ，１３ｂの一端は互いに接続されており、ピエゾ抵抗１３ｃ，１３ｄの一端は互いに接続されており、ピエゾ抵抗１３ｂの他端とピエゾ抵抗１３ｃの他端とが互いに接続されている。ピエゾ抵抗１４ａ，１４ｂの一端は互いに接続されており、ピエゾ抵抗１４ｃ，１４ｄの一端は互いに接続されており、ピエゾ抵抗１４ｂの他端とピエゾ抵抗１４ｃの他端とが互いに接続されている。 Similarly, one end of the piezoresistors 13a and 13b is connected to each other, one end of the piezoresistors 13c and 13d is connected to each other, and the other end of the piezoresistor 13b and the other end of the piezoresistor 13c are connected to each other. Yes. One ends of the piezoresistors 14a and 14b are connected to each other, one ends of the piezoresistors 14c and 14d are connected to each other, and the other end of the piezoresistor 14b and the other end of the piezoresistor 14c are connected to each other.

また、図８に示すブリッジ回路ＢＲ５では、ピエゾ抵抗１１（１１ａ〜１１ｄ）、ピエゾ抵抗１２（１２ａ〜１２ｄ）、ピエゾ抵抗１３（１３ａ〜１３ｄ）、及びピエゾ抵抗１４（１４ａ〜１４ｄ）に対応して、導電体膜４１（４１ａ〜４１ｄ）、導電体膜４２（４２ａ〜４２ｄ）、導電体膜４３（４３ａ〜４３ｄ）、及び導電体膜４４（４４ａ〜４４ｄ）がそれぞれ設けられている。そして、導電体膜４１ａ〜４１ｄ，４２ａ〜４２ｄ，４３ａ〜４３ｄ，４４ａ〜４４ｄは、対応するピエゾ抵抗１１ａ〜１１ｄ，１２ａ〜１２ｄ，１３ａ〜１３ｄ，１４ａ〜１４ｄの他端にそれぞれ接続されている。 The bridge circuit BR5 shown in FIG. 8 corresponds to the piezoresistors 11 (11a to 11d), the piezoresistors 12 (12a to 12d), the piezoresistors 13 (13a to 13d), and the piezoresistors 14 (14a to 14d). The conductor films 41 (41a to 41d), the conductor films 42 (42a to 42d), the conductor films 43 (43a to 43d), and the conductor films 44 (44a to 44d) are respectively provided. The conductor films 41a to 41d, 42a to 42d, 43a to 43d, 44a to 44d are connected to the other ends of the corresponding piezoresistors 11a to 11d, 12a to 12d, 13a to 13d, and 14a to 14d, respectively. .

図９は、本発明の第５実施形態による半導体圧力センサの要部構成を示す平面図であり、図２に相当するものである。尚、図９においては、図２に示す構成と同じものには同一の符号を付してある。前述の通り、本実施形態の半導体圧力センサは、ピエゾ抵抗１１〜１４の各々に設けられるピエゾ抵抗の数、及び導電体膜４１〜４４の各々に設けられる導電体膜の数を、第１実施形態の２倍にしたものである。このため、図１中の符号Ｘで指し示されている部分の構成は、図９に示す通り、概ね図２に示す構成をＸ方向に２つ並べたものになっている。 FIG. 9 is a plan view showing the main configuration of a semiconductor pressure sensor according to the fifth embodiment of the present invention, and corresponds to FIG. In FIG. 9, the same components as those shown in FIG. 2 are denoted by the same reference numerals. As described above, the semiconductor pressure sensor according to the present embodiment is configured so that the number of piezoresistors provided in each of the piezoresistors 11 to 14 and the number of conductor films provided in each of the conductor films 41 to 44 are determined according to the first embodiment. It is twice the form. For this reason, as shown in FIG. 9, the configuration of the part indicated by the symbol X in FIG. 1 is generally two configurations shown in FIG. 2 arranged in the X direction.

具体的に、ピエゾ抵抗１１に設けられたピエゾ抵抗１１ａ〜１１ｄはいずれも、Ｙ方向に延びるように（長手方向が同じ方向になるように）形成されており、これらピエゾ抵抗１１ａ〜１１ｄは、Ｘ方向に並べて配列されている。拡散配線２１は、ピエゾ抵抗１１ａの他端に接続された拡散配線２１ａ、ピエゾ抵抗１１ａ，１１ｂの一端を互いに接続する拡散配線２１ｂ、及びピエゾ抵抗１１ｂの他端に接続された拡散配線２１ｃ、ピエゾ抵抗１１ｃの他端に接続された拡散配線２１ｄ、ピエゾ抵抗１１ｃ，１１ｄの一端を互いに接続する拡散配線２１ｅ、及びピエゾ抵抗１１ｄの他端に接続された拡散配線２１ｆからなる。 Specifically, each of the piezoresistors 11a to 11d provided in the piezoresistor 11 is formed so as to extend in the Y direction (the longitudinal direction is the same direction), and the piezoresistors 11a to 11d are They are arranged side by side in the X direction. The diffusion wiring 21 includes a diffusion wiring 21a connected to the other end of the piezoresistor 11a, a diffusion wiring 21b that connects one ends of the piezoresistors 11a and 11b, a diffusion wiring 21c connected to the other end of the piezoresistor 11b, and a piezo. A diffusion wiring 21d connected to the other end of the resistor 11c, a diffusion wiring 21e connecting one ends of the piezoresistors 11c and 11d, and a diffusion wiring 21f connected to the other end of the piezoresistance 11d.

導電体膜４１は、ピエゾ抵抗１１ａに対応し、ピエゾ抵抗１１ａを平面視で覆うように形成された導電体膜４１ａと、ピエゾ抵抗１１ｂに対応し、ピエゾ抵抗１１ｂを平面視で覆うように形成された導電体膜４１ｂと、ピエゾ抵抗１１ｃに対応し、ピエゾ抵抗１１ｃを平面視で覆うように形成された導電体膜４１ｃと、ピエゾ抵抗１１ｄに対応し、ピエゾ抵抗１１ｄを平面視で覆うように形成された導電体膜４１ｄとを備える。尚、導電体膜４１ｂと導電体膜４１ｃとは、−Ｙ側の端部が接続されている。 The conductor film 41 corresponds to the piezoresistor 11a, and is formed so as to cover the piezoresistor 11a in plan view, and to correspond to the piezoresistor 11b and to cover the piezoresistor 11b in plan view. Corresponding to the conductive film 41b and the piezoresistor 11c, the conductive film 41c formed to cover the piezoresistor 11c in plan view, and to correspond to the piezoresistor 11d and to cover the piezoresistor 11d in plan view And a conductor film 41d formed on the substrate. The conductor film 41b and the conductor film 41c are connected to the -Y side end.

これら導電体膜４１ａ〜４１ｄは何れも、対応するピエゾ抵抗１１ａ〜１１ｄの他端にそれぞれ接続される。具体的に、導電体膜４１ａは、金属配線５１及び拡散配線２１ａを介して対応するピエゾ抵抗１１ａの他端に接続され、導電体膜４１ｂ，４１ｃは、金属配線５５及び拡散配線２１ｃ，２１ｄを介して対応するピエゾ抵抗１１ｂ，１１ｃの他端にそれぞれ接続され、導電体膜４１ｄは、金属配線５２及び拡散配線２１ｆを介して対応するピエゾ抵抗１１ｄの他端に接続される。尚、上記の金属配線５５は、拡散配線２１ｃ、拡散配線２１ｄ、及び導電体膜４１ｂ，４１ｃを接続するために、絶縁膜３０上に形成された配線である。 These conductor films 41a to 41d are all connected to the other ends of the corresponding piezoresistors 11a to 11d. Specifically, the conductor film 41a is connected to the other end of the corresponding piezoresistor 11a via the metal wiring 51 and the diffusion wiring 21a, and the conductor films 41b and 41c connect the metal wiring 55 and the diffusion wirings 21c and 21d. The conductor film 41d is connected to the other end of the corresponding piezoresistor 11d via the metal wiring 52 and the diffusion wiring 21f. The metal wiring 55 is a wiring formed on the insulating film 30 in order to connect the diffusion wiring 21c, the diffusion wiring 21d, and the conductor films 41b and 41c.

以上の通り、本実施形態の半導体圧力センサは、ピエゾ抵抗１１〜１４の各々に設けられるピエゾ抵抗の数、及び導電体膜４１〜４４の各々に設けられる導電体膜の数が異なるだけで、基本的な構成は、第１実施形態の半導体圧力センサと同じである。このため、本実施形態においても、従来よりも測定誤差を低減することが可能である。 As described above, the semiconductor pressure sensor of the present embodiment is different only in the number of piezoresistors provided in each of the piezoresistors 11-14 and the number of conductor films provided in each of the conductor films 41-44. The basic configuration is the same as that of the semiconductor pressure sensor of the first embodiment. For this reason, also in this embodiment, it is possible to reduce a measurement error compared with the past.

以上、本発明の実施形態について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した実施形態では、ダイヤフラム部１０ａの平面視形状が矩形形状である半導体圧力センサ１を例に挙げて説明したが、ダイヤフラム部１０ａの平面視形状は矩形形状に制限されることはなく、任意の形状（例えば、円形形状）であって良い。 As mentioned above, although embodiment of this invention was described, this invention is not restrict | limited to the said embodiment, It can change freely within the scope of the present invention. For example, in the above-described embodiment, the semiconductor pressure sensor 1 in which the planar shape of the diaphragm portion 10a is rectangular has been described as an example, but the planar shape of the diaphragm portion 10a is not limited to the rectangular shape. Any shape (for example, a circular shape) may be used.

また、上述した実施形態では、ピエゾ抵抗１１〜１４の表面及び拡散配線２１〜２４の表面を含む半導体基板１０の表面の全面に亘って絶縁膜３０が形成されている例について説明した。しかしながら、ダイヤフラム部１０ａの上方（ピエゾ抵抗１１〜１４、拡散配線２１〜２４、及び導電体膜４１〜４４が形成された部分を除く）の絶縁膜３０は省かれていても良い。 In the embodiment described above, the example in which the insulating film 30 is formed over the entire surface of the semiconductor substrate 10 including the surfaces of the piezoresistors 11 to 14 and the surfaces of the diffusion wirings 21 to 24 has been described. However, the insulating film 30 above the diaphragm portion 10a (excluding portions where the piezoresistors 11 to 14, the diffusion wirings 21 to 24, and the conductor films 41 to 44 are formed) may be omitted.

１…半導体圧力センサ、１０…半導体基板、１０ａ…ダイヤフラム部、１１〜１４…ピエゾ抵抗、１１ａ〜１１ｄ…ピエゾ抵抗、１２ａ〜１２ｄ…ピエゾ抵抗、１３ａ〜１３ｄ…ピエゾ抵抗、１４ａ〜１４ｄ…ピエゾ抵抗、２１〜２４…拡散配線、３０…絶縁膜、４１〜４４…導電体膜、４１ａ〜４１ｄ…導電体膜、４２ａ〜４２ｄ…導電体膜、４３ａ〜４３ｄ…導電体膜、４４ａ〜４４ｄ…導電体膜、５１〜５４…金属配線、ＢＲ１〜ＢＲ５…ブリッジ回路、ＣＮ…コンタクト部 DESCRIPTION OF SYMBOLS 1 ... Semiconductor pressure sensor, 10 ... Semiconductor substrate, 10a ... Diaphragm part, 11-14 ... Piezoresistor, 11a-11d ... Piezoresistor, 12a-12d ... Piezoresistor, 13a-13d ... Piezoresistor, 14a-14d ... Piezoresistor 21-24 ... diffusion wiring, 30 ... insulating film, 41-44 ... conductor film, 41a-41d ... conductor film, 42a-42d ... conductor film, 43a-43d ... conductor film, 44a-44d ... conductive Body film, 51-54 ... Metal wiring, BR1-BR5 ... Bridge circuit, CN ... Contact part

Claims

In a semiconductor pressure sensor comprising a semiconductor substrate having a diaphragm portion, a plurality of piezoresistors formed on the surface of the diaphragm portion, and a wiring that connects the plurality of piezoresistors to form a bridge circuit,
An insulating film formed to cover the surface of the semiconductor substrate including the surface of the piezoresistor;
A plurality of conductor films individually formed on the insulating film corresponding to each of the plurality of piezoresistors and connected to one end or the other end of the corresponding piezoresistor. Sensor.

2. The semiconductor pressure sensor according to claim 1, wherein the conductor film is formed on the insulating film so as to cover the corresponding piezoresistor in a plan view.

The wiring includes a first wiring formed on the insulating film;
The first wiring according to claim 1, further comprising: a second wiring formed on the surface of the diaphragm portion and connected to the first wiring through a contact portion formed in the insulating film. Semiconductor pressure sensor.

4. The semiconductor pressure according to claim 3, wherein the conductor film is formed on the insulating film so as to extend to the first wiring connected to one end or the other end of the corresponding piezoresistor. Sensor.

The piezoresistor includes a first piezoresistor and a second piezoresistor, one end of which is connected to each other,
The conductor film includes a first conductor film formed corresponding to the first piezoresistor and a second conductor film formed corresponding to the second piezoresistor, respectively. The semiconductor pressure sensor according to any one of claims 1 to 4.

6. The semiconductor pressure sensor according to claim 5, wherein the first piezoresistor and the second piezoresistor are formed side by side so that their longitudinal directions are the same.

The said conductor film is formed on the said insulating film so that a part may be located in the outer side of the said diaphragm part by planar view, The any one of Claims 1-6 characterized by the above-mentioned. Semiconductor pressure sensor.

8. The semiconductor according to claim 1, wherein a shape of the conductor film in a plan view on the diaphragm portion is a point-symmetric shape with respect to a central portion of the diaphragm portion. 9. Pressure sensor.