JP2014204083A - Wiring board and board generation method - Google Patents
Wiring board and board generation method Download PDFInfo
- Publication number
- JP2014204083A JP2014204083A JP2013081371A JP2013081371A JP2014204083A JP 2014204083 A JP2014204083 A JP 2014204083A JP 2013081371 A JP2013081371 A JP 2013081371A JP 2013081371 A JP2013081371 A JP 2013081371A JP 2014204083 A JP2014204083 A JP 2014204083A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- plating
- electrodes
- branch
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、配線基板及び基板生成方法に関し、特に、基板上に配線がなされる配線基板及び基板生成方法に関する。 The present invention relates to a wiring substrate and a substrate generation method, and more particularly to a wiring substrate and a substrate generation method in which wiring is formed on the substrate.
例えば、BGA(Ball grid array)基板等にボンディングワイヤでダイ(回路素子)をボンディングパッドに接合するが、このボンディングパッドをめっき等で被覆する必要がある。このめっき処理のために設けられた配線が残留すると、この残留配線がスタブ配線(不要な枝分かれ配線)となる。 For example, a die (circuit element) is bonded to a bonding pad with a bonding wire on a BGA (Ball grid array) substrate or the like, and the bonding pad needs to be covered with plating or the like. If the wiring provided for the plating process remains, the remaining wiring becomes a stub wiring (unnecessary branch wiring).
信号を伝達するための信号用配線にスタブ配線が接続されると、信号品質の低下をもたらすおそれがある。例えば、信号の一部がスタブ配線に入り込んでそのスタブが開放端で反射し、本来の信号と重畳することによって、信号品質が劣化するおそれがある。また、スタブ配線がノイズを送受信してしまうEMI(Electro Magnetic Interference)問題が発生するおそれがある。さらに、ボンディングパッドごとにスタブ配線が残留すると、多くのスタブ配線が基板上に配置されるので、基板上の配線スペースが圧迫される。 If the stub wiring is connected to the signal wiring for transmitting the signal, there is a risk of degrading the signal quality. For example, a part of the signal enters the stub wiring, the stub is reflected at the open end, and superimposed on the original signal, there is a possibility that the signal quality is deteriorated. Further, there is a possibility that an EMI (Electro Magnetic Interference) problem that the stub wiring transmits and receives noise occurs. Further, if the stub wiring remains for each bonding pad, many stub wirings are arranged on the substrate, so that the wiring space on the substrate is compressed.
スタブの影響を軽減する技術に関連する文献が開示されている。
例えば、特許文献1には、少なくとも3層構造の配線層を備え、ビアホールを用いて複数の前記配線層にまたがる伝送線路を形成したプリント配線板であって、前記ビアホールは、両表面の配線層同士を接続するものを除いて、接続すべき配線層が表面の配線層ではない側について、その側のホール端の直近に配置された抵抗素子と電気的に接続されていることによって、ビアホールのスタブによる信号波形の劣化を防止したプリント配線板が、開示されている。
Documents related to techniques for reducing the effects of stubs are disclosed.
For example, Patent Document 1 is a printed wiring board that includes a wiring layer having at least a three-layer structure and uses a via hole to form a transmission line that spans a plurality of the wiring layers, and the via hole has wiring layers on both surfaces. Except for those that connect each other, the side of the wiring layer to be connected is not the wiring layer on the surface, and is electrically connected to the resistance element arranged in the immediate vicinity of the hole end on that side, thereby A printed wiring board that prevents deterioration of a signal waveform due to a stub is disclosed.
また、特許文献2には、バス配線において、スタブラインが接続されるバスラインの配線部分では、バスラインの配線間隔を狭くすることによってスタブラインを短くして反射ノイズを低減し、一方、スタブラインの接続のないバスラインの配線部分ではバスラインの配線間隔を広くすることによって、クロストークノイズを低減する、印刷配線板上のバス配線方法が開示されている。 Further, in Patent Document 2, in the bus line, in the bus line wiring portion to which the stub line is connected, the stub line is shortened to reduce the reflection noise by narrowing the bus line wiring interval. A bus wiring method on a printed wiring board is disclosed in which crosstalk noise is reduced by increasing the wiring interval between bus lines in a bus line wiring portion without line connection.
また、特許文献3には、設計の時にメッキラインを切断して形成することで、すぐ商用化でき、メッキラインを切断させることによってガルバーニ腐食が発生しないのでハーフエッチングの時、銅メッキ層が一定にエッチングされる、BGAパッケージ及びその製造方法が、開示されている。 Further, in Patent Document 3, it is possible to immediately commercialize by cutting and forming the plating line at the time of design. Since galvanic corrosion does not occur by cutting the plating line, the copper plating layer is constant during half etching. A BGA package and a method for manufacturing the same are disclosed.
また、特許文献4には、回路パターン形成の際に、複数の接点端子間を接続するメッキ用パターンを形成し、該メッキ用パターンから給電することによって該接点端子表面に電気メッキ処理を施し、その後該メッキ用パターンを電流により溶断する印刷配線板の接点端子部のメッキ方法が、開示されている。 Further, in Patent Document 4, when forming a circuit pattern, a plating pattern for connecting a plurality of contact terminals is formed, and the surface of the contact terminals is subjected to electroplating treatment by supplying power from the plating pattern, Thereafter, a method of plating the contact terminal portion of the printed wiring board is disclosed in which the plating pattern is fused by an electric current.
上記特許文献1〜4に開示された技術においても、基板上の配線スペースが圧迫されるおそれがある。特に、特許文献4においては、接点端子間を接続するメッキ用パターンから給電することによって接点端子表面に電気メッキ処理を施した後で、このメッキ用パターンを電流により溶断するのみであって、メッキ用パターンを全て除去するわけではない。したがって、特許文献4においても、基板上の配線スペースが確保されるわけではない。 In the techniques disclosed in Patent Documents 1 to 4 described above, the wiring space on the substrate may be compressed. In particular, in Patent Document 4, after the electroplating process is performed on the contact terminal surface by supplying power from the plating pattern for connecting the contact terminals, the plating pattern is only melted by current. Not all the patterns are removed. Therefore, even in Patent Document 4, the wiring space on the substrate is not ensured.
本発明の目的は、このような課題を解決するためになされたものであり、基板上の配線スペースを確保することが可能な配線基板及び基板生成方法を提供することにある。 An object of the present invention is to solve such a problem, and it is an object of the present invention to provide a wiring board and a board generation method capable of securing a wiring space on the board.
本発明にかかる配線基板は、ワイヤを接合可能な複数の電極と、前記電極にめっき処理を施すために用いられ、前記複数の電極それぞれに電気的に接続されためっき用配線とを有し、前記めっき用配線は1つ以上の分岐点を有し、前記めっき用配線は、前記分岐点から前記複数の電極側において、前記複数の電極に対応して分岐しており、前記めっき用配線は、めっき処理が施された後、当該めっき用配線の分岐点と前記複数の電極との間で切断可能に構成されている。 The wiring board according to the present invention includes a plurality of electrodes to which wires can be joined, and a plating wiring that is used to perform plating on the electrodes and is electrically connected to each of the plurality of electrodes. The wiring for plating has one or more branch points, and the wiring for plating branches from the branch point on the side of the plurality of electrodes corresponding to the plurality of electrodes, and the wiring for plating is After the plating process is performed, it is configured to be cut between the branch point of the plating wiring and the plurality of electrodes.
本発明にかかる基板生成方法は、ワイヤを接合可能な複数の電極それぞれに電気的に接続され、1つ以上の分岐点を有し、前記分岐点から前記複数の電極側が前記複数の電極に対応して分岐しているめっき用配線を、基板上に設置するステップと、前記めっき用配線を用いて前記複数の電極それぞれに対してめっき処理を行うステップと、前記めっき用配線の分岐点と前記複数の電極との間を切断するステップとを含む。 The substrate generation method according to the present invention is electrically connected to each of a plurality of electrodes to which wires can be joined, has one or more branch points, and the plurality of electrode sides from the branch points correspond to the plurality of electrodes. A plating wiring branching on the substrate, a step of plating each of the plurality of electrodes using the plating wiring, a branching point of the plating wiring, and the step Cutting between the plurality of electrodes.
本発明によれば、基板上の配線スペースを確保することが可能な配線基板及び基板生成方法を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the wiring board which can ensure the wiring space on a board | substrate, and a board | substrate production | generation method can be provided.
[本発明にかかる実施の形態の概要]
実施の形態の説明に先立って、図1を用いて、本発明にかかる実施の形態の概要を説明する。図1は、本発明の実施の形態にかかる配線基板1を示す図である。図1に示すように、配線基板1は、複数の電極2A,2Bと、めっき用配線4を有する。電極2A,2Bは、ワイヤを接合可能である。めっき用配線4は、電極2A,2Bにめっき処理を施すために用いられ、電極2A,2Bそれぞれに電気的に接続されている。
[Outline of Embodiment of the Present Invention]
Prior to the description of the embodiment, the outline of the embodiment according to the present invention will be described with reference to FIG. FIG. 1 is a diagram showing a wiring board 1 according to an embodiment of the present invention. As shown in FIG. 1, the wiring substrate 1 includes a plurality of electrodes 2 </ b> A and 2 </ b> B and plating wiring 4. The
めっき用配線4は、1つ以上の分岐点42を有する。めっき用配線4は、分岐点42から電極2A,2B側において、電極2A,2Bに対応して分岐(4b及び4c)している。また、めっき用配線4は、めっき処理が施された後、めっき用配線4の分岐点42と電極2A,2Bとの間(44A,44B)で切断可能に構成されている。
本発明の実施の形態にかかる配線基板1によれば、基板上の配線スペースを確保することができる。
The plating wiring 4 has one or
According to the wiring board 1 according to the embodiment of the present invention, a wiring space on the board can be secured.
[実施の形態1]
以下、図面を参照して実施の形態について説明する。図2は、実施の形態1にかかる配線基板100を示す平面図である。配線基板100は、例えばLSI(Large Scale Integration)で用いられるBGA基板である。配線基板100は、回路素子等が配置される基板本体102を有する。基板本体102は、例えば樹脂等の絶縁体で構成されている。
[Embodiment 1]
Hereinafter, embodiments will be described with reference to the drawings. FIG. 2 is a plan view showing the
基板本体102には、電極であるボンディングパッド120が、複数、配置されている。ボンディングパッド120は、例えば、基板本体102の中央近傍に配置されている。ボンディングパッド120の少なくとも1つには、導電性の配線(図2では省略されている)が設置されている。詳しくは後述する。
A plurality of
図3は、図2の破線Aで囲まれた箇所の詳細を示す拡大図である。図4は、図3のA−A線断面図である。なお、以下、ボンディングパッド120A〜120Eのように、複数ある構成要素を総称して説明するときは、単に、例えばボンディングパッド120と称することがある。
FIG. 3 is an enlarged view showing details of a portion surrounded by a broken line A in FIG. 4 is a cross-sectional view taken along line AA in FIG. Hereinafter, when a plurality of constituent elements such as the
基板本体102は、例えば配線層102a,102b,102cの複数の層で構成されている。基板本体102の配線層102a上には、回路素子等のダイ110が配置される。また、基板本体102の配線層102a上には、電極であるボンディングパッド120A〜120Eが配置されている。また、ボンディングパッド120A,120B,120Cには、それぞれ、信号を伝達するための信号用配線122A,122B,122Cが電気的に接続されている。この信号用配線122は、例えば銅箔等の導電体材料で構成されている。
The
ダイ110にはワイヤであるボンディングワイヤ112が接合されている。このボンディングワイヤ112がボンディングパッド120に接合されることによって、ダイ110が基板本体102に接合される。ここで、ボンディングパッド120とボンディングワイヤ112とが接合されるときには、表面の耐食性及び接合の安定性のために、ボンディングパッド120を金属でめっき処理する必要がある。このめっき処理については後述する。
A
基板本体102には、配線層102a,102b,102cを相互に電気的に接続するビアホール104A,104B,104Cが設けられている。ビアホール104Aの配線層102a側には、信号用配線122Aが電気的に接続されている。ビアホール104Bの配線層102a側には、信号用配線122Bが電気的に接続されている。ビアホール104Cの配線層102a側には、信号用配線122Cが電気的に接続されている。
The
また、図4に示すように、ビアホール104Aの配線層102c側には、信号用配線124Aが電気的に接続されている。信号用配線124Aは、配線層102cに配置されたボールパッド130Aに電気的に接続されている。このボールパッド130Aによって、はんだボール132Aが配線層102cに接合されている。
Further, as shown in FIG. 4, the
つまり、ボンディングパッド120Aは、信号用配線122A、ビアホール104A、信号用配線124A及びボールパッド130Aを介して、はんだボール132Aと電気的に接続されている。同様に、ボンディングパッド120Bは、信号用配線122B及びビアホール104Bを介して、配線層102b又は102cに設けられた電極等と電気的に接続されている。同様に、ボンディングパッド120Cは、信号用配線122C及びビアホール104Cを介して、配線層102b又は102cに設けられた電極等と電気的に接続されている。
That is, the
基板本体102の配線層102aには、ボンディングパッド120にめっき処理を施すために用いられるめっき用配線140が配置されている。めっき用配線140は、例えば銅箔等の導電体材料で構成されている。めっき用配線140は、本線140a、支線140b〜140i、分岐点142a〜142d及び切断部144A〜144Eを有する。図3,図4に示すように、めっき用配線140は、ボンディングパッド120から基板本体102の外側に向かって配置されている。
On the
めっき用配線140の本線140aは、分岐点142aで支線140bと140cとに分岐している。支線140bは、分岐点142bで支線140dと支線140eとに分岐している。支線140cは、分岐点142cで支線140fと支線140gとに分岐している。支線140gは、分岐点142dで支線140hと支線140iとに分岐している。
The
切断部144(第1の部分)は、めっき用配線140の他の部分(本線140a及び支線140b〜140i)及び信号用配線122,124よりも細く形成されている。切断部144Aは、例えば、支線140fの端部に設けられている。切断部144Bは、支線140dの端部に設けられている。切断部144Cは、支線140hの端部に設けられている。切断部144Dは、支線140eの端部に設けられている。切断部144Eは、支線140iの端部に設けられている。
The cutting portion 144 (first portion) is formed narrower than the other portions (
また、切断部144Aは、ビアホール104Aと電気的に接続されている。切断部144Bは、ビアホール104Bと電気的に接続されている。切断部144Cは、ビアホール104Cと電気的に接続されている。また、切断部144Dは、ボンディングパッド120Dと電気的に接続されている。切断部144Eは、ボンディングパッド120Eと電気的に接続されている。つまり、切断部144A〜144Eは、それぞれ、ボンディングパッド120A〜Eと電気的に接続されている。つまり、めっき用配線140は、分岐点142からボンディングパッド120側において、ボンディングパッド120に対応して対応して分岐して構成されている。
The cutting
ここで、配線に電流を流すと、配線にジュール熱が発生する。このジュール熱によって、配線の温度が上昇する。そして、配線の温度上昇が限界温度に達すると、配線は切断される。
また、配線の抵抗値をR[Ω]、配線に流れる電流をI[A]、電流が流れる時間をt[秒]とすると、配線に発生するジュール熱Q[J]は、Q=RI2tで表される。つまり、抵抗値の大きな箇所の温度上昇は、他の箇所の温度上昇よりも大きくなる。また、配線の断面積をS[m2]、長さをl[m]、抵抗率をρ[Ωm]とすると、R=ρ*l/Sで表される。つまり、断面積が小さな箇所の抵抗値は、他の箇所の抵抗値よりも大きい。したがって、断面積が小さな箇所の温度上昇は、他の箇所の温度上昇よりも大きくなる。
Here, when a current is passed through the wiring, Joule heat is generated in the wiring. Due to this Joule heat, the temperature of the wiring rises. When the temperature rise of the wiring reaches the limit temperature, the wiring is cut.
Further, assuming that the resistance value of the wiring is R [Ω], the current flowing through the wiring is I [A], and the current flowing time is t [seconds], the Joule heat Q [J] generated in the wiring is Q = RI 2 It is represented by t. That is, the temperature rise at a portion having a large resistance value is larger than the temperature rise at another portion. Further, when the cross-sectional area of the wiring is S [m 2 ], the length is l [m], and the resistivity is ρ [Ωm], R = ρ * l / S. That is, the resistance value at a portion having a small cross-sectional area is larger than the resistance value at another portion. Therefore, the temperature rise at a location where the cross-sectional area is small is greater than the temperature rise at other locations.
ここで、上述したように、切断部144は、めっき用配線140の他の部分(本線140a及び支線140b〜140i)及び信号用配線122,124よりも細く形成されている。つまり、切断部144に電流を流した場合、めっき用配線140の他の部分(本線140a及び支線140b〜140i)及び信号用配線122,124よりも温度上昇が大きくなるので、切断部144がジュール熱によって温度上昇し、他の部分よりも早く限界温度に達する。なお、切断部144が切断されると、電流が流れなくなるので、信号用配線122,124は限界温度に達しない。
Here, as described above, the cutting portion 144 is formed to be narrower than other portions of the plating wiring 140 (the
したがって、図5に示すように、切断部144で、めっき用配線140が切断される。これによって、めっき用配線140と、ボンディングパッド120との電気的な接続が遮断される。また、切断部144が切断されるので、各ボンディングパッド120A〜120Eからの信号がショートすることを防止することができる。切断部144の切断前は、ボンディングパッド120A〜120Eは互いに電気的に接続している。したがって、このままの状態で配線基板100出荷すると、例えば、信号用配線122Aを伝達する信号が、信号用配線122Bにショートしてしまう。しかしながら、切断部144が切断されるので、このような信号のショートは発生しない。
Therefore, as shown in FIG. 5, the
図6は、実施の形態1にかかる配線基板100の生成方法を示すフローチャートである。まず、めっき用配線140を、基板本体102に設置する(S102)。このとき、めっき用配線140は、ボンディングパッド120と電気的に接続されるように設置される。例えば、ボンディングパッド120Aのように、ボンディングパッド120と電気的に接続されたビアホール104にめっき用配線140の切断部144を接合してもよい。また、ボンディングパッド120Dのように、ボンディングパッド120に、直接、めっき用配線140の切断部144を接合してもよい。
FIG. 6 is a flowchart illustrating a method for generating the
次に、めっき用配線140を用いてボンディングパッド120に対してめっき処理を施す(S104)。具体的には、めっき用配線140を介してボンディングパッド120に電力を供給して電解めっき処理を行うことによって、ボンディングパッド120にめっき処理が施される。なお、切断部144は、めっき処理のときには切断しないように構成されている。つまり、めっき処理の際に切断部144に流れる電流値では限界温度に達しないように、切断部144の断面積が設定されている。
Next, a plating process is performed on the
次に、めっき用配線140の切断部144を切断する(S106)。具体的には、切断部144に電流を流すことによって、切断部144を切断する。これによって、図5に示したように配線基板100が生成され、この図5に示した状態で配線基板100が出荷される。なお、この切断部144に流れる電流値は、めっき処理に用いる電流値よりも大きくなるように設定されている。
Next, the cutting portion 144 of the
具体的には、例えば、めっき用配線140の本線140aの端部Eと、ビアホール104Aとの間に電流を流すことによって、切断部144Aに電流が流れるので、上述したように切断部144Aが切断される。また、めっき用配線140の本線140aの端部Eと、ボールパッド130A又ははんだボール132Aとの間に電流を流すことによっても、切断部144Aに電流が流れるので、切断部144Aが切断される。
Specifically, for example, when a current flows between the end E of the
同様に、例えば、めっき用配線140の本線140aの端部Eと、ビアホール104Bとの間に電流を流すことによって、切断部144Bに電流が流れるので、切断部144Bが切断される。また、例えば、めっき用配線140の本線140aの端部Eと、ビアホール104Cとの間に電流を流すことによって、切断部144Cに電流が流れるので、切断部144Cが切断される。
Similarly, for example, when a current flows between the end E of the
また、例えば、めっき用配線140の本線140aの端部Eと、ボンディングパッド120Dとの間に電流を流すことによって、切断部144Dに電流が流れるので、切断部144Dが切断される。同様に、例えば、めっき用配線140の本線140aの端部Eと、ボンディングパッド120Eとの間に電流を流すことによって、切断部144Eに電流が流れるので、切断部144Eが切断される。
Further, for example, when a current flows between the end E of the
切断部144に電流を流す方法としては、例えば、電位差のある2本のプローブを有する電圧電流発生器等の装置を用いる。このプローブの一方をめっき用配線140の本線140aの端部Eに接触させ、他方のプローブをビアホール104等に接触させることによって、切断部144に電流が流れる。このように、切断部144に電流を流すのみで、容易に切断部144を切断することができる。
As a method of flowing a current through the cutting unit 144, for example, a device such as a voltage / current generator having two probes having a potential difference is used. When one of the probes is brought into contact with the end E of the
なお、このプローブの接触作業は、作業員が手作業で行ってもよいし、機械化によって自動で行ってもよい。また、プローブは、各切断部144の両端に接触させてもよい。また、配線基板100に、めっき用配線140の切断用の専用の接触ポイントを設けてもよい。この接触ポイントは、各切断部144の各端部と電気的に接続されるように構成される。そして、プローブの代わりに2つのクランプそれぞれで各接触ポイントを挟むことによって、容易に切断部144を切断することができる。
This probe contact operation may be performed manually by an operator or automatically by mechanization. Further, the probe may be brought into contact with both ends of each cutting portion 144. Further, a dedicated contact point for cutting the
例えば、めっき用配線140の本線140aの端部Eに接続された接触ポイントを一方のクランプで挟んでおき、他方のクランプを、ボンディングパッド120A〜120Eに接続された接触ポイントで挟むことによって、一気に切断部144A〜144Eを切断することができる。
For example, the contact point connected to the end E of the
[比較例]
図7は、実施の形態1との比較例にかかる配線基板200を示す図である。配線基板200は、実施の形態1にかかる配線基板100と同様に、基板本体102を有する。基板本体102には、実施の形態1と同様に、ボンディングパッド120A〜Eが配置されている。
[Comparative example]
FIG. 7 is a diagram showing a
また、実施の形態1と同様に、基板本体102には、配線層102a,102b,102cを相互に電気的に接続するビアホール104A,104B,104Cが設けられている。ビアホール104Aとボンディングパッド120Aとは、信号用配線122Aを介して電気的に接続されている。ビアホール104Bとボンディングパッド120Bとは、信号用配線122Bを介して電気的に接続されている。ビアホール104Cとボンディングパッド120Cとは、信号用配線122Cを介して電気的に接続されている。
Similarly to the first embodiment, the
ここで、比較例においては、ボンディングパッド120A〜120Eのめっき処理は、別個のめっき用配線240A〜240Eを用いて行われる。ここで、めっき用配線240A〜240Eは、接続されていない。また、実施の形態1とは異なり、めっき用配線240は、切断部144を有していない。
Here, in the comparative example, the plating treatment of the
めっき用配線240Aは、ビアホール104Aに電気的に接続されている。めっき用配線240Bは、ビアホール104Bに電気的に接続されている。めっき用配線240Cは、ビアホール104Cに電気的に接続されている。めっき用配線240Dは、ボンディングパッド120Dに電気的に接続されている。めっき用配線240Eは、ボンディングパッド120Eと電気的に接続されている。ボンディングパッド120A〜120Eは、それぞれ、めっき用配線240A〜240Eを用いて、めっき処理が施される。
The
ここで、配線基板200は、ボンディングパッド120A〜120Eとめっき用配線240A〜240Eとの電気的な接続を切断することなく出荷される。めっき用配線240は、めっき処理が終了した後は不要な配線である。つまり、めっき用配線240はスタブ配線となる。また、配線基板200の規模等によっては、めっき用配線240は、数センチ単位の長さとなり、以下に示すような信号品質の劣化等を生じるおそれがある。
Here, the
例えば、信号用配線122Aを伝達された信号の一部が、めっき用配線240Aに入り込み、めっき用配線240の端部で信号反射を起こしてしまう。したがって、上述したように、信号品質が劣化するおそれがある。さらに、めっき用配線240がノイズを送受信することによって、電波障害を引き起こすおそれがある。
さらに、ボンディングパッド120A〜120Eに対応して、めっき用配線240A〜240Eが別個に基板本体102に設置されているので、基板本体102上の配線スペースを圧迫してしまう。
For example, a part of the signal transmitted through the signal wiring 122 </ b> A enters the plating wiring 240 </ b> A and causes signal reflection at the end of the plating wiring 240. Therefore, as described above, the signal quality may be deteriorated. Further, the plating wiring 240 may cause radio interference by transmitting and receiving noise.
Furthermore, since the
一方、実施の形態1においては、図5に示すように、めっき用配線140は、ボンディングパッド120、信号用配線122及びビアホール104と電気的に接続されていない。したがって、上述したような、信号品質の劣化及び電波障害等の発生を抑制することができる。さらに、めっき用配線140は、本線140aから分岐点142を介して分岐しているように構成されているので、図5の破線部B1及びB2に示すような空間がある。したがって、図7に示す比較例と比較して、配線スペースが確保される。
On the other hand, in the first embodiment, as shown in FIG. 5, the
[変形例]
なお、本発明は上記実施の形態に限られたものではなく、以下のように、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態1にかかるめっき用配線140の配線方式を、基板本体102の内部層(例えば配線層102b)に配置された配線にも応用可能である。
[Modification]
Note that the present invention is not limited to the above-described embodiment, and can be modified as appropriate without departing from the spirit of the present invention. For example, the wiring method of the
内部層に配置された回路を用いて、配線基板の出荷前に検査を行うことがある。例えば、デバック回路を基板本体の内部層に組み込むことがある。この内部層に組み込まれた回路(内部回路)は、基板の内部に組み込まれているので、ユーザに対して非開示とすることができる。また、検査に使用した部品を取り外し、又はプローブポイントに外付け回路を設けることによって、内部回路の機能を復元不可とすることができる。しかしながら、部品を再度搭載し、さらに、プローブポイントへアクセスすることによって、比較的容易に、内部回路の機能を復元でき、したがって、内部回路の推測を行うことができてしまう。 An inspection may be performed before shipping a wiring board using a circuit arranged in an inner layer. For example, a debug circuit may be incorporated in the inner layer of the substrate body. Since the circuit (internal circuit) incorporated in the inner layer is incorporated in the substrate, it can be undisclosed to the user. Further, the function of the internal circuit can be made unrecoverable by removing the parts used for the inspection or providing an external circuit at the probe point. However, by mounting components again and accessing the probe point, the function of the internal circuit can be restored relatively easily, and therefore the internal circuit can be estimated.
一方、内部回路を実施の形態1にかかるめっき用配線140のように配線し、切断部を任意の箇所に設けておいて、検査後に内部回路に電流を流すことによって切断部を切断することができる。これによって、内部回路の電気的な接続が遮断されるので、内部回路の機能を復元することが困難となる。したがって、内部回路の秘匿性が保たれ、耐タンパー性が向上する。
On the other hand, the internal circuit is wired like the
また、実施の形態1において、ボンディングパッド120、ビアホール104、及びめっき用配線140の分岐点142の数は、いくつであってもよい。
また、切断部144は、めっき用配線140(支線140f等)の端部に設けなくてもよい。つまり、ボンディングパッド120A〜120Eを伝達する信号がショートしなければよく、分岐点142からボンディングパッド120側に設けられるようにすればよい。一方、めっき用配線140の端部に設けた方が、スタブ配線の長さは短くなる。
In the first embodiment, the
Further, the cutting portion 144 may not be provided at the end of the plating wiring 140 (
1 配線基板
2A,2B 電極
4 めっき用配線
42 分岐点
100 配線基板
102 基板本体
102a,102b,102c 配線層
104 ビアホール
110 ダイ
112 ボンディングワイヤ
120 ボンディングパッド
122 信号用配線
124A 信号用配線
130A ボールパッド
132A はんだボール
140 めっき用配線
140a 本線
140b〜140i 支線
142 分岐点
144 切断部
DESCRIPTION OF SYMBOLS 1
Claims (6)
前記電極にめっき処理を施すために用いられ、前記複数の電極それぞれに電気的に接続されためっき用配線と
を有し、
前記めっき用配線は1つ以上の分岐点を有し、前記めっき用配線は、前記分岐点から前記複数の電極側において、前記複数の電極に対応して分岐しており、
前記めっき用配線は、めっき処理が施された後、当該めっき用配線の分岐点と前記複数の電極との間で切断可能に構成されている
配線基板。 A plurality of electrodes capable of joining wires;
A plating wire that is used to perform plating on the electrode and is electrically connected to each of the plurality of electrodes;
The wiring for plating has one or more branch points, and the wiring for plating branches from the branch point to the plurality of electrodes, corresponding to the plurality of electrodes,
The said wiring for plating is comprised so that a cutting | disconnection is possible between the branch point of the said wiring for plating, and these electrodes after a plating process is given.
請求項1に記載の配線基板。 The wiring board according to claim 1, wherein the first portion of the plating wiring that can be cut is provided at an end of the plating wiring.
請求項1又は2に記載の配線基板。 The wiring board according to claim 1, wherein a resistance value of a first portion of the plating wiring that can be cut is larger than a resistance value of a portion different from the first portion.
前記複数の層を互いに電気的に接続するための1つ以上のビアホールと、
前記複数の電極の少なくとも1つと前記ビアホールとの間で信号を伝達させる信号用配線と
をさらに有し、
前記めっき用配線は、前記ビアホールと接続される
請求項1から3のいずれか1項に記載の配線基板。 Multiple layers,
One or more via holes for electrically connecting the plurality of layers to each other;
A signal wiring for transmitting a signal between at least one of the plurality of electrodes and the via hole;
The wiring board according to claim 1, wherein the plating wiring is connected to the via hole.
請求項1から4のいずれか1項に記載の配線基板。 The wiring board according to any one of claims 1 to 4, wherein the plating wiring is installed from the plurality of electrodes toward the outside of the wiring board.
前記めっき用配線を用いて前記複数の電極それぞれに対してめっき処理を行うステップと、
前記めっき用配線の分岐点と前記複数の電極との間を切断するステップと
を含む基板生成方法。 A plating wiring that is electrically connected to each of a plurality of electrodes to which wires can be joined, has one or more branch points, and the plurality of electrode sides branch from the branch points corresponding to the plurality of electrodes. Installing on the substrate;
Performing a plating process on each of the plurality of electrodes using the plating wiring;
A step of cutting between a branch point of the plating wiring and the plurality of electrodes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013081371A JP2014204083A (en) | 2013-04-09 | 2013-04-09 | Wiring board and board generation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013081371A JP2014204083A (en) | 2013-04-09 | 2013-04-09 | Wiring board and board generation method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014204083A true JP2014204083A (en) | 2014-10-27 |
Family
ID=52354226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013081371A Pending JP2014204083A (en) | 2013-04-09 | 2013-04-09 | Wiring board and board generation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014204083A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110112118A (en) * | 2018-02-01 | 2019-08-09 | 爱思开海力士有限公司 | Semiconductor packages |
-
2013
- 2013-04-09 JP JP2013081371A patent/JP2014204083A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110112118A (en) * | 2018-02-01 | 2019-08-09 | 爱思开海力士有限公司 | Semiconductor packages |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014204083A (en) | Wiring board and board generation method | |
US10405423B2 (en) | Multi-layer circuit board | |
US9470741B2 (en) | Printed board, electronic control apparatus and inspection method of printed board | |
JP5783003B2 (en) | Circuit test probe card and probe board structure | |
JP6133664B2 (en) | Manufacturing method of electronic equipment | |
KR101295518B1 (en) | Filter member for shielding electromagnetic waves | |
JP5986397B2 (en) | Inspection jig | |
JP2012142226A (en) | Relay board for transmission connector | |
JP2017139394A (en) | Electric connection structure and method for electronic circuit board and fpc | |
CN103917044B (en) | Flexible circuit board and manufacturing method thereof | |
JP6328284B2 (en) | Electronics | |
JP2008166471A (en) | Substrate for wiring | |
JPWO2006134901A1 (en) | Coaxial cable unit, device interface device, and electronic component testing device | |
TW201447310A (en) | Probe card and manufacturing method thereof | |
KR20130125657A (en) | A structure for improving the solidarity of the stranded wire and the printed circuit board | |
JP7133516B2 (en) | Signal transmission circuit, electronic control unit | |
JP2010212642A (en) | Printed wiring board | |
JP2007266178A (en) | Printed wiring board | |
JP2021174860A (en) | Substrate and manufacturing method thereof | |
JP4147436B2 (en) | Method and apparatus for connecting substrates with heat sink | |
JP4382109B2 (en) | Electrical connector and manufacturing method thereof | |
JP3133087U (en) | Jumper wire holder | |
JP2003307527A (en) | Probe guard | |
KR200391826Y1 (en) | Flat panel display | |
JP2014067769A (en) | Printed circuit board |