JP2008166471A - Substrate for wiring - Google Patents

Substrate for wiring Download PDF

Info

Publication number
JP2008166471A
JP2008166471A JP2006354051A JP2006354051A JP2008166471A JP 2008166471 A JP2008166471 A JP 2008166471A JP 2006354051 A JP2006354051 A JP 2006354051A JP 2006354051 A JP2006354051 A JP 2006354051A JP 2008166471 A JP2008166471 A JP 2008166471A
Authority
JP
Japan
Prior art keywords
independent
substrate
electrodes
independent electrodes
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006354051A
Other languages
Japanese (ja)
Inventor
Kazuo Hasegawa
和男 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ACTRY CORP
Original Assignee
ACTRY CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ACTRY CORP filed Critical ACTRY CORP
Priority to JP2006354051A priority Critical patent/JP2008166471A/en
Publication of JP2008166471A publication Critical patent/JP2008166471A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate for wiring which is used as a universal substrate, allowing mounting of an IC package and chip component, and capable of setting a ground terminal of a component to be a ground potential in a short distance. <P>SOLUTION: Independent electrodes 12 are formed on a first surface 11a of a wiring substrate 10 at a specified pitch, and a conductor layer 14 is formed on a second surface 11b. The terminal part of an IC package 20 is installed on an independent electrode 12 for soldering. A through hole 15 is formed between the independent electrode 12 to which a grounding terminal 21a is connected and the conductor layer 14. An independent electrode 13 is made conductive to the conductor layer 14 by a conductive wire 26 inserted into the through hole 15. So the grounding terminal 21a is connected to a ground potential part in a short distance. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、表面側に電子部品が実装され、電子実験に用いられたり、量産品ではなく単品として製作される汎用基板に関する。   The present invention relates to a general-purpose substrate in which an electronic component is mounted on the surface side and used for an electronic experiment or manufactured as a single product rather than a mass-produced product.

下記の特許文献1には、電子実験などに用いられるユニバーサル基板が開示されている。   The following Patent Document 1 discloses a universal substrate used for electronic experiments and the like.

ユニバーサル基板には、ICチップの接続端子の規格に合うように2.54mmピッチで多数の貫通孔が形成されている。この貫通孔はその内周面に銅箔のパターンを有するいわゆるスルーホールである。   A large number of through holes are formed in the universal substrate at a pitch of 2.54 mm so as to meet the standard of the connection terminal of the IC chip. This through hole is a so-called through hole having a copper foil pattern on its inner peripheral surface.

抵抗やコンデンサなどのディスクリート部品は、ユニバーサル基板の表面側に実装され、それぞれのディスクリート部品から延びるリードが貫通孔に差し込まれ、リードの先端部がユニバーサル基板の裏面側で曲げられ、貫通孔の周囲にのみ形成されている電極に半田付けされている。そして、ユニバーサル基板の前記裏面側に、各電子部品のリード間を結ぶ導電が引き回され、この導電にそれぞれの部品のリードが半田付けされて、電子回路が構成されている。
特開2001−42763号公報
Discrete parts such as resistors and capacitors are mounted on the surface side of the universal board, and the leads extending from each discrete part are inserted into the through holes, and the leading ends of the leads are bent on the back side of the universal board, surrounding the through holes. It is soldered to the electrode formed only on. Then, the electrical connection connecting the leads of each electronic component is routed to the back side of the universal substrate, and the leads of the respective components are soldered to the electrical conductivity to constitute an electronic circuit.
Japanese Patent Laid-Open No. 2001-42763

前記特許文献1に記載のユニバーサル基板を使用して電子回路を構成する場合に、回路の信号伝達ラインや電源ラインさらには接地ラインが、全て導線の引き回しにより構成される。したがって、ユニバーサル基板の裏面側での導電の引き回しが複雑である。   When an electronic circuit is configured using the universal substrate described in Patent Document 1, all signal transmission lines, power supply lines, and ground lines of the circuit are configured by routing the conductive wires. Therefore, the conductive routing on the back side of the universal substrate is complicated.

また、部品の接地端子は、導線を介して接地電位に設定されることになるため、部品の接地端子と接地電位との間に距離が設けられることになり、インピーダンスが必要以上に高くなるおそれがある。さらに、ユニバーサル基板の裏面側に、信号伝達ラインとなる導線と電源ラインとなる導線とが混在することになるため、高周波信号を伝達する信号伝達ラインにノイズが重畳しやすくなる。   Further, since the ground terminal of the component is set to the ground potential via the conductive wire, a distance is provided between the ground terminal of the component and the ground potential, and the impedance may be higher than necessary. There is. Furthermore, since the conductive wire serving as the signal transmission line and the conductive wire serving as the power supply line coexist on the back surface side of the universal substrate, noise is easily superimposed on the signal transmission line transmitting the high-frequency signal.

このように、従来のユニバーサル基板を用いた回路構成では、高周波特性についての対策を十分にできないため、高周波回路の試作や静電耐圧対策部品の評価のための回路を構成することが難しく、これら回路の構成するためには専用の回路基板の製造が必要であった。   As described above, since the circuit configuration using the conventional universal substrate cannot sufficiently cope with the high frequency characteristics, it is difficult to configure a circuit for trial production of the high frequency circuit and evaluation of the electrostatic breakdown voltage countermeasure component. In order to construct the circuit, it was necessary to manufacture a dedicated circuit board.

さらに、スルーホールが形成されたユニバーサル基板では、リフロー工程で半田付けすべきチップ部品やICパッケージを実装することが難しい。またユニバーサル基板に変換基板を取り付け、この変換基板にチップ部品を実装することも可能であるが、変換基板を使用すると高周波特性に狂いが生じることになり、実際の製品化に則した試験回路の構成が難しくなる。   Furthermore, it is difficult to mount a chip component or an IC package to be soldered in a reflow process on a universal substrate in which a through hole is formed. It is also possible to attach a conversion board to the universal board and mount chip parts on this conversion board. However, if the conversion board is used, the high-frequency characteristics will be distorted. Configuration becomes difficult.

本発明は上記従来の課題を解決するものであり、チップ部品やICパッケージなどを容易に実装でき、また電子部品の接地端子を短い距離で接地電位に設定することができ、さらに信号伝達ラインにノイズが重畳しにくい配線用基板を提供することを目的としている。   The present invention solves the above-described conventional problems, and can easily mount chip parts, IC packages, etc., and can set the ground terminal of the electronic parts to a ground potential at a short distance, and further to the signal transmission line. An object of the present invention is to provide a wiring board in which noise is hardly superimposed.

本発明は、第1の面と前記第1の面と逆側に向く第2の面とが設けられた絶縁性の基板本体を有しており、
前記基板本体の前記第1の面に、複数の独立電極が間隔を空けて配列され、前記第2の面には、前記独立電極を複数個合計した面積の導電体層が設けられ、この導電体層は、複数の前記独立電極の真裏に形成されていることを特徴とするものである。
The present invention has an insulating substrate body provided with a first surface and a second surface facing away from the first surface,
A plurality of independent electrodes are arranged at intervals on the first surface of the substrate body, and a conductor layer having a total area of the plurality of independent electrodes is provided on the second surface. The body layer is formed directly behind the plurality of independent electrodes.

本発明では、前記独立電極が、直交する2つの方向へ一定のピッチで配列していることが好ましい。例えば、それぞれの独立電極は正方形のパターンで形成されている。   In the present invention, the independent electrodes are preferably arranged at a constant pitch in two orthogonal directions. For example, each independent electrode is formed in a square pattern.

本発明の配線用基板では、基板本体の第1の面にチップ部品やICパッケージなどの電子部品を設置し、電子部品の端子部や電極部をそれぞれの独立電極に半田付けすることで、各電子部品を実装できる。そして、第1の面において独立電極間を渡る導線を半田付けすることにより回路を構成できる。また、接地端子が半田付けされる独立電極と、その真裏の導電体層とを貫通する穴を形成し、この穴内を通して前記独立電極と導電体層とを短絡させることにより、導電体層を接地パターンとして使用できる。   In the wiring substrate of the present invention, electronic components such as chip components and IC packages are installed on the first surface of the substrate body, and the terminal portions and electrode portions of the electronic components are soldered to the respective independent electrodes. Electronic components can be mounted. And a circuit can be comprised by soldering the conducting wire which crosses between independent electrodes in the 1st surface. In addition, a hole penetrating the independent electrode to which the ground terminal is soldered and the conductor layer directly behind it is formed, and the conductor layer is grounded by short-circuiting the independent electrode and the conductor layer through the hole. Can be used as a pattern.

この場合に、接地端子を最短の経路で接地電位に設定できるため、不用意にインピーダンスが変動することを防止できる。しかも、第1の面の裏側に位置する第2の面の広い範囲に導電体層が形成されているために、この導電体層を接地電位とすることにより、第1の面に形成されている信号伝達ラインを導電体層でシールドでき、信号伝達ラインにノイズが重畳するのを防止できるようになる。   In this case, since the ground terminal can be set to the ground potential through the shortest path, it is possible to prevent the impedance from being inadvertently changed. Moreover, since the conductor layer is formed over a wide range of the second surface located on the back side of the first surface, the conductor layer is formed on the first surface by setting the conductor layer to the ground potential. The signal transmission line can be shielded by the conductor layer, and noise can be prevented from being superimposed on the signal transmission line.

なお、前記導電体層は、配線用基板の第2の面の全面に形成されていることが好ましいが、ある程度広い面積の導電体層が、第2の面の一部分のみに設けられていてもよい。   The conductor layer is preferably formed on the entire second surface of the wiring board, but a conductor layer having a somewhat large area may be provided only on a part of the second surface. Good.

また、本発明は、前記第1の面には、一定のピッチで配列している前記独立電極よりも面積の広い拡張独立電極が複数設けられているものとして構成できる。   Further, the present invention can be configured such that a plurality of extended independent electrodes having a larger area than the independent electrodes arranged at a constant pitch are provided on the first surface.

広い面積の前記拡張独立電極は、電源供給用などの外部回路との接続用のランドや、コネクタを半田付けして固定するためのランドとして使用できる。そのために、前記拡張独立電極は一列に配列していることが好ましい。   The extended independent electrode having a large area can be used as a land for connecting to an external circuit such as a power supply or a land for soldering and fixing a connector. For this purpose, the extended independent electrodes are preferably arranged in a line.

さらに本発明は、前記基板本体上に設置可能な変換基板が設けられており、
前記変換基板には、前記独立電極のピッチよりも狭いピッチで配列した部品実装電極と、前記独立電極のピッチと同じピッチで形成された外部接続部とが形成されており、前記部品電極と前記外部接続部とが一対一で導通していることが好ましい。
Furthermore, the present invention is provided with a conversion substrate that can be installed on the substrate body,
The conversion board is formed with component mounting electrodes arranged at a pitch narrower than the pitch of the independent electrodes, and external connection portions formed at the same pitch as the pitch of the independent electrodes, and the component electrodes and the It is preferable that the external connection portion is in one-to-one conduction.

この場合に、前記変換基板の側面には、凹部が形成されて、この凹部の内側面に前記外部接続部となる導電体層が設けられているものとすることができる。   In this case, a concave portion is formed on the side surface of the conversion substrate, and a conductor layer serving as the external connection portion may be provided on the inner side surface of the concave portion.

本発明では、前記変換基板を使用することにより、独立電極のピッチよりも狭いピッチの端子部を有するICパッケージなどの電子部品を、前記第1の面に実装することが可能である。   In the present invention, by using the conversion substrate, an electronic component such as an IC package having terminal portions with a pitch narrower than the pitch of the independent electrodes can be mounted on the first surface.

本発明の配線用基板は、実験用の回路や少量生産の回路を構成する際に、チップ部品やICパッケージなどの電子部品を実装することができる。また、第2の面の導電体層を接地パターンとして使用し、第1の面に設けられた独立電極と前記導電体層とを貫通する導電体を設けることにより、接地が必要となる端子を最短の経路で接地電位に設定することができる。また、導電体層を接地電位とすることで、この導電体層をシールド層として機能させることができる。   The wiring board of the present invention can be mounted with electronic components such as chip components and IC packages when configuring experimental circuits and low-volume production circuits. In addition, by using the conductor layer on the second surface as a ground pattern and providing a conductor that penetrates the independent electrode provided on the first surface and the conductor layer, a terminal that requires grounding is provided. The ground potential can be set by the shortest path. Further, by setting the conductor layer to the ground potential, this conductor layer can function as a shield layer.

図1は本発明の実施の形態の配線用基板の部分斜視図、図2は前記配線用基板の一部を拡大した部分拡大斜視図、図3は配線用基板を図2のII−II線で切断した断面図である。   1 is a partial perspective view of a wiring board according to an embodiment of the present invention, FIG. 2 is a partially enlarged perspective view in which a part of the wiring board is enlarged, and FIG. 3 is a wiring board taken along line II-II in FIG. It is sectional drawing cut | disconnected by.

図1ないし図3に示す配線用基板10は、実験用の回路を実装し、あるいは少量生産用の電子機器の回路を実装するためのユニバーサル基板として使用される。   The wiring board 10 shown in FIGS. 1 to 3 is used as a universal board for mounting an experimental circuit or a circuit for an electronic device for low-volume production.

図3の断面図に示すように、配線用基板10は、絶縁性の基板本体11を有している。基板本体11は、ガラスエポキシなどのガラスコンポジット材料などで形成されている。基板本体11は鋏などの工具を用いて容易に切断可能な厚さに形成されている。基板本体11は、第1の面11aと第2の面11bを有している。第1の面11aが表面であり、第2の面11bが裏面である。   As shown in the cross-sectional view of FIG. 3, the wiring substrate 10 has an insulating substrate body 11. The substrate body 11 is made of a glass composite material such as glass epoxy. The substrate body 11 is formed to a thickness that can be easily cut using a tool such as a scissors. The substrate body 11 has a first surface 11a and a second surface 11b. The first surface 11a is the front surface, and the second surface 11b is the back surface.

図1と図2に示すように、基板本体11の第1の面11aには、独立電極12と拡張独立電極13x,13yが形成されており、第2の面11bには導電体層14が形成されている。前記独立電極12と拡張独立電極13x,13yおよび導電体層14は、銅箔層などの低抵抗材料で形成されているとともに、その表面にスズめっき層や半田めっき層が形成されて、溶融金属(半田)の濡れ性が良好とされている。あるいは、前記表面に金フラッシュメッキ層が形成されているものであってもよい。   As shown in FIGS. 1 and 2, an independent electrode 12 and extended independent electrodes 13x and 13y are formed on the first surface 11a of the substrate body 11, and a conductor layer 14 is formed on the second surface 11b. Is formed. The independent electrode 12, the extended independent electrodes 13x and 13y, and the conductor layer 14 are formed of a low resistance material such as a copper foil layer, and a tin plating layer or a solder plating layer is formed on the surface thereof. (Solder) has good wettability. Alternatively, a gold flash plating layer may be formed on the surface.

図1と図2に示すように、独立電極12は、平面形状が正方形のパターンである。互いに直交する方向をX方向とY方向としたときに、独立電極12のX方向の配列ピッチXpとY方向の配列ピッチYpとが一致している。この配列ピッチXpとYpは、一般的なICパッケージの端子部の配列ピッチに合わせており、この実施の形態ではXpとYpとが、1.27mmに設定されている。   As shown in FIGS. 1 and 2, the independent electrode 12 has a square pattern in plan view. When the directions orthogonal to each other are taken as the X direction and the Y direction, the arrangement pitch Xp of the independent electrodes 12 in the X direction coincides with the arrangement pitch Yp in the Y direction. The arrangement pitches Xp and Yp match the arrangement pitch of the terminal portions of a general IC package. In this embodiment, Xp and Yp are set to 1.27 mm.

図1に示すように、基板本体1の第1の面11aでは、Lx×Lyの長方形の領域に、前記独立電極12が一定のピッチで多数個配列されている。そして、Lx×Lyの領域のX方向の両側には、拡張独立電極13xが設けられ、この拡張独立電極13xはY方向に向けて一列に配列して形成されている。拡張独立電極13xは、Y方向の配列ピッチが独立電極12と同じYpであるが、X方向の長さ寸法Xwが独立電極12よりも長い長方形状である。また、Lx×Lyの領域のY方向の両側には、拡張独立電極13yが設けられ、この拡張独立電極13yはX方向に向けて一列に配列して形成されている。この拡張独立電極13yは、X方向の配列ピッチが、独立電極12と同じXpであるが、Y方向の長さ寸法Ywが独立電極12よりも長い長方形状である。   As shown in FIG. 1, on the first surface 11a of the substrate body 1, a large number of independent electrodes 12 are arranged at a constant pitch in a rectangular region of Lx × Ly. The extended independent electrodes 13x are provided on both sides in the X direction of the Lx × Ly region, and the extended independent electrodes 13x are arranged in a line in the Y direction. The extended independent electrodes 13x have the same Yp as that of the independent electrodes 12 in the Y direction, but have a rectangular shape in which the length dimension Xw in the X direction is longer than that of the independent electrodes 12. Further, extended independent electrodes 13y are provided on both sides of the Lx × Ly region in the Y direction, and the extended independent electrodes 13y are arranged in a line in the X direction. The extended independent electrode 13y has a rectangular shape in which the arrangement pitch in the X direction is the same Xp as that of the independent electrode 12, but the length dimension Yw in the Y direction is longer than that of the independent electrode 12.

配線用基板10には、正方形の独立電極12が一定のピッチで配列しているLx×Lyの長方形の領域が複数領域設けられている。配線基板10は、Lx×Lyの長方形の領域が複数設けられたものとして使用することが可能であるが、さらに図1に示す切断線X1と切断線X2で分離して使用することも可能である。分離された小基板である配線用基板は、その第1の面11aに、Lx×Lyの長方形の領域に正方形の独立電極12が配列し、配線用基板の2つの長辺に沿って拡張独立電極13xが設けられ、配線用基板の2つの短辺に沿って拡張独立電極13yが配列した構造である。   The wiring substrate 10 is provided with a plurality of Lx × Ly rectangular regions in which square independent electrodes 12 are arranged at a constant pitch. The wiring board 10 can be used as a plurality of rectangular regions of Lx × Ly, but it can also be used separately by the cutting line X1 and the cutting line X2 shown in FIG. is there. The wiring substrate, which is a separated small substrate, has a square independent electrode 12 arranged in a Lx × Ly rectangular area on the first surface 11a, and is extended and independent along two long sides of the wiring substrate. The electrode 13x is provided, and the extended independent electrodes 13y are arranged along two short sides of the wiring board.

前記独立電極12と拡張独立電極13x,13yは、基板本体11の第1の面11aの全面に形成された銅箔層をエッチングして個々の電極に分離し、その後に銅箔層の表面にスズめっきなどを施すことで形成される。あるいは、第1の面11aの全面に形成された銅箔層の表面の全域にスズめっき層を形成し、その後にエッチングしてもよい。エッチングは、湿式エッチングでもよいし、またはレーザ光のエネルギーを用いて銅箔層を切断してもよい。   The independent electrode 12 and the extended independent electrodes 13x and 13y are formed by etching the copper foil layer formed on the entire surface of the first surface 11a of the substrate body 11 to separate the individual electrodes, and then on the surface of the copper foil layer. It is formed by applying tin plating. Alternatively, a tin plating layer may be formed over the entire surface of the copper foil layer formed on the entire first surface 11a and then etched. Etching may be wet etching, or the copper foil layer may be cut using laser beam energy.

さらには、第1の面11aの全面に銅箔層などが形成された基板本体11の前記第1の面11aに機械加工を施して、前記独立電極12と拡張独立電極13x,13yを分離させてもよい。図2に示すように、前記独立電極12と拡張独立電極13x,13yは矩形状であるため、前記第1の面11aにX方向とY方向への切り込みを入れることで、前記独立電極12と拡張独立電極13x,13yを形成することが可能である。   Further, the first surface 11a of the substrate body 11 having a copper foil layer or the like formed on the entire first surface 11a is machined to separate the independent electrode 12 and the extended independent electrodes 13x and 13y. May be. As shown in FIG. 2, since the independent electrode 12 and the extended independent electrodes 13x and 13y are rectangular, by cutting in the X direction and the Y direction in the first surface 11a, The extended independent electrodes 13x and 13y can be formed.

基板本体11の第2の面11bに形成された導電層14は、複数の独立電極12の面積を総和した広さを有するものであり、この実施の形態では、第2の面11bの全域に導電体層14が形成されている。図3に示すように、複数の独立電極12と導電体層14とは、基板本体11の厚み方向において重なるように形成されている。   The conductive layer 14 formed on the second surface 11b of the substrate body 11 has a width obtained by summing up the areas of the plurality of independent electrodes 12, and in this embodiment, the conductive layer 14 is formed over the entire area of the second surface 11b. A conductor layer 14 is formed. As shown in FIG. 3, the plurality of independent electrodes 12 and the conductor layer 14 are formed so as to overlap in the thickness direction of the substrate body 11.

次に、前記配線用基板10の使用方法について説明する。
図4に示すように、配線用基板10の第1の面11aに、ICパッケージ20およびチップ部品30を実装することができる。ICパッケージ20は、ハウジング22内にICのベアチップが封入されているものであり、ハウジング22の長辺側の側面に、複数の金属製の端子部21が突出している。この端子部21の配列ピッチは、独立電極12の配列ピッチXp,Ypと同じ1.27mmである。ICパッケージ20を配線用基板10の第1の面11aの上に配置すると、端子部21が、独立電極12の上に一対一で設置される。そして、端子部21と個々の独立電極12とを一対一の関係で溶融金属(半田)で接合固定することができる。
Next, a method for using the wiring board 10 will be described.
As shown in FIG. 4, the IC package 20 and the chip component 30 can be mounted on the first surface 11 a of the wiring substrate 10. In the IC package 20, an IC bare chip is enclosed in a housing 22, and a plurality of metal terminal portions 21 protrude from a side surface on the long side of the housing 22. The arrangement pitch of the terminal portions 21 is 1.27 mm which is the same as the arrangement pitch Xp, Yp of the independent electrodes 12. When the IC package 20 is disposed on the first surface 11 a of the wiring substrate 10, the terminal portions 21 are disposed on the independent electrodes 12 on a one-to-one basis. And the terminal part 21 and each independent electrode 12 can be joined and fixed with molten metal (solder) in a one-to-one relationship.

配線用基板10の第1の面11aに、導線25を引き回し、この導線25の端部を、ICパッケージ20の端子部21が半田付けされている独立電極12の上に溶融金属(半田)で固定することにより、第1の面11a上で回路を構成することができる。   A conductive wire 25 is routed around the first surface 11a of the wiring board 10, and an end of the conductive wire 25 is made of molten metal (solder) on the independent electrode 12 to which the terminal portion 21 of the IC package 20 is soldered. By fixing, a circuit can be configured on the first surface 11a.

配線用基板10の第2の面11bに形成された導電体層14は接地パターンとして使用される。図5に示すように、ICパッケージ20の接地用の端子部21aが設置される独立電極12とその真裏の導電体層14とを貫通する貫通穴15を配線用基板10に形成し、この貫通穴15に接地用の導線26を挿通させる。導線26の一端を、接地用の端子部21aと一緒に独立電極12に溶融金属(半田)27aによって接合し、導線26の他端と導電体層14とを溶融金属(半田)27bによって接合する。これにより、ICパッケージの接地用の端子部21aを最短の距離で、接地電位の導電体層14と導通させることができる。そのため、端子部21aの電位を接地電位にきわめて近づけることができ、インピーダンスの上昇などを防止できる。   The conductor layer 14 formed on the second surface 11b of the wiring board 10 is used as a ground pattern. As shown in FIG. 5, a through hole 15 is formed in the wiring substrate 10 so as to penetrate the independent electrode 12 on which the grounding terminal portion 21 a of the IC package 20 is installed and the conductor layer 14 directly behind it. The grounding conductor 26 is inserted into the hole 15. One end of the lead wire 26 is joined to the independent electrode 12 together with the grounding terminal portion 21a by the molten metal (solder) 27a, and the other end of the lead wire 26 and the conductor layer 14 are joined by the molten metal (solder) 27b. . As a result, the grounding terminal portion 21a of the IC package can be electrically connected to the conductor layer 14 having the ground potential at the shortest distance. Therefore, the potential of the terminal portion 21a can be made very close to the ground potential, and an increase in impedance can be prevented.

また、第2の面11bの導電体層14を接地パターンとして使用とすると、第1の面11aに接地ラインとなる導線を配線する必要がなくなり、第1の面11aでの導線の引き回しを簡単にできる。また、図4に示すように、第1の面11aに引き回される導線25により、信号伝達ラインが構成されるが、その真裏の全面に接地電位の導電体層14が形成されているため、この導電体層14で信号伝達ラインをシールドでき、ノイズが重畳するのを防止できる。   Further, when the conductor layer 14 on the second surface 11b is used as a ground pattern, there is no need to wire a conductor to be a ground line on the first surface 11a, so that the conductor can be easily routed on the first surface 11a. Can be. Also, as shown in FIG. 4, a signal transmission line is formed by the conductive wire 25 routed to the first surface 11a, but the ground potential conductor layer 14 is formed on the entire back surface. The conductor layer 14 can shield the signal transmission line and prevent noise from being superimposed.

この実施の形態の配線基板10は、基本的にいずれの箇所にも貫通穴15が形成されていないものであり、第1の面11aに回路部品を実装する際に、回路構成の必要性に応じて、前記貫通穴15が任意の箇所に随時形成される。貫通穴15は、小径のドリルを取り付けたピンバイスなどを用いて、手作業で空けることができる。つまり、第1の面11aに回路を実装する際に、接地電位とする必要がある端子または導線の真下に貫通穴15を形成して、貫通穴15に導線26を入れて半田つけすることにより、回路を最短の経路で接地することができる。   The wiring board 10 of this embodiment basically has no through-holes 15 at any location, and it is necessary to have a circuit configuration when mounting circuit components on the first surface 11a. Accordingly, the through hole 15 is formed at any place as needed. The through-hole 15 can be manually opened using a pin vise with a small-diameter drill attached thereto. That is, when a circuit is mounted on the first surface 11a, a through hole 15 is formed immediately below a terminal or conductor that needs to be grounded, and a conductor 26 is inserted into the through hole 15 and soldered. The circuit can be grounded with the shortest path.

なお、ICパッケージ20の端子部21のピッチPと、独立電極12の配列ピッチXp,Ypとの関係は、P=Xp,Ypであることが好ましいが、ピッチPが配列ピッチXp,Ypの整数倍であってもよい。また、ひとつの端子部21が、2個や4個の複数の独立電極12に半田付けされてもよい。   The relationship between the pitch P of the terminal portion 21 of the IC package 20 and the arrangement pitch Xp, Yp of the independent electrode 12 is preferably P = Xp, Yp, but the pitch P is an integer of the arrangement pitch Xp, Yp. It may be doubled. Further, one terminal portion 21 may be soldered to two or four plural independent electrodes 12.

図4には、第1の面11aに設置される電子部品としてチップ部品30を示している。チップ部品30は、抵抗器、コンデンサなどの機能を有する。あるいはチップ部品30は、チップインダクタ、チップダイオード、チップトランジスタ、3端子コンデンサ、またはチップコモンモードチョークなどであってもよい。この回路基板10では、各部品の電極部を最短経路で接地電位に設定できるため、3端子コンデンサやチップコモンモードチョークを回路基板10に実装して、これらノイズ対策部品の実装評価を、それぞれの部品を推奨基板に実装したのと同等に行うことが可能である。   FIG. 4 shows a chip component 30 as an electronic component installed on the first surface 11a. The chip component 30 has functions such as a resistor and a capacitor. Alternatively, the chip component 30 may be a chip inductor, a chip diode, a chip transistor, a three-terminal capacitor, or a chip common mode choke. In this circuit board 10, since the electrode part of each component can be set to the ground potential by the shortest path, a three-terminal capacitor and a chip common mode choke are mounted on the circuit board 10, and mounting evaluation of these noise countermeasure components is performed. It is possible to perform the same as mounting the component on the recommended board.

チップ部品30の両端に設けられた電極部31,31を、独立電極12の上に設置して、電極部31と独立電極12とを一対一の関係で溶融金属(半田)を用いて接合する。このとき、第1の面11aに引き回される導線25の端部を、電極部31と共に同じ独立電極12に接合させることで、チップ部品30を含んだ電子回路を構成できる。   The electrode parts 31, 31 provided at both ends of the chip component 30 are installed on the independent electrode 12, and the electrode part 31 and the independent electrode 12 are joined using a molten metal (solder) in a one-to-one relationship. . At this time, an electronic circuit including the chip component 30 can be configured by joining the end portion of the conducting wire 25 routed to the first surface 11 a to the same independent electrode 12 together with the electrode portion 31.

図6は、チップ部品30が小型であり、両端に設けられた電極部31と電極部31との間隔が、独立電極12の配列ピッチXp,Ypとほぼ一致している場合を示している。図6の例では、チップ部品30の両端に設けられた電極部31,31が、隣り合う独立電極12,12のそれぞれに溶融金属(半田)33で接合される。よって、電極部31,31が互いに短絡することがない。また、それぞれの電極部31,31が接合されている独立電極12に導線25の端部を接合することで、電子回路を構成することができる。   FIG. 6 shows a case where the chip component 30 is small, and the distance between the electrode portions 31 provided at both ends and the electrode portions 31 substantially match the arrangement pitches Xp and Yp of the independent electrodes 12. In the example of FIG. 6, the electrode portions 31, 31 provided at both ends of the chip component 30 are joined to each of the adjacent independent electrodes 12, 12 by molten metal (solder) 33. Therefore, the electrode parts 31 and 31 do not short-circuit each other. Moreover, an electronic circuit can be comprised by joining the edge part of the conducting wire 25 to the independent electrode 12 to which each electrode part 31 and 31 is joined.

図7に示すチップ部品30Aは、図6に示すチップ部品30よりも大型のものであり、両端に設けられた電極部31と電極部31とのピッチが、独立電極12の配列ピッチXp,Ypよりも長くなっている。よって、電極部31,31は、中間に独立電極12を挟んで、その両側に位置する独立電極12,12のそれぞれに溶融金属(半田)33で接合される。この構造でも、チップ部品30の電極部31,31の短絡を防止でき、電極部31,31を個別の導線に接合できる。   The chip component 30A shown in FIG. 7 is larger than the chip component 30 shown in FIG. 6, and the pitch between the electrode portions 31 provided at both ends and the electrode portions 31 is the arrangement pitch Xp, Yp of the independent electrodes 12. Longer than. Therefore, the electrode parts 31 and 31 are joined by the molten metal (solder) 33 to each of the independent electrodes 12 and 12 located on both sides of the independent electrode 12 between them. Even in this structure, it is possible to prevent short-circuiting of the electrode portions 31 and 31 of the chip component 30, and the electrode portions 31 and 31 can be joined to individual conductors.

さらに、図7に示すように、チップ部品30Aの一方の電極部31が設置される独立電極12と、その真裏の導電体層14とに貫通する貫通穴15aを形成する。この貫通穴15a内に挿入した導線26aの一端を、電極部31と一緒に独立電極12に接合し、導線26aの他端を、溶融金属(半田)33aで、導電体層14に接合する。導電体層14を接地パターンとして使用することにより、チップ部品30Aの電極部31を最短の距離で接地電位に設定できる。   Further, as shown in FIG. 7, a through hole 15 a penetrating the independent electrode 12 on which one electrode portion 31 of the chip component 30 </ b> A is installed and the conductor layer 14 on the back side thereof is formed. One end of the conducting wire 26a inserted into the through hole 15a is joined to the independent electrode 12 together with the electrode portion 31, and the other end of the conducting wire 26a is joined to the conductor layer 14 with molten metal (solder) 33a. By using the conductor layer 14 as a ground pattern, the electrode portion 31 of the chip component 30A can be set to the ground potential with the shortest distance.

また、図8に示すように、配線用基板10にディスクリート部品40を実装することができる。ディスクリート部品40は、抵抗器、コンデンサ、またはチョークコイルなどとして機能するものである。   Further, as shown in FIG. 8, the discrete component 40 can be mounted on the wiring board 10. The discrete component 40 functions as a resistor, a capacitor, a choke coil, or the like.

配線基板10に、独立電極12とその真裏の導電体層14とを貫通する貫通穴17を形成し、第2の面11bにおいて、ざぐり加工を行うなどして、貫通穴17の下端の開口面積を拡張し、これにより、貫通穴17の周囲で、導電体層14の一部を除去する。そして、ディスクリート部品40を第2の面11b側に配置し、リード端子41を貫通穴17内に挿通し、リード端子41と独立電極12とを溶融金属(半田)43で接合する。このように、貫通穴17の周囲において、導電体層14の一部を除去することにより、リード端子41を導電体層14に触れさせることなく独立電極12に接続できる。また、ディスクリート部品40が接地すべきリード端子42を有する場合は、このリード端子42を通常の貫通穴16に挿通させ、リード端子42と導電体層14とを、溶融金属(半田)44で接合することにより、リード端子42を最短の距離で接地電位に設定できる。   A through-hole 17 that penetrates the independent electrode 12 and the conductor layer 14 directly behind it is formed in the wiring substrate 10, and the opening area at the lower end of the through-hole 17 is formed by spotting the second surface 11 b. Thus, a part of the conductor layer 14 is removed around the through hole 17. Then, the discrete component 40 is disposed on the second surface 11 b side, the lead terminal 41 is inserted into the through hole 17, and the lead terminal 41 and the independent electrode 12 are joined by the molten metal (solder) 43. Thus, by removing a part of the conductor layer 14 around the through hole 17, the lead terminal 41 can be connected to the independent electrode 12 without touching the conductor layer 14. When the discrete component 40 has a lead terminal 42 to be grounded, the lead terminal 42 is inserted into the normal through hole 16, and the lead terminal 42 and the conductor layer 14 are joined by a molten metal (solder) 44. By doing so, the lead terminal 42 can be set to the ground potential at the shortest distance.

配線基板10を、図1に示すX1線とY1線とで切断することなく使用する場合と、配線基板10をX1線とY1線とで切断して使用するいずれの場合においても、配線基板の縁部に沿って拡張独立電極13x,13yが設けられているものとなる。   Whether the wiring board 10 is used without being cut along the X1 line and the Y1 line shown in FIG. 1 or the wiring board 10 is used after being cut along the X1 line and the Y1 line as shown in FIG. Extended independent electrodes 13x and 13y are provided along the edge.

前記拡張独立電極13x,13yは、比較的面積が広いために、この拡張独立電極13x,13yを外部回路と接続するためのランドとして使用しやすい。第1の面11aで引き回される導線25の端部を、拡張独立電極13x,13yの一部に接続したときに、拡張独立電極13x,13yの残りの領域に、配線用基板10の外から延びてくる導線を接続することができる。   Since the extended independent electrodes 13x and 13y have a relatively large area, they can be easily used as lands for connecting the extended independent electrodes 13x and 13y to an external circuit. When the end portion of the conductive wire 25 routed on the first surface 11a is connected to a part of the extended independent electrodes 13x and 13y, the remaining area of the extended independent electrodes 13x and 13y is placed outside the wiring substrate 10 Lead wires extending from can be connected.

また、拡張独立電極13x,13yにコネクタの端子部を半田付けし、コネクタを強固に固定することも可能である。   It is also possible to firmly fix the connector by soldering the terminal portion of the connector to the extended independent electrodes 13x and 13y.

前記導線25,26,26aは、銅などの低抵抗の金属線の表面にスズめっきを施したスズめっき線が使用される。第1の面11aに比較的長い導線25を引き回すときには、その導線25の途中や、導線25の折曲部を、その下に位置する独立電極13に溶融金属(半田)で接合すると、導線25を安定させて配線できる。また、第1の面11aで導線25どうしが交差するときには、一方の導線を立体形状に折り曲げ、他方の導線を折り曲げた導線の下を通過させればよい。または、交差する導線の一方に絶縁材料のチューブを被せてもよい。   As the conducting wires 25, 26, 26a, tin-plated wires obtained by tin-plating the surface of a low-resistance metal wire such as copper are used. When a relatively long conducting wire 25 is routed around the first surface 11a, the conducting wire 25 is joined by melting metal (solder) in the middle of the conducting wire 25 or a bent portion of the conducting wire 25 to the independent electrode 13 positioned therebelow. Can be wired stably. Further, when the conductors 25 cross each other on the first surface 11a, one conductor may be bent into a three-dimensional shape, and the other conductor may be passed under the bent conductor. Alternatively, a tube made of an insulating material may be put on one of the intersecting wires.

図9は、配線用基板10の第1の面11aに設置される変換基板50を示している。変換基板50は、絶縁性の小型のチップ基板51を有しており、このチップ基板51の両側面に凹部51aが形成され、凹部51aの内周面に導電体層が形成され、この導電体層が外部接続部52となっている。外部接続部52のピッチは、前記独立電極12の配列ピッチXp,Ypと一致している。   FIG. 9 shows the conversion board 50 installed on the first surface 11 a of the wiring board 10. The conversion substrate 50 has a small insulating chip substrate 51. Concave portions 51a are formed on both side surfaces of the chip substrate 51, and a conductor layer is formed on the inner peripheral surface of the recess 51a. The layer is an external connection 52. The pitch of the external connection parts 52 coincides with the arrangement pitch Xp, Yp of the independent electrodes 12.

チップ基板51の表面には、複数の部品実装電極53が形成され、部品実装電極53は外部接続部52よりも短いピッチで配列している。そして、チップ基板51の表面には、外部接続部52と部品実装電極53とを一対一で導通させる導電パターン54が形成されている。   A plurality of component mounting electrodes 53 are formed on the surface of the chip substrate 51, and the component mounting electrodes 53 are arranged at a shorter pitch than the external connection portions 52. A conductive pattern 54 is formed on the surface of the chip substrate 51 so that the external connection portion 52 and the component mounting electrode 53 are electrically connected to each other.

この変換基板50は広い面積の基板に、複数の貫通穴を形成し、貫通穴の内周面に導電体層を形成し、さらに基板の表面に前記部品実装電極53と、前記貫通穴内の導電体層に導通する配線パターン54を形成する。そして、貫通穴の中心に切断線が一致するようにして、基板を切断し、複数のチップ基板51を形成する。このように、外部接続部52を、貫通穴を半分に切ることで形成できるため、変換基板50の製造が容易である。   The conversion substrate 50 is formed with a plurality of through holes in a substrate having a large area, a conductor layer is formed on the inner peripheral surface of the through hole, and the component mounting electrode 53 and the conductive material in the through holes are formed on the surface of the substrate. A wiring pattern 54 that is electrically connected to the body layer is formed. Then, the substrate is cut such that the cutting line coincides with the center of the through hole, and a plurality of chip substrates 51 are formed. Thus, since the external connection part 52 can be formed by cutting the through hole in half, the conversion substrate 50 can be easily manufactured.

この変換基板50の外部接続部52を、独立電極13に設置して、外部接続部52と独立電極13とを溶融金属(半田)で接合する。部品実装電極53のピッチを、小型のICパッケージ60のケーシング62から突出する端子部61のピッチに一致させておき、変換基板50の上に小型のICパッケージ60を設置し、端子部61を部品実装電極53に溶融金属(半田)で接合することで、独立電極13よりも短いピッチの端子部を有する電子部品を第1の面11aに実装できる。   The external connection portion 52 of the conversion substrate 50 is installed on the independent electrode 13, and the external connection portion 52 and the independent electrode 13 are joined with molten metal (solder). The pitch of the component mounting electrodes 53 is made to coincide with the pitch of the terminal portion 61 protruding from the casing 62 of the small IC package 60, the small IC package 60 is installed on the conversion substrate 50, and the terminal portion 61 is replaced with the component. By joining the mounting electrode 53 with molten metal (solder), an electronic component having terminal portions with a pitch shorter than that of the independent electrode 13 can be mounted on the first surface 11a.

本発明の実施の形態の配線用基板を示す部分斜視図、The fragmentary perspective view which shows the board | substrate for wiring of embodiment of this invention, 前記配線用基板の部分拡大斜視図、A partially enlarged perspective view of the wiring board, 図2に示す配線用基板をIII−III線で切断した断面拡大図、The cross-sectional enlarged view which cut | disconnected the wiring board shown in FIG. 2 by the III-III line | wire, 配線用基板への電子部品の実装状態を示す分解斜視図、An exploded perspective view showing a mounting state of the electronic component on the wiring board, 配線用基板にICパッケージが実装された状態を示す部分断面図、Partial sectional view showing a state where an IC package is mounted on a wiring board, 配線用基板にチップ部品が実装された状態を示す断面図、Sectional drawing which shows the state by which the chip components were mounted in the wiring board, 配線用基板に大型のチップ部品が実装された状態を示す断面図、Sectional drawing which shows the state by which the large-sized chip component was mounted in the wiring board, 配線用基板にディスクリート部品が実装された状態を示す断面図、Sectional drawing which shows the state by which discrete components were mounted in the wiring board, 配線用基板に、変換基板と小型のICパッケージが実装された状態を示す分解斜視図、An exploded perspective view showing a state in which a conversion board and a small IC package are mounted on a wiring board,

符号の説明Explanation of symbols

10 配線用基板
11 基板本体
12 独立電極
13x,13y 拡張独立電極
14 導電体層
20 ICパッケージ
21 端子部
21a 接地用端子部
25,26,26a 導線
30 チップ部品
31 電極部
40 ディスクリート部品
50 変換基板
51 チップ基板
52 外部接続部
53 部品実装電極
54 配線パターン
DESCRIPTION OF SYMBOLS 10 Substrate for wiring 11 Substrate body 12 Independent electrode 13x, 13y Extended independent electrode 14 Conductor layer 20 IC package 21 Terminal portion 21a Grounding terminal portions 25, 26, 26a Conductor 30 Chip component 31 Electrode portion 40 Discrete component 50 Conversion substrate 51 Chip substrate 52 External connection portion 53 Component mounting electrode 54 Wiring pattern

Claims (7)

第1の面と前記第1の面と逆側に向く第2の面とが設けられた絶縁性の基板本体を有しており、
前記基板本体の前記第1の面に、複数の独立電極が間隔を空けて配列され、前記第2の面には、前記独立電極を複数個合計した面積の導電体層が設けられ、この導電体層は、複数の前記独立電極の真裏に形成されていることを特徴とする配線用基板。
An insulating substrate body provided with a first surface and a second surface facing away from the first surface;
A plurality of independent electrodes are arranged at intervals on the first surface of the substrate body, and a conductor layer having a total area of the plurality of independent electrodes is provided on the second surface. The substrate for wiring is characterized in that the body layer is formed directly behind the plurality of independent electrodes.
前記独立電極は、直交する2つの方向へ一定のピッチで配列している請求項1記載の配線用基板。   The wiring board according to claim 1, wherein the independent electrodes are arranged at a constant pitch in two orthogonal directions. それぞれの独立電極は正方形のパターンで形成されている請求項2記載の配線用基板。   The wiring board according to claim 2, wherein each independent electrode is formed in a square pattern. 前記第1の面には、一定のピッチで配列している前記独立電極よりも面積の広い拡張独立電極が複数設けられている請求項2または3記載の配線用基板。   4. The wiring board according to claim 2, wherein a plurality of extended independent electrodes having a larger area than the independent electrodes arranged at a constant pitch are provided on the first surface. 前記拡張独立電極は一列に配列している請求項4記載の配線用基板。   The wiring board according to claim 4, wherein the extended independent electrodes are arranged in a line. 前記基板本体上に設置可能な変換基板が設けられており、
前記変換基板には、前記独立電極のピッチよりも狭いピッチで配列した部品実装電極と、前記独立電極のピッチと同じピッチで形成された外部接続部とが形成されており、前記部品電極と前記外部接続部とが一対一で導通している請求項1ないし5のいずれかに記載の配線用基板。
A conversion board that can be installed on the board body is provided,
The conversion board is formed with component mounting electrodes arranged at a pitch narrower than the pitch of the independent electrodes, and external connection portions formed at the same pitch as the pitch of the independent electrodes, and the component electrodes and the The wiring board according to claim 1, wherein the wiring board is electrically connected to the external connection portion on a one-to-one basis.
前記変換基板の側面には、凹部が形成されて、この凹部の内側面に前記外部接続部となる導電体層が設けられている請求項6記載の配線用基板。   The wiring board according to claim 6, wherein a concave portion is formed on a side surface of the conversion substrate, and a conductor layer serving as the external connection portion is provided on an inner side surface of the concave portion.
JP2006354051A 2006-12-28 2006-12-28 Substrate for wiring Withdrawn JP2008166471A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006354051A JP2008166471A (en) 2006-12-28 2006-12-28 Substrate for wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006354051A JP2008166471A (en) 2006-12-28 2006-12-28 Substrate for wiring

Publications (1)

Publication Number Publication Date
JP2008166471A true JP2008166471A (en) 2008-07-17

Family

ID=39695554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006354051A Withdrawn JP2008166471A (en) 2006-12-28 2006-12-28 Substrate for wiring

Country Status (1)

Country Link
JP (1) JP2008166471A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101402617B1 (en) 2013-03-18 2014-06-03 (주)지로엠케이 Hybrid pcb of soldering type
WO2016166811A1 (en) * 2015-04-14 2016-10-20 オリンパス株式会社 Connection structure and imaging device
WO2019017558A1 (en) * 2017-07-16 2019-01-24 민경환 Cross pcb module mounting-type printed circuit board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101402617B1 (en) 2013-03-18 2014-06-03 (주)지로엠케이 Hybrid pcb of soldering type
WO2016166811A1 (en) * 2015-04-14 2016-10-20 オリンパス株式会社 Connection structure and imaging device
JPWO2016166811A1 (en) * 2015-04-14 2018-02-15 オリンパス株式会社 Connection structure and imaging device
US10327335B2 (en) 2015-04-14 2019-06-18 Olympus Corporation Connection structure and image pickup apparatus
WO2019017558A1 (en) * 2017-07-16 2019-01-24 민경환 Cross pcb module mounting-type printed circuit board

Similar Documents

Publication Publication Date Title
US6983535B2 (en) Insertion of electrical component within a via of a printed circuit board
US7271348B1 (en) Providing decoupling capacitors in a circuit board
JP2007059803A (en) Printed circuit board, electronic substrate, and electronic apparatus
JP2008166471A (en) Substrate for wiring
JP2001189544A (en) Printed circuit board and its electric component mounting method
CN214754244U (en) Interposer and electronic apparatus
US6570271B2 (en) Apparatus for routing signals
US20040055782A1 (en) Surface-mounting type electronic circuit unit having no melting of solder attaching electric part thereto
JP2001326432A (en) Connection structure of printed wiring board and cable, and electronic equipment
JP2007194240A (en) Printed circuit board and electronic apparatus
JP3928152B2 (en) Printed wiring board
JPH05102621A (en) Conductive pattern
JP4491338B2 (en) Semiconductor device substrate and semiconductor device
JP7008005B2 (en) Communication evaluation device
CN108702843B (en) Printed circuit board structure and electronic equipment
JP2007266178A (en) Printed wiring board
JP2005203420A (en) Electronic circuit board
JP2000012992A (en) Circuit board
JP2004031663A (en) Wiring structure of jumper wire
JP3531152B2 (en) Printed wiring board
US20180218956A1 (en) Electric circuit module and test method of electric circuit module
JP4671426B2 (en) Electronics
KR200230496Y1 (en) Circuit board
JP2818830B2 (en) Wiring connection box for multi-pole electrical connector
JP3091781U (en) Electronic circuit unit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100302