JP2003307527A - Probe guard - Google Patents

Probe guard

Info

Publication number
JP2003307527A
JP2003307527A JP2002114765A JP2002114765A JP2003307527A JP 2003307527 A JP2003307527 A JP 2003307527A JP 2002114765 A JP2002114765 A JP 2002114765A JP 2002114765 A JP2002114765 A JP 2002114765A JP 2003307527 A JP2003307527 A JP 2003307527A
Authority
JP
Japan
Prior art keywords
line
guard
force
probe card
gnd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002114765A
Other languages
Japanese (ja)
Other versions
JP4045841B2 (en
Inventor
Akira Yamamoto
山本  明
Takeshi Yamamoto
剛 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002114765A priority Critical patent/JP4045841B2/en
Publication of JP2003307527A publication Critical patent/JP2003307527A/en
Application granted granted Critical
Publication of JP4045841B2 publication Critical patent/JP4045841B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To restrain generation of a leak current, and to restrain influence of external noise in a probe guard. <P>SOLUTION: This probe guard is formed as a structure for arranging guard wires 6, 16 and 26 via an insulating layer around force wires 7, 17 and 27 in a probe needle 2, a connecting terminal 3, and a signal conductor pattern for constituting the probe guard, and is also formed as a structure for arranging GND wires 5, 15 and 25 via the insulating layer around these guard wires 6, 16 and 26. An external circuit is connected to the probe guard having such a structure. When performing tentative measurement, these guard wires 6, 16 and 26 are put in the same electric potential as the force wires 7, 17 and 27. The GND wires 5, 15 and 25 are put in earth electric potential. Thus, generation of the leak current and influence of the external noise can be restrained at tentative measurement time. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路等
の電子部品の試験測定に利用されるプローブカードに関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe card used for test measurement of electronic components such as semiconductor integrated circuits.

【0002】[0002]

【従来の技術】一般に、半導体集積回路等の電子部品の
試験測定には、プローブカードが利用されている。図9
に従来のプローブカードを示す。例えば、図9に示すよ
うに、プローブカードは、絶縁基板50に形成された開
口部50aに先端が臨むように、測定針であるプローブ
針51が多数放射線状に配置されている。このプローブ
針51は、電子部品が有する多数の電極に合わせて配置
されている。
2. Description of the Related Art Generally, a probe card is used for test measurement of electronic parts such as semiconductor integrated circuits. Figure 9
Shows a conventional probe card. For example, as shown in FIG. 9, in the probe card, a large number of probe needles 51, which are measuring needles, are arranged in a radial pattern so that the tip faces the opening 50a formed in the insulating substrate 50. The probe needle 51 is arranged in accordance with a large number of electrodes included in the electronic component.

【0003】また、プローブカードは、絶縁基板50の
端部に接続端子52を備えている。そして、これらのプ
ローブ針51と接続端子52とを電気的に接続している
信号用導体パターンが絶縁基板50に形成されている。
The probe card has a connection terminal 52 at the end of the insulating substrate 50. A signal conductor pattern that electrically connects the probe needle 51 and the connection terminal 52 is formed on the insulating substrate 50.

【0004】このプローブカードは、接続端子52を介
して、試験測定機器等の外部回路と接続される。そし
て、プローブ針51と電子部品の電極とを接触させ、信
号導体パターン53、接続端子52を介して、電子部品
と試験測定機器とを電気的に接続させる。このようにし
て、電子部品の試験測定が行われる。
This probe card is connected to an external circuit such as a test and measurement device via a connection terminal 52. Then, the probe needle 51 is brought into contact with the electrode of the electronic component, and the electronic component and the test and measurement device are electrically connected via the signal conductor pattern 53 and the connection terminal 52. In this way, the test measurement of the electronic component is performed.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、図9の
ようなプローブカードにおいて、プローブ針51、信号
導体パターン53及び接続端子52は、試験測定の際に
電子部品に電圧を印加するためのフォース線のみによっ
て構成されていた。
However, in the probe card as shown in FIG. 9, the probe needle 51, the signal conductor pattern 53, and the connection terminal 52 are force lines for applying a voltage to the electronic component at the time of test measurement. It was composed of only.

【0006】このような構成では、フォース線の周りが
フォース線よりも電位が低いために、リーク電流が発生
しやすいという問題があった。また、フォース線のみに
よって構成されていたため、外部ノイズの影響を受けや
すいという問題があった。このため、通常の使用方法で
は、微小電流測定及び高精度測定を正確に行うことがで
きなかった。
In such a structure, the potential around the force line is lower than that of the force line, so that there is a problem that a leak current is likely to occur. Further, since it is composed only of force lines, there is a problem that it is easily affected by external noise. For this reason, it has been impossible to accurately perform the minute current measurement and the high-accuracy measurement by the normal usage method.

【0007】本発明は、上記点に鑑み、リーク電流の発
生を抑制することができるプローブカードを提供するこ
とを目的とする。また、外部ノイズの影響を抑制するこ
とができるプローブカードを提供することを目的とす
る。
In view of the above points, an object of the present invention is to provide a probe card capable of suppressing the generation of leak current. Moreover, it aims at providing the probe card which can suppress the influence of external noise.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明では、絶縁基板(1)と、絶
縁基板(1)上に形成された測定針(2)と、絶縁基板
(1)上に形成された接続端子(3)と、絶縁基板
(1)に形成され、測定針(2)と接続端子(3)とを
電気的に接続する信号導体パターンとを備え、これら測
定針(2)、信号導体パターン、及び接続端子(3)の
それぞれは、試験測定用の信号を送るためのフォース線
(7、17、27)と、フォース線(7、17、27)
の周りにフォース線(7、17、27)と絶縁分離して
形成され、フォース線と同電位とされるガード線(6、
16、26)とを有することを特徴としている。
In order to achieve the above object, in the invention described in claim 1, the insulating substrate (1), the measuring needle (2) formed on the insulating substrate (1), and the insulating A connection terminal (3) formed on the substrate (1); and a signal conductor pattern formed on the insulating substrate (1) for electrically connecting the measuring needle (2) and the connection terminal (3), Each of the measuring needle (2), the signal conductor pattern, and the connection terminal (3) has a force wire (7, 17, 27) for sending a signal for test measurement and a force wire (7, 17, 27).
Of the guard wire (6, 7), which is formed around and insulated from the force wire (7, 17, 27) and has the same potential as the force wire.
16, 26).

【0009】このような構造のプローブカードを外部回
路に接続し、試験測定を行う際にガード線(6、16、
26)をフォース線(7、17、27)と同電位とする
ことで、フォース線(7、17、27)からその周りへ
リーク電流が流れるのを防ぐことができる。
When the probe card having such a structure is connected to an external circuit and a test measurement is performed, a guard wire (6, 16,
By setting 26) to have the same potential as the force lines (7, 17, 27), it is possible to prevent a leak current from flowing from the force lines (7, 17, 27) to the periphery thereof.

【0010】また、請求項2に記載の発明では、測定針
(2)、信号導体パターン、及び接続端子(3)の少な
くとも1つは、ガード線(6、16、26)の外周に、
接地電位とされるGND線(5、15、25)を有する
構造であることを特徴としている。
According to the second aspect of the invention, at least one of the measuring needle (2), the signal conductor pattern and the connection terminal (3) is provided on the outer circumference of the guard wire (6, 16, 26).
The structure is characterized by having a GND line (5, 15, 25) that is at ground potential.

【0011】このように、フォース線(7、17、2
7)の周りにガード線(6、16、26)が配置され、
さらにこれらの周りにGND線(5、15、25)が配
置されているので、請求項1の効果に加えて、さらに、
外部ノイズの影響を抑制することができる。
In this way, the force wires (7, 17, 2)
Guard lines (6, 16, 26) are placed around 7),
Further, since the GND lines (5, 15, 25) are arranged around these, in addition to the effect of claim 1, further,
The influence of external noise can be suppressed.

【0012】信号導体パターンの構造としては、請求項
3のように、例えば、フォース線(7)とガード線(6
c、6d)とが、同一平面上に配置されており、同一平
面上にて、フォース線(7)がガード線(6c、6d)
に囲まれている構造とすることができる。
As for the structure of the signal conductor pattern, as in claim 3, for example, the force line (7) and the guard line (6) are used.
c, 6d) are arranged on the same plane, and on the same plane, the force line (7) is the guard line (6c, 6d).
The structure can be surrounded by.

【0013】また、請求項4のように、例えば、絶縁基
板(1)として多層絶縁基板を用い、フォース線(7)
が、フォース線(7)が、絶縁層(4b、4c)を介し
て、ガード線(6a、6b)に挟まれた構造とすること
もできる。
Further, as in claim 4, for example, a multilayer insulating substrate is used as the insulating substrate (1), and the force wire (7) is used.
However, the force line (7) may be sandwiched between the guard lines (6a, 6b) via the insulating layers (4b, 4c).

【0014】なお、請求項3と組み合わせることで、請
求項3の構造よりもリーク電流の発生を抑制することが
できる。
By combining with the third aspect, it is possible to suppress the generation of leak current more than the structure of the third aspect.

【0015】また、信号導体パターンがGND線を有す
るときでは、請求項5のように、例えば、フォース線
(7)、ガード線(6c、6d)、及びGND線(5
c、5d)は同一平面上に配置されており、フォース線
(7)が絶縁層(4)を介してガード線(6c、6d)
に囲まれ、さらに、絶縁層(4)を介してGND線(5
c、5d)に囲まれた構造とすることができる。
When the signal conductor pattern has a GND line, as in claim 5, for example, the force line (7), the guard line (6c, 6d), and the GND line (5).
c, 5d) are arranged on the same plane, and the force line (7) is connected to the guard line (6c, 6d) through the insulating layer (4).
Surrounded by, and further connected to the GND line (5
The structure can be surrounded by c and 5d).

【0016】また、請求項6のように、信号導体パター
ンがGND線を有するとき、絶縁基板(1)として、多
層絶縁基板が用いられ、信号導体パターンは、フォース
線(7)が、絶縁層(4b、4c)を介して、ガード線
(6a、6b)に挟まれていると共に、フォース線
(7)及びガード線(6a、6b)が、絶縁層(4a、
4d)を介して、GND線(5a、5b)に挟まれた構
造とすることができる。
When the signal conductor pattern has a GND line as in claim 6, a multilayer insulating substrate is used as the insulating substrate (1), and in the signal conductor pattern, the force line (7) is an insulating layer. It is sandwiched by the guard lines (6a, 6b) via (4b, 4c), and the force line (7) and the guard lines (6a, 6b) are separated by the insulating layer (4a, 6b).
It is possible to have a structure sandwiched between the GND lines (5a, 5b) through 4d).

【0017】なお、この構造と請求項5に示す構造とを
組み合わせることもできる。これにより、請求項5の構
造よりもリーク電流の発生と、外部ノイズの影響とを抑
制することができる。
It is possible to combine this structure with the structure shown in claim 5. As a result, the occurrence of leakage current and the influence of external noise can be suppressed more than in the structure of claim 5.

【0018】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
The reference numerals in parentheses of the above-mentioned means indicate the correspondence with the concrete means described in the embodiments described later.

【0019】[0019]

【発明の実施の形態】(第1実施形態)図1に本発明を
適用した第1実施形態におけるプローブカードを示す。
BEST MODE FOR CARRYING OUT THE INVENTION (First Embodiment) FIG. 1 shows a probe card according to a first embodiment of the present invention.

【0020】本実施形態のプローブカードは、プローブ
針、信号導体パターン、及び接続端子のそれぞれにおい
て、フォース線の周りにガード線が配置され、さらにこ
のガード線の周りにGND線が配置されている3重構造
となっている。
In the probe card of this embodiment, a guard wire is arranged around the force wire and a GND wire is arranged around the guard wire in each of the probe needle, the signal conductor pattern, and the connection terminal. It has a triple structure.

【0021】具体的には、プローブカードは、図1に示
すように、例えばガラスエポキシ樹脂やセラミックス製
の多層絶縁プリント基板1の中央付近に開口部1aを有
している。そして、この開口部1aから先端が突出する
ように、測定針であるプローブ針2が多数放射線状に配
置されている。また、プローブカードは、左右両側縁部
に試験計測機器のコネクタを接続するための接続端子3
を備えている。
Specifically, as shown in FIG. 1, the probe card has an opening 1a near the center of a multilayer insulating printed board 1 made of, for example, glass epoxy resin or ceramics. A large number of probe needles 2, which are measuring needles, are arranged in a radial pattern so that the tips project from the openings 1a. In addition, the probe card has connection terminals 3 for connecting the connectors of the test and measurement equipment to the left and right edges.
Is equipped with.

【0022】図2に図1中のA−A’断面を示し、図3
に図1中のB−B’断面を示す。図2は、多層絶縁プリ
ント基板1上に形成されている1本のプローブ針2と、
このプローブ針2から接続端子3までを電気的に接続す
る信号導体パターンとを示している。
FIG. 2 shows a cross section taken along the line AA 'in FIG.
1 shows a BB ′ cross section in FIG. FIG. 2 shows one probe needle 2 formed on a multi-layer insulating printed circuit board 1,
The signal conductor pattern for electrically connecting the probe needle 2 to the connection terminal 3 is shown.

【0023】多層絶縁プリント基板1は、絶縁層と導体
パターンとが積層されており、本実施形態では、図2に
示すように、例えば4層の絶縁層4(4a、4b、4
c、4d)から構成されている。
The multi-layered insulating printed circuit board 1 has an insulating layer and a conductive pattern laminated, and in this embodiment, as shown in FIG. 2, for example, four insulating layers 4 (4a, 4b, 4).
c, 4d).

【0024】図2にて、図の上側を表側、下側を裏側と
すると、多層絶縁プリント基板1の表側と裏側の面上に
GND線パターン5(5a、5b)が形成されている。
このGND線パターン5は、図1中にて斜線で示すよう
に、多層絶縁プリント基板1の全体に形成されている。
In FIG. 2, when the upper side of the figure is the front side and the lower side is the back side, the GND line patterns 5 (5a, 5b) are formed on the front side and the back side of the multilayer insulating printed circuit board 1.
The GND line pattern 5 is formed on the entire multilayer insulating printed circuit board 1 as shown by the diagonal lines in FIG.

【0025】そして、上から1層目及び3層目の絶縁層
4a、4cの裏側にガード線パターン6a、6bが形成
されている。さらに、上から2層目の絶縁層4bの裏側
にフォース線パターン7が形成されている。なお、この
フォース線パターン7は、従来の導体パターンと同様
に、試験測定機器からの信号を送信するためのものであ
る。また、ガード線パターン6a、6bは、図3に示す
ように、フォース線パターン7よりも幅広く形成されて
いる。
Then, guard line patterns 6a and 6b are formed on the back sides of the first and third insulating layers 4a and 4c from the top. Further, a force line pattern 7 is formed on the back side of the second insulating layer 4b from the top. The force line pattern 7 is for transmitting a signal from the test and measurement device, like the conventional conductor pattern. Further, the guard line patterns 6a and 6b are formed wider than the force line pattern 7, as shown in FIG.

【0026】このように、多層絶縁プリント基板1は、
フォース線パターン7が、絶縁層4を介して、ガード線
パターン6a、6bに挟まれている。さらに、このガー
ド線パターン6a、6bの外側から、フォース線パター
ン7及びガード線パターン6a、6bが、絶縁層4を介
して、GND線パターン5a、5bに挟まれている。す
なわち、多層絶縁プリント基板1は基板1表面と垂直な
方向において、フォース線パターン7がガード線パター
ン6に囲まれ、さらにGND線パターン5に囲まれた3
重構造となっている。
As described above, the multilayer insulating printed circuit board 1 is
The force line pattern 7 is sandwiched between the guard line patterns 6a and 6b via the insulating layer 4. Further, the force line pattern 7 and the guard line patterns 6a and 6b are sandwiched between the GND line patterns 5a and 5b via the insulating layer 4 from the outside of the guard line patterns 6a and 6b. That is, in the multilayer insulated printed circuit board 1, the force line pattern 7 is surrounded by the guard line pattern 6 and further by the GND line pattern 5 in the direction perpendicular to the surface of the substrate 1.
It has a heavy structure.

【0027】また、図3に示すように、ガード線パター
ン6c、6dと、GND線パターン5c、5dとは、フ
ォース線パターン7と同様に、上から2層目の絶縁層4
bの裏側にも形成されている。言い換えると、上から3
層目の絶縁層4c上にフォース線パターン7と、ガード
線パターン6c、6d、及びGND線パターン5c、5
dが形成されている。
Further, as shown in FIG. 3, the guard line patterns 6c and 6d and the GND line patterns 5c and 5d are the same as the force line pattern 7, and the second insulating layer 4 from the top.
It is also formed on the back side of b. In other words, 3 from the top
The force line pattern 7, the guard line patterns 6c and 6d, and the GND line patterns 5c and 5 are provided on the insulating layer 4c of the second layer.
d is formed.

【0028】このガード線パターン6c、6dは、フォ
ース線パターン7の両側に絶縁層4を介して配置されて
いる。さらに、GND線パターン5c、5dは、ガード
線パターン6c、6dの外側に絶縁層4を介して配置さ
れている。
The guard line patterns 6c and 6d are arranged on both sides of the force line pattern 7 with the insulating layer 4 interposed therebetween. Further, the GND line patterns 5c and 5d are arranged outside the guard line patterns 6c and 6d with the insulating layer 4 interposed therebetween.

【0029】なお、本実施形態では、ガード線パターン
6c、6dは、図示しないが、図3にて、紙面の上方向
からみるとフォース線パターン7を中心とした略楕円形
状となっている。また、このガード線パターン6c、6
dと、図2中の上から1層目及び3層目の絶縁層4a、
4c裏側に配置されたガード線パターン6a、6bと
は、絶縁層4中のスルーホール8a、8bに埋め込まれ
た導体にて電気的に接続されている。
In this embodiment, although not shown, the guard line patterns 6c and 6d have a substantially elliptical shape centered on the force line pattern 7 as viewed from above in FIG. In addition, the guard line patterns 6c and 6
d, and the first and third insulating layers 4a from the top in FIG.
The guard line patterns 6a and 6b arranged on the back side of 4c are electrically connected by conductors embedded in the through holes 8a and 8b in the insulating layer 4.

【0030】また、GND線パターン5c、5dも、ガ
ード線パターン6c、6dと同様に、図3にて、紙面の
上方向からみると、略楕円形状となっており、フォース
線パターン7及びガード線パターン6を囲んでいる。ま
た、このGND線パターン5c、5dと、図2中にて、
基板1の表側及び裏側に配置されたGND線パターン5
a、5bとは、絶縁層4中のスルーホール9a、9bに
埋め込まれた導体にて電気的に接続されている。
Similarly to the guard line patterns 6c and 6d, the GND line patterns 5c and 5d have a substantially elliptical shape when viewed from above in FIG. It surrounds the line pattern 6. Further, in the GND line patterns 5c and 5d and in FIG.
GND line pattern 5 arranged on the front side and the back side of the substrate 1
The conductors a and 5b are electrically connected by the conductors embedded in the through holes 9a and 9b in the insulating layer 4.

【0031】このように、同一平面上に各導体パターン
が形成されており、基板1表面と平行な方向において
も、フォース線パターン7がガード線パターン6に囲ま
れ、さらにGND線パターン5に囲まれた3重構造とな
っている。
Thus, each conductor pattern is formed on the same plane, and even in the direction parallel to the surface of the substrate 1, the force line pattern 7 is surrounded by the guard line pattern 6 and further by the GND line pattern 5. It has a triple structure.

【0032】次に、接続端子3の構造を説明する。図4
に図1中の接続端子3の一部である領域Tの拡大図を示
す。この図は、図2中にて接続端子3を紙面の上側から
見たときの図である。
Next, the structure of the connection terminal 3 will be described. Figure 4
1 shows an enlarged view of a region T which is a part of the connection terminal 3 in FIG. This figure is a view of the connection terminal 3 seen from the upper side of the drawing in FIG.

【0033】フォース線端子17の周りに絶縁層11が
配置されている。そして、この絶縁層11の周りをガー
ド線端子16が囲んでいる。さらに、このガード端子1
6の周りに絶縁層12が配置されており、この絶縁層1
2の周りをGND線端子15が囲んでいる。
The insulating layer 11 is arranged around the force wire terminal 17. A guard wire terminal 16 surrounds the insulating layer 11. Furthermore, this guard terminal 1
An insulating layer 12 is disposed around the insulating layer 6.
A GND line terminal 15 surrounds the area 2.

【0034】このように構成されている接続端子3は図
2中の各導体パターンと電気的に接続されている。フォ
ース線端子17は図2に示すように、絶縁層4中のスル
ーホール13aに形成された導体を介してフォース線パ
ターン7と電気的に接続されている。ガード線端子16
も絶縁層4中のスルーホール8aを介してガード線パタ
ーン8と電気的に接続されている。また、GND線端子
15は基板1上のGND線パターン5aと電気的に接続
されている。なお、図4において、ガード線端子16及
びGND線端子15中の円形部分16a、15aは、試
験測定機器のコネクタと接続される部分である。
The connection terminal 3 thus configured is electrically connected to each conductor pattern in FIG. As shown in FIG. 2, the force line terminal 17 is electrically connected to the force line pattern 7 via the conductor formed in the through hole 13 a in the insulating layer 4. Guard wire terminal 16
Is also electrically connected to the guard line pattern 8 through the through hole 8a in the insulating layer 4. Further, the GND line terminal 15 is electrically connected to the GND line pattern 5a on the substrate 1. In addition, in FIG. 4, the circular portions 16a and 15a in the guard wire terminal 16 and the GND wire terminal 15 are portions to be connected to the connector of the test and measurement instrument.

【0035】次にプローブ針2の構造を説明する。図5
に図2中のC−C’断面を示す。フォース線27の周り
に絶縁層21が形成され、さらにこの絶縁層21の周り
にガード線26が形成されている。そして、このガード
線26の周りに絶縁層22が形成され、さらにこの絶縁
層22の周りにGND線25が形成されている。
Next, the structure of the probe needle 2 will be described. Figure 5
2 shows a CC ′ cross section in FIG. The insulating layer 21 is formed around the force line 27, and the guard line 26 is further formed around the insulating layer 21. The insulating layer 22 is formed around the guard line 26, and the GND line 25 is further formed around the insulating layer 22.

【0036】なお、図2に示すように、プローブ針2の
先端では、フォース線27はガード線26及びGND線
25に覆われていない。
As shown in FIG. 2, the force line 27 is not covered with the guard line 26 and the GND line 25 at the tip of the probe needle 2.

【0037】また、このフォース線27は図2に示すよ
うに、スルーホール13b中に形成された導体を介して
フォース線パターン7と電気的に接続されている。同様
に、ガード線26もスルーホール8c中に形成された導
体を介して、ガード線パターン6と電気的に接続されて
いる。また、GND線25は、図2に示すように、GN
D線パターン5bと接続されている。
The force line 27 is electrically connected to the force line pattern 7 through a conductor formed in the through hole 13b, as shown in FIG. Similarly, the guard line 26 is also electrically connected to the guard line pattern 6 via the conductor formed in the through hole 8c. In addition, the GND line 25, as shown in FIG.
It is connected to the D line pattern 5b.

【0038】本実施形態のプローブカードは上記のとお
り、プローブ針2から導体パターンを経て、接続端子3
まで電気的に接続されたフォース線7、17、27を有
している。そして、フォース線7、17、27の周りに
おいて、フォース線7、17、27と電気的に絶縁され
たガード線6、16、26が配置されている。さらに、
フォース線7、17、27及びガード線6、16、26
の周りには、これらと電気的に絶縁されたGND線5、
15、25が配置されている。
As described above, the probe card of the present embodiment passes from the probe needle 2 through the conductor pattern to the connection terminal 3
The force wires 7, 17, and 27 are electrically connected to. Then, around the force lines 7, 17, 27, guard lines 6, 16, 26 electrically insulated from the force lines 7, 17, 27 are arranged. further,
Force lines 7, 17, 27 and guard lines 6, 16, 26
Around the GND line 5, which is electrically insulated from them,
15 and 25 are arranged.

【0039】次に、このプローブカードの使用方法を説
明する。プローブカードの接続端子3に試験測定機器の
コネクタを接続し、プローブ針2の先端、つまりフォー
ス線27を被測定体である電子部品の電極に接触させ
る。このようにして、電子部品における電気的特性の試
験を行う。
Next, a method of using this probe card will be described. The connector of the test and measurement device is connected to the connection terminal 3 of the probe card, and the tip of the probe needle 2, that is, the force wire 27 is brought into contact with the electrode of the electronic component that is the object to be measured. In this way, the electrical characteristics of the electronic component are tested.

【0040】試験計測機器では、従来より、配線構造
が、フォース線、ガード線、及びGND線からなる3重
構造を有するものがある。本実施形態ではこのような試
験計測機器を使用するため、ここでは、プローブカード
に接続されるコネクタ及び試験計測機器の構造の概略の
みを説明する。
In some test and measurement instruments, the wiring structure has a triple structure composed of a force line, a guard line, and a GND line. Since such a test and measurement device is used in this embodiment, only the outline of the structure of the connector and the test and measurement device connected to the probe card will be described here.

【0041】図6に試験計測機器のコネクタの構成を説
明するための図を示す。このコネクタ30は、接続端子
3の構造に対応して、フォース線端子37の周りにガー
ド線端子36が配置され、さらにガード線端子の周りに
GND線端子35が配置されている。なお、本実施形態
では、例えばコネクタ30が雌型であり、プローブカー
ドの接続端子3が雄型であるコネクタを採用している。
このように、雌雄コネクタにて接続が行われるので、プ
ローブカードと試験計測機器との接続を容易に行うこと
ができる。
FIG. 6 shows a diagram for explaining the structure of the connector of the test and measurement equipment. In this connector 30, a guard wire terminal 36 is arranged around the force wire terminal 37, and a GND wire terminal 35 is arranged around the guard wire terminal, corresponding to the structure of the connection terminal 3. In this embodiment, for example, a connector in which the connector 30 is a female type and the connection terminal 3 of the probe card is a male type is adopted.
Since the connection is made by the male and female connectors in this way, the connection between the probe card and the test and measurement device can be easily performed.

【0042】そして、図6に示すように、ガード線端子
36に接続されているガード線36aは、フォース線端
子37に接続されているフォース線37aと同電位とさ
れている。また、GND線端子35に接続されているG
ND線は接地電位とされている。
As shown in FIG. 6, the guard line 36a connected to the guard line terminal 36 has the same potential as the force line 37a connected to the force line terminal 37. In addition, the G connected to the GND line terminal 35
The ND line is set to the ground potential.

【0043】このため、試験計測機器に接続されたプロ
ーブカードでは、ガード線はフォース線と同電位とな
り、また、GND線は、接地電位となる。
Therefore, in the probe card connected to the test and measurement equipment, the guard line has the same potential as the force line, and the GND line has the ground potential.

【0044】試験測定時では、試験測定機器から、プロ
ーブカードのフォース線7、17、27を介して、電子
部品に電圧を印加し、電子部品の電気特性を試験する。
At the time of test measurement, a voltage is applied to the electronic component from the test and measurement device via the force wires 7, 17, and 27 of the probe card to test the electrical characteristic of the electronic component.

【0045】このとき、従来では、フォース線の周りが
フォース線よりも電位が低いために、リーク電流が発生
していた。このような問題は、特に接続端子52におい
て発生しやすかった。また、信号導体パターン53にお
いても、多ピン化に伴い、導体の間隔が狭くなっている
ため、リーク電流が発生しやすかった。
At this time, conventionally, a leak current is generated because the potential around the force line is lower than that of the force line. Such a problem was likely to occur particularly in the connection terminal 52. Further, also in the signal conductor pattern 53, the gap between the conductors has become narrower with the increase in the number of pins, so that a leak current is likely to occur.

【0046】これに対して、本実施形態では、プローブ
針2、接続端子3、及び信号導体パターンにおいて、フ
ォース線7、17、27の周りに、フォース線と同電位
であるガード線6、16、26が配置された構造として
いる。これにより、フォース線からフォース線の周りに
リーク電流が流れるのを防ぐことができる。
On the other hand, in the present embodiment, in the probe needle 2, the connection terminal 3, and the signal conductor pattern, around the force lines 7, 17, and 27, the guard lines 6 and 16 having the same potential as the force lines are provided. , 26 are arranged. This can prevent a leak current from flowing around the force line from the force line.

【0047】さらに、本実施形態では、フォース線7、
17、27及びガード線6、16、26の周りに、接地
電位とされたGND線5、15、25が配置された構造
としている。これにより、シールド効果が得られ、外部
ノイズの影響を抑制することができる。
Further, in the present embodiment, the force line 7,
The GND lines 5, 15, 25 set to the ground potential are arranged around 17, 27 and the guard lines 6, 16, 26. As a result, a shield effect can be obtained and the influence of external noise can be suppressed.

【0048】以上のことから、本発明のプローブカード
を使用することで、電子部品の微小電流測定及び高精度
測定を正確に行うことができる。
From the above, by using the probe card of the present invention, it is possible to accurately perform the minute current measurement and the high precision measurement of the electronic component.

【0049】従来、図9に示されるプローブカードを用
いて、高精度測定を行う場合では、電流リーク、外部ノ
イズを回避するために、試験測定機器の同軸ケーブルを
接続端子52を介さずに直接プローブ針51の一端には
んだ付けする手段が用いられていた。
Conventionally, in the case of performing high-accuracy measurement using the probe card shown in FIG. 9, in order to avoid current leakage and external noise, the coaxial cable of the test measuring instrument is directly connected without passing through the connection terminal 52. A means for soldering to one end of the probe needle 51 has been used.

【0050】しかし、高密度に配置されたプローブ針5
1に同軸ケーブルをはんだ付けするには多大な手間と時
間を要する。また、プローブカードは電子部品の品種や
大きさによって、随時交換されるものであるから、はん
だ付け不良が発生しやすく、精度保証ができない。この
ため、はんだ付けを行うのは好ましくなかった。
However, the probe needles 5 arranged in high density
It takes a great deal of labor and time to solder the coaxial cable to No. 1. Further, since the probe card is exchanged at any time depending on the type and size of electronic parts, soldering failure is likely to occur and accuracy cannot be guaranteed. Therefore, it is not preferable to perform soldering.

【0051】これに対して、本実施形態では、試験測定
機器の同軸ケーブルを直接プローブ針の一端にはんだ付
けを行わなくても、高精度測定を行うことができる。
On the other hand, in this embodiment, high-accuracy measurement can be performed without soldering the coaxial cable of the test and measurement device directly to one end of the probe needle.

【0052】また、従来の構造と比較して、隣り合うフ
ォース線パターン7間の絶縁性が向上していることか
ら、フォース線パターン7を従来よりもお互いを近接し
て配置することが可能である。これにより、プローブカ
ードが多ピン化され、高集積度である半導体集積回路の
試験測定が行えるプローブカードが得られる。
Since the insulation between the adjacent force line patterns 7 is improved as compared with the conventional structure, the force line patterns 7 can be arranged closer to each other than in the conventional case. is there. As a result, the probe card has a large number of pins, and a probe card capable of performing test measurement of a semiconductor integrated circuit having a high degree of integration can be obtained.

【0053】(第2実施形態)図7に本実施形態におけ
るプローブカードの一部を示す。なお、この図は、図1
中のB−B’断面を示す図である。本実施形態の構造
は、第1実施形態での図3中の信号導体パターンにおい
て、ガード線パターン6aの両側にGND線パターン5
e、5fを追加し、ガード線パターン6bの両側にGN
D線パターン5g、5hを追加した構造である。
(Second Embodiment) FIG. 7 shows a part of a probe card according to this embodiment. In addition, this figure is
It is a figure which shows the BB 'cross section in the inside. The structure of this embodiment has the GND line pattern 5 on both sides of the guard line pattern 6a in the signal conductor pattern in FIG. 3 of the first embodiment.
e and 5f are added, and GN is provided on both sides of the guard line pattern 6b.
This is a structure in which D line patterns 5g and 5h are added.

【0054】なお、このGND線パターン5e〜5f
は、スルーホールに形成された導体9a、9bを介し
て、他のGND線パターンと電気的に接続されている。
Incidentally, the GND line patterns 5e to 5f
Are electrically connected to other GND line patterns through the conductors 9a and 9b formed in the through holes.

【0055】このように、GND線パターン5を追加す
ることで、シールドを行う領域を増加させている。これ
により、第1実施形態よりも外部ノイズの影響を抑制す
ることができる。
As described above, by adding the GND line pattern 5, the shielded area is increased. Thereby, the influence of external noise can be suppressed more than in the first embodiment.

【0056】(第3実施形態)さらに、本実施形態で
は、第2実施形態での図7にて示す信号導体パターンの
構造において、ガード線同士及びGND線同士をそれぞ
れスルーホールにて連続した構造としている。図8に本
実施形態におけるプローブカードの一部を示す。なお、
この図は、図1中のB−B’断面を示す図である。
(Third Embodiment) Further, in the present embodiment, in the structure of the signal conductor pattern shown in FIG. 7 in the second embodiment, the guard lines and the GND lines are continuous through holes. I am trying. FIG. 8 shows a part of the probe card in this embodiment. In addition,
This figure is a view showing a BB ′ cross section in FIG. 1.

【0057】図8に示すように、GND線パターン5a
及び5bがスルーホール中に形成された導体45を介し
て電気的に接続されている。また、ガード線パターン6
a及び6bがスルーホール中に形成された導体46を介
して電気的に接続されている。このスルーホールは図2
中のフォース線パターン7が形成されている全ての領域
にて形成されている。
As shown in FIG. 8, the GND line pattern 5a
And 5b are electrically connected via the conductor 45 formed in the through hole. Also, the guard line pattern 6
a and 6b are electrically connected via a conductor 46 formed in the through hole. This through hole is shown in Figure 2.
It is formed in all regions in which the force line pattern 7 is formed.

【0058】本実施形態では、多層絶縁プリント基板1
において、フォース線パターン7をガード線パターン6
が、絶縁層4を介して完全に囲んでいる。さらに、絶縁
層を介して、GND線パターン5がフォース線パターン
7及びガード線パターン6を完全に囲んでいる。これに
より、第1、第2実施形態よりもリーク電流の発生を抑
制することができ、外部ノイズの影響も抑制することが
できる。
In this embodiment, the multi-layer insulating printed board 1
In, the force line pattern 7 is replaced with the guard line pattern 6
However, it is completely surrounded by the insulating layer 4. Further, the GND line pattern 5 completely surrounds the force line pattern 7 and the guard line pattern 6 via the insulating layer. As a result, the generation of leak current can be suppressed more than in the first and second embodiments, and the influence of external noise can also be suppressed.

【0059】(他の実施形態)また、上記した各実施形
態における構造にて、多層絶縁プリント基板1を2枚以
上重ね合わせた構造とすることで、プローブ針を増加さ
せることもできる。例えば、図2に示す断面図におい
て、絶縁層4と導体パターンとの数を増加させ、フォー
ス線パターン7の数を増加させた構造とすることもでき
る。これにより、さらなる多ピン化が可能となる。
(Other Embodiments) The probe needles can be increased by adopting a structure in which two or more multilayer insulating printed circuit boards 1 are stacked in the structure of each of the above-described embodiments. For example, in the cross-sectional view shown in FIG. 2, the number of insulating layers 4 and conductor patterns may be increased, and the number of force line patterns 7 may be increased. As a result, it is possible to increase the number of pins.

【0060】なお、上記した各実施形態では、フォース
線の周りにガード線が配置され、さらにこれらの周りG
ND線が配置された3重構造である場合を例として、説
明していたが、プローブ針2、接続端子3、及び信号導
体パターンにて、GND線が配置されず、フォース線の
周りにガード線が配置された2重構造としても良い。こ
れにより、リーク電流の発生を抑制することができる。
In each of the above-mentioned embodiments, the guard line is arranged around the force line, and the surrounding G
Although the description has been given by taking the case of the triple structure in which the ND line is arranged as an example, the GND line is not arranged in the probe needle 2, the connection terminal 3, and the signal conductor pattern, and the guard is provided around the force line. A double structure in which lines are arranged may be used. As a result, the generation of leak current can be suppressed.

【0061】若しくは、2重構造となっているプローブ
針2、接続端子3、及び信号導体パターンのうち、1つ
のみ、若しくは2つにおいて、フォース線及びガード線
の周りにGND線が配置された3重構造とすることもで
きる。
Alternatively, the GND line is arranged around the force line and the guard line in only one or two of the probe needle 2, the connection terminal 3, and the signal conductor pattern having the double structure. A triple structure can also be used.

【0062】このような構造とすることでも、外部ノイ
ズの影響を抑制する効果を有する。
With such a structure, the effect of suppressing the influence of external noise is also obtained.

【0063】なお、接続端子3が2重構造であり、接続
端子3以外が3重構造である場合では、例えば、接続端
子3を介さずに、外部と直接GND線とを接続すること
で、GND線を接地電位とする。
When the connection terminal 3 has a double structure and the parts other than the connection terminal 3 have a triple structure, for example, by directly connecting the GND line to the outside without using the connection terminal 3, The GND line is set to the ground potential.

【0064】また、接続端子3はプローブ針2に対応し
て、複数形成されているので、そのうちの1つの接続端
子にて、GND線端子15を設けるようにする。多層絶
縁プリント基板1やプローブ針2の表面に形成されたG
ND線は全て連続した構造であるため、このようにして
GND線を接地電位としても良い。
Since a plurality of connection terminals 3 are formed corresponding to the probe needles 2, one of the connection terminals is provided with the GND line terminal 15. G formed on the surface of the multilayer insulating printed circuit board 1 or the probe needle 2
Since all the ND lines have a continuous structure, the GND line may be set to the ground potential in this way.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した第1実施形態におけるプロー
ブカードの平面図である。
FIG. 1 is a plan view of a probe card according to a first embodiment of the present invention.

【図2】図1中のA−A’断面を示す図である。FIG. 2 is a view showing a cross section taken along the line A-A ′ in FIG.

【図3】図1中のB−B’断面を示す図である。FIG. 3 is a diagram showing a B-B ′ cross section in FIG. 1;

【図4】図1中の領域Tの拡大図である。FIG. 4 is an enlarged view of a region T in FIG.

【図5】図2中のC−C’断面を示す図である。5 is a diagram showing a cross section taken along the line C-C ′ in FIG. 2;

【図6】試験計測機器のコネクタの構成を説明するため
の図である。
FIG. 6 is a diagram for explaining the configuration of the connector of the test measuring instrument.

【図7】発明を適用した第2実施形態におけるプローブ
カードの一部を示す図である。
FIG. 7 is a diagram showing a part of a probe card according to a second embodiment of the invention.

【図8】発明を適用した第3実施形態におけるプローブ
カードの一部を示す図である。
FIG. 8 is a diagram showing a part of a probe card according to a third embodiment of the invention.

【図9】従来のプローブカードの平面図である。FIG. 9 is a plan view of a conventional probe card.

【符号の説明】[Explanation of symbols]

1…多層絶縁プリント基板、1a…開口部、2…プロー
ブ針、3…接続端子、4…絶縁層、5…GND線パター
ン、6…ガード線パターン、7…フォース線パターン、
8、9、13…スルーホール中に形成された導体、1
1、12、21、22…絶縁層、15…GND線端子、
16…ガード線端子、 17…フォース線端子、25…
GND線、26…ガード線、27…フォース線。
DESCRIPTION OF SYMBOLS 1 ... Multilayer insulating printed circuit board, 1a ... Opening part, 2 ... Probe needle, 3 ... Connection terminal, 4 ... Insulating layer, 5 ... GND line pattern, 6 ... Guard line pattern, 7 ... Force line pattern,
8, 9, 13 ... Conductors formed in through holes, 1
1, 12, 21, 22 ... Insulating layer, 15 ... GND line terminal,
16 ... Guard wire terminal, 17 ... Force wire terminal, 25 ...
GND line, 26 ... Guard line, 27 ... Force line.

フロントページの続き Fターム(参考) 2G003 AA07 AG03 AG04 AG08 AH09 2G011 AA02 AA17 AB06 AB09 AC14 AC32 AC33 AE01 AE02 AF07 4M106 BA01 BA14 DD10 DD11 Continued front page    F-term (reference) 2G003 AA07 AG03 AG04 AG08 AH09                 2G011 AA02 AA17 AB06 AB09 AC14                       AC32 AC33 AE01 AE02 AF07                 4M106 BA01 BA14 DD10 DD11

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板(1)と、前記絶縁基板(1)
上に形成された測定針(2)と、前記絶縁基板(1)上
に形成された接続端子(3)と、前記絶縁基板(1)に
形成され、前記測定針(2)と前記接続端子(3)とを
電気的に接続する信号導体パターンとを備え、 これら前記測定針(2)、前記信号導体パターン、及び
前記接続端子(3)のそれぞれは、試験測定用の信号を
送るためのフォース線(7、17、27)と、 前記フォース線(7、17、27)の周りに前記フォー
ス線(7、17、27)と絶縁分離して形成され、前記
フォース線と同電位とされるガード線(6、16、2
6)とを有することを特徴とするプローブカード。
1. An insulating substrate (1) and the insulating substrate (1)
A measuring needle (2) formed on the insulating substrate (1), a connecting terminal (3) formed on the insulating substrate (1), the measuring needle (2) and the connecting terminal formed on the insulating substrate (1). (3) and a signal conductor pattern for electrically connecting the measuring needle (2), the signal conductor pattern, and the connection terminal (3), each for sending a signal for test measurement. A force line (7, 17, 27) is formed around the force line (7, 17, 27) so as to be insulated and separated from the force line (7, 17, 27), and has the same potential as the force line. Guard lines (6, 16, 2
6) A probe card comprising:
【請求項2】 前記測定針(2)、前記信号導体パター
ン、及び前記接続端子(3)の少なくとも1つは、前記
ガード線(6、16、26)の外周に、接地電位とされ
るGND線(5、15、25)を有する構造であること
を特徴とする請求項1に記載のプローブカード。
2. At least one of the measuring needle (2), the signal conductor pattern, and the connection terminal (3) is grounded to the ground potential on the outer circumference of the guard line (6, 16, 26). The probe card according to claim 1, wherein the probe card has a structure having lines (5, 15, 25).
【請求項3】 前記信号導体パターンにて、前記フォー
ス線(7)と前記ガード線(6c、6d)とは、同一平
面上に配置されている構造であることを特徴とする請求
項1又は2に記載のプローブカード。
3. The signal conductor pattern according to claim 1, wherein the force line (7) and the guard line (6c, 6d) are arranged on the same plane. The probe card described in 2.
【請求項4】 前記絶縁基板(1)として、多層絶縁基
板が用いられており、前記信号導体パターンは、前記フ
ォース線(7)が、絶縁層(4b、4c)を介して、前
記ガード線(6a、6b)に挟まれた構造であることを
特徴とする請求項1乃至3のいずれか1つに記載のプロ
ーブカード。
4. A multilayer insulating substrate is used as the insulating substrate (1), and in the signal conductor pattern, the force line (7) is provided through the insulating layers (4b, 4c) to the guard line. The probe card according to any one of claims 1 to 3, which has a structure sandwiched between (6a, 6b).
【請求項5】 前記信号導体パターンが前記GND線を
有するとき、前記信号導体パターンは、前記フォース線
(7)、前記ガード線(6c、6d)、及び前記GND
線(5c、5d)は同一平面上に配置されている構造で
あることを特徴とする請求項2に記載のプローブカー
ド。
5. When the signal conductor pattern has the GND line, the signal conductor pattern has the force line (7), the guard lines (6c, 6d), and the GND.
The probe card according to claim 2, wherein the lines (5c, 5d) have a structure arranged on the same plane.
【請求項6】 前記信号導体パターンが前記GND線を
有するとき、前記絶縁基板(1)として、多層絶縁基板
が用いられており、 前記信号導体パターンは、前記フォース線(7)が、絶
縁層(4b、4c)を介して、前記ガード線(6a、6
b)に挟まれていると共に、 前記フォース線(7)及び前記ガード線(6a、6b)
が、絶縁層(4a、4d)を介して、前記GND線(5
a、5b)に挟まれた構造であることを特徴とする請求
項2又は5に記載のプローブカード。
6. When the signal conductor pattern has the GND line, a multi-layer insulating substrate is used as the insulating substrate (1), and in the signal conductor pattern, the force line (7) is an insulating layer. The guard lines (6a, 6) through (4b, 4c).
It is sandwiched between b) and the force line (7) and the guard line (6a, 6b).
Through the insulating layers (4a, 4d), the GND line (5
The probe card according to claim 2 or 5, wherein the probe card has a structure sandwiched between a and 5b).
JP2002114765A 2002-04-17 2002-04-17 Probe card Expired - Fee Related JP4045841B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002114765A JP4045841B2 (en) 2002-04-17 2002-04-17 Probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002114765A JP4045841B2 (en) 2002-04-17 2002-04-17 Probe card

Publications (2)

Publication Number Publication Date
JP2003307527A true JP2003307527A (en) 2003-10-31
JP4045841B2 JP4045841B2 (en) 2008-02-13

Family

ID=29396445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002114765A Expired - Fee Related JP4045841B2 (en) 2002-04-17 2002-04-17 Probe card

Country Status (1)

Country Link
JP (1) JP4045841B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013019858A (en) * 2011-07-14 2013-01-31 Fujitsu Ltd Electric field probe
US10054509B2 (en) 2014-03-27 2018-08-21 Citizen Finedevice Co., Ltd. Pressure detection device
WO2021141137A1 (en) * 2020-01-10 2021-07-15 三菱重工エンジン&ターボチャージャ株式会社 Oil property detection device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013019858A (en) * 2011-07-14 2013-01-31 Fujitsu Ltd Electric field probe
US10054509B2 (en) 2014-03-27 2018-08-21 Citizen Finedevice Co., Ltd. Pressure detection device
WO2021141137A1 (en) * 2020-01-10 2021-07-15 三菱重工エンジン&ターボチャージャ株式会社 Oil property detection device

Also Published As

Publication number Publication date
JP4045841B2 (en) 2008-02-13

Similar Documents

Publication Publication Date Title
US11715701B2 (en) Semiconductor device and method of inspecting the same
KR20150055987A (en) Semiconductor package having EMI shielding layer and method of testing the same
KR20040012864A (en) Semiconductor device
KR20010029892A (en) Area array type semiconductor device
TWI430411B (en) Stacked guard structures
JP2000294720A (en) Semiconductor integrated circuit package
US20070138619A1 (en) Semiconductor device, and inspection method thereof
JP4757630B2 (en) Probe card
TWI404938B (en) Probe card
US6185105B1 (en) Discharge structure of printed circuit board
JP2020088318A (en) Inspection method for wiring board and manufacturing method for wiring board
JP2011086453A (en) High frequency inspection socket
JPH11248748A (en) Probe card
JP4045841B2 (en) Probe card
KR101693001B1 (en) Test board for semiconductor package and board assembly for testing semiconductor package
US7425837B2 (en) Spatial transformer for RF and low current interconnect
JP2003338693A (en) Method of connecting coaxial cable and multilayer printed wiring board
TWI780813B (en) Electrical testing carrier board device with shielding effect
JP2009300234A (en) Probe card
JPS62259500A (en) Circuit board
WO2021166340A1 (en) Wiring circuit board
JP3436183B2 (en) Semiconductor inspection apparatus and inspection method using the same
US7126155B1 (en) S-parameter power plane probe coupon
JP2757663B2 (en) Printed wiring board with electromagnetic wave shielding layer
TW200940995A (en) Probe card

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees