JP2014165861A - 情報処理装置、受信機および情報処理方法 - Google Patents

Abstract

【課題】計算精度を劣化させることなくチャネル推定系列とデータ系列とでＦＦＴを共有する。
【解決手段】情報処理装置は、チャネル推定系列とデータ系列とを含む入力信号のうち、チャネル推定系列に基づいて、チャネルインパルス応答を推定するＣＩＲ推定部と、ＣＩＲ推定部で推定したチャネルインパルス応答をゼロパディングした拡張ＣＩＲ要素を複数回繰り返した拡張チャネルインパルス応答を計算する拡張ＣＩＲ計算部と、入力信号のうち、データ系列を周波数領域信号に変換するとともに、拡張チャネルインパルス応答に基づいて周波数応答を計算するフーリエ変換部と、周波数領域信号および周波数応答に基づいて、伝搬路の歪みを除去するための等化処理を行う等化部と、を備える。フーリエ変換部は、高速フーリエ変換の計算を段階的に行う、縦続接続された複数段の計算ステージ部を有する。フーリエ変換部は、拡張ＣＩＲ計算部で計算された拡張チャネルインパルス応答を、初段の計算ステージ部の出力ノード以降に入力して、周波数応答を計算する。
【選択図】図１

Description

本発明の実施形態は、チャネル推定系列とデータ系列とを含む入力フレームの周波数応答を推定する情報処理装置、受信機および情報処理方法に関する。

無線通信では、マルチパスによる符号間干渉を除去するために受信機側で等化処理が行われる。等化処理の具体的な手法として、時間領域での等化と周波数領域での等化があるが、周波数領域での等化の方が優れていることが知られている。

周波数領域での等化を行うには、推定した伝搬路のチャネルインパルス応答を周波数変換するＦＦＴと、時間領域のデータを周波数領域のデータに変換するＦＦＴとを別個に設けて、各ＦＦＴの出力信号に基づいて等化処理を行う必要がある。

このため、受信機内に２種類のＦＦＴ用の演算回路を設けなければならず、回路規模が増大するという問題がある。

仮に、一つのＦＦＴで、チャネルインパルス応答の周波数変換とデータの周波数変換を行おうとすると、チャネルインパルス応答とデータでは、ＦＦＴへの入力ビット数が異なるため、ＦＦＴでの周波数変換精度が劣化するおそれがある。例えば、ＦＦＴの入力ビット幅を、データの周波数変換用に最適化した場合には、チャネルインパルス応答の有効な長さによっては、ＦＦＴの入力ビット幅が不十分になり、チャネルインパルス応答の周波数応答の計算精度が劣化するという問題がある。

特開２００９−２０６９３０号公報 特開２００４−２４１８０４号公報

本実施形態は、計算精度を劣化させることなくチャネル推定系列とデータ系列とでＦＦＴを共有できる情報処理装置、受信機および情報処理方法を提供するものである。

本発明の一態様では、チャネル推定系列とデータ系列とを含む入力信号のうち、前記チャネル推定系列に基づいて、チャネルインパルス応答を推定するＣＩＲ推定部と、前記ＣＩＲ推定部で推定した前記チャネルインパルス応答をゼロパディングした拡張ＣＩＲ要素を複数回繰り返した拡張チャネルインパルス応答を計算する拡張ＣＩＲ計算部と、前記入力信号のうち、前記データ系列を周波数領域信号に変換するとともに、前記拡張チャネルインパルス応答に基づいて周波数応答を計算するフーリエ変換部と、前記周波数領域信号および前記周波数応答に基づいて、伝搬路の歪みを除去するための等化処理を行う等化部と、を備える情報処理装置が提供される。前記フーリエ変換部は、高速フーリエ変換の計算を段階的に行う、縦続接続された複数段の計算ステージ部を有する。前記フーリエ変換部は、前記拡張ＣＩＲ計算部で計算された前記拡張チャネルインパルス応答を、初段の前記計算ステージ部の出力ノード以降に入力して、前記周波数応答を計算する。

本実施形態に係る情報処理装置１を備えた受信機２の概略構成を示すブロック図。 デジタル受信信号に含まれる各フレーム１０の構造を示す図。 図１に示した情報処理装置１の内部構成の一例を示すブロック図。 推定したＣＩＲの一例を示す図。 ＦＦＴ部２４の内部構成の第１例を示すブロック図。 ＦＦＴ部２４の内部構成の第２例を示すブロック図。 ＦＦＴ部２４の内部構成の第３例を示すブロック図。 ＦＦＴ部２４のより具体的な内部構成の第１例を示すブロック図。 ＦＦＴ部２４のより具体的な内部構成の第２例を示すブロック図。

以下、図面を参照しながら、本実施形態を説明する。

図１は本実施形態に係る情報処理装置１を備えた受信機２の概略構成を示すブロック図である。図１の受信機２は、アンテナ３に接続された無線部４と、Ａ／Ｄ変換器５と、プリアンブル処理部６と、本実施形態に係る情報処理装置１と、データ復号部７とを備えている。この受信機２は、ＳＣ−ＦＤＥ（Single-carrier modulation with Frequency Domain Equalization）やOFDM（Orthogonal Frequency Division Multiplexing）に準拠しているものである。

無線部４は、アンテナ３で受信した高周波信号の増幅と周波数変換等を行って、ベースバンド周波数のベースバンド信号を生成する。Ａ／Ｄ変換器５は、無線部４から出力されたベースバンド信号をデジタル受信信号に変換する。プリアンブル処理部６は、デジタル受信信号をフレームごとに処理して、フレーム内のプリアンプル部に基づいて、周波数のチューニングや利得調整等を行う。後述する情報処理装置１は、フレームごとに等化処理を行う。データ復号部７は、所定の復号化処理を行って、符号化前の信号を生成する。

図２はデジタル受信信号に含まれる各フレーム１０の構造を示す図である。図示のように、各フレーム１０は、プリアンブル部１１と、チャネル推定系列１２と、データ系列１３とを有する。データ系列１３はさらに、ガード区間１４とＮシンボルのデータブロック１５との繰り返しで構成されている。ガード区間１４には、既知のデータ系列やデータブロックを周期的に拡張した系列が主に用いられる。ただし、ガード区間１４がない（すなわちガード区間が０シンボルの）フレーム構成も可能である。

図３は図１に示した情報処理装置１の内部構成の一例を示すブロック図である。図３の情報処理装置１は、ＣＩＲ推定部２１と、ＣＩＲ拡張部２２と、ガード除去部２３と、ＦＦＴ部２４と、周波数応答保持部２５と、等化部２６とを有する。

ＣＩＲ推定部２１は、フレームに含まれるチャネル推定系列から、無線伝搬路におけるチャネルインパルス応答（ＣＩＲ：Channel Impulse Response）を計算する。より具体的には、ＣＩＲ推定部２１は、受信したチャネル推定系列と既知の送信チャネル推定系列との相関処理により、送信チャネル系列に畳み込まれたＣＩＲを推定する。チャネル推定系列としては、Complementary Golay系列、Ｍ系列、Chu系列などの、自己相関特性が良く、すなわち自己相関特性がインパルスの、またはインパルスに近い系列が用いられる。

図４は、推定したＣＩＲの一例を示す図である。図示のように、ＣＩＲは時間軸上に離散的に存在しており、以下の（１）式に示す長さＰのベクトルで表現することができる。
ＣＩＲのベクトルｈ＝［ｈ(0)，ｈ(1)，ｈ(2)，…，ｈ(P-1)］ …（１）

ＣＩＲの長さは、情報処理装置１の設計段階で、信号帯域幅、予想される伝搬路、通信距離などを考慮して、通常は最大長が想定される。ここでは、ＣＩＲの長さは、最大Ｐシンボルであると仮定し、この長さはＦＦＴサイズ（データブロック長）であるＮシンボルと比べて、少なくとも１／２以下であるとする。この仮定は、ほとんどの無線通信システムで妥当であり、図２に示したガード区間の長さはＰに対応していることが多い。

ＣＩＲ拡張部２２は、ＣＩＲ推定部２１が推定したＣＩＲベクトルｈとゼロからなる長さＮの拡張ＣＩＲを計算する。拡張ＣＩＲは、ｈをゼロパディングした長さＮ／Ｑのベクトル要素［ｈ，０，０，…，０］をＱ回（Ｑは２以上の整数）繰り返した構成である。拡張ＣＩＲは以下の（２）式に示すベクトルｇで表現することができる。本明細書では、ベクトル要素［ｈ，０，０，…，０］を拡張ＣＩＲ要素と呼ぶ。

拡張ＣＩＲとＦＦＴとの関係は後で詳しく説明するが、拡張ＣＩＲは、ＦＦＴ部２４の計算ステージ部の途中に入力したときに所望の周波数応答が計算されるように、入力する計算ステージ部に合わせた適切なＱとデータの並び順を用いて計算される。また、（２）式から明らかなように、ＦＦＴのポイント数Ｎ、ＣＩＲの長さＰ、およびＱは、Ｑ≦Ｎ／Ｐの関係を満たす必要がある。これは、ＣＩＲの長さＰがＮ／Ｑ以下であることから導かれる。Ｑは２以上であることから、Ｑは、２≦Ｑ≦Ｎ／Ｐの関係を満たす必要がある。

ＣＩＲ拡張部２２で計算した拡張ＣＩＲは、ＦＦＴ部２４に供給される。ＦＦＴ部２４は、拡張ＣＩＲを用いて高速フーリエ変換（ＦＦＴ：First Fourier Transform）を行って、周波数応答を計算する。計算された周波数応答は、周波数応答保持部２５で保持される。等化部２６は、周波数応答保持部２５で保持された周波数応答を用いて、ＦＦＴ部２４で周波数変換したデータの等化処理を行う。

本実施形態は、データ系列を周波数変換するのに最適化されたＦＦＴ部２４を流用して、拡張ＣＩＲの周波数応答を計算することに特徴がある。より詳細には、本実施形態では、ＦＦＴ部２４の計算途中に拡張ＣＩＲを入力して、所望の周波数応答を計算できるようにしている。

図５はＦＦＴ部２４の内部構成の第１例を示すブロック図である。図５のＦＦＴ部２４は、高速フーリエ変換の計算を段階的に行う、縦続接続された複数段の計算ステージ部３１を有する。これら計算ステージ部３１のそれぞれは、並び替え部３２と、バタフライ計算部３３と、セレクタ３４と、乗算器３５とを有する。

並び替え部３２は、各計算ステージ部３１の入力データを適切な順序に並び替える処理を行う。バタフライ計算部３３は、バタフライ計算を行う。セレクタ３４は、バタフライ計算部３３の出力信号と拡張ＣＩＲのいずれか一方を選択する。乗算器３５は、セレクタ３４の出力信号に回転因子３６を乗算して、次段の計算ステージ部３１に入力する。

複数段の計算ステージ部３１のそれぞれが有するセレクタ３４のうち、拡張ＣＩＲを選択するのは一つだけである。他のすべてのセレクタ３４は、バタフライ計算部３３の出力信号を選択する。

計算ステージ部３１内の各部の処理順序は入れ替えることが可能であり、例えば、以下の図６や図７の構成が考えられる。

図６はＦＦＴ部２４の内部構成の第２例を示すブロック図である。図６のＦＦＴ部２４は、計算ステージ部３１の内部構成が図５のＦＦＴ部２４と異なっている。すなわち、図６の各計算ステージ部３１は、バタフライ計算部３３、並び替え部３２、セレクタ３４および乗算器３５の順に配置している。

図６における初段の計算ステージ部３１には、並び替え部３２が二つ設けられているが、先頭側の並び替え部３２は、時系列に入力されてくるデータブロックを並び替える処理を行う。その後段側の並び替え部３２は、他の計算ステージ部３１内の並び替え部３２と同様に、バタフライ計算部３３の計算の後に並び替えの処理を行う。

図７はＦＦＴ部２４の内部構成の第３例を示すブロック図である。図７のＦＦＴ部２４は、計算ステージ部３１の内部構成が図５および図６のＦＦＴ部２４と異なっている。すなわち、図７の各計算ステージ部３１は、バタフライ計算部３３、並び替え部３２、乗算器３５およびセレクタ３４の順に配置している。

このように、図５〜図７は、計算ステージ部３１の内部構成が多少異なるものの、計算ステージ部３１の処理内容は基本的に同じであり、いずれのＦＦＴ部２４でも、拡張ＣＩＲを初段の計算ステージ部３１の出力ノード以降に入力して、周波数応答を計算する。

なお、図７のＦＦＴ部２４は、計算ステージ部３１内の乗算器３５の出力信号をセレクタ３４で切り替えるため、最終段の計算ステージ部３１にセレクタ３４を設けることはできない。よって、図７のＦＦＴ部２４は、ｎ段の計算ステージ部３１がある場合は、セレクタ３４を設けることが可能な計算ステージ部３１は１段〜（ｎ−１）段であり、図５または図６のＦＦＴ部２４よりも、セレクタ３４を設けることが可能な計算ステージ部３１が一つ少なくなる。

ここで、図４〜図６のＦＦＴ部２４がＳ段の計算ステージ部３１を有する場合には、ＦＦＴ部２４で計算されるＦＦＴのポイント数Ｎと、各計算ステージ部３１内のバタフライ計算部３３の基数Ｒ（ｎ）（ｎ＝１，２，…，Ｓ）との間には、以下の（３）式の関係が成り立つ。
Ｎ＝Ｒ（１）×Ｒ（２）×…×Ｒ（Ｓ） …（３）

以下に、本実施形態に係る情報処理装置１において、拡張ＣＩＲとＦＦＴにより、ＣＩＲの周波数応答を正しく計算するための条件を説明する。正しく周波数応答を計算するには、（２）式に示した拡張ＣＩＲと、拡張ＣＩＲを入力する計算ステージ部３１とが特定の条件を満たす必要がある。

各計算ステージ部３１内のバタフライ計算部３３が計算に使用するバタフライの基数は２、４、８が最も広く用いられ、Ｓ個全て、あるいは、Ｓ−１個が同じ基数のバタフライで構成されるのが一般的である。

Ｊ段目の計算ステージ部３１に拡張ＣＩＲを入力して周波数応答を計算するための条件は、（２）式のＱと第１〜第Ｊ段の計算ステージ部３１におけるバタフライの基数Ｒ(ｎ) (ｎ=１,２,…,Ｊ)とが以下の（４）式を満たす場合である。
Ｑ＝Ｒ（１）×Ｒ（２）×…×Ｒ（Ｊ） …（４）

以下に、本実施形態に係るＦＦＴ部２４の動作を、より具体的な実装例を用いて説明する。図５〜図７に示したＦＦＴ部２４の具体的な実装としては、バタフライ計算部３３が計算に用いるバタフライの基数や、並び替え部３２の具体的構成、各計算ステージ部３１で処理するデータの並列数すなわち各計算ステージ部３１内のバタフライ計算部３３の回路数などによって、種々の構成が考えられる。そこで、以下では、代表的な例を説明する。

図８はＦＦＴ部２４のより具体的な内部構成の第１例を示すブロック図である。この構成は、Ｒ２ＳＤＦ（Radix-2 Single Delay Feedback）と呼ばれ、図５〜図７の並び替え部３２に相当する処理は、各計算ステージ部３１内のバッファ（ＦＩＦＯ）３７によって実現されている。図８のＦＦＴ部２４は、初段から３段目までの計算ステージ部３１内にセレクタ３４を設けている。

なお、セレクタ３４は、少なくとも一つの計算ステージ部３１内に設ければよく、セレクタ３４を設ける計算ステージ部３１の種類は特に限定されない。

図８の１〜３段目の計算ステージ部３１は、バタフライ計算部３３と乗算器３５の間にセレクタ３４を配置しており、図５をより具体化したものである。

ここでは、ＣＩＲの長さＰ＝８である場合を例に取って説明する。この場合、（２）式において最大のＱは、Ｎ／Ｐ＝６４／８＝８である。

また、（４）式の関係から、取り得るＱの値は、２、４、８のいずれかであり、これは、拡張ＣＩＲを第１段、第２段、第３段の計算ステージ部３１にそれぞれ入力する場合に対応する。

以下に、各段の計算ステージ部３１に拡張ＣＩＲを入力して得られる結果が所望の周波数応答であることを示す。従来例のように、ＣＩＲを長さＮにゼロパディングした拡張ＣＩＲ、すなわち（２）式でＱ＝１の場合のｇがＦＦＴに入力される場合を考える。つまり、図８におけるＦＦＴに入力されるデータブロックが、以下の（５）式で表される場合を考える。

第１段の計算ステージ部３１内のＲａｄｉｘ２バタフライ計算部３３の出力結果Ｙは以下の（６）式で表すことができる。

上述した（５）式より、Ｘ（Ｎ／２）〜Ｘ（Ｎ−１）まで全て０であるので、（６）式は以下の（７）式のようになる。

第１段の計算ステージ部３１における１以外の回転因子３６は、Ｙ（４８）〜Ｙ（６３）に対してのみ適用されるため、第１段の出力は（７）式そのままである。

第２段のＲａｄｉｘ２バタフライ計算部３３の出力結果Ｚは以下の（８）式で表すことができる。

ただし、（８）式において、ｎ＝ａＮ／２＋ｂ、（ａ＝０，１で、ｂ＝０，１，…，Ｎ／４−１）である。上述した（７）式における０の位置を考慮すると、（８）式のＹ（ｎ＋Ｎ／４）の項は全て０になるため、Ｚは以下の（９）式のようになる。

第２段の計算ステージ部３１における１以外の回転因子３６は、Ｚ（２４）〜Ｚ（３１）、Ｚ（４０）〜Ｚ（４７）、Ｚ（５６）〜Ｚ（６３）に対してのみ適用されるため、第２段のバタフライ計算部３３の出力は（９）式そのままである。

第３段のＲａｄｉｘ２バタフライ計算部３３の出力結果Ｗは以下の（１０）式で表すことができる。

ただし、（１０）式において、ｎ＝ａＮ／４＋ｂ、（ａ＝０，１，２，３で、ｂ＝０，１，…，Ｎ／８−１）である。これまでと同様に、（９）式における０の位置を考慮すると、（１０）式におけるＺ（ｎ＋Ｎ／８）の項は全て０であるため、Ｗは以下の（１１）式のようになる。

これ以降の計算では、これまでのように単純にＣＩＲ（ｈ）と０のみでは表現できなくなる。計算ステージ数の限界は、（４）式に示した通りである。

（７）式、（９）式および（１１）式で示した第１〜第３段の計算ステージ部３１内のバタフライ計算部３３の出力データＹ、Ｚ、Ｗは、それぞれ（２）式で示した拡張ＣＩＲのＱ＝２、３、４に等しいことが判る。つまり、図７のような構成にして、拡張ＣＩＲをＦＦＴ部２４の途中の計算ステージ部３１に入力することで、ＣＩＲの周波数応答を計算できることが判る。この例では、６４ポイントのＲ２ＳＤＦによるＦＦＴを例に説明したが、図５や図６のような他の構成でも、ＣＩＲの周波数応答を計算できることは明らかである。

一方、図９はＦＦＴ部２４のより具体的な内部構成の第２例を示すブロック図である。図９のＦＦＴ部２４は、計算ステージ部３１内の各部の処理順序が図８のＦＦＴ部２４と異なるものの、基本的な動作は同じである。

図８の１〜３段目の計算ステージ部３１では、バタフライ計算部３３と乗算器３５の間にセレクタ３４を配置しているのに対し、図９の１〜３段目の計算ステージ部３１では、乗算器３５と次段のバタフライ計算部３３との間にセレクタ３４を配置している。図８のＦＦＴ部２４は図５をより具体化したものであり、図９のＦＦＴ部２４は図６をより具体化したものである。

図９のＦＦＴ部２４では、上述した図８の例と同様の条件では、第３段のバタフライ計算部３３の動作は（１１）式と同様に表される。ただし、第３段の計算ステージ部３１において拡張ＣＩＲを入力するのは、第３段の乗算器３５で回転因子３６を乗算した後である。第３段の回転因子３６には、１以外の値が含まれているので、（１１）式に対して回転因子３６を乗算したものは、もはやＣＩＲ(ｈ)と０のみでは表現できなくなる。つまり、この例では拡張ＣＩＲを入力可能なのは、第１〜第２ステージであることが判る。

上述した説明では、データ系列に最適化されたＦＦＴ部２４を用いて、周波数応答を計算できることを示した。ただし、正確には、量子化誤差がない場合の周波数応答は、本実施形態と従来例とで同様であるが、各データがあるビット幅で実装されている場合には、本実施形態により周波数応答を計算することで、量子化誤差を削減することができる。したがって、特に低消費電力化のために、ＦＦＴのビット幅を最小限に抑えたい場合などに、本実施形態は効果的である。

ＦＦＴへの入力データの各サンプルのビット幅がＡビットであるとする。つまり、従来例では、ｈはＡビットで表記されることになる。図７の第１段のＲａｄｉｘ２バタフライ計算部３３の出力Ｙは、一度の加減算を実行したものであり、そのビット数はＡ+１ビットになる。しかしながら、（６）式から明らかなように、０が加算されるだけであるので、ＹにおけるＭＳＢ値は意味を持たず、ｈの有効ビット数はＡビットのままである。

図８に示した例では、第１段においてビット幅がＡ+１ビットの場所に、直接、拡張ＣＩＲを入力することが可能になるため、ｈの有効ビット数はＡ+１ビットであり、量子化誤差を削減することができる。もし、本実施形態において、従来例と全く同じように計算したい場合には、ｈをＡビットで表し、拡張ＣＩＲをＬＳＢ側Ａビットに入力すれば良い。第２ステージ以降に拡張ＣＩＲを入力する場合でも、同様の効果を得られる。また、図９で示した例の場合でも同様に、従来例と比べて拡張ＣＩＲを入力する際のビット幅を大きくできることは明らかである。

一般的なＦＦＴの実装では、ＦＦＴ内部の加算や乗算によって増加するビット幅はある段階において丸め処理やオーバーフロー処理によってビット幅を削減するが、そのビット幅がＦＦＴの入力ビット幅を下回ることはない。従って、一般的なＦＦＴの実装方法であれば、本実施形態によって、より高精度なＣＩＲの周波数応答を計算することができる。

すなわち、本実施形態によれば、任意の計算ステージ部３１内でのバタフライ計算部３３の計算によってビット幅が拡張しても、その拡張されたビット幅分の拡張ＣＩＲをＦＦＴ部２４に入力できるため、ビット精度を落とさずに周波数応答を計算できる。

（２）式で示した拡張ＣＩＲの各要素の順序は、図５〜図７に示した並び替え部３２に対応する任意の順番に入れ替えることが可能である。順序については、（５）式で示したように、ＣＩＲをゼロパディングしたベクトルを、ＦＦＴ部２４のデータブロックの経路に入力した場合に、各セレクタ３４の手前で得られる、任意のＦＦＴ部２４の構成に関して（２）式の拡張ＣＩＲを要素の順序を変更することができる。

拡張ＣＩＲを入力する計算ステージ部３１の決定方法について以下に説明する。上述した（２）〜（４）式に示すように、本実施形態では拡張ＣＩＲを計算し、それに対応した計算ステージ部３１に拡張ＣＩＲを挿入することで、Ｑ≦Ｎ／Ｐの条件を満たす範囲で、ＦＦＴ部により所望の周波数応答を計算することができる。

ただし、通常のＦＦＴ部の回路構成では、入出力および内部ビット幅は固定であり、量子化誤差が全く増加しないようにビット幅を単調増加させることはないため、拡張ＣＩＲを挿入する計算ステージ部３１に依存して、ＦＦＴ部の出力の量子化誤差が異なったものになる。つまり、拡張ＣＩＲを挿入する際には、拡張ＣＩＲにより計算される周波数応答の量子化誤差や信号のクリッピングによる歪ができるだけ小さくなるように、拡張ＣＩＲを入力する計算ステージ部３１を決定する必要がある。

通常の無線通信システムでは、受信されるフレームの電力はＶＧＡ（Variable Gain Amplifier）等の利得制御機能によって一定レベルになるような制御が施される。その際、フレームのデータブロックに含まれる各要素の２乗和も概ね一定になり、データブロックをＦＦＴ処理した際の出力での量子化誤差や信号のクリッピングによる歪が小さくなるような利得制御が実行される。

データブロックをＦＦＴ処理した際の第ｊ段のセレクタ３４の入力値をＤ（ｊ）＝ ［ｄ（ｊ，０），ｄ（ｊ，１），ｄ（ｊ，２）， …， ｄ（ｊ，Ｎ−１）］とし、その２乗和の平均値あるいは期待値をＰｄ（ｊ）とする。

つまり、以下のように定義する。

ただし、Ｅ［ｘ］はｘの平均値もしくは期待値を表し、Ｄ（ｊ）の各要素は量子化された符号付の整数とする。Ｐｄ（ｊ）の値は、利得制御が行われている場合には、ＦＦＴ部の回路構成と利得制御の目標値によって決まる定数と考えることができる。

一方、拡張ＣＩＲを第ｊ段の計算ステージ部３１に入力する場合、つまり、先に述べたＤ（ｊ）の位置に入力すると仮定する。その場合の拡張ＣＩＲの計算値をｇ（ｊ）＝［ｇ（ｊ，０）， ｇ（ｊ，１）， ｇ（ｊ，２），…，ｇ（ｊ，Ｎ−１）］、ｇ（ｊ）の２乗和の平均値あるいは期待値Ｐｇ（ｊ）として以下のように定義する。

ただし、式（１２）と同様に、ｇ（ｊ）の各要素は量子化された符号付の整数とする。このような場合には、Ｐｇ（ｊ）とＰｄ（ｊ）が近い値であるとＦＦＴ出力での周波数応答の歪も小さく計算される。１ビットの増加に対して（１２）〜（１３）式の値は４倍になるので、Ｐｇ（ｊ）とＰｄ（ｊ）が近い値である条件は、以下の（１４）式で表すことができる。
０．５Ｐｄ（ｊ）≦Ｐｇ（ｊ）≦２Ｐｄ（ｊ） …（１４）

もしくは、（１４）式の代わりに、以下の（１５）式のような緩和した条件で考えることもできる。
０．２５Ｐｄ（ｊ）≦Ｐｇ（ｊ）≦４Ｐｄ（ｊ） …（１５）

つまり、式（１４）もしくは（１５）を満たし、かつ（２）〜（４）式とＱ≦Ｎ／Ｐの条件を満たす中で最大のｊ段の計算ステージ部３１に拡張ＣＩＲを入力すると、高精度な周波数応答の計算が可能となる。

ただし、ｇ（ｊ）のビット幅は、Ｄ（ｊ）のビット幅と同じである必要があるため、Ｄ（ｊ）のビット幅が式（１）のｈのビット幅より大きい場合にはＬＳＢ側に０を挿入することで適当なスケーリングを行うことができる。逆に、ｈのビット幅が、Ｄ（ｊ）のビット幅より小さい場合にはＬＳＢ側を四捨五入してビット幅を調整する必要がある。

また、本実施形態では、周波数応答を計算する際に、複数の計算ステージ部３１の途中から拡張ＣＩＲを入力し、その前段側の計算ステージ部３１の動作を停止させて、周波数応答を計算することができる。これにより、周波数応答の計算時の消費電力を低減できる。例えば、第ｊ段の計算ステージ部３１に拡張ＣＩＲを入力する場合には、ＦＦＴ部２４の第１〜第Ｊ−１ステージの計算ステージ部３１へのクロックの供給を停止して、これら計算ステージ部３１の動作を強制的に停止させることができる。

また、本実施形態のように、複数の計算ステージ部３１の途中から拡張ＣＩＲを入力すれば、周波数応答を計算するために必要な処理レイテンシを削減することもできる。

以上の手法で計算されたＣＩＲの周波数応答は、図３に示した周波数応答保持部２５において保持される。

一方、入力されたフレームに含まれるデータ系列は、ガード除去部２３にてガード区間が除去されて、データブロックがＦＦＴ部２４に入力される。ＦＦＴ部２４は、Ｎシンボルのデータブロックに対してフーリエ変換処理を行って、周波数データを計算する。ＦＦＴ部２４におけるデータブロックの処理は、拡張ＣＩＲの処理の場合とは異なり、通常のＦＦＴ処理であり、Ｎシンボルのデータブロックは、そのままＦＦＴ部２４に入力される。

Ｎシンボルのデータブロックは、シングルキャリア方式のＮ個のデータシンボルでもよいし、シングルキャリア方式においてシンボルレートより早い速度でサンプルされたＮサンプルのデータでもよいし、ＯＦＤＭ方式の１ＯＦＤＭシンボルに相当するＮサンプルのデータでもよい。

等化部２６は、ＦＦＴ部２４で計算された周波数データと、周波数応答保持部２５に保持されたＣＩＲの周波数応答とを用いて、伝搬路の歪みを除去するための等化処理を行う。等化部２６は、例えば、ＺＦ（Zero Forcing）やＭＭＳＥ（Minimum Mean Square Error）などの原理に基づいた等化処理を行う。

ｎ番目のビンにおける周波数データをＲ(ｎ)、ＣＩＲ周波数応答をＨ(ｎ)とした場合、ＭＭＳＥ等化処理は以下のように表すことができる。

ただし、σ^２は受信フレームの信号対雑音電力比から定義される雑音の分散を意味する。上式において、σ^２が０の場合がＺＦに相当する。等化後の処理は、本実施形態の特徴部分ではないため、説明を省略するが、例えばシングルキャリア方式であれば、等化後のデータを逆フーリエ変換処理によって時間軸のデータに戻した後にデータ復調処理・復号処理によって送信データ復元する。また、ＯＦＤＭ方式であれば、等化後のデータに対してデータ復調処理・復号処理が行われ送信データが復元される。

以上のように、本実施の形態では、データブロックを処理するＦＦＴと、チャネルインパルス応答(ＣＩＲ)から周波数応答を計算するＦＦＴとを共通化するために１種類のＦＦＴ部２４を設けてＣＩＲの拡張処理を行い、ＦＦＴ部２４における計算ステージ部３１の途中に拡張ＣＩＲの入力することで高品質な周波数応答を生成し、その周波数応答を用いて等化処理を実現することができる。

上述したように、本実施形態では、拡張チャネルインパルス応答を、ＦＦＴ部２４内の最適な計算ステージ部３１に入力して周波数応答を計算するようにしたため、データブロックに最適化されたＦＦＴ部２４を流用して、高精度に周波数応答を計算することができる。これにより、２種類のＦＦＴを設けなくて済み、回路面積を縮小できる。

また、本実施形態によれば、拡張チャネルインパルス応答から周波数応答を計算する際に、ＦＦＴ部２４の一部の動作を停止させることができ、消費電力の低減が図れる。

さらに、本実施形態によれば、拡張チャネルインパルス応答から周波数応答を計算するのに必要な処理遅延を削減することもできる。

上述した実施形態で説明した情報処理装置の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、情報処理装置の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。

また、情報処理装置の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。

本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

１ 情報処理装置、２ 受信機、３ アンテナ、４ 無線部、５ Ａ／Ｄ変換器、６ プリアンブル処理部、７ データ復号部、１０ フレーム、１１ プリアンブル部、１２ チャネル推定系列、１３ データ系列、２１ ＣＩＲ推定部、２２ ＣＩＲ各頂部、２３ ガード除去部、２４ ＦＦＴ部、２５ 周波数応答保持部、２６ 等化部

Claims (11)

1. チャネル推定系列とデータ系列とを含む入力信号のうち、前記チャネル推定系列に基づいて、チャネルインパルス応答を推定するＣＩＲ推定部と、
   前記ＣＩＲ推定部で推定した前記チャネルインパルス応答をゼロパディングした拡張ＣＩＲ要素を複数回繰り返した拡張チャネルインパルス応答を計算する拡張ＣＩＲ計算部と、
   前記入力信号のうち、前記データ系列を周波数領域信号に変換するとともに、前記拡張チャネルインパルス応答に基づいて周波数応答を計算するフーリエ変換部と、
   前記周波数領域信号および前記周波数応答に基づいて、伝搬路の歪みを除去するための等化処理を行う等化部と、を備え、
   前記フーリエ変換部は、高速フーリエ変換の計算を段階的に行う、縦続接続された複数段の計算ステージ部を有し、
   前記フーリエ変換部は、前記拡張ＣＩＲ計算部で計算された前記拡張チャネルインパルス応答を、初段の前記計算ステージ部の出力ノード以降に入力して、前記周波数応答を計算する情報処理装置。
2. 前記フーリエ変換部は、前記データ系列を周波数変換するのに最適化されたビット幅の前記計算ステージ部を有する請求項１に記載の情報処理装置。
3. 前記複数の計算ステージ部のそれぞれは、バタフライ計算部を有し、
   前記計算ステージ部がｎ段（ｎは２以上の整数）あり、ｋ段目（ｋは１以上ｎ以下の整数）の前記バタフライ計算部の基数をＲ（ｋ）とすると、
   前記フーリエ変換部は、ｊ段目（ｊは１以上ｎ以下の整数）の前記バタフライ計算部の出力ノード以降で、（ｊ＋１）段目の前記バタフライ計算部の入力ノード以前に前記拡張インパルス応答を入力して前記周波数応答を計算し、
   前記拡張ＣＩＲ計算部の繰り返し数Ｑは、
   Ｑ＝Ｒ（１）×Ｒ（２）×…×Ｒ（ｊ）
   で表される請求項１または２に記載の情報処理装置。
4. 前記拡張ＣＩＲ計算部の繰り返し数Ｑは、前記フーリエ変換部における高速フーリエ変換のポイント数がＮで、前記チャネルインパルス応答の長さがＰの場合、２以上かつＮ／Ｐ以下の整数である請求項３に記載の情報処理装置。
5. 前記フーリエ変換部は、前記周波数応答を計算する際には、初段から（ｊ−１）段までの前記計算ステージ部の動作を停止させるとともに、ｊ段目以降の前記計算ステージ部を動作させて前記周波数応答を計算する請求項３または４に記載の情報処理装置。
6. 前記拡張インパルス応答のビット幅は、前記フーリエ変換部の入力ノードのビット幅よりも大きい請求項１乃至５のいずれかに記載の情報処理装置。
7. ｊ段目（ｊは１以上ｎ以下の整数）の前記計算ステージ部に前記データ系列の値を入力する場合の該値の２乗和の平均値または期待値をＰｄ（ｊ）として、前記ｊ段目の計算ステージ部に前記拡張チャネルインパルス応答を入力する場合の前記拡張チャネルインパルス応答の２乗和の平均値または期待値をＰｇ（ｊ）としたときに、
   ０．２５Ｐｄ（ｊ）≦Ｐｇ（ｊ）≦４Ｐｄ（ｊ）
   の条件を満たすように、ｊの値を決定する請求項１乃至６のいずれかに記載の情報処理装置。
8. 前記複数の計算ステージ部のそれぞれは、バタフライ計算部を有し、
   前記複数段の計算ステージ部のうち、少なくとも１以上の計算ステージ部のそれぞれは、対応する前記バタフライ計算部が計算した後の値を選択するか、または前記拡張チャネルインパルス応答を選択するかを選択するセレクタを有する請求項１乃至７のいずれかに記載の情報処理装置。
9. 前記フーリエ変換部が複数の前記セレクタを有する場合には、そのうちのいずれか一つの前記セレクタのみが前記拡張チャネルインパルス応答を選択可能である請求項８に記載の情報処理装置。
10. アンテナで受信された高周波信号をベースバンド信号に変換する無線部と、
    前記ベースバンド信号をデジタル信号に変換するＡ／Ｄ変換器と、
    前記デジタル信号の各フレームのプリアンブル部に基づいて、同期処理および利得調整を行うプリアンブル処理部と、
    前記デジタル信号の各フレームを前記入力信号として用いて、前記等化処理を行う請求項１乃至８のいずれかに記載の情報処理装置と、
    前記等化処理後の信号を復号する復号部と、を備える受信機。
11. チャネル推定系列とデータ系列とを含む入力信号のうち、前記チャネル推定系列に基づいて、チャネルインパルス応答を推定するステップと、
    前記推定したチャネルインパルス応答をゼロパディングした拡張ＣＩＲ要素を複数回繰り返した拡張チャネルインパルス応答を計算するステップと、
    前記入力信号のうち、前記データ系列を周波数領域信号に変換するとともに、前記拡張チャネルインパルス応答に基づいて周波数応答を計算するステップと、
    前記周波数領域信号および前記周波数応答に基づいて、伝搬路の歪みを除去するための等化処理を行うステップと、を備え、
    前記データ系列を周波数領域信号に変換するとともに、前記拡張チャネルインパルス応答に基づいて周波数応答を計算するステップは、高速フーリエ変換の計算を段階的に行う、縦続接続された複数段の計算ステージ部を用いて行われ、前記計算された拡張チャネルインパルス応答を、初段の前記計算ステージ部の出力ノード以降に入力して、前記周波数応答を計算する情報処理方法。

Images