CN107133194A - 基于混合基底的可配置fft/ifft协处理器 - Google Patents
基于混合基底的可配置fft/ifft协处理器 Download PDFInfo
- Publication number
- CN107133194A CN107133194A CN201710230966.8A CN201710230966A CN107133194A CN 107133194 A CN107133194 A CN 107133194A CN 201710230966 A CN201710230966 A CN 201710230966A CN 107133194 A CN107133194 A CN 107133194A
- Authority
- CN
- China
- Prior art keywords
- base
- module
- data
- processing
- ifft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
- G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
Abstract
本发明提出了一种基于混合基底的可配置FFT/IFFT协处理器，旨在实现信道数据和信号数据的可配置处理，及基2、基3和基5任意组合点数的FFT/IFFT计算，包括配置参数模块、流水线FFT/IFFT处理模块和存储缓冲模块，流水线FFT/IFFT处理模块接收输入的配置参数模块的蝶形运算单元数和截位参数，截位参数的选取受输入数据类型参数控制，实现信道数据和信号数据的配置，然后根据蝶形运算单元数和截位参数做基2、基3和基5任意组合点数的FFT/IFFT运算，并将其运算结果存储到存储缓冲模块，最终输出FFT/IFFT的运算结果，可用于无线通信、数字通信和高速图像处理。
Description
技术领域
本发明属于通信技术领域，涉及一种基于混合基底的可配置FFT/IFFT协处理器，可用于无线通信、数字通信和高速图像处理。
背景技术
FFT/IFFT作为数字信号处理强有力的工具，已广泛地应用于各类信号分析、语音识别、图像处理、频谱估计和无线通信等领域。不同应用背景和场合，需要不同性能的FFT/IFFT协处理器，特别是随着正交频分复用技术的出现，不同的正交频分复用系统需要FFT/IFFT处理的数据点数不同。而随着社会的发展，各种通信系统出现融合，因此如何更快速、更灵活地实现FFT/IFFT，使得设计满足各种系统的要求变得越来越重要。
现有的FFT/IFFT协处理器主要包括控制模块、流水线FFT/IFFT运算模块、存储缓冲模块，其中控制模块主要是对输入数据进行FFT/IFFT运算所需的蝶形运算的级数进行控制，并将该控制模块参数输入流水线FFT/IFFT处理装置，流水线FFT/IFFT根据所述蝶形运算的级数，对不同点数的输入数据进行多级的蝶形运算得到输入数据的FFT/IFFT运算结果，并将得到的FFT/IFFT运算结果发送至输出缓冲装置；输出缓冲装置，用于存储流水线FFT/IFFT处理装置输出的FFT/IFFT运算结果，并输出所述FFT/IFFT运算结果来实现相应点数的FFT/IFFT的运算。上述协处理器所实现的仅仅是基2和基3组合点数的FFT/IFFT，且对输入数据采取无差别处理。然而在短波通信系统中，基于Turbo的频域均衡中需要涉及到大量的FFT/IFFT计算，比如做960、480、240等多种点数的FFT/IFFT且需要对输入数据进行差别处理。现有的FFT/IFFT协处理器显然不能对信道数据和信号数据做可配置处理且不能实现给定范围内的基2、基3、基5任意组合点数的FFT/IFFT，但是在实际应用中由于信道数据和信号数据本身特性的不同，处理也应不同，实际中信道一般是稀疏的，则需要补足0来满足FFT/IFFT点数要求，如果对信道数据和信号数据采取统一的处理，则会导致误差比较大，因此有必要对信道数据和信号数据根据实际情况进行可控制的处理。例如，授权公告号为CN 101937423B、名称为“一种流水式FFT/IFFT的处理系统”的中国专利，公开了一种流水式FFT/IFFT的处理系统，包括控制装置、流水线FFT/IFFT处理装置和输出缓冲装置，其中控制装置，用于接收输入参数，输入参数包括对FFT或IFFT运算所需的级数，并将该输入参数发送至流水线FFT/IFFT处理装置；流水线FFT/IFFT处理装置，用于接收输入数据，并根据所述蝶型运算的级数，对不同点数的输入数据进行多级的蝶形运算得到输入数据的FFT/IFFT运算结果，并将得到的FFT/IFFT运算结果发送至输出缓冲装置；输出缓冲装置，用于存储流水线FFT/IFFT处理装置输出的运算结果，并输出所述FFT/IFFT运算结果。该专利对于输入数据采取无区别对待，即没有区分信道数据和信号数据，无法实现对信道数据和信号数据的可配置处理，且只能实现基2和基3组合点数的FFT/IFFT，其运算灵活性和实用性差。
发明内容
本发明的目的在于克服上述现有技术的不足，提出了一种基于混合基底的可配置FFT/IFFT协处理器，旨在实现信道数据和信号数据的可配置处理，及基2、基3和基5任意组合点数的FFT/IFFT计算。
为实现上述目的，本发明采取的技术方案为：
基于混合基底可配置FFT/IFFT协处理器，包括配置参数模块、流水线FFT/IFFT处理模块和存储缓冲模块，其中：
配置参数模块，包括数据类型参数模块、蝶形运算单元数模块和截位参数模块，所述数据类型参数模块，用于对截位参数模块进行控制；所述蝶型运算单元数模块，用于对流水线FFT/IFFT处理模块里FFT/IFFT点数进行设置；所述截位参数模块，用于对流水线FFT/IFFT处理模块的中间数据进行截位；
流水线FFT/IFFT处理模块，包括输入数据模块以及依次连接的基2处理模块、基3处理模块和基5处理模块，所述输入数据模块，用于给基2处理模块输入信道数据和信号数据；所述基2处理模块，用于对输入数据模块的输出数据进行基2-DIF运算；所述基3处理模块，用于对基2处理模块的输出数据进行基3-DIF运算；所述基5处理模块，用于对基3处理模块的输出数据进行基5-DIF运算，并将运算结果输入存储排序模块；
存储缓冲模块，包括数据缓冲模块和存储排序模块，所述数据缓冲模块，用于对流水线FFT/IFFT处理模块的中间数据进行饱和处理并缓冲；所述存储排序模块，用于存储运算数据和旋转因子同时产生读取地址，并根据读取地址输出最终数据。
上述的基于混合基底可配置FFT/IFFT协处理器，所述基2处理模块、基3处理模块和基5处理模块，其中：
基2处理模块，包括多级基2处理子模块，每级基2处理子模块包括基2移位寄存器模块和基2蝶形处理模块，其中，基2移位寄存器模块，用于对基2处理模块输入数据进行移位，基2蝶型处理模块，用于对基2处理模块输入数据做蝶型运算；
基3处理模块，包括基3移位寄存器模块和基3蝶形处理模块，其中基3移位寄存器模块用于对基3处理模块输入数据进行移位，基3蝶型处理模块用于对基3处理模块输入数据做蝶型运算；
基5处理模块，包括基5移位寄存器模块和基5蝶形处理模块，其中基5移位寄存器模块用于对基5处理模块输入数据进行移位，基5蝶型处理模块用于对基5处理模块输入数据做蝶型运算。
上述的基于混合基底可配置FFT/IFFT协处理器，其特征在于，所述存储排序模块，包括数据存储模块、旋转因子存储模块和地址生成模块，其中：
数据存储模块，用于存储基5处理模块的输出数据；
旋转因子存储模块，用于通过块ROM的方式预先存储量化的旋转因子；
地址生成模块，用于采用倒序方式产生读写数据存储模块的地址。
本发明与现有技术相比，具有如下优点：
本发明通过配置参数模块中的数据类型参数模块控制截位参数模块，实现了对信道数据和信号数据的可配置处理，并根据蝶型运算单元数模块和截位参数模块，用于对流水线FFT/IFFT处理模块里FFT/IFFT点数进行设置，流水线FFT/IFFT处理模块做相应点数的FFT/IFFT运算，从而实现任意基2、基3和基5组合点数的FFT/IFFT，与现有技术相比，有效地提高了FFT/IFFT协处理器的灵活性和实用性。
附图说明
图1是本发明的整体结构示意图；
图2是本发明的截位参数模块结构示意图；
图3是本发明的基2处理子模块工作原理示意图；
图4是本发明的基3处理模块工作原理示意图；
图5是本发明的基5处理模块工作原理示意图。
具体实施方式
以下结合附图和具体实施例，对本发明作进一步详细说明：
参照图1，基于混合基底可配置FFT/IFFT协处理器，包括配置参数模块、流水线FFT/IFFT处理模块和存储缓冲模块，其中：
配置参数模块，包括数据类型参数模块、蝶形运算单元数模块和截位参数模块，所述数据类型参数模块，用于对截位参数模块进行控制，用一个一位寄存器实现，其中寄存器的值1表示信号数据，值0表示信道数据；所述蝶型运算单元数模块，用于对流水线FFT/IFFT处理模块里FFT/IFFT点数进行设置；所述截位参数模块，用于对流水线FFT/IFFT处理模块的中间数据进行截位，其结构如图2所示，截位参数模块由八个寄存器组成，标号分别为R1至R8，其中R1至R7各为一个一位寄存器，R8为一个两位寄存器，R1至R8分别连接在相应的模块中，用于对模块输出数据进行截位处理，当R1至R8各寄存器的值为0时对模块输出数据不进行处理，寄存器的值为1时表示对模块输出数据进行右移一位，寄存器的值为2时表示对模块输出数据右移两位。当数据类型参数模块里寄存器的值为0时，R1至R7寄存器值为0，R8为1。当数据类型参数模块里寄存器的值为1时，R1和R2寄存器值为0，R3至R7的寄存器值为1，R8寄存器为2；这种可配置方式实现了对信道数据和信号数据的区别处理，并且将数据截位分散到每一级中进行并且可根据实际数据情况进行调节，同时在实现中进行饱和处理，保证在蝶形运算之后不溢出。这种处理方式使得只要输入数据不超过位宽能够表示的范围，最终的结果就不会溢出，最后的相对误差比较小。
流水线FFT/IFFT处理模块，包括输入数据模块以及依次连接的基2处理模块、基3处理模块和基5处理模块，所述输入数据模块用于给基2处理模块输入信道数据和信号数据。所述基2处理模块用于对输入数据模块的输出数据进行基2-DIF运算，包括多级基2处理子模块，每级基2处理子模块包括基2移位寄存器模块和基2蝶形处理模块，其中，基2移位寄存器模块，用于对基2处理模块输入数据进行移位，基2蝶型处理模块，用于对基2处理模块输入数据做蝶型运算，基2处理子模块的工作原理如图3所示，基2处理子模块共有6个，每个都要完成相似的运算，只是控制的移位寄存器的长度不同。这里以8点FFT的运算为例，说明其工作流程。
在输入口y连续输入8个待处理的数据，前4个数据经MUX2存储到移位寄存器F1中，之后从F1中取出数据与y后续的4个数据一一对应的做蝶形运算，运算式为：
将X1经MUX1输出，X2经MUX2存储到移位寄存器F1中。做完4次蝶形运算后，将存储在移位寄存器F1中的4个X2经MUX1输出。随后对输出数据根据基2蝶型运算规则与旋转因子模块里的旋转因子相乘输出即可。第一级的数据处理完后就可以在第二级中继续处理整个过程。
所述基3处理模块，用于对基2处理模块的输出数据进行基3-DIF运算，包括基3移位寄存器模块和基3蝶形处理模块，其中基3移位寄存器模块用于对基3处理模块输入数据进行移位，基3蝶型处理模块用于对基3处理模块输入数据做蝶型运算；基3处理模块，其工作原理如图4所示，基3处理模块有1个，其整体结构与基2处理子模块类似，但内部运算流程不一样。其中j为虚部单元，k＝-sin(2π/3)。这里以9点FFT的运算为例，说明基3处理模块的工作流程。
在输入口x2连续输入9个待处理的数据，前三个数据通过Y0口存储到移位寄存器B中，中间三个数据通过Y1口存储到移位寄存器A中，之后从A和B中取出数据与x2后续的3个数据一一对应的做基3的蝶形运算，运算式为：
运算后得到X0、X1、X2。数据X0经Y2端口直接输出，数据X1经Y0端口存储到移位寄存器B中，数据X2经Y1端口存储到移位寄存器A中。做完3次蝶形运算后，先将移位寄存器B中的3个数据经Y2端口输出，最后将移位寄存器A中的3个数据经Y2端口输出。随后对输出数据根据基3蝶型运算规则与旋转因子模块里的旋转因子相乘输出即可。
所述基5处理模块，用于对基3处理模块的输出数据进行基5-DIF运算，并将运算结果输入存储排序模块，包括基5移位寄存器模块和基5蝶形处理模块，其中基5移位寄存器模块用于对基5处理模块输入数据进行移位，基5蝶型处理模块用于对基5处理模块输入数据做蝶型运算。基5处理模块工作原理如图5所示；
基5处理模块有1个，其整体结构与基2基3处理模块类似，但内部运算流程不一样。这里以25点FFT的运算为例，说明基5处理模块工作流程。
在输入口x4连续输入25个待处理的数据，前1-5个数据通过Y0口存储到移位寄存器D中，6-10个数据通过Y1口存储到移位寄存器C中，11-15个数据通过Y2口存储到移位寄存器B中，16-20个数据通过Y3口存储到移位寄存器A中，之后从A、B、C、D中取出数据与x4后续的5个数据一一对应的做基5的蝶形运算，运算式为：
X0＝x(n)+x(n+N/5)+x(n+2N/5)
+x(n+3N/5)+x(n+4N/5)
运算后得到X0、X1、X2、X3、X4。数据X4经Y2端口直接输出，数据X0经Y0端口存储到移位寄存器D中，数据X1经Y1端口存储到移位寄存器C中，数据X2经Y2端口存储到移位寄存器B中，数据X3经Y3端口存储到移位寄存器A中。做完5次蝶形运算后，先将移位寄存器D中的5个数据经Y4端口输出，再将移位寄存器C中的5个数据经Y4端口输出，以此类推即可。随后对输出数据通过存储排序模块中的数据存储模块存储后，利用地址生成模块里的地址将其读出即可。
流水线FFT/IFFT处理模块中的输入数据模块的数据是串行输入的，经过每一级处理模块后数据再串行地输出到下一级。由于每一级处理模块运算的取数不同，因此需要在每一级模块运算之前用移位寄存器收集到可以做本级运算时数据后才能开始下一级的运算。
移位寄存器模块寄存器大小设计，本实施例是以960点为基础设计的协处理器，考虑到尽量减少RAM的消耗所以针对上述结构就有了8级不同大小的移位寄存器的设计，其中，G1至G6表示依次相连的六个基2处理子模块中的移位寄存器模块中的寄存器，G7表示基3处理模块中的移位寄存器模块中的寄存器，G8表示基5处理模块中的移位寄存器模块中的寄存器。表1给出了第一级到第八级的各个移位寄存器的长度，每个长度用18位表示。由于输入输出均为复数形式，表中列出的是实部所需的移位寄存器长度，虚部与其一样。
表1
| 类型 | G1 | G2 | G3 | G4 | G5 | G6 | G7 | G8 |
| 长度 | 480 | 240 | 120 | 60 | 30 | 15 | 5*2 | 1*4 |
表中每一级移位寄存器大小是由所需要处理的点数与蝶形类型共同决定的，由于是960点的协处理器设计，并且选择了第一级为基2，所以第一级移位寄存器的大小为960的一半即寄存器长度为480。第二级的寄存器的长度为240，之后基2所需寄存器长度依次类推即可。第七级由于是基3类型，因此需要2个长度为5的移位寄存器。第八级是基5类型，需要4个长度为1的移位寄存器。
存储缓冲模块，包括数据缓冲模块和存储排序模块，数据缓冲模块用于对流水线FFT/IFFT处理模块的中间数据进行饱和处理并缓冲；存储排序模块用于存储运算数据和旋转因子同时产生读取地址，并根据读取地址输出最终数据，包括数据存储模块、旋转因子存储模块和地址生成模块，数据存储模块用于存储基5处理模块的输出数据，旋转因子存储模块用于通过块ROM的方式预先存储量化的旋转因子，地址生成模块用于采用倒序方式产生读写数据存储模块的地址。
Claims (3)
1.一种基于混合基底可配置FFT/IFFT协处理器，其特征在于，包括配置参数模块、流水线FFT/IFFT处理模块和存储缓冲模块，其中：
配置参数模块，包括数据类型参数模块、蝶形运算单元数模块和截位参数模块，所述数据类型参数模块，用于对截位参数模块进行控制；所述蝶型运算单元数模块，用于对流水线FFT/IFFT处理模块里FFT/IFFT点数进行设置；所述截位参数模块，用于对流水线FFT/IFFT处理模块的中间数据进行截位；
流水线FFT/IFFT处理模块，包括输入数据模块以及依次连接的基2处理模块、基3处理模块和基5处理模块，所述输入数据模块，用于给基2处理模块输入信道数据和信号数据；所述基2处理模块，用于对输入数据模块的输出数据进行基2-DIF运算；所述基3处理模块，用于对基2处理模块的输出数据进行基3-DIF运算；所述基5处理模块，用于对基3处理模块的输出数据进行基5-DIF运算，并将运算结果输入存储排序模块；
存储缓冲模块，包括数据缓冲模块和存储排序模块，所述数据缓冲模块，用于对流水线FFT/IFFT处理模块的中间数据进行饱和处理并缓冲；所述存储排序模块，用于存储运算数据和旋转因子同时产生读取地址，并根据读取地址输出最终数据。
2.根据权利要求1所述的基于混合基底可配置FFT/IFFT协处理器，其特征在于，所述基2处理模块、基3处理模块和基5处理模块，其中：
基2处理模块，包括多级基2处理子模块，每级基2处理子模块包括基2移位寄存器模块和基2蝶形处理模块，其中，基2移位寄存器模块，用于对基2处理模块输入数据进行移位，基2蝶型处理模块，用于对基2处理模块输入数据做蝶型运算；
基3处理模块，包括基3移位寄存器模块和基3蝶形处理模块，其中基3移位寄存器模块用于对基3处理模块输入数据进行移位，基3蝶型处理模块用于对基3处理模块输入数据做蝶型运算；
基5处理模块，包括基5移位寄存器模块和基5蝶形处理模块，其中基5移位寄存器模块用于对基5处理模块输入数据进行移位，基5蝶型处理模块用于对基5处理模块输入数据做蝶型运算。
3.根据权利要求1所述的基于混合基底可配置FFT/IFFT协处理器，其特征在于，所述存储排序模块，包括数据存储模块、旋转因子存储模块和地址生成模块，其中：
数据存储模块，用于存储基5处理模块的输出数据；
旋转因子存储模块，用于通过块ROM的方式预先存储量化的旋转因子；
地址生成模块，用于采用倒序方式产生读写数据存储模块的地址。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710230966.8A CN107133194B (zh) | 2017-04-11 | 2017-04-11 | 基于混合基底的可配置fft/ifft协处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710230966.8A CN107133194B (zh) | 2017-04-11 | 2017-04-11 | 基于混合基底的可配置fft/ifft协处理器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107133194A true CN107133194A (zh) | 2017-09-05 |
| CN107133194B CN107133194B (zh) | 2019-11-26 |
Family
ID=59715331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710230966.8A Active CN107133194B (zh) | 2017-04-11 | 2017-04-11 | 基于混合基底的可配置fft/ifft协处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107133194B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109117188A (zh) * | 2018-08-06 | 2019-01-01 | 合肥工业大学 | 一种多路混合基fft可重构蝶形运算器 |
| CN110096456A (zh) * | 2019-05-13 | 2019-08-06 | 成都定为电子技术有限公司 | 一种高速率大容量缓存方法与装置 |
| CN110600019A (zh) * | 2019-09-12 | 2019-12-20 | 东南大学 | 基于实时场景下语音信噪比预分级的卷积神经网络计算电路 |
| CN112051446A (zh) * | 2020-08-18 | 2020-12-08 | 许继集团有限公司 | 一种电力系统宽频测量的混合基fft实现方法及装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101083643A (zh) * | 2006-05-31 | 2007-12-05 | 中国科学院微电子研究所 | 一种低存储器开销的混合基fft处理器及其方法 |
| CN102298570A (zh) * | 2011-09-13 | 2011-12-28 | 浙江大学 | 一种点数可变的混合基 fft/ifft实现装置及其方法 |
| US20120041996A1 (en) * | 2010-08-16 | 2012-02-16 | Leanics Corporation | Parallel pipelined systems for computing the fast fourier transform |
| JP2014165861A (ja) * | 2013-02-27 | 2014-09-08 | Toshiba Corp | 情報処理装置、受信機および情報処理方法 |
| CN106354693A (zh) * | 2016-08-29 | 2017-01-25 | 北京理工大学 | 一种fft处理器的块浮点方法 |
| CN106372034A (zh) * | 2016-08-29 | 2017-02-01 | 北京理工大学 | 一种混合基fft处理器 |
-
2017
- 2017-04-11 CN CN201710230966.8A patent/CN107133194B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101083643A (zh) * | 2006-05-31 | 2007-12-05 | 中国科学院微电子研究所 | 一种低存储器开销的混合基fft处理器及其方法 |
| US20120041996A1 (en) * | 2010-08-16 | 2012-02-16 | Leanics Corporation | Parallel pipelined systems for computing the fast fourier transform |
| CN102298570A (zh) * | 2011-09-13 | 2011-12-28 | 浙江大学 | 一种点数可变的混合基 fft/ifft实现装置及其方法 |
| JP2014165861A (ja) * | 2013-02-27 | 2014-09-08 | Toshiba Corp | 情報処理装置、受信機および情報処理方法 |
| CN106354693A (zh) * | 2016-08-29 | 2017-01-25 | 北京理工大学 | 一种fft处理器的块浮点方法 |
| CN106372034A (zh) * | 2016-08-29 | 2017-02-01 | 北京理工大学 | 一种混合基fft处理器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109117188A (zh) * | 2018-08-06 | 2019-01-01 | 合肥工业大学 | 一种多路混合基fft可重构蝶形运算器 |
| CN110096456A (zh) * | 2019-05-13 | 2019-08-06 | 成都定为电子技术有限公司 | 一种高速率大容量缓存方法与装置 |
| CN110600019A (zh) * | 2019-09-12 | 2019-12-20 | 东南大学 | 基于实时场景下语音信噪比预分级的卷积神经网络计算电路 |
| CN110600019B (zh) * | 2019-09-12 | 2022-02-15 | 东南大学 | 基于实时场景下语音信噪比预分级的卷积神经网络计算电路 |
| CN112051446A (zh) * | 2020-08-18 | 2020-12-08 | 许继集团有限公司 | 一种电力系统宽频测量的混合基fft实现方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107133194B (zh) | 2019-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107133194B (zh) | 基于混合基底的可配置fft/ifft协处理器 | |
| CN105468335B (zh) | 流水级运算装置、数据处理方法及片上网络芯片 | |
| Jo et al. | New continuous-flow mixed-radix (CFMR) FFT processor using novel in-place strategy | |
| CN103955447B (zh) | 基于dsp芯片的fft加速器 | |
| WO2022007266A1 (zh) | 一种卷积神经网络的加速方法及装置 | |
| CN105224505B (zh) | 基于矩阵转置操作的fft加速器装置 | |
| CN101729463A (zh) | 一种实现快速傅立叶变换、反变换的硬件装置及方法 | |
| CN107886166A (zh) | 一种执行人工神经网络运算的装置和方法 | |
| KR100989797B1 (ko) | Ｆｆｔ/ｉｆｆｔ 연산코어 | |
| CN101083643A (zh) | 一种低存储器开销的混合基fft处理器及其方法 | |
| CN106127672B (zh) | 基于fpga的图像纹理特征提取算法 | |
| CN104809161B (zh) | 一种对稀疏矩阵进行压缩和查询的方法及系统 | |
| CN101847137B (zh) | 一种实现基2fft计算的fft处理器 | |
| CN108491924B (zh) | 一种面向人工智能计算的神经网络数据串行流水处理装置 | |
| JP6256348B2 (ja) | 高速フーリエ変換回路、高速フーリエ変換処理方法及び高速フーリエ変換処理プログラム | |
| KR101696987B1 (ko) | Fft/dft의 역순 배열 시스템과 방법 및 그 연산 시스템 | |
| CN104268124B (zh) | 一种fft实现装置和方法 | |
| CN113222129B (zh) | 一种基于多级缓存循环利用的卷积运算处理单元及系统 | |
| CN103034621A (zh) | 基2×k并行fft架构的地址映射方法及系统 | |
| Su et al. | Reconfigurable FFT design for low power OFDM communication systems | |
| WO2013097235A1 (zh) | 并行位反序装置和方法 | |
| CN108008665B (zh) | 基于单片fpga的大规模圆阵实时波束形成器及波束形成计算方法 | |
| CN106933882A (zh) | 一种大数据增量计算方法和装置 | |
| CN115033293A (zh) | 零知识证明硬件加速器及生成方法、电子设备和存储介质 | |
| CN103699517B (zh) | 一种1-d/2-d混合架构fft处理器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |