JP2014160830A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2014160830A
JP2014160830A JP2014053080A JP2014053080A JP2014160830A JP 2014160830 A JP2014160830 A JP 2014160830A JP 2014053080 A JP2014053080 A JP 2014053080A JP 2014053080 A JP2014053080 A JP 2014053080A JP 2014160830 A JP2014160830 A JP 2014160830A
Authority
JP
Japan
Prior art keywords
film
hydrogen
channel layer
transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014053080A
Other languages
English (en)
Other versions
JP5710041B2 (ja
Inventor
Tatsuya Iwasaki
達哉 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014053080A priority Critical patent/JP5710041B2/ja
Publication of JP2014160830A publication Critical patent/JP2014160830A/ja
Application granted granted Critical
Publication of JP5710041B2 publication Critical patent/JP5710041B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】トランジスタのチャネルに用いられる酸化物材料に工夫を加え、ヒステリシスの低減を図ることを目的とする。
【解決手段】GaとInとZn、SnとInとZn、InとZnとGaとMg、InとSn、InとGa、又はInとZnのいずれかを含む酸化物半導体膜であって、電子キャリア濃度が1014/cm以上1018/cm以下であり、1016/cm以上1020/cm以下の水素原子を含有するチャネル層を有する薄膜トランジスタをスイッチング素子として有する液晶表示装置。
【選択図】図1

Description

本発明は、アモルファス酸化物からなる膜をチャネル層とした、表示デバイスなどに応用可能なトランジスタ特性を有する電界効果型トランジスタに関する。
電界効果型トランジスタ(Field Effect Transistor, FET)は、ゲート電極、ソース電極及びドレイン電極を備える。
そして、ゲート電極に電圧を印加して、チャネル層に流れる電流を制御し、ソース電極とドレイン電極間の電流を制御する電子アクテイブ素子である。
特に、セラミックス、ガラス又はプラスチックなどの絶縁基板上に成膜した薄膜を、チャネル層として用いるFETは、薄膜FET(Thin Film Transistor, TFT)と呼ばれている。
上記のTFTは、薄膜技術を用いているために、比較的大面積を有する基板上への形成が容易であるという利点があり、液晶表示素子などのフラットパネル表示素子の駆動素子として広く使われている。
すなわち、アクテイブ液晶表示素子(ALCD)では、ガラス基板上に作成したTFTを用いて、個々の画像ピクセルのオン・オフが行われている。
また、将来の高性能有機LEDディスプレイ(OLED)では、TFTによるピクセルの電流駆動が有効であると考えられている。
さらに、画像全体を駆動・制御するTFT回路を、画像表示領域周辺の基板上に形成した、より高性能な液晶表示デバイスが実現されている。
TFTとして、現在、最も広く使われているのは多結晶シリコン膜又はアモルファスシリコン膜をチャネル層材料としたものである。
これらは、Metal-Insulator-Semiconductor Field Effect Transistor(MIS−FET)素子と呼ばれる。
ピクセル駆動用には、アモルファスシリコンTFTが、画像全体の駆動・制御には、高性能な多結晶シリコンTFTが実用化されている。
しかしながら、アモルファスシリコン、ポリシリコンTFTをはじめ、これまで開発されてきたTFTは、デバイス作成に高温プロセスが求められ、プラスチック板やフィルムなどの基板上に作成することが困難である。
一方、近年、ポリマー板やフィルムなどの基板上に、TFTを形成し、LCDやOLEDの駆動回路として用いることで、フレキシブル・ディスプレイを実現しようとする開発が活発に行われている。
プラスチックフィルム上などに成膜可能な材料として、低温で成膜でき、かつ電気伝導性を示す有機半導体膜が注目されている。
例えば、有機半導体膜としては、ペンタセンなどの研究開発が進められている。
これらの有機半導体はいずれも芳香環を有し、結晶化した際の芳香環の積層方向で大きなキャリア移動度が得られる。
例えば、ペンタセンを活性層として用いた場合、キャリア移動度は約0.5cm(Vs)−1程度であり、アモルファスSi−MOSFETと同等であることが報告されている。
しかし、ペンタセンなどの有機半導体は、熱的安定性が低く(<150℃)、かつ毒性(発癌性)もあるという欠点があり、実用的なデバイスは実現していない。
また、最近では、TFTのチャネル層に適用し得る材料として、酸化物材料が注目されてきている。
たとえば、ZnOを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたTFTの開発が活発に行われている。
上記薄膜は、比較的に低温で成膜でき、プラスチック板やフィルムなどの基板上に薄膜を形成することが可能である。
しかし、ZnOを主成分とする化合物は室温で安定なアモルファス相を形成することができず、多結晶相になるために、多結晶粒子界面の散乱により、電子移動度を大きくすることができない。
また多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、TFT素子の特性がばらついてしまう。
最近では、In−Ga−Zn−O系のアモルファス酸化物を用いた薄膜トランジスタが報告されている(非特許文献1)。
このトランジスタは、室温でプラスチックやガラス基板への作成が可能である。さらには、電界効果移動度が6−9程度でノーマリーオフ型のトランジスタ特性が得られている。
また、可視光に対して透明であるという特徴を有している。
K.Nomura et. al, Nature VOL. 432, P. 488-492 (2004-11)
アモルファスIn-Ga-Zn-O系の酸化物を用いた薄膜トランジスタを検討したところ、どのような組成や製造条件で作製するかにもよるが、TFTのトランジスタ特性(Id−Vg特性)にヒステリシスを生じる場合があった。
ヒステリシスの発生は、例えばディスプレイの画素回路などに用いる場合に、駆動対象となる有機LEDや液晶などの動作にばらつきを生み、最終的にディスプレイに画像品位を落とすことにつながる。
そこで、本発明は、トランジスタのチャネルに用いられる酸化物材料に工夫を加え、上記ヒステリシスの低減を図ることを目的とする。
また、アモルファス酸化物材料をTFTのチャネル層に用いる場合には、電子キャリア濃度を所望の範囲(たとえば1014〜1018/cm程度)にすることが好ましい。
また、トランジスタ特性の再現性と均一性を確保するためには、電子キャリア濃度を精密に制御する手段が望まれる。
そこで、本発明は、トランジスタのチャネルに用いられる酸化物材料の作製方法に工夫を加えて、所望の電子キャリア濃度を有した薄膜を制御良く作成する方法を提供することも目的とする。
上記課題を解決するための本発明は、GaとInとZn、SnとInとZn、InとZnとGaとMg、InとSn、InとGa、又はInとZnのいずれかを含む酸化物半導体膜であって、電子キャリア濃度が1014/cm以上1018/cm以下であり、1016/cm以上1020/cm以下の水素原子を含有するチャネル層を有する薄膜トランジスタをスイッチング素子として有する液晶表示装置である。
さらには、本発明によれば、低温プロセスでの実施が可能であるため、電界効果型トランジスタをプラスチック板やフィルムなどの基板上に作成することができる。
また、本発明によれば、再現性良く電界効果型トランジスタを作成することができる。特に、電子キャリア濃度が小さいアモルファス酸化物を、制御良く形成することができる。
本発明に係わる薄膜トランジスタの構成例を示す断面図であり、(a)はトップゲート構造、(b)はボトムゲート構造を示す。 本発明に係わる薄膜トランジスタのTFT特性を示すグラフであり、(a)はトランジスタ特性、(b)はトランスファ特性を示す。 本発明に係わる薄膜トランジスタのヒステリシス特性を示すグラフである。 In−Ga−Zn−O系アモルファス酸化物膜の電子キャリア濃度と成膜中の酸素分圧の関係を示すグラフである。 アモルファス酸化物膜の製造装置を示す図である。 In−Ga−Zn−O系アモルファス酸化物膜の水素を添加量と抵抗率の関係を示す図である。 SIMSにより評価した水素濃度の深さ方向プロファイルである。
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
図1(a)、(b)は、本発明の一実施形態としての電界効果型トランジスタである薄膜トランジスタの実施形態を示す断面図である。
図1(a)は、半導体チャネル層11の上にゲート絶縁膜12とゲート電極15とを順に形成するトップゲート構造の例を示す断面図である。
図1(b)は、ゲート電極15の上にゲート絶縁膜12と半導体チャネル層11を順に形成するボトムゲート構造の例を示す断面図である。
電極とチャネル層−絶縁層界面の配置関係から、図1(a)の構造はスタガ構造、図1(b)の構造は逆スタガ構造と呼ばれる。
図1(a)に示すように、基板10上に形成された半導体チャネル層11の上に、ソース電極13、ドレイン電極14、ゲート絶縁膜12、ゲート電極15を順に形成する。このようにしてトップゲート構造(スタガ構造)の電界効果型トランジスタが形成される。
また、図1(b)に示すように、基板10上に形成されたゲート電極15上に、ゲート絶縁膜12、半導体チャネル層11、ソース電極13、ドレイン電極14を順に形成する。このようにしてボトムゲート構造(逆スタガ構造)の電界効果型トランジスタが形成される。
図1(a)、(b)に示す電界効果型トランジスタは、ゲート電極15、ソース電極13、及び、ドレイン電極14を備えた3端子素子である。
ゲート電極に電圧Vgを印加して、チャネル層に流れる電流Idを制御し、ソース電極とドレイン電極間の電流Idを制御する電子アクテイブ素子である。
TFTの構成は上記構成に限定されるものでなく、任意のトップ/ボトムゲート構造、スタガ/逆スタガ構造を用いることができる。
図2は、本発明の一実施形態としての電界効果型トランジスタ(TFT)の典型的な特性を示すグラフである。
このTFTの特性は、後記する実施例1の構成及び製造条件で作成された電界効果型トランジスタに関するものである。
ソース・ドレイン電極間に5〜20V程度の電圧Vdを印加したとき、ゲート電圧Vgを0Vと5〜20V程度の間でオン/オフすることで、ソース・ドレイン電極間の電流Idを制御する(オン/オフする)ことができる。
図2(a)はさまざまなVgでのId−Vd特性、図2(b)はVd=6VにおけるId−Vg特性(トランスファ特性)の例である。
上記の実施形態のTFTのチャネル層は、水素原子又は重水素原子を含有したアモルファス酸化物膜からなる。
図3(a)、(b)を用いて、チャネル層に水素を添加することの効果、すなわちヒステリシスの低減を説明する。
図3(a)と図3(b)は、それぞれ後記する比較例1と実施例1とのチャネル層に水素を添加しない場合と添加した場合のTFTトランスファ特性の一例を示している。
ヒステリシスとは、TFTトランスファ特性の評価において、Vdを固定して、例えば、図3(a)に示すようにVgを掃引(上下)させた際に、Idが電圧上昇時と下降時で異なる値を示すことを言う。
ヒステリシスが大きいと、設定したVgに対して得られるIdの値がばらついてしまうため、ヒステリシスが小さい素子が好ましい。
水素原子を含有しない際には、図3(a)のようなヒステリシス特性を示すが、それに比べて、水素原子を含有したチャネル層を適用することで、図3(b)のようにヒステリシスの小さい素子とすることができる。
チャネル層に水素原子を含有した酸化物を適用することで、ヒステリシスが低減される物理的理由は定かではない。
一つの理由として考えられるのは、水素を添加することにより、アモルファス薄膜中の局所的な構造の乱れが緩和され、キャリアがトラップされにくい(トラップ準位が浅くなる)アモルファス構造が実現されていることである。
他にも、チャネル層に水素を添加することにより、チャネル層と絶縁層界面における構造の乱れが緩和され、キャリアがトラップされにくいチャネル層/絶縁層界面が実現されていると考えられる。
ヒステリシスの評価は、ソース・ドレイン電圧Vdを5〜30Vの間の適当な値に固定して、ゲート電圧Vgを−10〜30Vの範囲で掃引(上下)させてId(ソース−ドレイン電流)を測定することで行われる。
ここで、Vdはトランジスタ特性が飽和領域を示す電圧を用い、Vgはオフ状態とオン状態の間にわたり掃引する。
ただし、VgとVdの値は、トランジスタの特性や構成などに依存して設定することが可能で、必ずしも上記範囲に限定されるものではない。
ヒステリシスの大小は、ゲート電圧上昇時のId−Vgカーブと電圧下降時のId−Vgカーブを比較することで評価することができる。
たとえば、電圧上昇時のId−Vgカーブと電圧下降時のId−Vgカーブで描かれるループの面積を評価基準とすることができる。
この面積が小さいときに、ヒステリシスが小さいということができる。
他にも、電圧上昇時のId−Vgカーブから見積もられる閾値電圧Vtuと電圧下降時のId−Vgカーブから見積もられる閾値電圧Vtdとの差分ΔVt=|Vtu−Vtd|を用いて評価することができる。
以下、このΔVtを閾値シフト量と呼ぶ。この値ΔVtが小さいことは、ヒステリシスが小さいことを意味する。
チャネル層に水素原子を含有した酸化物を適用した薄膜トランジスタにおいては、このΔVtの小さい薄膜とトランジスタを実現することができる。
薄膜トランジスタの閾値シフト量は、素子構成やチャネル材料、評価条件などに依存するため、評価を行う際には素子に印加する電圧等を同一条件に固定して行うことが好ましい。
薄膜トランジスタの評価の一例としては、Vd=10Vに固定し、Vgを−5V〜15Vの範囲にわたり100mV/秒の掃引速度で掃引(上下)させた場合の閾値シフト量で評価することができる。
具体的には上記の評価条件下で、閾値シフト量を2V以下、より好ましく場合には1V以下、更に好ましい場合は0.5V以下とすることができる。
要求されるヒステリシスの程度は、薄膜トランジスタの用途や用いる回路構成などに依存する。
たとえば、液晶表示装置や電気泳動型の表示装置などに用いる際には、比較的要求は低いが、有機EL表示装置や演算回路などの応用する際には、より高い特性(小さいヒステリシス)が必要となる。
たとえば、有機EL表示装置に応用することを考えてみると、閾値シフト量が2V以下であることが好ましく、より好ましくは1V以下であることが好ましい。さらに高性能な有機EL表示装置においては、0.5V以下であることが好ましい。
(水素濃度及び電子キャリア濃度)
また、アモルファス酸化物をチャネル層に適用した薄膜トランジスタを検討した。
良好なTFT特性を得るためには、チャネル層に0.1S/cm以下で0.0001S/cm以上の電気伝導度を有した半絶縁性のアモルファス酸化物膜が好適であった。
このような電気伝導度をえるためには、チャネル層の材料組成にも依存するが、1014〜1018/cm程度の電子キャリア濃度を有したアモルファス酸化物膜を形成することが好ましい。
電気伝導度にして0.1S/cmを超えた場合、ノーマリーオフ・トランジスタを構成することが難しくなり、また、オン・オフ比を大きくすることができない。
極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。
一方で、絶縁体、すなわち電気伝導度にして、0.0001S/cm未満となると、オン電流を大きくすることが難しくなる。
極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。
通常、酸化物の電気伝導度電子やキャリア濃度を制御するためには、成膜時の酸素分圧を制御することで行う。
すなわち、酸素分圧を制御することで、主として薄膜中の酸素欠損量を制御し、これにより電子キャリア濃度を制御する。
図4には、In−Ga−Zn−O系酸化物薄膜をスパッタ法で成膜した際の、キャリア濃度の酸素分圧依存性の一例を示す図である。
実際に、酸素分圧を高度に制御することで、電子キャリア濃度が1014〜1018/cmで半絶縁性を有したアモルファス酸化膜の半絶縁性膜を得ることができる。このような薄膜をチャネル層に適用することで良好なTFTを作成することができる。
図4に示すように、典型的には0.005Pa程度の酸素分圧で成膜することで、半絶縁性の薄膜を得ることができる。
0.01Paを超えると絶縁となり、一方、0.001Pa未満では電気伝導度が高すぎ、トランジスタのチャネル層としては好ましくないからである。
ただし、図4に示すようにキャリア濃度が酸素分圧に対して敏感に変化するため、僅かな成膜条件の変化が大きく特性に影響し、再現の良いTFT特性を得ることが難しい傾向にある。
水素(又は重水素)を添加することで電子キャリア濃度を制御する。
鋭意検討したところ、アモルファス酸化物膜に水素を添加することで電子キャリア量を制御することが可能であることがわかった。
たとえば、1018/cm程度の電子キャリア濃度を実現するためには、成膜時の酸素分圧や材料組成にも依存するが、1018/cm以上1020/cm以下の水素を添加することで実現できる。
この際、電子キャリア濃度の制御は、水素ドーパント量で制御することができる。また、水素ドーピング量と酸素欠損量の両方を用いて電子キャリア濃度を制御してもよい。
上記を踏まえ、良好な特性を有したTFTを作成するには、水素の添加濃度範囲は、1016/cm以上1020/cm以下の範囲が好ましい。
酸素分圧や材料組成にも依存するが、この範囲で1014/cm以上1018/cm以下の電子キャリア濃度を有し、TFTのチャネル層として適した酸化物薄膜を実現することができる。
特に、水素濃度を1019/cm以下とすることは、トランジスタのノーマリーオフ動作と大きなON/OFF比を実現できるため、好ましい。
さらに、水素濃度を1017/cm以上とすることは、トランジスタのヒステリシスをより効果的に低減することができるため、好ましい。
水素濃度の測定は、SIMS(2次イオン質量分析)にて評価することがあげられる。
評価装置に依存するが、検知限界は1017/cm程度である。検知限界以下においては、水素添加のプロセスパラメータ(後記の成膜時水素分圧やイオン注入量)に対する薄膜中の含有水素量の関係に線型性を仮定した外挿により間接的に算出することができる。
水素原子を含有したアモルファス酸化物からなるチャネル層の構成成分は(水素を除く)
[(Sn1−xM4)O]a・[(In1−yM3]b・[(Zn1−zM2O)]c
ここで、0≦x≦1、0≦y≦1、0≦z≦1、0≦a<1、0≦b<1、0≦c<1、かつa+b+c=1、
M4はSnより原子番号の小さい4族元素(Si,Ge,Zr)、
M3は、Inより原子番号の小さい3族元素(B,Al、Ga、Y)又はLu、
M2はZnより原子番号の小さな2族元素(Mg,Ca)]で示される。
この中でも、特に、[(In1−yGa]b・[(ZnO)]c 0≦y≦1、0<b<1、0<c<1、及び[SnO]a・[(In)b・[(ZnO)]c ここで0≦a≦1、0<b<1、0<c<1、が好ましい。
たとえば、水素原子を含有したアモルファス酸化物膜は、以下の組成により実現できる。
すなわち、Ga,In及びZnOを頂点とする3角形の内部に位置する二元系、又は三元系組成や、SnO,In及びZnOを頂点とする3角形の内部に位置する二元系又は三元系組成である。
三元系組成の組成比によっては、ある組成比に範囲において結晶化する場合がある。特に、一元系の組成は、結晶化するため好ましくない。
たとえば、上記3種の化合物のうち二つを含む二元系組成(上記3角形の辺に位置する組成)のうち、In−Zn−O系では、Inが20原子%以上、70原子%以下含まれる組成で、アモルファス膜を作成することができる。
また、Sn−In−O系の場合には、Inが20原子%以上、80原子%以下含まれる組成で、アモルファス膜を作成することができる。
アモルファス酸化物膜中に水素を添加することにより、室温での、アモルファス膜をより安定化させることができる。
これにより、広範な3元組成範囲でアモルファス酸化物を形成することができる。
(製造方法)
水素原子を含有したアモルファス酸化物の作成方法としては、以下の手法があげられる。
1)成膜時に、水素を含むガス(ただし、水蒸気を除く)を成膜装置内に所定の分圧で導入しながら成膜する手法
2)水素を含有した材料源を用いて成膜する手法
3)成膜後にイオン注入や水素プラズマ処理などの手法により水素を膜中に添加する手法
この中でも、水素含有量の制御性の観点では、3)のイオン注入の手法が好ましい。ただし、後工程であるため工程数が増えてしまうことや、薄膜の深さ方向に向けて水素濃度分布が生じることが懸念される。
一方で、2)は成膜プロセス上は簡便であるが、水素化合物から成る材料源の用意が難しいことや、膜中の水素含有量の制御が難しい。
1)の雰囲気中の水素分圧により薄膜中の水素含有量を制御する手法は、制御性が良好であり、しかも製造プロセス上も比較的容易である。
よって、成膜時に水素を含むガス中で成膜する1)の手法がもっとも好ましい。
1)の手法において水素を含むガスとしては、水素ガス、重水素ガス、炭化水素ガスなどが挙げられる。ガス分圧の制御性やガスの安全性から、特に、アルゴンなどで希釈した水素ガスが好ましい。
また、3)のイオン注入の手法において用いるイオン種としては、Hイオン、Hイオン、Dイオン(重水素イオン)、H +イオン(水素分子イオン)などを用いることができる。
アモルファス酸化物の成膜法としては、スパッタ法(SP法)、パルスレーザー蒸着法(PLD法)及び電子ビーム蒸着法などの気相法を用いるのがよい。
なお、気相法の中でも、量産性の点からは、SP法が適している。
しかし、成膜法は、これらの方法に限られるのものではない。成膜時の基板の温度は意図的に加温しない状態で、ほぼ室温に維持することができる。
一般に、電子キャリア濃度の小さなアモルファス酸化膜を水素雰囲気中で熱処理を行うことで、酸素欠損を増加させて電子キャリア濃度を増加させることができることが知られているが、高温の熱処理を必要とするという問題がある。また、精密なキャリア濃度の制御は困難である。
このように、成膜時に水素を含むガス中での成膜や成膜後のイオン注入の手法などで、アモルファス酸化物膜中の水素含有濃度で電子キャリア濃度を制御する。そして、電子キャリア濃度が1014/cm以上1018/cm以下の範囲で半絶縁性を有したアモルファス酸化膜を再現良く得ることができる。
このような水素原子を含有したアモルファス酸化物を薄膜トランジスタのチャネル層に適用することで、ヒステリシスの小さいトランジスタを再現良く作成することができる。
本実施形態のトランジスタにおいて、ゲート絶縁層12の材料は良好な絶縁性を有するものであれば、特にこだわらない。
たとえば、ゲート絶縁層12としては、Al、Y、SiO若しくはHfOの1種又はそれらの化合物を少なくとも二種以上含む混合物を用いることができる。
これにより、ソース・ゲート電極間及びドレイン・ゲート電極間のリーク電流を約10−7アンペアにすることができる。
また、ソース電極13、ドレイン電極14、ゲート電極15の材料は、良好な電気伝導性とチャネル層への電気接続を可能とするものであれば特にこだわらない。
たとえば、In:Sn、ZnOなどの透明導電膜や、Au、Pt、Al、Niなどの金属膜を用いることができる。
基板10としては、ガラス基板、プラスチック基板、プラスチックフィルムなどを用いることができる。
上記のチャネル層及びゲート絶縁層は可視光に対して透明であるので、上記の電極及び基板の材料として透明な材料を用いれば、透明な薄膜トランジスタとすることができる。
本実施形態のチャネル層は、Sn、In及びZnの少なくとも1種類の元素を含み構成されるアモルファス酸化物を適用できる。
更に、アモルファス酸化物の構成元素の少なくとも一部にSnを選択する場合、SnをSn1−xM4(0<x<1、M4は、Snより原子番号の小さい4族元素のSi、Ge又はZrから選ばれる。)に置換することもできる。
また、アモルファス酸化物の構成元素の少なくとも一部にInを選択する場合、InをIn1−yM3(0<y<1、M3は、Lu又はInより原子番号の小さい3族元素のB、Al、Ga又はYから選ばれる。)に置換することもできる。
また、アモルファス酸化物の構成元素の少なくとも一部にZnを選択する場合、Znを、Zn1−ZM2(0<z<1、M2は、Znより原子番号の小さい2族元素のMg又はCaから選ばれる。)に置換することもできる。
具体的に、本実施形態に適用できるアモルファス材料は以下にあげる酸化物である。In−Ga−Zn酸化物、In−Sn−Zn酸化物、In−Zn−Ga−Mg酸化物、In酸化物、In−Sn酸化物、In−Ga酸化物、In−Zn酸化物、Zn−Ga酸化物、In−Sn−Zn酸化物などである。
もちろん、構成材料の組成比は必ずしも1:1である必要はない。
なお、ZnやSnは、単独ではアモルファスを形成し難い場合があるが、Inを含ませることによりアモルファス層が形成され易くなる。
例えば、In−Zn系の場合は、酸素を除く原子数割合が、Inが20原子%以上、70原子%以下含まれる組成にするのがよい。
Sn−In系の場合は、酸素を除く原子数割合が、Inが20原子%以上、80原子%以下含まれる組成にするのがよい。
In−Sn−Zn系の場合は、酸素を除く原子数割合が、Inが15原子%以上含まれる組成にするのがよい。
また、アモルファスは、測定対象薄膜に、入射角度0.5度程度の低入射角によるX線回折を行った場合に明瞭な回折ピークが検出されない(すなわち、ハローパターンが観測される)ことで確認できる。
なお、上記した材料を電界効果型トランジスタのチャネル層に用いる場合に、チャネル層が微結晶状態の構成材料を含むことを除外するものではない。
また、他の実施形態は、下記の第1及び第2の工程を有する電界効果型トランジスタのチャネル層に用いられるアモルファス酸化物膜の製造方法である。
第1の工程は、基板を成膜装置内に配置する工程である。
第2の工程は、水素を含むガス(ただし、水蒸気を除く)と酸素ガスとを成膜装置内に所定の分圧で導入しながら、基板上にアモルファス酸化物膜を成膜する工程である。
図4を用いて既に示したように、酸素分圧のみで、電気伝導度やキャリア濃度を制御しようとする場合、酸素分圧によるその変化が激しい領域に設定する必要がある。
本方法のように、水素など水素原子を含むガスを利用することで、例えば、酸素分圧を0.008Pa以上の領域に設定し、さらに水素原子を含むガスの分圧を変化させることで雰囲気を調整することができる。酸素分圧は、好ましくは0.01Pa以上であるほうがよい。
上記例示した範囲では、キャリア濃度の酸素分圧依存性が、例えば酸素分圧0.005Pa付近に比べて高くない。
水素によってもキャリア濃度を変化させることができ、また、酸素よりも水素に対するキャリア濃度の依存性が低いので、結果として成膜時雰囲気の制御性が高くなる。
なお、酸素分圧の上限としては、例えば0.1Paである。上限値は、0.05Paから0.5Paの範囲で適宜設定できる。
水素分圧は、酸素分圧にも依存するが、例えば0.001Paから0.01Paの範囲である。
なお、水蒸気を用いることは、酸素と水素の分圧制御を難しくする場合があるので好ましくない。
なお、酸化物膜は、必ずしも成膜工程で酸化物膜中に水素を含有させる必要はない。酸化物膜を形成した後の工程で添加することで酸化物膜中に水素を含有させることができる。
具体的な水素の添加方法としては、イオン打ち込みや、水素を含む雰囲気中でのプラズマ処理が挙げられる。
[実施例1]
本実施例では、図1(a)に示すトップゲート型TFT素子を作製した例である。本実施例では、In−Ga−Zn−O系のアモルファス酸化物からなるチャネル層をH含有雰囲気中のスパッタ成膜により形成している。
まず、ガラス基板(コーニング社製1737)上にチャネル層として水素を含有したアモルファス酸化物膜を形成する。
本実施例では、アルゴンガスと酸素ガスと水素ガスの混合雰囲気中で高周波スパッタ法により、水素を含有したIn−Zn−Ga−O系アモルファス酸化物膜を形成する。
図5に示すようなスパッタ成膜装置を用いている。
図5において、51は試料、52はターゲット、53は真空ポンプ、54は真空計、55は基板保持手段、56はそれぞれのガス導入系に対して設けられたガス流量制御手段、57は圧力制御手段、58は成膜室である。
53は成膜室58内を排気するための排気手段となる真空ポンプである。55は、酸化物膜を形成する基板を成膜室内に保持するための基板保持手段である。
52は、基板保持手段に対向して配置された固体材料源(ターゲット)52である。
さらに、固体材料源から材料を蒸発させるためのエネルギー源(不図示の高周波電源)と、成膜室内に水素ガスを供給する手段と、成膜内に酸素ガスを供給する手段とを有する。
ガス導入系としては、アルゴン、アルゴンと酸素の混合ガス(Ar:O=80:20)、アルゴンと水素の混合ガス(Ar:H=98:2)の3系統を有している。
それぞれのガス流量を独立に制御可能とするガス流量制御手段56と、排気速度を制御するための圧力制御手段57とにより、成膜室内に所定のガス雰囲気を得ることができる。
ここでは、アルゴンと酸素の混合ガスやアルゴンと水素の混合ガスを用いているが、純水素や純酸素を用いても良い。
また、ここでは、アルゴン、アルゴンと酸素の混合ガス、アルゴンと水素の混合ガスの3系統でガス導入を行っているが、以下のような1系統や2系統でガス導入を行ってもよい。アルゴンと酸素と水素の混合ガスからなる1系統や、アルゴンと酸素の混合ガスとアルゴンと水素の混合ガスの2系統である。
本実施例では、ターゲット(材料源)としては、2インチサイズのInGaO(ZnO)組成を有する多結晶焼結体を用い、投入RFパワーは100Wとしている。
成膜時の雰囲気は、全圧0.4Paであり、その際ガス流量比としてAr:O:H=100:4:1である。成膜レートは12nm/minである。また、基板温度は25℃である。
得られた膜に関し膜面にすれすれ入射X線回折(薄膜法 入射角0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Zn−Ga−O系膜はアモルファス膜であることがわかる。
さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5nmであり、膜厚は約60nmであることが分かった。
蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn:Ga:Zn=39:37:24であった。
また、SIMSにより組成分析を行うことにより、薄膜中の水素濃度を4×1018(1/cm)程度と見積もっている。
また、電気伝導度で10−1s/cm程度であり、電子キャリア濃度は4×1016/cm、電子移動度は、約2cm/V・秒程度と見積もっている。
また、光吸収スペクトルの解析から、作製したアモルファス酸化物膜の禁制帯エネルギー幅は、約3eVである。
次に、フォトリソグラフィー法とリフトオフ法により、ドレイン電極14及びソース電極13をパターニング形成した。それぞれ電極材質はAuであり、厚さは30nmである。
次に、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層12をパターニング形成した。
ゲート絶縁膜は、Y膜を電子ビーム蒸着法により成膜し、厚みは150nmである。またY膜の比誘電率は約15である。
さらに、フォトリソグラフィー法とリフトオフ法により、ゲート電極15を形成した。チャネル長は50μmで、チャネル幅は200μmである。電極材質はAuであり、厚さは30nmである。
(比較例1)
チャネル層成膜時に、水素を導入せずに、アルゴンと酸素のみを供給してTFTを作成した。
成膜時に雰囲気は、全圧0.4Paであり、その際、ガス流量比としてAr:O=100:1としている。酸素分圧は0.004Paに相当する。
成膜レートは14nm/minである。また、基板温度は25℃である。
図4は、比較例と同様にして、酸素分圧を変えた際の、アモルファス酸化物薄膜の電気伝導率の変化を記したものである。
図4に示すように、TFT作成に用いる酸素分圧では、微小な酸素分圧の変化に伴い、電気伝導率が大きく変わるため、酸素分圧を高精度に制御する必要がある。
(TFT素子の特性評価)
図2に、室温下で測定したTFT素子の電流−電圧特性の一例を示す。図2(a)はId−Vd特性であり、図2(b)はId−Vg特性である。
図2(a)に示すように、一定のゲート電圧Vgを印加し、Vdの変化に伴うソース・ドレイン間電流のIdのドレイン電圧Vd依存性を測定した。Vd=6V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。
利得特性を調べたところ、Vd=4V印加時におけるゲート電圧Vの閾値は約−0.5Vであった。また、Vg=10V時には、Id=1.0×10−5A程度の電流が流れた。
トランジスタのオン・オフ比は、10超であった。
また、出力特性から電界効果移動度を算出したところ、飽和領域において約8cm(Vs)−1の電界効果移動度が得られた。作製した素子に可視光を照射して同様の測定を行ったが、トランジスタ特性の変化は認められなかった。
また、本実施例のTFTは、比較例のTFTと比べたところ、ヒステリシスが小さい。図3には、本実施例と比較例のId−Vgを比較している。
図3(a)は比較例、図3(b)は本実施例のTFT特性の一例である。
このようにチャネル層に水素原子を添加することで、TFTのヒステリシスを低減することができる。
また、本実施例においては、比較例に比べて再現良くTFTを作成することができ、複数の素子を作成した際の特性ばらつきが小さい傾向がある。
本実施例においては、比較例に比べて高い酸素分圧において成膜を行うことができることによりTFTを再現良く作成できると考える。
また、チャネル層形成時に水素を添加した雰囲気で成膜することで、酸素分圧の微小変動に対してTFT特性の変動が小さくなり、これにより、特性ばらつきが小さくなると考えている。
実際に比較例では酸素分圧が5mPa近傍であるが、本実施例では0.015Pa程度である。
比較例においては、スパッタ法において水素を添加せずに酸素分圧を制御している。そして、TFTチャネル層を適した電子キャリア濃度を有した薄膜を作成している。
そのためには、酸素分圧として5mPa近傍の値に設定することが必要となる。
先に説明したように(図4参照)、この条件ではキャリア濃度が酸素分圧に対して敏感に変化するため、僅かな成膜条件の変化が大きく特性に影響し、再現の良いTFT特性を得ることが難しい傾向にある。
一方で、本実施例においては、水素を添加することで電子キャリア濃度を制御する。本実施例の条件においては、水素を添加するとともに、酸素分圧は0.01Pa以上の分圧を用いる。
図4に示すように、この酸素分圧(>0.01Pa)において水素を添加せずに成膜した膜は絶縁体であり、酸素欠損及び電子キャリア濃度は十分に小さな値となる。
本実施例では、この比較的高い酸素分圧に水素を添加した雰囲気で成膜する。この手法では、酸素分圧の微小変動に大きく影響を受けずに、所望の電子キャリア濃度とすることができる。これにより、特性ばらつきが小さいトランジスタを、再現良く作製することができる。
また、成膜時の雰囲気の水素分圧を変化させて、水素を含有したアモルファス酸化膜の電子キャリア濃度及びキャリア濃度を評価したところ、水素分圧を上げることにより、キャリア濃度と電子移動度が共に増加する傾向がある。評価にはホール移動度測定を用いている。
通常の化合物では、キャリア濃度が増加するにつれて、キャリア間の散乱などにより、電子移動度は減少するが、水素原子を含有したアモルファス酸化物では、電子キャリア濃度の増加とともに電子移動度が増加する。その物理機構は明確でない。
ゲート電極に電圧を印加すると、上記アモルファス酸化物チャネル層に、電子を注入できるので、ソース・ドレイン電極間に電流が流れ、両電極間がオン状態になる。
上記のアモルファス酸化膜は、電子キャリア濃度が増加すると、電子移動度が大きくなるので、トランジスタがオン状態での電流をより大きくすることができる。すなわち、飽和電流及びオン・オフ比をより大きくすることができる。
上記の比較的大きな電界効果移動度を有した電界効果トランジスタは、有機発光ダイオードを動作回路への利用などが期待できる。
[実施例2]
本実施例において、電界効果型トランジスタのチャネル層に用いられる水素を添加したアモルファス酸化物膜について説明する。まず、アモルファス酸化物からなる絶縁性薄膜を石英基板上に形成した。
アモルファス酸化物の成膜方法は実施例1の手法に準じている。
ターゲット(材料源)は、InGaO(ZnO)であり、成膜時の雰囲気は、全圧0.3Paである。その際、ガス流量比としてAr:O=95:5であり、酸素分圧は0.015Paに相当する。
また、水素ガスは導入していない。膜厚は約400nmとした。成膜した薄膜の抵抗を4端子法で測定すると、伝導度は測定限界以下(0.0001S/cm以下)であり、絶縁体であった。
次に、上記のアモルファス酸化物薄膜に水素イオン注入処理を行った。
ここで、イオン注入に際し、イオン種としてH+(陽子)を用い加速電圧は20kVである。面積あたりのイオン照射量としては、1×1012〜1×1016(1/cm)の範囲で、さまざまな照射量の試料を用意した。
面積あたりの水素イオン照射量が1×1016(1/cm)の処理を行った試料に対して、SIMSにより深さ方向組成分析を行った結果を図7に示した。
縦軸は水素濃度(任意軸)であり、横軸は深さである。
表面より深さ200nm付近にピークを有した深さプロファイルが得られた。また、薄膜中の水素濃度を求めると、2×1020(1/cm)程度である。
たとえば、面積あたりのイオン照射量が1×1013(1/cm)の試料は、水素濃度がSIMSの検出限界以下であるため定量的な測定をすることができない。しかし、上記の結果を用い、その水素濃度は、2×1017(1/cm)程度と見積もることができる。
図6は、アモルファスInGaZnO薄膜の、水素イオン注入量に対する電気伝導率を示している。
ここで、横軸は、上記の手法で見積もられた水素注入量、縦軸は抵抗率の対数表示である。
このように、アモルファス酸化物膜に水素を添加することで電気伝導度を制御することができることがわかった。
特に、水素濃度が1018(1/cm)近傍で、電気伝導度が大きく変化することがわかる。すなわち、絶縁体のIn−Ga−Zn酸化物に、1018(1/cm)程度の水素をイオン注入することで、半導体にすることができる。
面積あたり1×1015(1/cm)の水素イオン注入を行った試料のホール移動度を評価したところ、キャリアの極性は負であり、ホール移動度は9cm/Vsec、キャリア濃度は6×1018(1/cm)であった。
アモルファス酸化物半導体を薄膜トランジスタの活性層に適用する際には、経験的に、電気伝導度として0.1S/cm以下で0.0001S/cm以上の電気伝導度を有した半絶縁性の酸化物膜とすることが好ましい。
これより、本実施例の作製方法においては、水素注入量を1018(1/cm)程度とすることが好ましいことがわかる。
本実施例のイオン注入を用いる手法は、イオン照射量(照射時間)で水素含有量さらにはキャリア濃度を正確に制御することができる。
よって、薄膜トランジスタの作製に適用した際には、チャネル層の抵抗率及びキャリア濃度を精度高く制御することができるため、デバイスを再現良く作製することができるという利点がある。
[実施例3]
本実施例では、図1(a)に示すトップゲート型TFT素子を作製した例である。
また、PLD法で形成したIn−Ga−Zn−O系のアモルファス酸化物に、水素又は重水素をイオン注入することで、水素原子(又は重水素原子)を含有したアモルファス酸化物からなるチャネル層を形成している。
まず、ガラス基板(コーニング社製1737)上に、KrFエキシマレーザーを用いたパルスレーザー蒸着法(PLD法)により、In−Zn−Ga−O系アモルファス酸化物膜を堆積させた。
InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして、In−Zn−Ga−O系アモルファス酸化物膜を堆積させた。成膜時の酸素分圧は7Paである。
なお、KrFエキシマレーザーのパワーは1.5×10−3mJ/cm/pulse、パルス幅は20nsec、繰り返し周波数は10Hzである。また、基板温度は25℃である。
蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn:Ga:Zn=0.97:1.01:4であった。
さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.6nmであり、膜厚は約100nmである。また、電気伝導度は10−3S/cm以下(測定限界以下)の絶縁体である。
次に、アモルファス酸化物薄膜に水素(又は重水素)イオン注入を行った。
イオン種としてH(陽子)を用い加速電圧は10kVである。
面積あたりのイオン照射量としては1×1011〜1×1015(1/cm)にわたるさまざまな照射量のものを用意している。また、別途、同様に重水素Dのイオン注入した試料も用意している。
水素含有量を評価するためにSIMSにより組成分析を行うと、2×1014(1/cm)のイオン照射を行った試料を薄膜中の水素濃度が1×1019(1/cm)程度である。
これにより、たとえば2×1012(1/cm)がイオン照射量の試料は水素濃度が検出限界以下で測定できないが、1×1017(1/cm)程度と見積もることができる。
得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Zn−Ga−O系膜はアモルファス膜である。
後記する本実施例の薄膜トランジスタには、イオン照射量が2×1013(1/cm)のアモルファス酸化物を用いている。
水素濃度が1×1018(1/cm)程度と見積もられる。また、電気伝導度は10−2S/cm程度の半絶縁性を示す。
フォトリソグラフィー法とリフトオフ法により、ドレイン電極14及びソース電極13をパターニング形成した。各電極材質は、金であり、厚さは30nmである。
次に、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層12をパターニング形成した。ゲート絶縁膜は、厚さ150nmのHfO膜をレーザ蒸着法により成膜した。
さらに、フォトリソグラフィー法とリフトオフ法により、ゲート電極15を形成した。電極材料はAuであり、厚さ50nmとした。チャネル長は、50μmで、チャネル幅は、200μmであった。
(比較例2)
チャネル層の作成以外は、実施例2に準じている。PLD法により成膜時の酸素分圧は6Paとしてチャネル層を形成している。また、水素及び重水素のイオン注入は行っていない。実施例に比べて酸素分圧が低いため、酸素欠損により半絶縁性のアモルファス酸化物膜を形成することができている。
(TFT素子の特性評価)
本実施例の薄膜トランジスタは、Vd=6V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。トランジスタのオン・オフ比は、10超であり、電界効果移動度は約7cm(Vs)−1である。水素をイオン注入した場合と重水素をイオン注入した際で、特性に大きな差は見られていない。
また、本実施例2のTFTは、比較例2のTFTに比べて、ヒステリシスが小さい。複数の素子を作成した際の特性ばらつきが小さい傾向がある。
本実施例においては、比較例に比べて高い酸素分圧において成膜を行うことができることによりTFTを再現良く作成できると考える。
また、チャネル層形成時に酸素分圧の微小変動に対してTFT特性の変動がほとんどないため、これにより、特性ばらつきが小さくなると考えている。
また、チャネル層の水素含有量が小さいとヒステリシス低減の効果が小さくなり、水素含有量が多いとオン・オフ比が小さくなる傾向がある。
これより、水素含有量を1017(1/cm)以上で1019(1/cm)以下にすることが好ましい。
水素イオンの注入量を変化させ水素を含有したアモルファス酸化膜の電子キャリア濃度と電子移動度を評価したところ、水素注入量を増やすことにより、キャリア濃度と電子移動度がともに増加する傾向がある。
通常の化合物では、キャリア濃度が増加するにつれて、キャリア間の散乱などにより、電子移動度は減少するが、水素を含有したアモルファス酸化物では、電子キャリア濃度の増加とともに、電子移動度が増加する。その物理機構は明確でない。
ゲート電極に電圧を印加すると、上記アモルファス酸化物チャネル層に、電子を注入できるので、ソース・ドレイン電極間に電流が流れ、両電極間がオン状態になる。
上記のアモルファス酸化膜は、電子キャリア濃度が増加すると、電子移動度が大きくなるので、トランジスタがオン状態での電流を、より大きくすることができる。すなわち、飽和電流及びオン・オフ比をより大きくすることができる。
上記の比較的大きな電界効果移動度を有した電界効果トランジスタは、有機発光ダイオードを動作回路への利用などが期待できる。
[実施例4]
本実施例は、図1(b)に示すボトムゲート型TFT素子を作製した例である。
まず、ガラス基板上に、スパッタ成膜により厚さ200nmのTaからなるゲート電極を形成する。パターニングには、フォトリソグラフィー法とドライエッチ法を用いている。
次に、プラズマCVD法により、厚さ250nmのa−SiNからなる絶縁層を形成する。
次に、水素を含有したアモルファス酸化物からなるチャネル層を形成する。
本実施例では、チャネル層成膜方法は実施例1に準じている。
ただし、ターゲットとしては、2インチサイズのIn(SnO)組成を有する多結晶焼結体を用い、投入RFパワーは100Wとしている。
成膜時の雰囲気は、全圧0.4Paであり、その際ガス流量比としてAr:O:H=100:10:1である。成膜レートは11nm/minである。また、基板温度は25℃である。
得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Sn−O系膜は、アモルファス膜である。
また、蛍光X線(XRF)分析の結果、金属組成比はIn:Sn=0.95:1である。
(TFT素子の特性評価)
本実施例のTFTは、ヒステリシスが小さく、複数の素子を作成した際の特性ばらつきが小さい傾向がある。また、トランジスタのオン・オフ比は、10超であり、電界効果移動度は約9cm(Vs)−1である。
[実施例5]
本実施例は、プラスチック基板上に、図1(a)に示すトップゲート型TFT素子を作製した例である。製法、構成は実施例1に準じている。
ただし、基板として、ポリエチレン・テレフタレート(PET)フィルムを用いている。
また、本実施例では、チャネル層成膜において、ターゲットとしては、2インチサイズのIn・ZnO組成を有する多結晶焼結体を用い、投入RFパワーは100Wとしている。
成膜時の雰囲気は、全圧0.4Paであり、その際ガス流量比としてAr:O:H=100:6:1である。成膜レートは12nm/minである。また、基板温度は25℃である。
得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Zn−O系膜は、アモルファス膜である。
また、蛍光X線(XRF)分析の結果、金属組成比はIn:Zn=1.1:0.9である。
また、ソース電極、ドレイン電極、ゲート電極、はIn:Snからなる透明導電膜とした。厚さは100nmである。
(TFT素子の特性評価)
PETフィルム上に形成したTFTの室温下で測定した。トランジスタのオン・オフ比は、10超である。また、電界効果移動度を算出したところ、約3cm(Vs)−1の電界効果移動度である。
PETフィルム上に作成した素子を、曲率半径30mmで屈曲させ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に大きな変化は認められなかった。また、可視光を照射して同様の測定を行ったが、トランジスタ特性の変化は認められなかった。
本実施例で作成した薄膜トランジスタは可視光に対して透明であり、フレキシブルな基板上に形成されている。
本発明は、LCDや有機ELディスプレイのスイッチング素子に利用することができる。また、フレキシブル・ディスプレイをはじめ、シースルー型のディスプレイ、ICカードやIDタグなどに幅広く応用できる。
10 基板
11 チャネル層
12 絶縁層
13 ソース電極
14 ドレイン電極
15 ゲート電極
51 試料
52 ターゲット(材料源)
53 真空ポンプ
54 真空計
55 基板保持手段
56 ガス流量制御手段
57 圧力制御手段
58 成膜室

Claims (7)

  1. GaとInとZn、SnとInとZn、InとZnとGaとMg、InとSn、InとGa、又はInとZnのいずれかを含む酸化物半導体膜であって、電子キャリア濃度が1014/cm以上1018/cm以下であり、1016/cm以上1020/cm以下の水素原子を含有するチャネル層を有する薄膜トランジスタをスイッチング素子として有する液晶表示装置。
  2. 前記チャネル層は、1017/cm以上1019/cm以下の水素原子を含有することを特徴とする請求項1に記載の液晶表示装置。
  3. 前記チャネル層は、少なくともInとZnとを含み、前記酸化物半導体膜中の酸素を除くInの原子数の割合が20原子%以上、70原子%以下であることを特徴とする請求項1または2に記載の液晶表示装置。
  4. 前記チャネル層は、少なくともInとSnとを含み、前記酸化物半導体膜中の酸素を除くInの原子数の割合が20原子%以上、80原子%以下であることを特徴とする請求項1または2に記載の液晶表示装置。
  5. 前記チャネル層は、In−Ga−Zn酸化物膜であることを特徴とする請求項1乃至3のいずれか1項に記載の液晶表示装置。
  6. 前記酸化物半導体膜は、アモルファス膜であることを特徴とする請求項1乃至5のいずれか1項に記載の液晶表示装置。
  7. 前記チャネル層は、可視光に対して透明であることを特徴とする請求項1乃至6のいずれか1項に記載の液晶表示装置。
JP2014053080A 2005-09-06 2014-03-17 液晶表示装置 Expired - Fee Related JP5710041B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014053080A JP5710041B2 (ja) 2005-09-06 2014-03-17 液晶表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005258263 2005-09-06
JP2005258263 2005-09-06
JP2014053080A JP5710041B2 (ja) 2005-09-06 2014-03-17 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013007273A Division JP5508555B2 (ja) 2005-09-06 2013-01-18 ディスプレイ

Publications (2)

Publication Number Publication Date
JP2014160830A true JP2014160830A (ja) 2014-09-04
JP5710041B2 JP5710041B2 (ja) 2015-04-30

Family

ID=39892307

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010108104A Active JP5295170B2 (ja) 2005-09-06 2010-05-10 アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法
JP2013007273A Active JP5508555B2 (ja) 2005-09-06 2013-01-18 ディスプレイ
JP2014053080A Expired - Fee Related JP5710041B2 (ja) 2005-09-06 2014-03-17 液晶表示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2010108104A Active JP5295170B2 (ja) 2005-09-06 2010-05-10 アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法
JP2013007273A Active JP5508555B2 (ja) 2005-09-06 2013-01-18 ディスプレイ

Country Status (2)

Country Link
JP (3) JP5295170B2 (ja)
CN (1) CN101258607B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698169B2 (en) 2010-12-28 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor memory device
US10276722B2 (en) 2016-03-24 2019-04-30 Joled Inc. Thin film transistor

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101751661B1 (ko) 2008-12-19 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR20200031709A (ko) 2009-06-30 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101809759B1 (ko) * 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN110061144A (zh) 2009-10-16 2019-07-26 株式会社半导体能源研究所 逻辑电路和半导体器件
WO2011046015A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
KR101789309B1 (ko) 2009-10-21 2017-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
CN102598280B (zh) 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
CN105070715B (zh) * 2009-10-21 2018-10-19 株式会社半导体能源研究所 半导体装置
KR101291488B1 (ko) 2009-10-21 2013-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011048923A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
CN104485336B (zh) 2009-10-21 2018-01-02 株式会社半导体能源研究所 半导体器件
WO2011048924A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including display device
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101788521B1 (ko) 2009-10-30 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
CN102668095B (zh) * 2009-10-30 2016-08-03 株式会社半导体能源研究所 晶体管
CN104600074A (zh) * 2009-11-06 2015-05-06 株式会社半导体能源研究所 半导体装置
WO2011055637A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Touch panel and driving method of touch panel
CN104681079B (zh) 2009-11-06 2018-02-02 株式会社半导体能源研究所 半导体装置及用于驱动半导体装置的方法
EP3051588A1 (en) * 2009-11-06 2016-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101987790B1 (ko) * 2009-11-13 2019-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR101752212B1 (ko) * 2009-11-20 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104992962B (zh) * 2009-12-04 2018-12-25 株式会社半导体能源研究所 半导体器件及其制造方法
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101866734B1 (ko) * 2009-12-25 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105702631B (zh) 2009-12-28 2019-05-28 株式会社半导体能源研究所 半导体器件
CN102804603B (zh) * 2010-01-20 2015-07-15 株式会社半导体能源研究所 信号处理电路及其驱动方法
WO2011105310A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102078253B1 (ko) 2010-02-26 2020-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101891065B1 (ko) 2010-03-19 2018-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 구동 방법
WO2011125432A1 (en) 2010-04-07 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
WO2011142371A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145468A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2011162147A1 (en) 2010-06-23 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012008390A1 (en) 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101859361B1 (ko) 2010-07-16 2018-05-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101853516B1 (ko) 2010-07-27 2018-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI587405B (zh) 2010-08-16 2017-06-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
DE112011102837B4 (de) * 2010-08-27 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Speichereinrichtung und Halbleitereinrichtung mit Doppelgate und Oxidhalbleiter
US8634228B2 (en) * 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
WO2012029637A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI654764B (zh) 2010-11-11 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
TWI545652B (zh) * 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2013089115A1 (en) 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104022044B (zh) * 2013-03-01 2017-05-10 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN104037234A (zh) * 2014-07-01 2014-09-10 武汉大学 一种氢钝化氧化锌基薄膜晶体管及其制备方法
CN104112779A (zh) * 2014-07-29 2014-10-22 叶志 基于氘化金属氧化物薄膜的薄膜晶体管
CN106298880B (zh) * 2016-10-13 2019-08-27 中山大学 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
CN108987469B (zh) * 2018-06-26 2020-09-15 浙江大学 一种非晶ZnMgSnO薄膜与薄膜晶体管及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH08264794A (ja) * 1995-03-27 1996-10-11 Res Dev Corp Of Japan 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003179233A (ja) * 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2004114391A1 (ja) * 2003-06-20 2004-12-29 Sharp Kabushiki Kaisha 半導体装置およびその製造方法ならびに電子デバイス

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003281941A (ja) * 2002-01-16 2003-10-03 Mitsui Chemicals Inc 透明導電性フィルム及びそれを用いたエレクトロルミネッセンス発光素子
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH08264794A (ja) * 1995-03-27 1996-10-11 Res Dev Corp Of Japan 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003179233A (ja) * 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2004114391A1 (ja) * 2003-06-20 2004-12-29 Sharp Kabushiki Kaisha 半導体装置およびその製造方法ならびに電子デバイス
JP2005033172A (ja) * 2003-06-20 2005-02-03 Sharp Corp 半導体装置およびその製造方法ならびに電子デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698169B2 (en) 2010-12-28 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor memory device
US10276722B2 (en) 2016-03-24 2019-04-30 Joled Inc. Thin film transistor

Also Published As

Publication number Publication date
JP5508555B2 (ja) 2014-06-04
CN101258607A (zh) 2008-09-03
JP2010183108A (ja) 2010-08-19
JP5295170B2 (ja) 2013-09-18
JP2013128127A (ja) 2013-06-27
CN101258607B (zh) 2011-01-05
JP5710041B2 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
JP5710041B2 (ja) 液晶表示装置
JP4560502B2 (ja) 電界効果型トランジスタ
EP2455975B1 (en) Field effect transistor with amorphous oxide
JP5241143B2 (ja) 電界効果型トランジスタ
KR100973124B1 (ko) 인듐과 아연을 포함하는 산화물 반도체 재료를 구비하는채널을 갖는 전계 효과 트랜지스터
JP5110803B2 (ja) 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2009164393A (ja) アモルファス酸化物及び電界効果型トランジスタ
JP2009147069A (ja) 電界効果型トランジスタ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150303

R151 Written notification of patent or utility model registration

Ref document number: 5710041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees