JP2014157635A - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP2014157635A JP2014157635A JP2014117974A JP2014117974A JP2014157635A JP 2014157635 A JP2014157635 A JP 2014157635A JP 2014117974 A JP2014117974 A JP 2014117974A JP 2014117974 A JP2014117974 A JP 2014117974A JP 2014157635 A JP2014157635 A JP 2014157635A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- storage area
- chip
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】
半導体メモリ装置は、複数のメモリチップと、外部からのアクセス要求に応じてメモリチップのアドレスを指定して、指定アドレスに対するアクセスを制御するメモリコントロールチップと、を含む。メモリチップの各々は、第1および第2の記憶領域と、第1の記憶領域内の特定のアドレスと第2の記憶領域内のアドレスとの対応関係を示すアドレス情報を保持する情報保持部と、を含む。メモリコントロールチップは、アドレス情報に示される第1の記憶領域内の特定のアドレスに対してアクセス要求があった場合には、アドレス情報に示される対応関係に基づいて特定のアドレスをこれに対応する第2の記憶領域内のアドレスに変換してアドレス指定を行うアドレス変換部を有する。
【選択図】図1
Description
メインメモリ領域 101a〜108a
冗長メモリ領域 101b〜104b、105b1〜108b1、105b2〜108b2
サブメモリ領域 101c〜108c
メモリコントロールチップ 200
制御部 210
共通バス 301
専用バス 302a〜302d
Claims (6)
- 複数のメモリチップと、
外部からのアクセス要求に応じて前記複数のメモリチップのうちの1のアドレスを指定して、当該指定されたアドレスに対するアクセスを制御するメモリコントロールチップと、
を含む半導体メモリ装置であって、
前記複数のメモリチップの各々は、第1の記憶領域および第2の記憶領域と、前記第1の記憶領域内の不良セルに対応した特定のアドレスと前記第2の記憶領域内のメモリセルに対応したアドレスとの対応関係を示すアドレス情報を保持する情報保持部と、を含み、
前記メモリコントロールチップは、
前記複数のメモリチップの各々に対応して設けられ、当該対応するメモリチップの前記アドレス情報を含むテーブルを各々が保持する複数のテーブル保持部と、
前記第1の記憶領域内の前記特定のアドレスに対してアクセス要求があった場合には、前記テーブル保持部の保持する前記テーブルに含まれる前記アドレス情報に示される対応関係に基づいて前記特定のアドレスをこれに対応する前記第2の記憶領域内の前記メモリセルのアドレスに変換してアドレス指定を行うアドレス変換部と、
を有することを特徴とする半導体メモリ装置。 - 前記第1の記憶領域および前記第2の記憶領域と前記情報保持部は、不揮発性メモリセルからなることを特徴とする請求項1に記載の半導体メモリ装置。
- 前記複数のメモリチップの各々は、ヒューズ素子を含むヒューズ回路を更に有し、
前記ヒューズ回路は、前記ヒューズ素子を切断することにより形成される電気的接続状態に応じて前記第1の記憶領域内の特定のメモリセルに対するアクセスが前記第2の記憶領域内のメモリセルに対するアクセスに変換されるように構成されていることを特徴とする請求項1又は2に記載の半導体メモリ装置。 - 前記アドレス指定は、前記メモリチップ毎に設けられた専用バスを介して前記メモリチップの各々に供給されることを特徴とする請求項1乃至3のいずれか1つに記載の半導体メモリ装置。
- 請求項1乃至4のいずれか1つに記載の半導体メモリ装置の製造方法であって、
前記メモリチップと前記メモリコントロールチップをパッケージングする組立工程と、
前記第1の記憶領域に所定のデータを書き込む書き込み工程と、
前記第1の記憶領域に書き込まれたデータが適正であるか否かを検査する検査工程と、
前記検査工程において不良判定となった前記第1の記憶領域内の不良セルのアドレスと前記第2の記憶領域内の任意のメモリセルのアドレスとを対応付けて、これを前記アドレス情報として前記情報保持部に格納する情報保持工程と、
前記不良セルのアドレスに対応するデータを、前記アドレス情報によって特定される前記不良セルのアドレスに対応する前記第2の記憶領域のアドレスに属するメモリセルに書き込む再書き込み工程と、を含むことを特徴とする製造方法。 - 請求項3に記載の半導体メモリ装置の製造方法であって、
前記メモリチップのメモリセルを検査するチップ検査工程と、
前記メモリチップと前記メモリコントロールチップをパッケージングする組立工程と、
前記ヒューズ回路をトリミングして前記チップ検査工程において不良判定となった前記第1の記憶領域内のメモリセルを前記第2の記憶領域内のメモリセルに置換するトリミング工程と、
前記第1の記憶領域に所定のデータを書き込む書き込み工程と、
前記第1の記憶領域に書き込まれたデータが適正であるか否かを検査する製品検査工程と、
前記検査工程において不良判定となった前記第1の記憶領域内の不良セルのアドレスと前記第2の記憶領域内の任意のメモリセルのアドレスとを対応付けて、これを前記アドレス情報として前記情報保持部に格納する情報保持工程と、
前記不良セルのアドレスに対応するデータを、前記アドレス情報によって特定される前記不良セルのアドレスに対応する前記第2の記憶領域のアドレスに属するメモリセルに書き込む再書き込み工程と、を含むことを特徴とする製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014117974A JP5748887B2 (ja) | 2014-06-06 | 2014-06-06 | 半導体メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014117974A JP5748887B2 (ja) | 2014-06-06 | 2014-06-06 | 半導体メモリ装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010138312A Division JP5559616B2 (ja) | 2010-06-17 | 2010-06-17 | 半導体メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014157635A true JP2014157635A (ja) | 2014-08-28 |
JP5748887B2 JP5748887B2 (ja) | 2015-07-15 |
Family
ID=51578431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014117974A Active JP5748887B2 (ja) | 2014-06-06 | 2014-06-06 | 半導体メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5748887B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11249969A (ja) * | 1997-10-09 | 1999-09-17 | Matsushita Electric Ind Co Ltd | アドレス変換回路およびアドレス変換システム |
JP2001265665A (ja) * | 2000-03-17 | 2001-09-28 | Toshiba Corp | メモリの不良エリア管理回路 |
JP2002133894A (ja) * | 2000-10-30 | 2002-05-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2005209184A (ja) * | 2003-12-26 | 2005-08-04 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
JP2007094765A (ja) * | 2005-09-29 | 2007-04-12 | Toshiba Corp | メモリシステム |
JP2008117299A (ja) * | 2006-11-07 | 2008-05-22 | Fuji Xerox Co Ltd | 記憶媒体制御装置 |
US20090013148A1 (en) * | 2007-07-03 | 2009-01-08 | Micron Technology, Inc. | Block addressing for parallel memory arrays |
-
2014
- 2014-06-06 JP JP2014117974A patent/JP5748887B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11249969A (ja) * | 1997-10-09 | 1999-09-17 | Matsushita Electric Ind Co Ltd | アドレス変換回路およびアドレス変換システム |
JP2001265665A (ja) * | 2000-03-17 | 2001-09-28 | Toshiba Corp | メモリの不良エリア管理回路 |
JP2002133894A (ja) * | 2000-10-30 | 2002-05-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2005209184A (ja) * | 2003-12-26 | 2005-08-04 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
JP2007094765A (ja) * | 2005-09-29 | 2007-04-12 | Toshiba Corp | メモリシステム |
JP2008117299A (ja) * | 2006-11-07 | 2008-05-22 | Fuji Xerox Co Ltd | 記憶媒体制御装置 |
US20090013148A1 (en) * | 2007-07-03 | 2009-01-08 | Micron Technology, Inc. | Block addressing for parallel memory arrays |
Also Published As
Publication number | Publication date |
---|---|
JP5748887B2 (ja) | 2015-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8320206B2 (en) | Stacked device remapping and repair | |
KR101323079B1 (ko) | 불휘발성 기억 장치 | |
JP5481444B2 (ja) | 半導体装置 | |
US20140347943A1 (en) | Semiconductor package including stacked chips and method of fabricating the same | |
WO2004049168A1 (ja) | メモリモジュール、メモリシステム、及び情報機器 | |
JP2008299997A (ja) | 半導体記憶装置 | |
JP5433506B2 (ja) | 半導体メモリ装置 | |
JP2008010759A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008300469A (ja) | 不揮発性半導体記憶装置 | |
CN108701487B (zh) | 堆叠型半导体装置及其制造方法 | |
JP5559616B2 (ja) | 半導体メモリ装置 | |
KR101252305B1 (ko) | 멀티칩 모듈 | |
JP5748887B2 (ja) | 半導体メモリ装置 | |
TWI763200B (zh) | 記憶體系統 | |
JP2007250935A (ja) | 半導体装置と半導体装置の製造方法 | |
JP2007294089A (ja) | 半導体装置 | |
JP2013125895A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2014146394A (ja) | 半導体装置、チップのリペア方法、および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150512 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5748887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |