JP2014155270A - 電子機器 - Google Patents
電子機器 Download PDFInfo
- Publication number
- JP2014155270A JP2014155270A JP2013021097A JP2013021097A JP2014155270A JP 2014155270 A JP2014155270 A JP 2014155270A JP 2013021097 A JP2013021097 A JP 2013021097A JP 2013021097 A JP2013021097 A JP 2013021097A JP 2014155270 A JP2014155270 A JP 2014155270A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- connection
- functional
- unit
- stabilized power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Clocks (AREA)
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
【課題】
大容量の安定化電源が接続された機能手段の起動時に、異常動作を起こさないような回路システムの提供。
【解決手段】
間欠的に駆動される機能手段と、機能手段に並列接続される安定化電源と、機能手段ならびに安定化電源に電力を供給する電源とを備える電子機器であり、電源の一方の電位と安定化電源との間に挿入される接続切断可能な第1接続手段と、機能手段と安定化電源との間に挿入される接続切断可能な第2接続手段とを有する。これにより、機能手段の電源接続時の機能手段の誤動作を防止することができる。
【選択図】図1
大容量の安定化電源が接続された機能手段の起動時に、異常動作を起こさないような回路システムの提供。
【解決手段】
間欠的に駆動される機能手段と、機能手段に並列接続される安定化電源と、機能手段ならびに安定化電源に電力を供給する電源とを備える電子機器であり、電源の一方の電位と安定化電源との間に挿入される接続切断可能な第1接続手段と、機能手段と安定化電源との間に挿入される接続切断可能な第2接続手段とを有する。これにより、機能手段の電源接続時の機能手段の誤動作を防止することができる。
【選択図】図1
Description
本発明は、間欠的に駆動される機能を備えた電子機器に関する。
近年、腕時計、携帯機器などの電子機器はさまざまセンサを内蔵し、多機能化を図るようになってきている。特に腕時計は内蔵する電池容量も小さく限られているため、電池寿命を延ばすために様々な省電力化が図られている。
各機能の消費電力を低減するために、一般的に行われている方法は、各機能回路にあらかじめ設けられている低消費電力状態であるスタンバイ機能を用いることである。具体的には、動作のイネーブル端子を備えている機能回路は、その端子に非動作レベルを入力することでスタンバイ状態に移行させることができる。
しかしながら、腕時計などの小型の電子機器においては、スタンバイ状態による省電力化でも十分ではない。さらに、動作時に大きな電力を消費する機能回路の場合、電源安定化のために大容量のコンデンサを必要とする。腕時計などの小型電子機器の動作電力にとって大容量コンデンサのリークおよび機能回路のスタンバイ状態の消費電力は非常に大きな割合を占めるため、これらをできるだけ抑えるような、さらなる省電力化が必要となる。
そこで、動作していない電源安定化コンデンサを含む機能回路の電源を切断することにより消費電流を抑える、という技術が検討されてきた。しかしながら、機能回路の電源を接続する際に、機能回路内に設けられている電源安定化用のコンデンサなどに大きな突入電流が流れ込むことにより電池電圧が変動し、機器が誤動作を起こす恐れがある。また、接続素子などのデバイスに過大な電流が流れるため、それらの特性を劣化させる可能性がある。
特許文献1には電流制限抵抗を直列接続したスイッチSW1と、スイッチSW1に並列に接続されたスイッチSW2とを設け、電源接続の際には電流制限抵抗が挿入されているスイッチSW1を接続した後にスイッチSW2を接続することにより突入電流を抑える技術が開示されている。
しかし、特許文献1の技術では、電流制限抵抗の働きにより、電子機器内の機能回路の電源電圧は徐々に増加することになる。そのため、機能回路に動作電圧範囲外の異常電圧が長時間に亘って印加されることになり、誤動作を引き起こす恐れがある。
図9および図10を用いて、さらに詳細に説明する。図9は、本発明を適用しない構成のブロック図、図10は本発明を適用しない構成のタイミングチャートである。
図9において、101は電池などの電源である。101aは電源101の内部抵抗である。102は動作時に大きな電力を消費する機能手段、103は機能手段102用の安定
化電源、106は電源制御や各種制御を実施する制御回路である。104は、制御手段106によって制御され、電源101の低電位側電位であるVSS1と、機能手段102と安定化電源103の共通の低電位側電源であるVSS2の接続・分離を行う第1接続手段である。なお、説明の簡略化のため、電流制限抵抗は省略している。
化電源、106は電源制御や各種制御を実施する制御回路である。104は、制御手段106によって制御され、電源101の低電位側電位であるVSS1と、機能手段102と安定化電源103の共通の低電位側電源であるVSS2の接続・分離を行う第1接続手段である。なお、説明の簡略化のため、電流制限抵抗は省略している。
続いて、従来技術の動作を、図10を用いて説明する。
図10の期間T2において、制御信号SG1をVDDレベルとすると、図9における第1接続手段104は接続状態となる。図10の従来技術には電流制限抵抗は存在しないが、電源101は内部抵抗101aを持っているため、VSS2は即座にVSS1レベルに移行することができず、安定化電源103への充電の間、徐々に変化することになる。このため、機能手段102における最低動作電圧Vminより低い電圧である期間T2aの間は機能手段102に異常電圧が印加され、誤動作を起こす可能性がある。
本発明の目的は、上記を鑑み、電源接続時の突入電流を抑えるとともに、電子機器に異常電圧がかかることによる誤動作を防止する電子機器を提供することである。
上記課題を解決するために、本発明は、間欠的に駆動される機能手段と、機能手段に並列接続される安定化電源と、機能手段ならびに安定化電源に電力を供給する電源と、電源の一方の電位と安定化電源との間に挿入される接続切断可能な第一接続手段と、機能手段と安定化電源との間に挿入される接続切断可能な第二接続手段とを有することを特徴とする。
本発明によれば、停止中に電源を切断されているセンサなどの機能回路に電源を接続する際に大きな突入電流が流れ、電源電圧の変動やそれに起因する機能回路の誤動作を防止することができる。また、機能回路の電源の立ち上がりが早くなるため、異常電源電圧による機能回路の誤動作を防止することができる。
さらに、電源を切断するときも機能回路への異常電源電圧の印加を防止し、誤動作を防ぐことができる。
以下、図面に基づき本発明に係る電子装置の実施形態について説明する。
[第1の実施形態の構成]
図1は、本発明の第1の実施形態に係る電子機器の構成を示すブロック図である。101は電源であり、乾電池、コイン電池などの1次電池やリチウムイオン電池などの2次電
池で構成できる。101aは、電源101の内部抵抗である。102は機能手段であり、間欠的に駆動される。本実施形態や以降の実施形態では、方位センサや圧力センサで構成され、それぞれ方位計測や水深計測・高度計測を行う場合にのみ電源が供給され、計測動作を行う。103は安定化電源であり、機能手段102の動作による電源電圧の変動を抑制する。本実施形態や以降の実施形態発明では、数十から100μF程度のセラミックコンデンサ、タンタルコンデンサ、アルミ電解コンデンサなどで構成される。104は第1接続手段、105は第2接続手段であり、本発明ではNチャンネルの電界効果トランジスタ(以下、NchMOSFETという)を想定している。106は制御手段であり、CPUで構成され、第1接続手段104および第2接続手段105を制御し、機能手段102および安定化電源103に対し電源電圧の供給、切断を行う。
[第1の実施形態の構成]
図1は、本発明の第1の実施形態に係る電子機器の構成を示すブロック図である。101は電源であり、乾電池、コイン電池などの1次電池やリチウムイオン電池などの2次電
池で構成できる。101aは、電源101の内部抵抗である。102は機能手段であり、間欠的に駆動される。本実施形態や以降の実施形態では、方位センサや圧力センサで構成され、それぞれ方位計測や水深計測・高度計測を行う場合にのみ電源が供給され、計測動作を行う。103は安定化電源であり、機能手段102の動作による電源電圧の変動を抑制する。本実施形態や以降の実施形態発明では、数十から100μF程度のセラミックコンデンサ、タンタルコンデンサ、アルミ電解コンデンサなどで構成される。104は第1接続手段、105は第2接続手段であり、本発明ではNチャンネルの電界効果トランジスタ(以下、NchMOSFETという)を想定している。106は制御手段であり、CPUで構成され、第1接続手段104および第2接続手段105を制御し、機能手段102および安定化電源103に対し電源電圧の供給、切断を行う。
電源101の高電位側出力(以下、VDDという)は、制御手段106、機能手段102の高電位側電源端子および安定化電源103の高電位側端子に共通接続されている。また、電源101の低電位側出力(以下、VSS1という)は、制御手段106の低電位側電源端子および第1接続手段104のソース端子に接続されている。第1接続手段104のドレイン端子は、第2接続手段105のソース端子および安定化電源103の低電位側端子に接続されている。以下、安定化電源103の低電位側端子の電位をVSS2という。第2接続手段105のドレイン端子は、機能手段102の低電位側電源端子に接続されている。以下、機能手段102の低電位側電源端子の電位をVSS3という。第1接続手段104および第2接続手段105のゲート端子は、それぞれ制御信号SG1およびSG2を介して制御手段106に接続されている。
すなわち、従来技術の構成(図9)に比べ、機能手段102の低電位側電源端子(VSS3)と安定化電源103の低電位側端子(VSS2)の間に、第2接続手段105が挿入され、VSS2−VSS3の接続・切断が可能となっている。
本発明の実施形態では、第1接続手段104および第2接続手段105としてNchMOSFETを用いているが、これに限定されるものではなく、バイポーラトランジスタ、デジタルトランジスタ、リレーなど電気的に接続、切断が可能なデバイスであれば良い。
[第1の実施形態の動作説明]
次に、図1から図3を用いて、本発明の第1の実施形態に係る電子機器の動作を説明する。
本実施形態に係る電子機器は、消費電流を極力抑えるために、通常、使用する必要のない機能に関係する機能手段102の電源は切断しており、機能を使用するときにのみ関係する機能手段102の電源を接続するように動作する。
次に、図1から図3を用いて、本発明の第1の実施形態に係る電子機器の動作を説明する。
本実施形態に係る電子機器は、消費電流を極力抑えるために、通常、使用する必要のない機能に関係する機能手段102の電源は切断しており、機能を使用するときにのみ関係する機能手段102の電源を接続するように動作する。
図2は、本発明の第1の実施形態に係る電子機器の動作を示すフローチャートであり、機能手段102を動作させる場合の手順を示している。図3は、本発明の第1の実施形態に係る電子機器の動作を示すタイミングチャートであり、機能手段102を動作させるために、図2の手順を実施したときの各信号の波形を表している。
本発明の電子機器の制御手段106は、機能手段102を動作させる必要がない場合は、第1接続手段104および第2接続手段105に対する制御信号SG1および制御信号SG2に、VSS1レベルを出力している。これにより、VSS2およびVSS3は、図3の期間T1に示すように、VDDレベルとなっている。
機能手段102を動作させる場合、制御手段106は、第1接続手段104の制御信号SG1にVDDレベルを出力する(SP201)。これにより、第1接続手段104が接続状態となり、図3の期間T2に示すように安定化電源103に電荷が充電されるが、電
源101の内部抵抗101aの影響により、VSS2の電位が安定するまでの間、徐々にVSS2がVSS1レベルに近づいてゆく。
源101の内部抵抗101aの影響により、VSS2の電位が安定するまでの間、徐々にVSS2がVSS1レベルに近づいてゆく。
しかし、T2区間では、第2接続手段105の切断された状態が維持されるため、VSS3はVDDレベルを保ち、機能手段102が動作することは無い。
制御手段106は、VSS2の電位が安定したと判断した後(SP202)、第2接続手段105の制御信号SG2にVDDレベルを出力する(SP203)。これにより、図3の期間T3に示すように、VSS3は、VSS1レベルとなる。このとき、すでに安定化電源103は充電されているので、VSS3のVSS1レベルへの変化は、徐々にではなく即座に起こる。
従って、VSS3すなわち機能手段102を駆動する電源に異常電圧がかかることがないため、機能手段102の誤動作を防止することができる。
ここで、VSS2の安定を判断する処理としては、タイマーなどであらかじめ決められた時間を待つという処理でも良いし、VSS2の電圧をサンプリングし、あらかじめ設定された閾値を超えたかを判断する、といった処理でも良い。
このように、本発明の適用により、必要なときのみ電源を接続して動作を行わせる機能手段を備えた電子機器の誤動作を防止することができる。
[第2実施形態の構成]
続いて、図2、図3および図4を用いて本発明に係る第2の実施形態について説明する。尚、第1の実施形態と同じ構成については、同じ符号を付し、詳しい説明は省略する。
続いて、図2、図3および図4を用いて本発明に係る第2の実施形態について説明する。尚、第1の実施形態と同じ構成については、同じ符号を付し、詳しい説明は省略する。
図4は、本発明の第2の実施形態に係る電子機器の構成を示すブロック図である。401は第3接続手段であり、機能手段102と電源101の低電位側出力VSS1を直接接続する。106は制御手段であり、第2の実施形態においては第3接続手段401の制御も行う。402は電流制限手段であり、第1接続手段104の接続時に安定化電源103へ流れ込む電流を制限する。電流制限手段402は、安定化電源103への急な電流流入を抑制することにより、電源101から供給される電源電圧の変動を抑え、電圧変動に起因する制御手段106の異常動作を防止するために挿入される。
第2の実施形態において、VSS1は、制御手段106の低電位側電源端子、第1接続手段104および第3接続手段401のソース端子に接続されている。第1接続手段104のドレイン端子は、電流制限手段402の一方の端子に接続され、電流制限手段402の他方の端子は、第2接続手段105のドレイン端子および安定化電源103の低電位側端子VSS2に接続されている。第2接続手段105のソース端子は、機能手段106の低電位側電源端子VSS3および第3接続手段401のドレイン端子に接続されている。第1接続手段104のゲート端子はSG1を介して、また、第2接続手段105および第3接続手段401のゲート端子はともに接続され、制御信号SG2を介して制御手段106に接続されている。
[第2の実施形態の動作説明]
次に、本発明の第2の実施形態に係る電子機器の動作を説明する。第2の実施形態の手順および、波形は第1の実施形態と同様であるため、図2および図3を用いて説明する。
次に、本発明の第2の実施形態に係る電子機器の動作を説明する。第2の実施形態の手順および、波形は第1の実施形態と同様であるため、図2および図3を用いて説明する。
本発明の電子機器の制御手段106は、機能手段102を動作させる必要がない場合は
、第1接続手段104の制御信号SG1、第2接続手段105および第3接続手段401に対する制御信号SG2に、VSS1レベルを出力している。これにより、VSS2およびVSS3は、図3の期間T1に示すように、VDDレベルとなっている。
、第1接続手段104の制御信号SG1、第2接続手段105および第3接続手段401に対する制御信号SG2に、VSS1レベルを出力している。これにより、VSS2およびVSS3は、図3の期間T1に示すように、VDDレベルとなっている。
機能手段102を動作させる場合、制御手段106は、第1接続手段104の制御信号SG1にVDDレベルを出力する(SP201)。これにより、図3の期間T2に示すように安定化電源103に電荷が充電され、VSS2の電位が安定するまでの間、徐々にVSS2がVSS1レベルに近づいてゆく。
このとき、安定化電源103への電流は電流制限手段402の効果により急激に増加することがなく、突入電流を抑えることができる。よって、電源101の電圧変動を抑制することができ、大きな電流が流れることによる第1接続手段の劣化を防ぐことができる。
制御手段は、VSS2の電位が安定したと判断した後(SP202)、第2接続手段105および第3接続手段401の制御信号SG2にVDDレベルを出力する(SP203)。これにより、図3の期間T3に示すように、VSS3は、VSS1レベルとなる。このとき、すでに安定化電源403は充電されているので、VSS3のVSS1レベルへの変化は、徐々にではなく即座に起こる。
第2の実施形態においては、機能手段102の動作を開始する際(SP204)、第1接続手段の制御信号SG1と、第2接続手段および第3接続手段の制御信号SG2を両方VDDレベルとし、接続手段の抵抗値による影響を低減しているが、制御信号SG2をVDDレベルとするタイミングで制御信号SG1をVSS1レベルとし、第1接続手段104を切断状態としても構わない。
第2の実施形態においては、機能手段102の低電位電源VSS3とVSS1を直接接続するための第3接続手段401を第2接続手段105と同時に接続状態とすることにより、電流制限手段402の影響を受けることなく、安定して機能手段102を動作させることができる。
また、第2の実施形態においては、機能手段102と安定化電源103は、1つのみの接続手段を介して接続されるため、機能手段102は、接続手段の影響を極力受けることなく安定化電源103の効果による安定した動作を行うことができる。
このように、第2の実施形態では、安定化電源103をVSS1に接続するときの突入電流を抑えることができ、さらに、電源を接続する際に、VSS3すなわち機能手段102を駆動する電源に異常電圧がかかることがないため、機能手段102の誤動作を防止することができる。
[第3の実施形態の構成]
続いて、図2、図3および図5を用いて本発明に係る第3の実施形態について説明する。尚、第1の実施形態または第2の実施形態と同じ構成については、同じ符号を付し、詳しい説明は省略する。
続いて、図2、図3および図5を用いて本発明に係る第3の実施形態について説明する。尚、第1の実施形態または第2の実施形態と同じ構成については、同じ符号を付し、詳しい説明は省略する。
図5は、本発明の第3の実施形態に係る電子機器の構成を示すブロック図である。501は第3接続手段であり、安定化電源103と電源101の低電位側出力VSS1を直接接続することができる。
第3の実施形態において、VSS1は、制御手段106の低電位側電源端子、第1接続手段104、第2接続手段105および第3接続手段501のソース端子に接続されてい
る。
る。
第1接続手段104のドレイン端子は、電流制限手段402の一方の端子に接続され、電流制限手段402の他方の端子は、第3接続手段501のドレイン端子および安定化電源103の低電位側端子VSS2に接続されている。
第2接続手段105のドレイン端子は、機能手段106の低電位側電源端子VSS3に接続されている。第1接続手段104のゲート端子はSG1を介して、また、第2接続手段105および第3接続手段501のゲート端子は共に接続され、制御信号SG2を介して制御手段106に接続されている。
[第3の実施形態の動作説明]
本発明の第3の実施形態に係る電子機器の動作は、第2の実施形態と同様であるため、詳細説明は省略する。
本発明の第3の実施形態に係る電子機器の動作は、第2の実施形態と同様であるため、詳細説明は省略する。
第3の実施形態では、機能手段102と安定化電源103は、共に1つのみの接続手段を介してVSS1と接続されるため、機能手段102および安定化電源103は、接続手段の影響を極力受けることなく電源供給を受け、安定動作を行うことができる。
なお、第2の実施形態と第3の実施形態は、電流制限手段402を介さずに、VSS1とVSS2やVSS3を接続することを可能にする第3接続手段501を有する点で共通しており、その挿入位置が異なっているのみである。
第2の実施形態の場合、機能手段102と安定化電源103がトランジスタ1個で低抵抗に接続されるが、電源101と安定化電源103間はトランジスタ2個を介し、少し高抵抗となる。
第3の実施形態の場合、電源101と安定化電源103がトランジスタ1個で低抵抗に接続されるが、機能手段102と安定化電源103間はトランジスタ2個を介し、少し高抵抗となる。
どちらの実施形態を採用するかは、各要素の性能や実際の回路配置などに応じて、適宜選択すればよい。
[第4の実施形態の構成]
続いて、図6、図7および図8を用いて本発明に係る第4の実施形態について説明する。尚、第1から第3の実施形態と同じ構成については、同じ符号を付し、詳しい説明は省略する。
続いて、図6、図7および図8を用いて本発明に係る第4の実施形態について説明する。尚、第1から第3の実施形態と同じ構成については、同じ符号を付し、詳しい説明は省略する。
図6は、本発明の第4の実施形態に係る電子機器の構成を示すブロック図である。103は大きな容量を持つ第1安定化電源であり、第1機能手段601に対して電源変動抑止の効果を及ぼす。第1安定化電源103は、第1から第3の実施形態の安定化電源103と同じものであり、便宜上呼び方を変えている。
602は第2機能手段である。604は小さな容量の第2安定化電源であり、第2機能手段602に対して電源変動抑止の効果を及ぼす。
602は第2機能手段である。604は小さな容量の第2安定化電源であり、第2機能手段602に対して電源変動抑止の効果を及ぼす。
本実施形態において、第1機能手段601は、第1の実施形態の機能手段102と同じ方位センサや圧力センサであり、便宜上呼び方を変えているのみである。
第2機能手段602は、第1機能手段601の制御処理が複雑なため、制御手段106
の処理能力では不足する場合に使用され、処理能力の高いCPUなどで構成される。
の処理能力では不足する場合に使用され、処理能力の高いCPUなどで構成される。
実際の動作としては、第1機能手段601である方位センサや圧力センサからの計測データを、第2機能手段602であるCPUが受け、適宜の処理(演算処理やセンサの制御等)を行う。
なお、第2機能手段602は第1機能手段601ほどの電力は消費しないため、第2安定化電源604は第1安定化電源より小さな容量(0.1μF)のコンデンサが使用可能となっている。
605は第4接続手段であり、本発明ではPチャンネルの電界効果トランジスタ(以下、PchMOSFETという)を想定している。この第4接続手段605は、VDDと第1機能手段601および第2機能手段602の低電位側電源端子を接続状態とすることができる。
第4の実施形態において、VDDは、制御手段106、第1機能手段601、第2機能手段602の高電位側電源端子、および第1安定化電源103、第2安定化電源604の高電位側端子、さらに第4接続手段605のソース端子に接続されている。また、VSS1は、制御手段106の低電位側電源端子、第1接続手段104、第2接続手段105および第3接続手段501のソース端子に接続されている。
第1接続手段104のドレイン端子は、電流制限手段402の一方の端子に接続され、電流制限手段402の他方の端子は、第3接続手段501のドレイン端子および第1安定化電源103の低電位側端子VSS2に接続されている。
第2接続手段105のドレイン端子は、第1機能手段601、第2機能手段602の低電位側電源端子および第2安定化電源604の低電位側端子VSS3、さらに第4接続手段605のドレイン端子に接続されている。
本発明の実施形態では、第4接続手段605としてPchMOSFETを用いているが、これに限定されるものではなく、バイポーラトランジスタ、デジタルトランジスタ、リレーなど電気的に接続、切断が可能なデバイスであれば良い。
第1接続手段104および第4接続手段605のゲート端子は共に接続され、制御信号SG1を介して制御手段106に接続されている。また、第2接続手段105および第3接続手段501のゲート端子は共に接続され、制御信号SG2を介して制御手段106に接続されている。
第4の実施形態は、大きな容量の第1安定化電源103が設けられている消費電流の大きい第1機能手段601とは別に、容量の小さい第2安定化電源604が設けられている第2機能手段602を備える構成である。
このような構成において、第4の実施形態を適用しない、具体的には第4接続手段605を備えない構成において起こり得る現象について図8(a)を用いて説明する。
期間T3までは、第1から第3の実施形態と同じ状態とする。第1機能手段601および第2機能手段602の動作が終了し、制御手段106が第1から第3接続手段を切断状態とすると、期間T4において、第2安定化電源604の放電が開始され、VSS3が徐々に低下する。このため、第1機能手段601および第2機能手段602における最低動作電圧Vminより低い電圧である期間T4aの間に第1機能手段601または第2機能
手段602が誤動作を起こす可能性がある。
手段602が誤動作を起こす可能性がある。
[第4の実施形態の動作説明]
次に、本発明の第4の実施形態に係る電子機器の動作を説明する。図7は、本発明の第4の実施形態に係る電子機器の動作を示すフローチャートであり、機能手段102を動作させる場合の手順を示している。図8(b)は、本発明の第4の実施形態に係る電子機器の動作を示すタイミングチャートであり、第1、第2機能手段601,602を動作させるために、図7の手順を実施したときの各信号の波形を表している。
次に、本発明の第4の実施形態に係る電子機器の動作を説明する。図7は、本発明の第4の実施形態に係る電子機器の動作を示すフローチャートであり、機能手段102を動作させる場合の手順を示している。図8(b)は、本発明の第4の実施形態に係る電子機器の動作を示すタイミングチャートであり、第1、第2機能手段601,602を動作させるために、図7の手順を実施したときの各信号の波形を表している。
第4の実施形態において、機能動作開始まで、すなわち、図7のステップSP204および図8の期間T3までにおいて、第1から第3接続手段の動作は、第1から第3の実施形態と同様となるため、ここでの詳細な説明は省略する。
本発明の電子機器の制御手段106は、第1機能手段601および第2機能手段602を動作させる必要がない場合は、制御信号SG1をVSS1レベルとしている。本発明において第4接続手段605はPchMOSFETを想定しているので、この状態では接続状態となる。これにより、VSS3は、VDDレベルとなっている。
第1機能手段601および第2機能手段602を動作させる場合、制御手段106は、制御信号SG1にVDDレベルを出力する(SP201)。これにより、第1安定化電源103の充電が行われるとともに、第4接続手段605が切断状態となる。
従って、VSS2安定後の制御信号SG2にVDDレベルを出力し(SP203)、第2接続手段105が接続状態に移行しても、VSS1およびVSS3とVDDが短絡することはない。また、第2接続手段105を接続状態としたときに第2安定化電源604に流れ込む電流は、容量が非常に小さいことから無視できるため、VSS2およびVSS3の挙動は、第1から第3の実施形態と同様となる。
第1機能手段601および第2機能手段602の処理が終了すると(SP701)、制御手段106は第1機能手段601、第2機能手段602、第1安定化電源103および第2安定化電源604への電源供給を停止する。
具体的には、制御信号SG1および制御信号SG2にVSS1レベルを出力する。これにより、第1接続手段104、第2接続手段105および第3接続手段501は切断状態となる。一方、第4接続手段605は接続状態となるため、VSS3はVDDと短絡され、期間T4に示すようにVSS3の電位は即座にVDDレベルとなる。
第4接続手段605の接続状態により小容量の第2安定化電源604は放電されるが、大容量の第1安定化電源103は放電されず、電荷が残る。これにより、電源切断時に捨てられる電荷は最小限に抑えられる。また、電荷が残っているため、電源の再接続の際、第1安定化電源103の電圧安定時間が短くなる。よって、一度電源接続を行った後の再接続では、安定化の待ち時間を短く設定することにより、機能手段の起動を早めることができるといった効果もある。
第1機能手段601の電源電圧変動を抑える第1安定化電源103および、第2機能手段602の電源電圧変動を抑える第2安定化電源604は、できるだけ効果を高めるため、それぞれの機能手段の近くに配置される。よって、大容量の第1安定化容量103を両方の機能手段601,602に対し兼用で使用することは難しく、通常別々に設けられる。
また、第2安定化容量604は、容量が小さいため、別の接続手段を設けてまで切り離す必要がない。
このように、第1から第3接続手段を切断状態にした後もVSS3が異常電圧となる期間が現れることなく、第1機能手段601または第2機能手段602が誤動作することを防ぐことができる。
ここで、第4接続手段605の制御を制御信号SG1で行ったが、第4接続手段605は、第2接続手段105が接続状態となるタイミングまでに切断状態となれば良いことから、制御信号SG2を使用することもできる。
また、第4の実施形態では、第2接続手段105の制御と第3接続手段501の制御を共通の制御信号SG2で行い、第1接続手段104の制御と第4接続手段605の制御を共通の制御信号SG1で行っているが、第1接続手段104と第4接続手段605の同時接続による第1安定化電源103の放電をできるだけ防ぐため、第1接続手段104を接続状態とするより確実に前に第4接続手段605を切断状態としたい場合など、各接続手段の接続タイミングを変える必要がある場合は、別の制御信号により制御を行ってもよい。
このように、本発明によれば、第1安定化電源103をVSS1に接続するときの突入電流を抑えることができ、さらに、電源接続および切断の際に、VSS3すなわち第1機能手段601および第2機能手段602を駆動する電源に異常電圧がかかることがないため、第1機能手段601または第2機能手段602の誤動作を防止することができる。
本発明の各実施形態では、低電位側に機能手段102と安定化電源103との接続手段を設けているが、高電位側に接続手段を設けることも可能である。その場合、第4の実施形態における第4接続手段は、低電位側に設置される。
101 電源
102 機能手段
103 安定化電源
104 第1接続手段
105 第2接続手段
106 制御手段
102 機能手段
103 安定化電源
104 第1接続手段
105 第2接続手段
106 制御手段
Claims (7)
- 間欠的に駆動される機能手段と、前記機能手段に並列接続される安定化電源と、
前記機能手段ならびに前記安定化電源に電力を供給する電源と、
該電源の一方の電位と前記安定化電源との間に挿入される接続切断可能な第1接続手段と、
前記機能手段と前記安定化電源との間に挿入される接続切断可能な第2接続手段と
を有することを特徴とする電子機器。 - 前記第1接続手段及び前記第2接続手段の接続切断を制御する制御手段を有し、
該制御手段は、
前記機能手段の駆動を開始するとき前記第1接続手段及び前記第2接続手段を接続状態とし、駆動を停止するとき切断状態とするように制御し、
前記第1接続手段を接続状態にして、
所定条件が成立したと判定後、前記第2接続手段を接続状態にすること
を特徴とする請求項1に記載の電子機器。 - 前記所定条件は、前記安定化電源が前記機能手段を安定して駆動可能な電圧以上となっていることであることを特徴とする請求項2に記載の電子機器。
- 前記第1接続手段と前記安定化電源との間に電流制限手段を有し、
前記安定化電源または前記機能手段と、前記電源の一方の電位とを前記電流制限手段を介さずに接続する接続切断可能な第3接続手段を有する
ことを特徴とする請求項1から3のいずれか1つに記載の電子機器。 - 前記制御手段は、さらに第3接続手段の接続切断を前記機能手段の駆動を開始するとき接続状態とし、駆動を停止するとき切断状態とするように制御し、
前記制御手段は前記機能手段の駆動開始時に前記第1接続手段を接続状態にして、
前記所定条件が成立したと判定後、前記第2接続手段及び第3接続手段を接続状態にすることを特徴とする請求項4に記載の電子機器。 - 前記電源の他方の電位と前記機能手段との間に挿入され、
前記制御手段により前記機能手段の駆動を開始するとき切断状態とし、
駆動を停止するとき接続状態とするように制御される
接続切断可能な第4接続手段を有する
ことを特徴とする請求項5に記載の電子機器。 - 前記制御手段は、前記第2接続手段及び前記第3接続手段の接続切断を同一信号で行う
ことを特徴とする請求項4から6のいずれか1つに記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013021097A JP2014155270A (ja) | 2013-02-06 | 2013-02-06 | 電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013021097A JP2014155270A (ja) | 2013-02-06 | 2013-02-06 | 電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014155270A true JP2014155270A (ja) | 2014-08-25 |
Family
ID=51576672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013021097A Pending JP2014155270A (ja) | 2013-02-06 | 2013-02-06 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014155270A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018040652A (ja) * | 2016-09-07 | 2018-03-15 | カシオ計算機株式会社 | 磁場計測装置、電子時計、計測磁場の補正設定方法、及びプログラム |
JP2021067637A (ja) * | 2019-10-28 | 2021-04-30 | セイコーウオッチ株式会社 | 電源装置、ムーブメント及び時計 |
-
2013
- 2013-02-06 JP JP2013021097A patent/JP2014155270A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018040652A (ja) * | 2016-09-07 | 2018-03-15 | カシオ計算機株式会社 | 磁場計測装置、電子時計、計測磁場の補正設定方法、及びプログラム |
JP2021067637A (ja) * | 2019-10-28 | 2021-04-30 | セイコーウオッチ株式会社 | 電源装置、ムーブメント及び時計 |
JP7332429B2 (ja) | 2019-10-28 | 2023-08-23 | セイコーウオッチ株式会社 | 電源装置、ムーブメント及び時計 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140354047A1 (en) | Battery Assisted Power | |
US9030794B2 (en) | Electronic fuse apparatus and method of operating the same | |
JP2007236066A (ja) | 充電制御用半導体集積回路、その充電制御用半導体集積回路を使用した充電装置及び2次電池接続検出方法 | |
US11605841B2 (en) | Battery equalizing apparatus and method, and unmanned aerial vehicle | |
CN104253477A (zh) | 电源切换电路、电子装置以及电源切换电路的控制方法 | |
JP4499966B2 (ja) | 二次電池の充電回路 | |
US9252774B2 (en) | Integrated circuit wake-up control system | |
CN105785405B (zh) | 一种实时时钟电路、导航控制芯片与导航装置 | |
EP2955602B1 (en) | Power supply control device and method | |
JP2007236065A (ja) | 充電制御用半導体集積回路、その充電制御用半導体集積回路を使用した充電装置及び2次電池接続検出方法 | |
EP2176729B1 (en) | Integrated electronic device including circuitry for providing a system supply voltage from a primary power supply | |
JP2016222187A (ja) | 電子制御装置 | |
US20160041230A1 (en) | Backup battery | |
CN113453108B (zh) | 无线耳机、无线耳机系统和无线耳机的关机方法 | |
EP3573209A1 (en) | Control circuit compatible with battery power supply and external power supply | |
CN101893925B (zh) | 启动电路 | |
US9223335B2 (en) | Semiconductor device | |
CN106249830B (zh) | 电能传输系统及方法 | |
CN106328179B (zh) | 供电电路与供电方法 | |
JP2014155270A (ja) | 電子機器 | |
JPH11288319A (ja) | 電子機器 | |
US9755638B2 (en) | Output discharge techniques for load switches | |
US20100275041A1 (en) | Computer power supply and power status signal generating circuit thereof | |
JP2006254612A (ja) | 電池制御回路、該電池制御回路を備えた電子機器、充電制御プログラム、充電制御方法 | |
CN117081185A (zh) | 一种充电控制方法、装置、设备及存储介质 |