JP2014154806A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014154806A JP2014154806A JP2013025336A JP2013025336A JP2014154806A JP 2014154806 A JP2014154806 A JP 2014154806A JP 2013025336 A JP2013025336 A JP 2013025336A JP 2013025336 A JP2013025336 A JP 2013025336A JP 2014154806 A JP2014154806 A JP 2014154806A
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- semiconductor device
- mold
- temperature
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 160
- 239000011347 resin Substances 0.000 claims abstract description 160
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000007789 sealing Methods 0.000 claims description 160
- 239000000758 substrate Substances 0.000 claims description 24
- 239000007788 liquid Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 8
- 230000009477 glass transition Effects 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 4
- 238000005538 encapsulation Methods 0.000 abstract 9
- 238000010586 diagram Methods 0.000 description 10
- 230000005855 radiation Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】封止樹脂の硬化工程を2工程で構成し、1次硬化工程で、封止樹脂111bを離型可能な状態まで硬化させて金型120から外し、2次硬化工程で、封止樹脂111bの底面114を上方に凸状となるように矯正し、封止樹脂を硬化させて封止樹脂111cにすることで、室温に戻したとき、封止樹脂111の底面114を平坦もしくは50μm程度の下方に凸状の反りとすることができる。
【選択図】 図1
Description
半導体装置500は、半導体チップ106と、半導体チップ106をはんだ等の接合材105により接合したDCB(Direct Copper Bonding)基板104と、半導体チップ106の表面電極にはんだなどの接合材107を介して固定されるピン108を有するピン付プリント基板109と、外部端子110と、DCB基板104の底面と外部端子110の先端部分を露出させそのほかの部分を封止する封止樹脂111とを備える。尚、外部端子110は、ピン付プリント基板109や後述の回路パターン103に接続されている。DCB基板104は、セラミック基板102、このセラミック基板102のおもて面に形成され前記半導体チップ106を固着するCuで形成された回路パターン103およびセラミック基板102の裏面に形成されるCuの放熱板101で構成される。この放熱板101は図示しない放熱フィンに固定される。
同図(a)において、外部端子110を含み、DCB基板104、半導体チップ106、ピン付プリント基板109の接合が完了した接合体112(図4に点線で囲んだ部分)を金型120にセットする。金型120の内部(キャビティ)は、底面が平坦な形状である。このほか、半導体装置500の封止樹脂には、半導体装置500を放熱フィン(後述、図7参照)へ取り付けるための孔部などが形成され、金型120にはその形状に対応した形状のキャビティやコアが準備されるが、図5では、図示を簡略にするため、キャビティ内部を矩形状で示した。
図6は、特許文献2に示す別の半導体装置600の樹脂封止工程図である。図中の符号で10は配線基板、11は空洞部、12は回路配線、20は仮固定テープ、80はモールド金型、81は下金型、82は上金型、811,821はキャビテイ、812は凸型湾曲面、822は凹型湾曲面、823はゲートが位置する箇所、824はランナーが位置する個所である。
また、特許請求の範囲の請求項4に記載の発明によれば、請求項2または3に記載の発明において、前記の2次硬化工程を前記R定番に前記封止樹脂を密着固定した状態で行なうとよい。
また、特許請求の範囲の請求項6に記載の発明によれば、請求項2に記載の発明において、前記半導体チップが、WBG材料で形成されるとよい。
また、特許請求の範囲の請求項8に記載の発明によれば、請求項2に記載の発明において、前記内部部材は、絶縁基板と、該絶縁基板の裏面に固着した放熱板と、前記絶縁基板のおもて面に固着した回路パターンと、該回路パターンに固着した半導体チップと、該半導体チップの表面電極に固着したピンと、該ピンを有するプリント基板と、該プリント基板の配線と接続する外部端子であり、前記封止体の底面に前記放熱板の底面が露出し、前記封止体の上面に前記外部端子が露出するように、前記内部部材を封止するとよい。
<実施例>
図1は、この発明の一実施例に係る半導体装置の樹脂封止工程を模式的に示す図であり、同図(a)〜同図(d)は工程順に示した要部製造工程断面図である。この半導体装置の内部の構成、すなわち、外部端子110を含み、半導体チップ106、DCB基板104、ピン付プリント基板109の接合が完了した接合体112の封止樹脂にて封止される部分は、図4に点線で囲んだ部分と同一であるので、その説明は省略する。また、この発明は封止樹脂の硬化時に収縮に起因する反りが生じる半導体装置の製造に適用できる。
つぎに、本発明における封止樹脂111の反りについてさらに図3を用いて説明する。
(1)封止樹脂111が高温から室温に戻る際には必ず硬化収縮が起こる。
(2)この時の反り量は形状や温度によって異なるが、収縮時の反り量を予め測定により求めておく。
(3)封止樹脂111の高温での硬化時に、(2)の項の測定で求めた反り量と同じ反り量で反りの向きが逆になる逆反りをR定番113を用いて与えておく。こうすることで、2次硬化した後、室温に戻したときの封止樹脂111の底面114の反りを平坦の状態にすることができる。R定番の曲率を調整することで、50μm程度の下方に凸状の反りを与えることもできる。
102 絶縁基板
103 回路パターン
104 DCB基板
105,107 接合材
106 半導体チップ
108 ピン
109 ピン付プリント基板
110 外部端子
111 封止樹脂の総称または完全硬化した室温状態の封止樹脂
111a 液状の封止樹脂
111b 半硬化した封止樹脂(中温または高温状態)
111c 完全硬化した封止樹脂(高温状態)
112 部材
113 R定番
113a 凸上の湾曲面
114 裏面
115,116 矢印
120 金型
121 下金型
122 上金型
130 クラック
500,600 半導体装置
Claims (8)
- モールド樹脂で封止した半導体装置の製造方法において、前記半導体装置を構成する内部部材を収納した金型に液状の封止樹脂を充填して封止体を形成し、前記封止樹脂が離型可能な硬度に硬化した状態で前記封止体を金型から外し、前記封止体の底面を上方が凸状となるよう矯正し、その後、前記封止体の封止樹脂を完全硬化させることを特徴とする半導体装置の製造方法。
- 前記内部部材を収納した金型に液状の封止樹脂を充填して封止体を形成し、所定の第1温度で前記封止樹脂が離型可能な硬度まで硬化させる1次硬化工程と、
封止樹脂が1次硬化した封止体を前記金型から取り出し、該封止体を凸状の曲率を有するR定番に載置し、前記の第1温度より高い第2温度で前記封止樹脂と前記放熱板のそれぞれの底面を前記R定番に密着固定させて、前記封止体の底面を上方が凸状となるよう矯正する工程と、
前記封止体を前記第2温度以上の第3温度で硬化させる2次硬化工程と、
を含むことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第2の温度と前記第3の温度を同じ温度にすることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記の2次硬化工程を前記R定番に前記封止樹脂を密着固定した状態で行なうことを特徴とする請求項2または3に記載の半導体装置の製造方法。
- 前記の第3温度が150℃以上であることを特徴とする請求項2または3に記載の半導体装置の製造方法。
- 前記半導体チップが、WBG材料で形成されることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記封止樹脂が、モールド樹脂であることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記内部部材は、絶縁基板と、該絶縁基板の裏面に固着した放熱板と、前記絶縁基板のおもて面に固着した回路パターンと、該回路パターンに固着した半導体チップと、該半導体チップの表面電極に固着したピンと、該ピンを有するプリント基板と、該プリント基板の配線と接続する外部端子であり、
前記封止体の底面に前記放熱板の底面が露出し、前記封止体の上面に前記外部端子が露出するように、前記内部部材を封止することを特徴とする請求項2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013025336A JP6107197B2 (ja) | 2013-02-13 | 2013-02-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013025336A JP6107197B2 (ja) | 2013-02-13 | 2013-02-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014154806A true JP2014154806A (ja) | 2014-08-25 |
JP6107197B2 JP6107197B2 (ja) | 2017-04-05 |
Family
ID=51576341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013025336A Expired - Fee Related JP6107197B2 (ja) | 2013-02-13 | 2013-02-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6107197B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016098332A1 (ja) * | 2014-12-15 | 2016-06-23 | 株式会社デンソー | 電子装置 |
WO2022244392A1 (ja) | 2021-05-18 | 2022-11-24 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5698833A (en) * | 1980-01-09 | 1981-08-08 | Sanyo Electric Co Ltd | Method of resin sealing |
JPS5724542A (en) * | 1980-07-22 | 1982-02-09 | Toshiba Corp | Preparation of resin sealed type semiconductor device |
JPH06252186A (ja) * | 1993-02-26 | 1994-09-09 | Nec Kansai Ltd | 樹脂封止形半導体装置の製造方法および治具 |
JPH10326800A (ja) * | 1997-05-26 | 1998-12-08 | Seiko Epson Corp | 半導体装置の製造方法及び半導体製造装置用金型 |
-
2013
- 2013-02-13 JP JP2013025336A patent/JP6107197B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5698833A (en) * | 1980-01-09 | 1981-08-08 | Sanyo Electric Co Ltd | Method of resin sealing |
JPS5724542A (en) * | 1980-07-22 | 1982-02-09 | Toshiba Corp | Preparation of resin sealed type semiconductor device |
JPH06252186A (ja) * | 1993-02-26 | 1994-09-09 | Nec Kansai Ltd | 樹脂封止形半導体装置の製造方法および治具 |
JPH10326800A (ja) * | 1997-05-26 | 1998-12-08 | Seiko Epson Corp | 半導体装置の製造方法及び半導体製造装置用金型 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016098332A1 (ja) * | 2014-12-15 | 2016-06-23 | 株式会社デンソー | 電子装置 |
CN107004656A (zh) * | 2014-12-15 | 2017-08-01 | 株式会社电装 | 电子装置 |
CN107004656B (zh) * | 2014-12-15 | 2019-06-04 | 株式会社电装 | 电子装置 |
WO2022244392A1 (ja) | 2021-05-18 | 2022-11-24 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6107197B2 (ja) | 2017-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4553813B2 (ja) | 半導体装置の製造方法 | |
JP4553765B2 (ja) | 半導体装置の製造方法 | |
WO2011042982A1 (ja) | 半導体装置の製造方法 | |
TWI234860B (en) | Chip package and process thereof | |
JP2000294673A (ja) | 半導体装置の製造方法 | |
WO2016108261A1 (ja) | パワーモジュール | |
KR20090092292A (ko) | 회로 다이의 패키징 방법 및 전자 디바이스 | |
JP2013093631A (ja) | パワーモジュールの製造方法 | |
US10529643B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6107197B2 (ja) | 半導体装置の製造方法 | |
US11594510B2 (en) | Assembly processes for semiconductor device assemblies including spacer with embedded semiconductor die | |
CN104600038B (zh) | 半导体装置 | |
JP2011243929A (ja) | 半導体装置及びその製造方法 | |
JP2010050323A (ja) | 電子装置およびその製造方法 | |
US7352071B2 (en) | Method of fabricating anti-warp package | |
JP3879823B2 (ja) | 薄型半導体装置のモールド方法及びそのモールド金型 | |
US20160172214A1 (en) | Molded Electronic Package Geometry To Control Warpage And Die Stress | |
JP2011187819A (ja) | 樹脂封止型パワーモジュールおよびその製造方法 | |
JP2002093982A (ja) | 半導体装置及びその製造方法 | |
JP2010141261A (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
JP2008181922A (ja) | 熱伝導基板、その製造方法および熱伝導基板を用いた半導体装置 | |
KR20160047277A (ko) | 반도체 패키지 및 그의 제조 방법 | |
JP2005142452A (ja) | 半導体装置及びその製造方法 | |
JPH1168254A (ja) | 光モジュール及び光モジュールの製造方法 | |
JP2010153521A (ja) | 半導体素子の樹脂封止方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6107197 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |