JP2014153156A

JP2014153156A - 温度検知回路

Info

Publication number: JP2014153156A
Application number: JP2013022295A
Authority: JP
Inventors: Yuichiro Mori; 祐一郎森
Original assignee: Tokai Rika Co Ltd
Current assignee: Tokai Rika Co Ltd
Priority date: 2013-02-07
Filing date: 2013-02-07
Publication date: 2014-08-25

Abstract

【課題】標準ＣＭＯＳプロセスを用いた回路構成で、精度よく温度検知が可能な温度検知回路を提供する。
【解決手段】第１のＶ−Ｔ特性に設定され所定の電流値のミラー電流Ｉを生成するバンドギャップリファレンス回路（ＢＧＲ回路）１０と、ミラー電流Ｉにより第２のＶ−Ｔ特性に設定される検知回路２０と、バンドギャップリファレンス回路１０の第１の検出電圧ＶＴＥＭＰ１と検知回路２０の第２の検出電圧ＶＴＥＭＰ２とを比較することにより検知回路２０により検知される検知温度が設定温度Ｔｓに達したことを検出するコンパレータ回路３０と、を有して温度検知回路を構成する。
【選択図】図１

Description

本発明は、温度検知回路に関する。

従来、温度検知回路としては、バイポーラトランジスタを使用して過熱検知する過熱検知回路が提案されている（例えば、特許文献１参照。）。

上記特許文献１に記載の過熱検知回路は、逆バイアスされたダイオードと、そのダイオードのリーク電流がそのベース電流となるように接続されたＮＰＮトランジスタとを備え、温度上昇によるダイオードのリーク電流の増加をＮＰＮトランジスタの動作点の変化として捉えてパワーデバイスの温度異常を検知する。この回路によれば、ダイオード及びＮＰＮトランジスタをパワーデバイスまたはパワーデバイス駆動集積回路と同一の半導体基板に形成することにより低コスト化及び小型化が図られる、とされている。

特開平８−６４７５４号公報

しかし、標準ＣＭＯＳプロセスによる回路では、バイポーラトランジスタを使用することができない。また、バイポーラトランジスタを使用せずに、抵抗とダイオード等による温度検知回路では、検知温度が電源電圧依存性を持つため、検知温度を精度よく決められないという問題があった。

従って、本発明の目的は、標準ＣＭＯＳプロセスを用いた回路構成で、精度よく温度検知が可能な温度検知回路を提供することにある。

［１］本発明は、上記目的を達成するため、第１のＶ−Ｔ特性に設定され所定の電流値のミラー電流を生成するバンドギャップリファレンス回路と、前記ミラー電流により第２のＶ−Ｔ特性に設定される検知回路と、前記バンドギャップリファレンス回路の第１の検出電圧と前記検知回路の第２の検出電圧とを比較することにより前記検知回路により検知される検知温度が設定温度に達したことを検出するコンパレータ回路と、を有することを特徴とする温度検知回路を提供する。

［２］前記温度検知回路は、ＣＭＯＳプロセスにより形成されていることを特徴とする上記［１］に記載の温度検知回路であってもよい。

［３］また、前記設定温度は、前記バンドギャップリファレンス回路内の抵抗比、前記検知回路の抵抗との比、及び、前記バンドギャップリファレンス回路内のダイオード数の比により設定されることを特徴とする上記［１］又は［２］に記載の温度検知回路であってもよい。

［４］また、前記設定温度は、過熱温度であることを特徴とする上記［１］から［３］のいずれか１に記載の温度検知回路であってもよい。

本発明によれば、標準ＣＭＯＳプロセスを用いた回路構成で、精度よく温度検知が可能な温度検知回路を提供することができる。

図１は、本発明の実施の形態に係る温度検知回路の回路図である。図２は、横軸温度と縦軸電圧の関係を示すものであり、バンドギャップリファレンス回路の検出電圧ＶＴＥＭＰ１（Ｖ）及び検知回路の検出電圧ＶＴＥＭＰ２（Ｖ）と温度Ｔ（Ｋ）との関係を示すＶ−Ｔ特性図である。

（本発明の実施の形態）
図１は、本発明の実施の形態に係る温度検知回路の回路図である。本発明の実施の形態に係る温度検知回路１は、第１のＶ−Ｔ特性に設定され所定の電流値のミラー電流Ｉを生成するバンドギャップリファレンス回路（ＢＧＲ回路）１０と、ミラー電流Ｉにより第２のＶ−Ｔ特性に設定される検知回路２０と、バンドギャップリファレンス回路１０の第１の検出電圧ＶＴＥＭＰ１と検知回路２０の第２の検出電圧ＶＴＥＭＰ２とを比較することにより検知回路２０により検知される検知温度が設定温度Ｔｓに達したことを検出するコンパレータ回路３０と、を有して構成されている。

ここで、検知温度は、検知回路２０の温度、又は、その周囲の温度である。

（バンドギャップリファレンス回路１０）
バンドギャップリファレンス回路（ＢＧＲ回路）１０は、図１の左側の３列で構成されている。このバンドギャップリファレンス回路１０の左列のＰＭＯＳトランジスタＰ１、ＮＭＯＳトランジスタＮ１、ダイオードＤ１は、電源電圧ＶｃｃとグランドＧＮＤの間に直列に接続されている。中列のＰＭＯＳトランジスタＰ２、ＮＭＯＳトランジスタＮ２、抵抗Ｒ１、ダイオードＤ２は、電源電圧ＶｃｃとグランドＧＮＤの間に直列に接続されている。また、右列のＰＭＯＳトランジスタＰ３、検出抵抗Ｒ２、ダイオードＤ３は、電源電圧ＶｃｃとグランドＧＮＤの間に直列に接続されている。

上記のＰＭＯＳトランジスタＰ１、ＰＭＯＳトランジスタＰ２、ＰＭＯＳトランジスタＰ３は、同一サイズのトランジスタとして構成され、それぞれのゲートがＰＭＯＳトランジスタＰ２のドレインに接続されている。また、ＮＭＯＳトランジスタＮ１、ＮＭＯＳトランジスタＮ２は、同一サイズのトランジスタとして構成され、それぞれのゲートがＮＭＯＳトランジスタＮ１のドレインに接続されている。

したがって、ＰＭＯＳトランジスタＰ１、ＰＭＯＳトランジスタＰ２、ＰＭＯＳトランジスタＰ３とＮＭＯＳトランジスタＮ１、ＮＭＯＳトランジスタＮ２は、それぞれ、カレントミラー回路を構成する。よって、それぞれの回路を流れる電流は同一のミラー電流Ｉとなる。

上記の構成において、ダイオードＤ１、Ｄ２、Ｄ３は、それぞれ、１個、Ｋ個、１個のダイオードで構成され、ダイオードＤ２はそのＫ個が並列に接続されて形成されている。

電源電圧Ｖｃｃ、グランドＧＮＤの電位は、左列、中列、右列のすべてに共通である。

右列のＰＭＯＳトランジスタＰ３のソースと検出抵抗Ｒ２の接続点の電位は、第１の検出電圧ＶＴＥＭＰ１とされている。

（検知回路２０）
検知回路２０は、ＰＭＯＳトランジスタＰ４、検出抵抗Ｒ３から構成され、このＰＭＯＳトランジスタＰ４と検出抵抗Ｒ３が電源電圧ＶｃｃとグランドＧＮＤの間に直列に接続されて構成されている。

この検知回路２０の電源電圧Ｖｃｃ、グランドＧＮＤの電位は、バンドギャップリファレンス回路１０と共通である。

ＰＭＯＳトランジスタＰ４のソースと検出抵抗Ｒ３の接続点の電位は、第２の検出電圧ＶＴＥＭＰ３とされている。

（コンパレータ回路３０）
コンパレータ回路（比較回路）３０は、オペアンプにより構成することができる。非反転入力端子には第１の検出電圧ＶＴＥＭＰ１が入力され、反転入力端子には第２の検出電圧ＶＴＥＭＰ２が入力される。第２の検出電圧ＶＴＥＭＰ２が第１の検出電圧ＶＴＥＭＰ１より大きくなると、コンパレータ回路３０の出力端子の出力Ｖ_Ｔは、ＬレベルからＨレベルに反転して出力される。これにより、設定温度Ｔｓに到達したことが検知できる。

上記示したバンドギャップリファレンス回路１０、検知回路２０、コンパレータ回路（比較回路）３０は、他の回路と同様に、同一基板上に、標準ＣＭＯＳプロセスにより形成することができる。

（Ｖ−Ｔ特性）
図２は、横軸温度と縦軸電圧の関係を示すものであり、バンドギャップリファレンス回路１０の検出電圧ＶＴＥＭＰ１（Ｖ）及び検知回路２０の検出電圧ＶＴＥＭＰ２（Ｖ）と温度Ｔ（Ｋ）との関係を示すＶ−Ｔ特性図である。

図１で示したミラー電流Ｉは、次のように示すことができる。

ＶＴＥＭＰ１は、次のように示すことができる。

ＶＴＥＭＰ１の温度依存性は、次のように示すことができる。

以上に基づいて、バンドギャップリファレンス回路１０の検出電圧ＶＴＥＭＰ１（Ｖ）と温度Ｔ（Ｋ）との関係を示す第１のＶ−Ｔ特性を示すと図１のようになる。

同様に、ＶＴＥＭＰ２は、次のように示すことができる。

ＶＴＥＭＰ２の温度依存性は、次のように示すことができる。

以上に基づいて、バンドギャップリファレンス回路１０の検出電圧ＶＴＥＭＰ２（Ｖ）と温度Ｔ（Ｋ）との関係を示す第２のＶ−Ｔ特性を示すと図１のようになる。

ここで、Ｖ_Ｄ３は、ダイオードＤ３の順方向ドロップ電圧（Ｖ）、Ｋ_Ｂは、ボルツマン定数で、１.３８×１０^―２３（Ｊ/Ｋ）、ｅは、電気素量で、１.６０×１０^―１９（クーロン）、Ｋは、ダイオードＤ１（１個）とダイオードＤ２（Ｋ個）の個数比、Ｒ１、Ｒ２、Ｒ３は、それぞれ抵抗値（Ω）である。

検知温度は、ＶＴＥＭＰ１＝ＶＴＥＭＰ２となる温度である。この条件により上記の式から検知温度を求める。（ｎ＋１）Ｒ２＝Ｒ３、Ｒ２＝ｍＲ１とすると、検知温度Ｔは、次のように示すことができる。

上記の式から、検知温度Ｔは、抵抗比、Ｒ１/Ｒ２、Ｒ２/Ｒ３、及び、ダイオードＤ1とＤ２の個数比Ｋで設定することができる。すなわち、設定温度は、バンドギャップリファレンス回路１０内の抵抗比Ｒ１/Ｒ２、検知回路２０の抵抗との比Ｒ２/Ｒ３、及び、バンドギャップリファレンス回路１０内のダイオード数の比Ｋにより設定される。このように設定される設定温度Ｔｓは、特定の温度を検知するために適宜設定することができ、また、ある一定温度以上になる過熱検知のための過熱温度として設定することもできる。

（本発明の実施の形態の効果）
本発明の実施の形態に係る温度検知回路１は、次のような効果を有する。
（１）温度検知回路１は、バンドギャップリファレンス回路がＰＭＯＳ、ＮＭＯＳトランジスタ等により構成されるので、すべての回路を標準ＣＭＯＳプロセスを用いた回路構成とすることができる。
（２）また、従来から使用されるバンドギャップリファレンス回路にコンパレータ回路を追加するのみで温度検知回路を構成できるので、回路面積を小さくすることが可能になる。
（３）本実施の形態に係る温度検知回路を含むＩＣ回路が基準電圧源を含む構成の場合は、その基準電圧源とバンドギャップリファレンス回路を共通とすることができる。
（４）検知温度Ｔは、バンドギャップリファレンス回路１０内の抵抗比Ｒ１/Ｒ２、検知回路２０の抵抗との比Ｒ２/Ｒ３、及び、バンドギャップリファレンス回路１０内のダイオード数の比Ｋにより設定される。したがって、検知温度Ｔは、電源電圧に比例しないので、電源電圧の変動にも強い高精度な温度検知が可能な温度検知回路を実現することができる。
（５）また、抵抗比により検知温度Ｔが得られるので、抵抗の絶対値に比例しない高精度な温度検知が可能な温度検知回路を実現することができる。
（６）温度検知回路で設定される設定温度Ｔｓは、特定の温度を検知するために適宜設定することができ、また、ある一定温度以上になる過熱検知のための過熱温度として設定することもできる。

本発明に係る代表的な実施の形態及び図示例を例示したが、上記実施の形態、及び図示例は特許請求の範囲に係る発明を限定するものではない。従って、上記実施の形態、及び図示例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

１…温度検知回路
１０…バンドギャップリファレンス回路
２０…検知回路
３０…コンパレータ回路
Ｐ１、Ｐ２、Ｐ３、Ｐ４…ＰＭＯＳトランジスタ
Ｎ１、Ｎ２…ＮＭＯＳトランジスタ
Ｄ１、Ｄ２、Ｄ３…ダイオード
Ｒ１…抵抗
Ｒ２…検出抵抗
Ｒ３…検出抵抗
ＶＴＥＭＰ１…第１の検出電圧
ＶＴＥＭＰ２…第２の検出電圧
Ｉ…ミラー電流
Ｔｓ…設定温度

Claims

第１のＶ−Ｔ特性に設定され所定の電流値のミラー電流を生成するバンドギャップリファレンス回路と、
前記ミラー電流により第２のＶ−Ｔ特性に設定される検知回路と、
前記バンドギャップリファレンス回路の第１の検出電圧と前記検知回路の第２の検出電圧とを比較することにより前記検知回路により検知される検知温度が設定温度に達したことを検出するコンパレータ回路と、
を有することを特徴とする温度検知回路。
前記温度検知回路は、ＣＭＯＳプロセスにより形成されていることを特徴とする請求項１に記載の温度検知回路。
前記設定温度は、前記バンドギャップリファレンス回路内の抵抗比、前記検知回路の抵抗との比、及び、前記バンドギャップリファレンス回路内のダイオード数の比により設定されることを特徴とする請求項１又は２に記載の温度検知回路。
前記設定温度は、過熱温度であることを特徴とする請求項１から３のいずれか１項に記載の温度検知回路。