JP2014150712A - モニタおよび制御モジュールならびに方法 - Google Patents

Abstract

【課題】電力セルの電圧を監視し、該電力セルの電圧をサンプリングおよび保持し、該電力セルの電圧を平衡化させるための方法およびモジュールを提供する。
【解決手段】１つの実施形態によれば、インタフェース回路は、複数の動作モードでの動作が可能である。別の実施形態によれば、該インタフェース回路は、フィルタ部分に結合される。
【選択図】図１

Description

本発明は、一般に、電子工学に関し、より詳細には、半導体デバイスおよび構造を形成する方法に関する。

電力貯蔵装置は、自動車、航空宇宙産業、航空会社、船舶、コンピュータ、通信、重機、遠隔感知等を含む多くの適用において用いられている。電力貯蔵装置は、電気負荷を駆動するために特定の定格電圧を提供する電源装置やバッテリとして機能し得る。電力貯蔵装置は、並列または直列に結合されるいくつかの個別のバッテリセルから成り得る。バッテリの寿命は、バッテリが充電および放電される方法に非常に依存し、セルを過充電したり過放電したりすることによって短くなる。加えて、バッテリスタックの全てのセルを同一のキャパシティで保持することが望ましい。これは、全てのセルをほぼ同一の開回路電圧で保持することに相当する。バッテリの使用および１つのセルの過放電が、そのセルとバッテリの寿命に影響を与える。バッテリ製造業者は、バッテリセルにわたる電圧を測定するためにより良好かつより正確な測定技術を見出すことを常に目指している。測定技術の改善とともに、バッテリ製造業者は、バッテリスタック内でセル電圧を平衡化させる方法を模索している。

したがって、バッテリスタックの電圧およびバッテリスタック内のセルの電圧を監視して平衡化させるための回路および方法を有することが有益であろう。コスト効率の高い回路および方法がさらに有利であろう。

同様の参照記号が同様の要素を指定する添付の図面と併用される以下の発明を実施するための形態を読むことで、本発明はより良く理解されるであろう。

本発明のある実施形態に係る、バッテリ監視および平衡化システムの一部のブロック図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部のブロック図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。 本発明の別の実施形態に係る、バッテリ監視および平衡化システムの一部の模式図である。

説明の簡潔化および明確化のために、図面中の要素は必ずしも原寸に比例しておらず、異なる図面中の同一の参照記号は、同じ要素を示す。加えて、周知のステップおよび要素の説明および詳細は、説明の簡潔化のために省略される。本明細書で用いられる、電流供給する電極とは、ＭＯＳトランジスタのソースまたはドレイン、バイポーラトランジスタのエミッタまたはコレクタ、ダイオードのカソードまたはアノード等のデバイス中に電流を供給するデバイス要素を意味し、制御電極とは、ＭＯＳトランジスタのゲートまたはバイポーラトランジスタのベース等のデバイス中の電流フローを制御するデバイス素子を意味する。本明細書では、デバイスはあるｎチャネルもしくはｐチャネルデバイスまたはあるｎ型もしくはｐ型ドープ領域と説明されているが、本発明の一実施形態によれば、相補的なデバイスも可能であることが当業者には理解されよう。「中」、「間」、「とき」という単語は、本明細書で用いられるとき、動作開始すると即座に起こる動作を意味する正確な用語ではなく、伝搬遅延等の最初の動作によって開始される反応と最初の動作との間に小さいがある程度の遅延が存在し得ることを意味することが当業者は理解されるであろう。「ほぼ」、「約」、または「実質的に」という単語の使用は、要素の値が、述べられた値または位置に非常に近いことが想定されるパラメータを有することを意味する。しかしながら、当技術分野で周知であるように、値または位置が述べられたように正確であることを阻止する小さな差異が常に存在する。最大約１０％（半導体のドープ濃度の場合、最大２０％）の差異が、記載される精度の理想的な目標からの妥当な差異とみなされることが、当技術分野で定着している。

論理ゼロレベル（Ｖ_Ｌ）はまた、論理低レベルまたは論理低電圧レベルと呼ばれ、論理ゼロ電圧の電圧レベルは、電源電圧および論理ファミリのタイプの関数であることに留意されたい。例えば、相補型モス（ＣＭＯＳ）論理ファミリでは、論理ゼロ電圧は、電源電圧レベルの約３０％であり得る。５Ｖで動作するトランジスタ・トランジスタ・ロジック（ＴＴＬ）システムでは、論理０電圧レベルは約０．８ボルトであり、一方、５Ｖで動作するＣＭＯＳシステムでは、論理０電圧レベルは約１．５ボルトである。論理１電圧レベル（Ｖ_Ｈ）はまた、論理高電圧レベル、論理高電圧または論理１電圧とも呼ばれ、論理０電圧レベルと同様に論理高電圧レベルもまた、電源および論理ファミリのタイプの関数であり得る。例えば、ＣＭＯＳシステムでは、論理１電圧は、電源電圧レベルの約７０％である。５ボルトで動作するＴＴＬシステムでは、論理１電圧は約２．４ボルトであり、一方、５ボルトで動作するＣＭＯＳシステムの場合、論理１電圧は約３．５ボルトであり得る。

概して、本発明は、とりわけ、例えば、１つ以上の電力セルを備えるコンポーネント等のコンポーネントの電圧を平衡化させるためのモジュールおよび方法を提供する。本発明の一実施形態によれば、インタフェース回路は、第１のコンポーネントの電圧を監視する動作モードで動作され、第１のコンポーネントの電圧をサンプリングする別の動作モードで動作され、かつ第１のコンポーネントの電圧を平衡化させるさらに別の動作モードで動作される。

ば各種実施形態によれば、モジュールは、一体となって統合されたインタフェースまたはスイッチングネットワーク、ならびに、例えば、トランジスタおよびレジスタ、または平衡化を達成するためにこのインタフェースまたはスイッチングネットワークと一体となって統合されるレジスタ等の素子を含む。

本発明の別の実施形態によれば、１つ以上の電力セルとインタフェースをとる方法であって、この方法が、第１スイッチング素子が第１スイッチング素子構成になるように構成され、第２スイッチング素子の第２スイッチング素子構成に形成されるとこれら１つ以上の電力セルの内の第１電力セルの電圧を監視することと、第１スイッチング素子が第２スイッチング素子構成になるように構成されており、第２スイッチング素子の第２スイッチング素子構成に形成されると第１電力セルからサンプリングされた電圧を発生させることと、第２スイッチング素子の第１スイッチング素子構成に形成されると第１電力セルの電圧を平衡化させることと、を含む。

別の実施形態によれば、第１、第２および第３端子を有する第１スイッチングネットワークと、第１スイッチングネットワークの第１と第２端子間に結合された第１エネルギー貯蔵素子と、第１スイッチングネットワークの第１端子に結合された第１インピーダンス素子と、第１スイッチングネットワークの第３端子に結合された第２インピーダンス素子と、を備えるモジュールが提供される。

図１は、フィルタ回路２２に接続された制御モジュール１２を備える電力セルモニタおよび制御回路１０のブロック図である。電力セルモニタおよび制御回路１０は、電力貯蔵装置２４に接続されている。制御モジュール１２は、制御モジュール１２の入力部に接続されたまたは代替的に、制御モジュール１２の入力部として機能する入力部と、アナログデジタルコンバータ（ＡＤＣ）２０に接続された出力部を有するマルチプレクサ（ＭＵＸ）１８の入力部に接続された出力部と、を有するインタフェースネットワーク１６を含む。電源貯蔵装置２４は、それぞれ、制御回路１０の対応するフィルタ部分２２_１、２２_２、・・・、２２_ｎに接続される複数の電力セル２４_１、２４_２、・・・、２４_ｎから成り得る。あるいは、電力貯蔵装置は、キャパシタ、燃料セル、バッテリ等から成り得る。インタフェースネットワーク１６は、複数のスイッチング素子１６_１、１６_２、・・・、１６_ｎから成り得るが、ここで、スイッング素子１６_１は、入力端子１６_１Ｉ１、１６_１Ｉ２、１６_１Ｉ３、１６_１Ｉ４、１６_１Ｉ５と、出力端子１６_１Ｏ１、１６_１Ｏ２、１６_１Ｏ３とを有し、スイッング素子１６_２は、入力端子１６_２Ｉ１、１６_２Ｉ２、１６_２Ｉ３、１６_２Ｉ４、１６_２Ｉ５と、出力端子１６_２Ｏ１、１６_２Ｏ２、１６_２Ｏ３とを有し、スイッング素子１６ｎは、入力端子１６_ｎＩ１、１６_ｎＩ２、１６_ｎＩ３、１６_ｎＩ４、１６_ｎＩ５と、出力端子１６_ｎＯ１、１６_ｎＯ２および１６_ｎＯ３を有する。ある実施形態によれば、入力端子１６_１Ｉ３は入力端子１６_２Ｉ１に接続されて入力端子１６_ＣＩ１を形成し、入力端子１６_{（ｎ−１）}Ｉ３は入力端子１６_ｎＩ１に接続されて入力端子１６_ＣＩ（ｎ−１）を形成し；出力端子１６_１Ｏ３は出力端子１６_２Ｏ１に接続されて出力端子１６_ＣＯ１を形成し、出力端子１６_{（ｎ−１）}Ｏ３は出力端子１６_ｎＯ１に接続されて出力端子１６_ＣＯ（ｎ−１）を形成する。添字「ｎ」は整数を表すことに留意されたい。

別の実施形態では、制御モジュール１２は、入力ピンまたは入力リード線１２Ｐ_１、１２Ｐ_２、１２Ｐ_３、１２Ｐ_４、・・・、１２Ｐ_{（２ｎ−１）}、１２Ｐ_２ｎ、１２Ｐ_{（２ｎ＋１）}を有する半導体パッケージ中のモノリシック集積された半導体デバイスであり、ここで、ｎは、整数を表す。例えば、入力端子１６_１Ｉ１、１６_１Ｉ２、１６_ＣＩ１、１６_２Ｉ２、・・・、１６_ＣＩ（ｎ−１）、１６_ｎＩ２および１６_ｎＩ３は、それぞれ、入力ピン１２Ｐ_１、１２Ｐ_２、１２Ｐ_３、１２Ｐ_４、・・・、１２Ｐ_{（２ｎ−１）}、１２Ｐ_２ｎおよび１２Ｐ_{（２ｎ＋１）}に接続される。入力端子１６_１Ｉ１、１６_１Ｉ２、１６_ＣＩ１、１６_２Ｉ２、・・・、１６_ＣＩ（ｎ−１）、１６_ｎＩ２、および１６_ｎＩ３は、それぞれ、入力ピン１２Ｐ_１、１２Ｐ_２、１２Ｐ_３、１２Ｐ_４、・・・、１２Ｐ_{（２ｎ−１）}、１２Ｐ_２ｎ、および１２Ｐ_{（２ｎ＋１）}に直接に接続されているように図示されているが、これは本発明を制限するものではなく、他の回路要素を介して相互に接続されてもよい。あるいは、入力端子１６_１Ｉ１、１６_１Ｉ２、１６_ＣＩ１、１６_２Ｉ２、・・・、１６_ＣＩ（ｎ−１）、１６_ｎＩ２および１６_ｎＩ３は、それぞれ、入力ピン１２Ｐ_１、１２Ｐ_２、１２Ｐ_３、１２Ｐ_４、・・・、１２Ｐ_{（２ｎ−１）}、１２Ｐ_２ｎおよび１２Ｐ_{（２ｎ＋１）}として機能し得る。

別の実施形態によれば、制御モジュール１２およびフィルタ部分２２はモノリシックに集積されて、集積半導体デバイスを形成している。制御モジュール１２およびフィルタ部分２２がモノリシックに集積されている実施形態では、入力ピン１２Ｐ_１、１２Ｐ_２、１２Ｐ_３、１２Ｐ_４、・・・、１２Ｐ_{（２ｎ−１）}、１２Ｐ_２ｎおよび１２Ｐ_{（２ｎ＋１）}は存在せず、入力端子２２_１Ｉ１、２２_ＣＩ１、２２_ＣＩ（ｎ−１）および２２_ｎＩ２が、入力ピンとして機能するか、あるいは、入力ピンに接続されている。

スイッチング素子１６_１の入力端子１６_１Ｉ４および１６_１Ｉ５は、それぞれ制御信号Ｖ２６_１およびＶ２８_１を受信するように結合されており、スイッチング素子１６_２の入力端子１６_２Ｉ４および１６_２Ｉ５は、それぞれ、制御信号Ｖ２６_２およびＶ２８_２を受信するように結合されており、スイッチング素子１６_ｎの入力端子１６_ｎＩ４および１６_ｎＩ５は、それぞれ、制御信号Ｖ２６_ｎおよびＶ２８_ｎを受信するように結合されている。

スイッチング素子１６_１、・・・、１６_ｎの出力端子１６_１Ｏ１、１６_１Ｏ２、１６_ＣＯ１、１６_２Ｏ２、・・・、１６_ＣＯ（ｎ−１）、１６_ｎＯ２および１６_ｎＯ３は、ＭＵＸ１８の対応する入力端子に接続されている。

フィルタ２２は複数のフィルタ部分２２_１、２２_２、・・・、２２_ｎから成り、ここで、各フィルタ部分は、電力貯蔵装置２４の対応する電力セルに接続されている入力端子と、インタフェースネットワーク１６の対応する入力ピンに接続されている出力端子とを含む。フィルタ部分２２_１は、入力端子２２_１Ｉ１および２２_１Ｉ２と、出力端子２２_１Ｏ１、２２_１Ｏ２および２２_１Ｏ３とを有し、フィルタ部分２２_２は、入力端子２２_２Ｉ１および２２_２Ｉ２と、出力端子２２_２Ｏ１、２２_２Ｏ２および２２_２Ｏ３とを有し、フィルタ部分２２_ｎは、入力端子２２_ｎＩ１および２２_ｎＩ２と、出力端子２２_ｎＯ１、２２_ｎＯ２および２２_ｎＯ３とを有する。ある実施形態によれば、入力端子２２_１Ｉ２は入力端子２２_２Ｉ１に接続されて入力端子２２_ＣＩ１を形成し、入力端子２２_{（ｎ−１）}Ｉ２は入力端子２２_ｎＩ１に接続されて入力端子２２_ＣＩ（ｎ−１）を形成する。出力端子２２_１Ｏ３は出力端子２２_２Ｏ１に接続されて出力端子２２_ＣＯ１を形成し、出力端子２２_{（ｎ−１）}Ｏ３は出力端子２２_ｎＯ１に接続されて出力端子２２_ＣＯ（ｎ−１）を形成する。制御モジュール１２がモノリシック集積された半導体デバイスで、フィルタ２２が個別の回路素子から形成されている実施形態では、出力端子２２_１Ｏ１、２２_１Ｏ２、２２_ＣＯ１、２２_２Ｏ２、・・・、２２_ＣＯ（ｎ−１）、２２_ｎＯ２および２２_ｎＯ３は、それぞれ、入力ピン１２Ｐ_１、１２Ｐ_２、１２Ｐ_３、１２Ｐ_４、・・・、１２Ｐ_{（２ｎ−１）}、１２Ｐ_２ｎおよび１２Ｐ_{（２ｎ＋１）}に接続される。

入力端子２２_１Ｉ１は、電力セル２４_１の正極に接続され、入力端子２２_ＣＩ１は、それぞれ、電力セル２４_１および２４_２の負極および正極に接続される。入力端子２２_ＣＩ（ｎ−１）は電力セル２４_ｎの正極に接続される。入力端子２２_ｎＩ２は電力セル２４_ｎの負極に接続される。

スイッチング素子１６_１、１６_２、・・・、１６_ｎ、フィルタ部分２２_１、２２_２、・・・、２２_ｎおよび電力セル２４_１、２４_２、・・・、２４_ｎの個数は、本発明の制限ではないことに留意されたい。

完全を期すために、図２は、それぞれ、４つのフィルタ部分２２_１、２２_２、２２_３、および２２_４に接続された４つのスイッチング素子１６_１、１６_２、１６_３、および１６_４を備える電力セルモニタおよび制御回路１０Ａを説明するために包含される。したがって、制御回路１０Ａは、４つの電力貯蔵装置２４_１、２４_２、２４_３および２４_４に接続される。４つのスイッチング素子、４つのフィルタ部分および４つの電力貯蔵装置が図２に図示されているが、これは本発明の制限ではない、すなわち、４つより多いまたは少ないスイッチング素子や、フィルタ部分や、電力貯蔵装置が存在し得る。より具体的には、スイッチング素子１６_１は、入力端子１６_１Ｉ１、１６_１Ｉ２、１６_１Ｉ３、１６_１Ｉ４および１６_１Ｉ５と、出力端子１６_１Ｏ１、１６_１Ｏ２および１６_１Ｏ３と、を有し；スイッチング素子１６_２は、入力端子１６_２Ｉ１、１６_２Ｉ２、１６_２Ｉ３、１６_２Ｉ４および１６_２Ｉ５と出力端子１６_２Ｏ１、１６_２Ｏ２および１６_２Ｏ３と、を有し、スイッチング素子１６_３は、入力端子１６_３Ｉ１、１６_３Ｉ２、１６_３Ｉ３、１６_３Ｉ４および１６_３Ｉ５と出力端子１６_３Ｏ１、１６_３Ｏ２および１６_３Ｏ３と、を有し、スイッチング素子１６_４は、入力端子１６_４Ｉ１、１６_４Ｉ２、１６_４Ｉ３、１６_４Ｉ４および１６_４Ｉ５と出力端子１６_４Ｏ１、１６_４Ｏ２および１６_４Ｏ３と、を有する。ある実施形態によれば、入力端子１６_１Ｉ３は入力端子１６_２Ｉ１に接続されて入力端子１６_ＣＩ１を形成し、入力端子１６_２Ｉ３は入力端子１６_３Ｉ１に接続されて入力端子１６_ＣＩ２を形成し、入力端子１６_３Ｉ３は入力端子１６_４Ｉ１に接続されて入力端子１６_ＣＩ３を形成し、出力端子１６_１Ｏ３は出力端子１６_２Ｏ１に接続されて出力端子１６_ＣＯ１を形成し、出力端子１６_２Ｏ３は出力端子１６_３Ｏ１に接続されて出力端子１６_ＣＯ２を形成し、出力端子１６_３Ｏ３は出力端子１６_４Ｏ１に接続されて出力端子１６_ＣＯ３を形成し得る。

スイッチング素子１６_１の入力端子１６_１Ｉ４および１６_１Ｉ５は、それぞれ、制御信号Ｖ２６_１およびＶ２８_１を受信するように結合されており、スイッチング素子１６_２の入力端子１６_２Ｉ４および１６_２Ｉ５は、それぞれ、制御信号Ｖ２６_２およびＶ２８_２を受信するように結合されており、スイッチング素子１６_３の入力端子１６_３Ｉ４および１６_３Ｉ５は、それぞれ、制御信号Ｖ２６_３およびＶ２８_３を受信するように結合されており、スイッチング素子１６_４の入力端子１６_４Ｉ４および１６_４Ｉ５は、それぞれ、制御信号Ｖ２６_４およびＶ２８_４を受信するように結合されている。

それぞれ、スイッチング素子１６_１、１６_２、１６_３および１６_４の出力端子１６_１Ｏ１、１６_１Ｏ２、１６_ＣＯ１、１６_２Ｏ２、１６_ＣＯ２，１６_３Ｏ２、１６_ＣＯ３、１６_４Ｏ２、および１６_４Ｏ３は、ＭＵＸ１８の対応する入力端子に接続される。

フィルタ２２は複数のフィルタ部分２２_１、２２_２、２２_３および２２_４から成り、ここで、各フィルタ部分は、電力貯蔵装置２４の対応する電力セル２４_１、２４_２、２４_３および２４_４に接続された入力端子ならびに制御モジュール１２のスイッチング素子の対応する入力ピンに接続された出力端子を含む。フィルタ部分２２_１は、入力端子２２_１Ｉ１および２２_１Ｉ２と出力端子２２_１Ｏ１、２２_１Ｏ２および２２_１Ｏ３と、を有し、フィルタ部分２２_２は、入力端子２２_２Ｉ１および２２_２Ｉ２と出力端子２２_２Ｏ１、２２_２Ｏ２および２２_２Ｏ３と、を有し、フィルタ部分２２_３は、入力端子２２_３Ｉ１および２２_３Ｉ２と出力端子２２_３Ｏ１、２２_３Ｏ２および２２_３Ｏ３と、を有し、フィルタ部分２２_４は、入力端子２２_４Ｉ１および２２_４Ｉ２と出力端子２２_４Ｏ１、２２_４Ｏ２および２２_４Ｏ３と、を有する。ある実施形態によれば、入力端子２２_１Ｉ２は入力端子２２_２Ｉ１に接続されて入力端子２２_ＣＩ１を形成し、入力端子２２_２Ｉ２は入力端子２２_３Ｉ１に接続されて入力端子２２_ＣＩ２を形成し、入力端子２２_３Ｉ２は入力端子２２_４Ｉ１に接続されて入力端子２２_ＣＩ３を形成する。入力端子２２_１Ｉ１は、電力セル２４_１の正極に接続され、入力端子２２_ＣＩ１は、それぞれ、電力セル２４_１および２４_２の負極および正極に接続される。入力端子２２_ＣＩ２は、それぞれ、電力セル２４_２および２４_３の負極および正極に接続される。入力端子２２_ＣＩ３は、それぞれ、電力セル２４_３および２４_４の負極および正極に接続される。入力端子２２_４Ｉ２は、電力セル２４_４の負極に接続される。

出力端子２２_１０３は出力端子２２_２０１に接続されて出力端子２２_ＣＯ１を形成し、出力端子２２_２Ｏ３は出力端子２２_３Ｏ１に接続されて出力端子２２_ＣＯ２を形成し、出力端子２２_３Ｏ３は出力端子２２_４Ｏ１に接続されて出力端子２２_ＣＯ３を形成し得る。出力端子２２_１Ｏ１は入力ピン１２Ｐ_１に接続され、出力端子２２_１Ｏ２は入力ピン１２Ｐ_２に接続され、出力端子２２_ＣＯ１は入力ピン１２Ｐ_３に接続され、出力端子２２_２Ｏ２は入力ピン１２Ｐ_４に接続され、出力端子２２_ＣＯ２は入力ピン１２Ｐ_５に接続され、出力端子２２_３Ｏ２は入力ピン１２Ｐ_６に接続され、出力端子２２_ＣＯ３は入力ピン１２Ｐ_７に接続され、出力端子２２_４Ｏ２は入力ピン１２Ｐ_８に接続され、出力端子２２_４Ｏ３は入力ピン１２Ｐ_９に接続される。

図３は、本発明の別の実施形態によれば、フィルタ部分２２_ｍを介して電力セル２４_ｍに接続されるインタフェースネットワーク１６（図１および２を参照して説明した）のスイッチング素子またはスイッチング部分１６_ｍの回路図である。図１のスイッチング素子１６_１、１６_２、・・・、１６_ｎが、スイッチング素子１６_ｍから成り、かつ変数ｍが、整数１、２、・・・、ｎを表すために用いられることに留意されたい。例えば、スイッチング素子１６_１はスイッチング素子１６_ｍに対応するが、ここで、ｍは、１に置き換えられ、スイッチング素子１６_２はスイッチング素子１６_ｍに対応するが、ここで、ｍは、２に置き換えられ、スイッチング素子１６_ｎはスイッチング素子１６_ｍに対応するが、ここで、ｍは、ｎに置き換えられる。同様に、図２のスイッチング素子１６_１、１６_２、１６_３、１６_４は、スイッチング素子１６_ｍから成り、変数ｍは、整数１、２、３および４を表すために用いられている。例えば、スイッチング素子１６_１はスイッチング素子１６_ｍに対応するが、ここで、ｍは、１に置き換えられ、スイッチング素子１６_２はスイッチング素子１６_ｍに対応するが、ここで、ｍは、２に置き換えられ、スイッチング素子１６_３はスイッチング素子１６_ｍに対応するが、ここで、ｍは、３に置き換えられ、スイッチング素子１６_４はスイッチング素子１６_ｍに対応するが、ここで、ｍは、４に置き換えられる。

スイッチング素子１６_ｍはスイッチ２６_ｍおよび２８_ｍを含み、各スイッチ２６_ｍおよび２８_ｍは制御端子および１対の導電端子を含む。スイッチ２６_ｍは電流制御素子または平衡化スイッチと呼ばれ、スイッチ２８_ｍはサンプリングスイッチと呼ばれ得る。より具体的には、スイッチ２６_ｍは、制御端子２６_ｍ，１、導電端子２６_ｍ，２および導電端子２６_ｍ，３を有する。導電端子２６_ｍ，２は、入力端子１６_ｍＩ１および出力端子１６_ｍＯ１に接続される。導電端子２６_ｍ，２は、端子１６_ｍＩ１および１６_ｍＯ１に接続され得るか、または代替的に、端子１６_ｍＩ１および１６_ｍＯ１は入／出力端子を形成し得ることに留意されたい。スイッチ２８_ｍは、制御端子２８_ｍ，１、導電端子２８_ｍ，２および導電端子２８_ｍ，３を有する。導電端子２８_ｍ，２は、導電端子２６_ｍ、３ならびに端子１６_ｍＩ２および１６_ｍＯ２に接続される。導電端子２８_ｍ，３は、入力端子１６_ｍＩ３および出力端子１６_ｍＯ３に接続される。導電端子２８_ｍ，３は、端子１６_ｍＩ３および１６_ｍＯ３に接続され得るか、または代替的に、端子１６_ｍＩ３および１６_ｍＯ３は入／出力端子を形成し得ることに留意されたい。さらに、端子２６_ｍ，１は、図１の端子１６_１Ｉ４、１６_２Ｉ４、・・・、１６_ｎＩ４に対応し、端子２８_ｍ，１は、図１の端子１６_１Ｉ５、１６_２Ｉ５、・・・、１６_ｎＩ５に対応することに留意されたい。

フィルタ部分２２_ｍは、入力端子２２_ｍＩ１に接続された、または代替的に、入力端子２２_ｍＩ１として機能する端子と、出力端子２２_ｍＯ１に接続された、または代替的に、端子２２_ｍＯ１として機能する端子と、を有するインピーダンス素子３４_ｍを備える。出力端子２２_ｍＯ１は、エネルギー貯蔵素子３６_ｍを介して出力端子２２_ｍＯ２に接続され得る。入力端子２２_ｍＩ２は、インピーダンス素子３４_{（ｍ＋１）}を介して出力端子２２_ｍＯ３に接続され得る。例えば、インピーダンス素子３４_ｍおよび３４_{（ｍ＋１）}はレジスタであり、エネルギー貯蔵素子３６_ｍはキャパシタである。インピーダンス素子３４_ｍおよび３４_{（ｍ＋１）}はレジスタにはかぎられないため、これらは図３では記号Ｚで表されている。スイッチング部分１６_ｍがモノリシック集積された半導体デバイスもしくはモノリシック集積された半導体デバイスのある部分であり、回路素子３４_ｍ、３４_{（ｍ＋１）}および３６_ｍが個別の回路素子である実施形態では、回路素子３４_ｍ、３４_{（ｍ＋１）}および３６_ｍは入力ピン１２Ｐ_{（２ｍ−１）}、１２Ｐ_２ｍおよび１２Ｐ_{（２ｍ＋１）}を介してスイッチング部分１６_ｍに接続される、すなわち、出力端子２２_ｍＯ１は入力ピン１２Ｐ_{（２ｍ−１）}に接続され、出力端子２２_ｍＯ２は入力ピン１２Ｐ_２ｍに接続され、出力端子２２_ｍＯ３は入力ピン１２Ｐ_{（２ｍ＋１）}に接続される。

電力セル２４_ｍは、フィルタ部分２２_ｍの入力端子２２_ｍＩ１に接続された正極と、フィルタ部分２２_ｍの入力端子２２_ｍＩ２に接続された負極と、を有するバッテリセルを備える。

出力端子２２_ｍＯ１は入力端子１６_ｍＩ１に電気的に接続され、出力端子２２_ｍＯ２は入力端子１６_ｍＩ２に電気的に接続され、出力端子２２_ｍＯ３は入力端子１６_ｍＩ３に電気的に接続されることに留意されたい。

引き続き図３を参照すると、スイッチング部分１６_ｍは、フィルタリング継続観察モード、サンプルアンドホールドモードおよび平衡化モードを含む少なくとも３つの互いに異なる動作モードで動作する。継続観察動作モードでは、電力セル２４_ｍにまたがる電圧を、スイッチング素子２６_ｍおよび２８_ｍをオープンまたはクローズするように構成することによって監視する。例えば、電力セル２４_ｍにまたがる電圧は、スイッチング素子２６_ｍをオープンするのに適切な制御電圧Ｖ２６_ｍをスイッチング素子２６_ｍの制御端子に印加し、スイッチング素子２８_ｍをクローズするのに適切な制御電圧Ｖ２８_ｍをスイッチング素子２８_ｍの制御端子に印加し、これによって、出力端子１６_ｍＯ２を出力端子１６_ｍＯ３に短絡させることによって監視することが可能である。

スイッチング素子２８_ｍをクローズすると、出力端子１６_ｍＯ２が出力端子１６_ｍ０３に短絡され、キャパシタ３６_ｍが電力セル２４_ｍの電圧に実質的に充電される、すなわち、キャパシタ３６_ｍは、電力セル２４_ｍの電圧に実質的に等しい電圧にまで充電される。キャパシタ３６_ｍの電圧は、出力端子１６_ｍＯ１と１６_ｍＯ２間に出力される。ＭＵＸ１８（図１および２に示す）は、出力端子１６_ｍＯ１と１６_ｍＯ２間の電圧をＡＤコンバータ２０に伝達するように構成されている。したがって、電力セル２４_ｍのフィルタリングされた電圧を表す電圧は、ＡＤＣ２０に伝達され、これによって電力セル２４_ｍにまたがる電圧を観察または監視する。

サンプルアンドホールド動作モードでは、電力セル２４_ｍにまたがる電圧を、スイッチング素子２６_ｍをオープンするのに適切な制御電圧Ｖ２６_ｍをスイッチング素子２６_ｍの制御端子に印加し、スイッチング素子２８_ｍをクローズするのに適切な制御電圧Ｖ２８_ｍをスイッチング素子２８_ｍの制御端子に印加し、これによって、出力端子１６_ｍＯ２を出力端子１６_ｍＯ３に短絡させることによって、サンプリングならびに記憶もしくは保持することが可能である。キャパシタ３６_ｍは、電力セル２４_ｍにまたがる電圧に実質的に等しい電圧に充電される、すなわち、キャパシタ３６_ｍは電力セル２４_ｍの電圧をサンプリングする。

電力セル２４_ｍの電圧をサンプリングした後、スイッチング素子２６_ｍをオープンするのに適した制御電圧Ｖ２６_ｍがスイッチング素子２６_ｍの制御端子に維持され、スイッチング素子２８_ｍをオープンするのに適した制御電圧Ｖ２８_ｍがスイッチング素子２８_ｍの制御端子に印加される。ＭＵＸ１８およびＡＤＣ２０（図１および２に示す）は、出力端子１６_ｍＯ１および１６_ｍＯ２が高インピーダンスネットワークに接続されるように構成される。キャパシタ３６_ｍの両端に現れるサンプリングされた電圧は保持される。キャパシタ３６_ｍにまたがる電圧は、出力端子１６_ｍＯ１を出力端子１６_ｍＯ２間に出力される。ＭＵＸ１８は、出力端子１６_ｍＯ１と出力端子１６_ｍＯ２との間の電圧をＡＤコンバータ２０に伝達するように構成される。したがって、電力セル２４_ｍの電圧を表すサンプリングされた電圧はＡＤＣ２０に伝達される。

平衡化動作モードでは、電力セル２４_ｍにまたがる電圧は、スイッチング素子２６_ｍをクローズするのに適切な制御電圧Ｖ２６_ｍをスイッチング素子２６_ｍの制御端子に印加し、スイッチング素子２８_ｍをクローズするのに適切な制御電圧Ｖ２８_ｍをスイッチング素子２８_ｍの制御端子に印加することによって平衡化させることが可能である。したがって、インピーダンス素子３４_ｍ、スイッチング素子２６_ｍ、スイッチング素子２８_ｍおよびインピーダンス素子３４_{（ｍ＋１）}を通過する平衡化電流によって、電力セル２４_ｍが放電される。スイッチング素子２６_ｍは平衡化スイッチまたはスイッチと呼ばれ、スイッチング素子２８_ｍはサンプリングスイッチまたはスイッチと呼ばれ得る。

図４は、図１を参照して説明したように制御モジュール１２およびフィルタ回路２２を備え、図３を参照して説明したフィルタ回路２２およびインタフェース回路１６の回路実装物の実施形態をさらに含む電力セルモニタおよび制御回路１００のブロック図である。図１の実施形態と同様に、図４に示すインタフェースネットワーク１６のスイッチングネットワーク１６_１、１６_２、・・・、１６_ｎはスイッチング素子１６_ｍから成り、ここで、変数ｍは、図３を参照して説明されるように、整数１、２、・・・、ｎを表すために用いられる。例えば、スイッチングネットワーク１６_１はスイッチング部分１６_ｍに対応し、ここで、ｍは、１で置き換えられ、スイッチングネットワーク１６_２はスイッチング部分１６_ｍに対応し、ここで、ｍは、２で置き換えられ、スイッチングネットワーク１６_ｎはスイッチング部分１６_ｍに対応し、ここで、ｍは、ｎで置き換えられる。

制御回路１００はバッテリ装置２４に接続される。上述したように、制御モジュール１２は、制御モジュール１２の入力部に結合されるか、または代替的に、制御モジュール１２の入力部として機能する入力端子および、アナログツーデジタルコンバータ（ＡＤＣ）２０に接続される出力部を有するマルチプレクサ（ＭＵＸ）１８の入力部に結合される出力端子を有するインタフェースネットワーク１６を含む。インタフェースネットワーク１６は、図１および３を参照して説明した。

フィルタ２２は複数のフィルタ部分２２_１、２２_２、・・・、２２_ｎから成り、ここで、各フィルタ部分は、電力貯蔵装置２４の対応する電力セル２４_１、２４_２、・・・、２４_ｎに接続されている入力端子と、スイッチングネットワーク１６_１、１６_２、・・・、１６_ｎの対応する入力端端子に接続されている出力端子と、を含む。フィルタ部分２２_１は、入力端子２２_１Ｉ１および２２_ＣＩ１と、出力端子２２_１Ｏ１、２２_１Ｏ２および２２_ＣＯ１と、を有し、フィルタ部分２２_２は、入力端子２２_ＣＩ１および２２_ＣＩ２と、出力端子２２_ＣＯ１、２２_２Ｏ２および２２_ＣＯ２と、を有し、フィルタ部分２２_ｎは、入力端子２２_ＣＩ（ｎ−１）および２２_ｎＩ２と、出力端子２２_ｃＯ（ｎ−１）、２２_ｎＯ２および２２_ｎＯ３と、を有する。

入力端子２２_１Ｉ１は、電力セル２４_１の正の端子に接続され、入力端子２２_ＣＩ１は、それぞれ、電力セル２４_１および２４_２の負の端子および正の端子に接続される。入力端子２２_ＣＩ（ｎ−１）は電力セル２４_ｎの正の端子に接続され、入力端子２２_ｎＩ２は電力セル２４_ｎの負の端子に接続される。

フィルタ部分２２_１は、インピーダンス素子３４_１および３４_２と、エネルギー貯蔵素子３６_１と、を備える。より具体的には、出力端子２２_１Ｏ１は、インピーダンス素子３４_１を介して入力端子２２_１Ｉ１に、エネルギー貯蔵素子３６_１を介して出力端子２２_１Ｏ２に接続される。入力端子２２_ＣＩ１は、インピーダンス素子３４_２を介して出力端子２２_ＣＯ１に接続される。インピーダンス素子３４_２はフィルタ部分２２_１および２２_２に対して共通であることに留意されたい。例えば、インピーダンス素子３４_１および３４_２はレジスタであり、エネルギー貯蔵素子３６_１はキャパシタである。

フィルタ部分２２_２は、インピーダンス素子３４_２およびエネルギー貯蔵素子３６_２を備える。より具体的には、出力端子２２_ＣＯ１は、インピーダンス素子３４_２を介して入力端子２２_ＣＩ１に、エネルギー貯蔵素子３６_２を介して出力端子２２_２Ｏ２に接続される。例えば、エネルギー貯蔵素子３６_２はキャパシタである。類似の共有コンポーネントおよび接続部が、フィルタ部分２２_１とフィルタ部分２２_２との間に存在するように、フィルタ部分２２_２と、フィルタ部分２２_２に接続された別のフィルタ部分との間に存在することに留意されたい。明瞭さのために、フィルタ部分２２_２の全てのコンポーネントが図示されているわけではない。

フィルタ部分２２_ｎは、インピーダンス素子３４_ｎおよび３４_{（ｎ＋１）}と、エネルギー貯蔵素子３６_ｎと、を備える。より具体的には、出力端子２２_ＣＯ（ｎ−１）は、インピーダンス素子３４_ｎを介して入力端子２２_ＣＩ（ｎ−１）に、エネルギー貯蔵素子３６_ｎを介して出力端子２２_ｎＯ２に接続される。出力端子２２_ＣＯ（ｎ−１）はまた、入力ピン１２Ｐ_{（２ｎ−１）}に接続される。入力端子２２_ｎＩ２は、インピーダンス素子３４_{（ｎ＋１）}を介して出力端子２２_ｎＯ３に接続される。例えば、インピーダンス素子３４_ｎおよび３４_{（ｎ＋１）}はレジスタであり、エネルギー貯蔵素子３６_ｎはキャパシタである。インピーダンス素子３４_ｎおよび３４_{（ｎ＋１）}はレジスタであることに限られないため、図４では記号Ｚで示されている、すなわち、これらは他のタイプのインピーダンス素子であり得る。スイッチング部分１６_１、１６_２、・・・、１６_ｎから成る図４のインタフェースネットワーク１６は、フィルタリング継続観察モード、サンプルアンドホールドモードおよび平衡化モードを含む少なくとも３つの互いに異なる動作モードで動作する。インタフェース回路１６の動作モードは、図３を参照して説明されている。

図５は、本発明の別の実施形態によれば、フィルタ部分２２_ｍを介して電力セル２４_ｍに接続されるインタフェースネットワーク１６（図１および２を参照して説明した）のスイッチング部分１６_ｍの回路図である。図１のスイッチングネットワーク１６_１、１６_２、・・・、１６_ｎが、スイッチング部分１６_ｍから成り、かつ変数ｍが、整数１、２、・・・、ｎを表すために用いられることに留意されたい。例えば、スイッチングネットワーク１６_１はスイッチング部分１６_ｍに対応するが、ここで、ｍは、１に置き換えられ、スイッチングネットワーク１６_２はスイッチング部分１６_ｍに対応するが、ここで、ｍは、２に置き換えられ、スイッチング素子１６_ｎはスイッチング部分１６_ｍに対応するが、ここで、ｍは、ｎに置き換えられる。図５のスイッチング部分１６_ｍは図３のスイッチング部分１６_ｍに類似しているが、キャパシタ３６_ｍの端子のうちの１つが入力ピン１２Ｐ_{（２ｍ−１）}に接続されていない点だけが異なる。したがって、キャパシタ３６_ｍは、一方の端子は入力ピン１２Ｐ_２ｍに接続されているが、他方の端子は別の回路（図６に示す）と共有されている。図３を参照して述べたように、スイッチング素子２６_ｍは平衡化スイッチまたはスイッチと呼ばれ、スイッチング素子２８_ｍはサンプリングスイッチまたはスイッチと呼ばれ得る。

図６は、図１を参照して説明したように制御モジュール１２およびフィルタ回路２２を備え、図５を参照して説明したフィルタ回路２２およびインタフェース回路１６の実装物の実施形態をさらに含む電力セルモニタおよび制御モジュール１５０のブロック図である。制御モジュール１５０は、バッテリ装置２４に接続される。上述したように、制御モジュール１２は、制御モジュール１２の入力部に接続されるか、または代替的に、制御モジュール１２の入力部として機能する入力端子と、アナログツーデジタルコンバータ（ＡＤＣ）２０に接続される出力を有するマルチプレクサ（ＭＵＸ）１８の対応する入力部に接続される出力端子と、を有するインタフェースネットワーク１６を含む。インタフェース回路１６は、スイッチング部分１６_１、１６_２、・・・、１６_ｎおよびスイッチング端子２６Ａから成る。スイッチング部分１６_１、１６_２、・・・、１６_ｎは、図４を参照して説明されている。

スイッチング素子２６Ａは、制御信号Ｖ２６Ａを受信するように結合された制御端子２６Ａ_１、導電端子２６Ａ_２および導電端子２６Ａ_３を有する。導電端子２６Ａ_２は、導電端子１６_ＡＩ１および出力端子１６_ＡＯ１に接続される。導電端子２６Ａ_３は、入力端子１６_１Ｉ１、出力端子１６_１Ｏ１および導電端子２６_１、２に接続される。

出力端子１６_ＡＯ１、１６_１Ｏ１、１６_１Ｏ２、１６_ＣＯ１、１６_２Ｏ２、・・・、１６_ＣＯ（ｎ−１）、１６_ｎＯ２、１６_ｎＯ３は、ＭＵＸ１８の対応する入力端子に接続される。

フィルタ２２は複数のフィルタ部分２２_１、２２_２、・・・、２２_ｎから成り、ここで、各フィルタ部分は、電力貯蔵装置２４の対応する電力セル２４_１、２４_２、・・・、２４_ｎに接続される入力端子と、スイッチングネットワーク１６_１、１６_２、・・・、１６_ｎの対応する入力端子に接続されている出力端子と、を含む。フィルタ部分２２_１は、入力端子２２_１Ｉ１および２２_ＣＩ１ならびに出力端子２２_１Ｏ１、２２_１Ｏ２および２２_ＣＯ１を有し、フィルタ部分２２_２は、入力端子２２_ＣＩ１および２２_ＣＩ２ならびに出力端子２２_ＣＯ１、２２_２Ｏ２および２２_ＣＯ２を有し、フィルタ部分２２_ｎは、入力端子２２_ＣＩ（ｎ−１）および２２_ｎＩ２ならびに出力端子２２_ＣＯ（ｎ−１）、２２_ｎＯ２および２２_ｎＯ３を有する。

入力端子２２_１Ｉ１は、電力セル２４_１の正極に接続され、入力端子２２_ＣＩ１は、それぞれ、電力セル２４_１および２４_２の負極および正極に接続される。入力端子２２_ＣＩ（ｎ−１）は電力セル２４_ｎの正極に接続され、入力端子２２_ｎＩ２は電力セル２４_ｎの負極に接続される。

フィルタ部分２２_１は、インピーダンス素子３４_１および３４_２とエネルギー貯蔵素子３６_１と、を備えるが、エネルギー貯蔵素子３６_１は、入力ピン１２Ｐ_Ａに接続された端子および入力ピン１２Ｐ_２に接続された端子を有する。出力端子２２_１Ｏ１は入力ピン１２Ｐ_１に接続される。入力端子２２_ＣＩ１はインピーダンス素子３４_２を介して出力端子２２_ＣＯ１に接続される。インピーダンス素子３４_２はフィルタ部分２２_１および２２_２に共通であることに留意されたい。例えば、インピーダンス素子３４_１および３４_２はレジスタであり、エネルギー貯蔵素子３６_１はキャパシタである。

フィルタ部分２２_２は、インピーダンス素子３４_２およびエネルギー貯蔵素子３６_２を備える。出力端子２２_ＣＯ１は、入力ピン１２Ｐ_３に接続される。エネルギー貯蔵素子３６_２の一方の端子は入力ピン１２Ｐ_２に接続され、キャパシタ３６_２の他方の端子は入力ピン１２Ｐ_４に接続される。例えば、インピーダンス素子３４_２はレジスタであり、エネルギー貯蔵素子３６_２はキャパシタである。類似の共有コンポーネントおよび接続部が、フィルタ部分２２_１とフィルタ部分２２_２との間に存在するように、フィルタ部分２２_２と、フィルタ部分２２_２に接続された別のフィルタ部分との間に存在することに留意されたい。明瞭さのために、フィルタ部分２２_２の全てのコンポーネントが図示されているわけではない。

フィルタ部分２２_ｎは、インピーダンス素子３４_ｎおよび３４_{（ｎ＋１）}とエネルギー貯蔵素子３６_ｎと、を備える。出力端子２２_ＣＯ（ｎ−１）は、入力ピン１２Ｐ_{（２ｎ−１）}に接続される。入力端子２２_ＣＩ（ｎ−１）はインピーダンス素子３４_ｎを介して出力端子２２_ＣＯ（ｎ−１）に接続され、入力端子２２_ｎＩ２はインピーダンス素子３４_{（ｎ＋１）}を介して出力端子２２_ｎＯ３に接続される。出力端子２２_ｎＯ３は、入力ピン１２Ｐ_{（２ｎ＋１）}に接続される。エネルギー貯蔵素子３６_ｎは、入力ピン１２Ｐ_２ｎに接続された端子を有し、また、隣接するフィルタ部分に接続された端子を有する。例えば、３つのフィルタ部分が存在する実施形態によれば、エネルギー貯蔵素子３６_ｎのインデックスｎは３である、すなわち、エネルギー貯蔵素子３６_ｎは参照文字３６_３で識別され、フィルタ部分２２_２のエネルギー貯蔵素子３６_２の端子に接続される端子を有する。例えば、インピーダンス素子３４_ｎおよび３４_{（ｎ＋１）}はレジスタであり、エネルギー貯蔵素子３６_ｎはキャパシタである。インピーダンス素子３４_１、３４_２、・・・、３４_ｎ、３４_{（ｎ＋１）}はレジスタであることに限られないため、これらは参照文字Ｚで識別される、すなわち、他のタイプのインピーダンス素子であり得ることになる。

別の実施形態によれば、セルの極性は、これらのセルが図１、２、４および６に示す反対の極性となるように切り替えられる。

引き続き図６を参照すると、スイッチング部分１６_１、・・・、１６_ｎを備えるインタフェースネットワーク１６は、フィルタリング継続観察モード、微分サンプルアンドホールドモードおよび内部平衡化モードを含む少なくとも３つの互いに異なる動作モードで動作する。フィルタリング継続観察動作モードでは、電力セル２４_１、・・・、２４_ｎにまたがる電圧を、スイッチング素子２６_１、・・・、２６_ｎをオープンするように構成し、スイッチング素子２８_１、・・・、２８_ｎと２６Ａをクローズするように構成することによって監視する。例えば、電力セル２４_１にまたがる電圧は、ＭＵＸ１８の、出力端子１６_ＡＯ１および１６₁Ｏ２の電圧をＡＤコンバータ２０に伝達する構成に応答して監視することが可能である。このように、電力セル２４_１のフィルタリングされた電圧を表す電圧がＡＤＣ２０に伝達され、これによって電力セル２４_１にまたがる電圧が観察または監視される。

同様に、電力セル２４_２にまたがる電圧は、ＭＵＸ１８の、出力端子１６_１Ｏ２および１６_２Ｏ２の電圧をＡＤコンバータ２０に伝達する構成に応答して監視することが可能である。このように、電力セル２４_２にまたがる電圧を表す電圧がＡＤＣ２０に伝達され、これによって電力セル２４_２にまたがる電圧が観察または監視される。

電力セル２４_ｎにまたがる電圧は、ＭＵＸ１８の、出力端子１６_{（ｎ−１）}Ｏ２および１６_ｎＯ２の電圧をＡＤコンバータ２０に伝達する構成に応答して監視することが可能である。このように、電力セル２４_ｎにまたがる電圧を表す電圧がＡＤＣ２０に伝達され、これによって電力セル２４_ｎにまたがる電圧が観察または監視される。

微分サンプルアンドホールド動作モードでは、電力セル２４_１、・・・、２４_ｎにまたがる電圧を、それぞれ、スイッチング素子２６Ａ、２６_１、・・・、２６_ｎおよび２８_１、・・・、２８_ｎの制御端子に対して適切な制御電圧Ｖ２６Ａ、Ｖ２６_１、・・・、Ｖ２６_ｎ、およびＶ２８_１、・・・、Ｖ２８_ｎを印加することによってサンプリングならびに記憶もしくは保持することが可能である。サンプリングするために、スイッチング素子は、フィルタリング継続観察モードを可能とするように構成される。このようなスイッチ構成に応答して、キャパシタ３６_１、・・・、３６_ｎは、電力セル２４_１、・・・、２４_ｎにまたがる電圧に実質的に等しい電圧まで充電される。キャパシタ３６_１、・・・、３６_ｎは、フィルタとして機能し、サンプリングされた信号をフィルタリングする。スイッチング素子２６Ａおよび２８_１、・・・、２８_ｎのオン抵抗（Ｒｄｓｏｎ）は、キャパシタ３６_１、・・・、３６_ｎの両端子と直列になっており、これによって、同相雑音に付きものの問題が軽減される。

電力セル２４_１、・・・、２４_ｎの電圧をサンプリングした後、情報は、これらのスイッチング素子の開放に好適な制御電圧Ｖ２６ＡおよびＶ２８_１、・・・、Ｖ２８_ｎを、それぞれ、スイッチング素子２６Ａおよび２８_１、・・・、２８_ｎの制御端子に印加することによってキャパシタ３６_１、・・・、３６_ｎ上に保持される。スイッチング素子２６_１、・・・、２６_ｎは、開放状態にとどまる、すなわち、フィルタリング継続観察モードのときと同じ状態を保つ。このスイッチング構成に応答して、キャパシタ３６_１、・・・、３６_ｎは、電力セル２４_１、・・・、２４_ｎのスタックから隔離され、これによって、それらの電圧が電力セル２４_１、・・・、２４_ｎ上に出力される。

電力セル２４_１の電圧を表すサンプリングされた電圧は、ＭＵＸ１８の、出力端子１６_ＡＯ１および１６_１Ｏ２の電圧をＡＤＣ２０に伝達する構成に応答して監視することが可能である。

ＭＵＸ１８の、出力端子１６_１Ｏ２および１６_２Ｏ２の電圧をＡＤコンバータ２０に伝達する構成に応答して、電力セル２４_２の電圧を表すサンプリングされた電圧がＡＤＣ２０に伝達される。

ＭＵＸ１８の、出力端子１６_{（ｎ−１）}Ｏ２および１６_ｎＯ２の電圧をＡＤコンバータ２０に伝達する構成に応答して、電力セル２４_ｎの電圧を表すサンプリングされた電圧がＡＤＣ２０に伝達される。

内部平衡化動作モードでは、電力セル２４_１にまたがる電圧は、スイッチング素子２６_１および２８_１の閉鎖に好適な制御信号Ｖ２６_１およびＶ２８_１を、それぞれ、スイッチング素子２６_１および２８_１の制御端子に印加することによって平衡化され得る。したがって、インピーダンス素子３４_１、スイッチング素子２６_１、スイッチング素子２８_１およびインピーダンス素子３４_２を通過する平衡化電流によって、電力セル２４_１が放電される。

その他の電力セルにまたがる電圧は、同様の方法を用いることによって平衡化させることが可能であることに留意されたい。

図７は、本発明の別の実施形態によれば、フィルタ部分２２_ｍを介して電力セル２４_ｍに接続されるスイッチング部分１６_ｍ（図１および２を参照して説明した）の回路図である。図１のスイッチングネットワーク１６_１、１６_２、・・・、１６_ｎが、スイッチング部分１６_ｍから成り、かつ変数ｍが、整数１、２、・・・、ｎを表すために用いられることに留意されたい。例えば、スイッチングネットワーク１６_１はスイッチング部分１６_ｍに対応するが、ここで、ｍは、１に置き換えられ、スイッチングネットワーク１６_２はスイッチング部分１６_ｍに対応するが、ここで、ｍは、２に置き換えられ、スイッチングネットワーク１６_ｎはスイッチング部分１６_ｍに対応するが、ここで、ｍは、ｎに置き換えられる。同様に、図２のスイッチングネットワーク１６_１、１６_２、１６_３、１６_４は、スイッチング部分１６_ｍから成り、変数ｍは、整数１、２、３および４を表すために用いられている。例えば、スイッチングネットワーク１６_１はスイッチング部分１６_ｍに対応するが、ここで、ｍは、１に置き換えられ、スイッチングネットワーク１６_２はスイッチング部分１６_ｍに対応するが、ここで、ｍは、２に置き換えられ、スイッチングネットワーク１６_３はスイッチング部分１６_ｍに対応するが、ここで、ｍは、３に置き換えられ、スイッチングネットワーク１６_４はスイッチング部分１６_ｍに対応するが、ここで、ｍは、４に置き換えられる。

スイッチング部分１６_ｍを、図３を参照して説明した。

フィルタ部分２２_ｍは、図３を参照して説明したフィルタ部分に類似しているが、平衡化素子３０_ｍおよび３２_ｍも含む点だけが異なる。例えば、平衡化素子３０_ｍおよび３２_ｍは、それぞれ、トランジスタおよびレジスタである。トランジスタ３０_ｍは、レジスタ３２_ｍを介して入力端子２２_ｍＩ１に接続されるドレイン端子と、入力端子２２_ｍＩ２に接続されるソース端子と、出力端子２２_ｍＯ２として機能するか、または代替的に、出力端子２２_ｍＯ２に接続されるゲート端子と、を有する。出力端子２２_ｍＯ１は、インピーダンス素子３４_ｍを介して入力端子２２_ｍＩ１に接続され、エネルギー貯蔵素子３６_ｍを介して出力端子２２_ｍＯ２に接続される。入力端子２２_ｍＩ２は、インピーダンス素子３４_{（ｍ＋１）}を介して出力端子２２_ｍＯ３に接続される。例えば、インピーダンス素子３４_ｍおよび３４_{（ｍ＋１）}はレジスタであり、エネルギー貯蔵素子３６_ｍはキャパシタである。レジスタ３２_ｍおよび３４_ｍは各々が、一般的には一緒に接続されて、入力端子２２_ｍＩ１に接続されるか、または代替的に、入力端子２２_ｍＩ１を形成する結節を形成する端子を有する。レジスタ３２_ｍの他方の端子はトランジスタ３０_ｍのドレイン端子に接続され、レジスタ３４_ｍの他方の端子はキャパシタ３６_ｍの端子に接続されて、出力端子２２_ｍＯ１として機能するか、または代替的に、出力端子２２_ｍＯ１に接続される結節を形成し得る。キャパシタ３６_ｍの他方の端子はトランジスタ３０_ｍのゲート端子に接続され、また、出力端子２２_ｍＯ２に接続されるか、または代替的に、出力端子２２_ｍＯ２として機能する結節を形成し得る。レジスタ３４_{（ｍ＋１）}は、トランジスタ３０_ｍのソース端子に接続されて、入力端子２２_ｍＩ２に接続されるか、または代替的に、入力端子２２_ｍＩ２として機能する結節を形成する端子と、出力端子２２_ｍＯ３として機能するか、または代替的に、出力端子２２_ｍＯ３に接続される端子と、を有する。インピーダンス素子３２_ｍ、３４_ｍ、および３４_{（ｍ−１）}はレジスタであることに限られないため、図７では記号Ｚで示されている、すなわち、これらは他のタイプのインピーダンス素子であり得る。

電力セル２４_ｍは、フィルタ部分２２_ｍの入力端子２２_ｍＩ１に接続された正極と、フィルタ部分２２_ｍの入力端子２２_ｍＩ２に接続された負極と、を有するバッテリセルを備える。

出力端子２２_ｍＯ１は入力ピン１２Ｐ_{（２ｍ−１）}に電気的に接続され、出力端子２２_ｍＯ２は入力ピン１２Ｐ_２ｍに電気的に接続され、出力端子２２_ｍＯ３は入力ピン１２Ｐ_{（２ｍ＋１）}に電気的に接続されることに留意されたい。

引き続き図７を参照すると、スイッチング部分１６_ｍは、フィルタリング継続監視または観察モードと、サンプルアンドホールドモードと、平衡化モードと、を含む少なくとも３つの互いに異なる動作モードで動作する。フィルタリング継続監視モードでは、スイッチング素子２６_ｍをオープンするのに適切な制御電圧Ｖ２６_ｍがスイッチング素子２６_ｍの制御端子に印加され、スイッチング素子２８_ｍをクローズするのに適切な制御電圧Ｖ２８_ｍがスイッチング素子２８_ｍの制御端子に印加される。スイッチング素子２８_ｍをクローズすることによって、平衡化トランジスタ３０_ｍのゲートツーソース電圧が実質的にゼロに設定され、これによって、平衡化トランジスタ３０_ｍがオフとなる。加えて、フィルタのレジスタ３４_ｍおよび３４_{（ｍ＋１）}を流れる電流は実質的にゼロであり、したがって、キャパシタ３６_ｍは、電力セル２４_ｍにまたがる電圧に実質的に等しい電圧にまで充電される。ＭＵＸ１８（図１および２に図示する）は、出力端子１６_ｍＯ１および１６_ｍＯ２の電圧をＡＤコンバータ２０に伝達するように構成される。したがって、電力セル２４_ｍの電圧を表す電圧がＡＤＣ２０に伝達され、これによって、電力セル２４_ｍにまたがる電圧が観察または監視される。

サンプルアンドホールド動作モードでは、スイッチング素子２６_ｍをオープンするのに適切な制御電圧Ｖ２６_ｍをスイッチング素子２６_ｍの制御端子に印加し、スイッチング素子２８_ｍをクローズするのに適切な制御電圧Ｖ２８_ｍをスイッチング素子２８_ｍの制御端子に印加する。スイッチング素子２８_ｍをクローズすることによって、平衡化トランジスタ３０_ｍのゲートツーソース電圧が実質的にゼロに設定され、これによって、平衡化トランジスタ３０_ｍがオフとなる。加えて、フィルタのレジスタ３４_ｍおよび３４_{（ｍ＋１）}を流れる電流は実質的にゼロであり、したがって、キャパシタ３６_ｍは、電力セル２４_ｍにまたがる電圧に実質的に等しい電圧にまで充電される、すなわち、キャパシタ３６_ｍは電力セル２４_ｍの電圧をサンプリングする。次に、スイッチング素子２６_ｍをオープンするのに適切な制御電圧Ｖ２６_ｍがスイッチング素子２６_ｍの制御端子に維持され、また、スイッチング素子２８_ｍをオープンするのに適切な制御電圧Ｖ２８_ｍがスイッチング素子２８_ｍの制御端子に印加される。ＭＵＸ１８およびＡＤＣ２０（図１および２に図示する）は、出力端子１６_ｍＯ１および１６_ｍＯ２が高インピーダンスネットワークに接続されるように構成される。トランジスタ３０_ｍのゲート端子は高インピーダンスの結節であるため、レジスタ３４_ｍおよびキャパシタ３６_ｍを電流が流れることはない。したがって、キャパシタ３６_ｍに現れるサンプリングされた電圧が保持される。キャパシタ３６_ｍにまたがる電圧は、出力端子１６_ｍＯ１と１６_ｍＯ２との間に現れる。ＭＵＸ１８（図１および２に図示する）は、出力端子１６_ｍＯ１と出力端子１６_ｍＯ２間の電圧をＡＤコンバータ２０に伝達するように構成される。したがって、電力セル２４_ｍの電圧を表すサンプリングされた電圧はＡＤＣ２０に伝達される。

平衡化動作モードでは、スイッチング素子２６_ｍをクローズするのに適切な制御電圧Ｖ２６_ｍがスイッチング素子２６_ｍの制御端子に印加され、スイッチング素子２８_ｍをオープンするのに適切な制御電圧Ｖ２８_ｍがスイッチング素子２８_ｍの制御端子に印加される。したがって、キャパシタ３６_ｍはスイッチング素子２６_ｍを通って放電され、トランジスタ３０_ｍは導通状態になり、レジスタ３２_ｍおよびトランジスタ３０_ｍを流れる平衡化電流によって電力セル２４_ｍが放電される。図３を参照して検討したように、スイッチング素子２６_ｍは平衡化スイッチまたはスイッチと呼び得るし、スイッチング素子２８_ｍはサンプリングスイッチまたはスイッチと呼び得る。

図８は、図１を参照して説明したように制御モジュール１２およびフィルタ回路２２を備え、図７を参照して説明したようにフィルタ回路２２_ｍおよびイスイッチングネットワーク１６_ｍの回路実装物の実施形態をさらに含む電力セルモニタおよび制御モジュール２００のブロック図である。インタフェース回路１６は、図４を参照して説明した。

フィルタ２２は複数のフィルタ部分２２_１、２２_２、・・・、２２_ｎから成り、ここで、各フィルタ部分は、電力貯蔵装置２４の対応する電力セル２４_１、２４_２、・・・、２４_ｎに接続された入力端子と、インタフェースネットワーク１６の対応する入力ピン１２Ｐ_１、１２Ｐ_２、１２Ｐ_３、１２Ｐ_４、・・・、１２Ｐ_{（２ｎ−１）}、１２Ｐ_２ｎ、１２Ｐ_{（２ｎ＋１）}に接続される出力端子と、を含む。フィルタ部分２２_１は、入力端子２２_１Ｉ１および２２_ＣＩ１と、出力端子２２_１Ｏ１、２２_１Ｏ２および２２_ＣＯ１と、を有し、フィルタ部分２２_２は、入力端子２２_ＣＩ１および２２_ＣＩ２と、出力端子２２_ＣＯ１、２２_２Ｏ２および２２_ＣＯ２と、を有し、フィルタ部分２２_ｎは、入力端子２２_ＣＩ（ｎ−１）および２２_ｎＩ２と、出力端子２２_ＣＯ（ｎ−１）、２２_ｎＯ２および２２_ｎＯ３と、を有する。フィルタ部分２２_１、２２_２、・・・、２２_ｎは図４を参照して説明した。加えて、図８の各フィルタ部分２２_１、２２_２、・・・、２２_ｎは、平衡化トランジスタおよび平衡化レジスタを含む。より具体的には、フィルタ部分２２_１は、レジスタ３２_１を介して入力端子２２_１Ｉ１に接続されるドレイン端子と、入力端子２２_ＣＩ１に接続されるソース端子と、出力端子２２_１Ｏ２として機能するか、または代替的に、出力端子２２_１Ｏ２に接続されるゲート端子と、を有するトランジスタ３０_１を含む。レジスタ３２_１およびインピーダンス３４_１は各々が、一般的には一緒に接続されて、入力端子２２₁Ｉ１に接続されるか、または代替的に、入力端子２２_１Ｉ１を形成する結節を形成する端子を有する。レジスタ３２_１の他方の端子はトランジスタ３０_１のドレイン端子に接続され、インピーダンス素子３４_１の他方の端子はキャパシタ３６_１の端子に接続されて、出力端子２２_１Ｏ１として機能するか、または代替的に、出力端子２２_１Ｏ１に接続される結節を形成する。キャパシタ３６_１の他方の端子はトランジスタ３０_１のゲート端子に接続され得るし、また、出力端子２２_１Ｏ２に接続されるか、または代替的に、出力端子２２_１Ｏ２として機能する結節を形成し得る。インピーダンス素子３４_２は、トランジスタ３０_１のソース端子に接続されて、入力端子２２_ＣＩ１に接続されるか、または代替的に、入力端子２２_ＣＩ１として機能する結節を形成する端子と、出力端子２２_ＣＯ１に接続されるか、または代替的に、出力端子２２_ＣＯ１として機能する端子と、を有する。インピーダンス素子３４_２はフィルタ部分２２_１および２２_２に対して共通であることに留意されたい。

フィルタ部分２２_２は、レジスタ３２_２を介して入力端子２２_ＣＩ１に接続されるドレイン端子と、入力端子２２_ＣＩ２に接続されるソース端子と、出力端子２２_２Ｏ２として機能するか、または代替的に、出力端子２２_２Ｏ２に接続されるゲート端子と、を有するトランジスタ３０_２を備える。レジスタ３２_２およびインピーダンス素子３４_２は各々が、一般的には一緒に接続されて、入力端子２２_ＣＩ１に接続される端子を有する。レジスタ３２_２の他方の端子はトランジスタ３０_２のドレイン端子に接続され、レジスタ３４_２の他方の端子はキャパシタ３６_２の端子および出力端子２２_ＣＯ１に接続される。キャパシタ３６_２の他方の端子は、トランジスタ３０_２のゲート端子に接続され得る、また、出力端子２２_２Ｏ２に接続されるか、または代替的に、出力端子２２_２Ｏ２として機能する結節を形成する。類似の共有コンポーネントおよび接続部が、フィルタ部分２２_１とフィルタ部分２２_２との間に存在するように、フィルタ部分２２_２とフィルタ部分２２_３（図示せず）との間に存在することに留意されたい。明瞭さのために、フィルタ部分２２_２の全てのコンポーネントが図示されているわけではない。

フィルタ部分２２_ｎは、レジスタ３２_ｎを介して入力端子２２_ＣＩ（ｎ−１）に接続されるドレイン端子と、入力端子２２_ｎＩ２に接続されるソース端子と、出力端子２２_ｎＯ２と、して機能するか、または代替的に、出力端子２２_ｎＯ２に接続されるゲート端子と、を有するトランジスタ３０_ｎを備える。入力端子２２_ＣＩ（ｎ−１）は、インピーダンス素子３４_ｎを介して出力端子２２_ＣＯ（ｎ＝１）に接続される。レジスタ３２_ｎおよびインピーダンス素子３４_ｎは各々が、一般的には一緒に入力端子２２_ＣＩ（ｎ−１）に接続される端子を有する。レジスタ３２_ｎの他方の端子はトランジスタ３０_ｎのドレイン端子に接続され、インピーダンス素子３４_ｎの他方の端子はキャパシタ３６_ｎの端子に接続され、出力端子２２_ＣＯ（ｎ−１）として機能するか、または代替的に、出力端子２２_ＣＯ（ｎ−１）に接続され得る結節を形成し得る。出力端子２２_ＣＯ（ｎ−１）は入力ピン１２Ｐ_{（２ｎ−１）}に接続される。キャパシタ３６_ｎの他方の端子はトランジスタ３０_ｎのゲート端子に接続され、出力端子２２_ｎＯ２に接続され得るか、または代替的に、出力端子２２_ｎＯ２として機能する結節を形成し得る。インピーダンス素子３４_{（ｎ＋１）}は、トランジスタ３０_ｎのソース端子に接続されて、入力端子２２_ｎＩ２に接続され得るか、または代替的に、入力端子２２_ｎＩ２として機能する結節を形成する端子と、出力端子２２_ｎＯ３に接続され得るか、または代替的に、出力端子２２_ｎＯ３として機能する端子と、を有する。

引き続き図８を参照すると、スイッチング部分１６_１、１６_２、・・・、１６_ｎから成るインタフェースネットワーク１６は、フィルタリング継続観察モード、サンプルアンドホールドモードおよび平衡化モードを含む少なくとも３つの互いに異なる動作モードで動作する。インタフェース回路１６の動作モードは、図７を参照して説明した。

図９は、本発明の別の実施形態によれば、フィルタ部分２２_ｍを介して電力セル２４_ｍに接続されるインタフェースネットワーク１６（図１および２を参照して説明した）のスイッチング部分１６_ｍの回路図である。図１のスイッチングネットワーク１６_１、１６_２、・・・、１６_ｎが、スイッチング部分１６_ｍから成り、かつ変数ｍが、整数１、２、・・・、ｎを表すために用いられることに留意されたい。例えば、スイッチングネットワーク１６_１はスイッチング部分１６_ｍに対応するが、ここで、ｍは、１に置き換えられ、スイッチングネットワーク１６_２はスイッチング部分１６_ｍに対応するが、ここで、ｍは、２に置き換えられ、スイッチングネットワーク１６_ｎはスイッチング部分１６_ｍに対応するが、ここで、ｍは、ｎに置き換えられる。図９のスイッチング部分１６_ｍは図７のスイッチング部分１６_ｍに類似しているが、キャパシタ３６_ｍの端子の内の１つが入力ピン１２Ｐ_{（２ｍ−１）}に接続されていない点だけが異なる。このように、キャパシタ３６_ｍは、入力ピン１２Ｐ_２ｍに接続された端子を有するが、その他の端子は図１０に示すように別の回路と共有されている。図３を参照して検討したように、スイッチング素子２６_ｍは、平衡化スイッチまたは平衡化スイッチング素子と呼ばれ、スイッチ２８_ｍは、サンプリングスイッチまたはサンプリングスイッチング素子と呼ばれ得る。

図１０は、図６を参照して説明したように制御モジュール１２およびインタフェースネットワーク１６を備え、図９を参照して説明したフィルタ回路２２およびインタフェース回路１６の回路実装物の実施形態をさらに含む電力セルモニタおよび回路モジュール２５０のブロック図である。制御モジュール２５０はバッテリ装置２４に接続される。制御モジュール２５０は図６の制御モジュール１５０に類似しているが、フィルタ回路２２がトランジスタ３０_１、・・・、３０_ｎおよびインピーダンス素子３２_１、・・・、３２_ｎ等の平衡化素子をさらに含む点だけが異なる。より具体的には、フィルタ部分２２_１は、レジスタ３２_１を介して入力端子２２_１Ｉ１に接続されるドレイン端子と、入力端子２２_ＣＩ１に接続されるソース端子と、出力端子２２_１Ｏ２として機能するか、または代替的に、出力端子２２_１Ｏ２に接続されるゲート端子と、を有するトランジスタ３０_１を含む。レジスタ３２_１およびインピーダンス３４_１は各々が、一般的には一緒に接続されて、入力端子２２_１Ｉ１に接続されるか、または代替的に、入力端子２２_１Ｉ１を形成する結節を形成する端子を有する。レジスタ３２_１の他方の端子はトランジスタ３０_１のドレイン端子に接続され、インピーダンス素子３４_１の他方の端子は、出力端子２２_１Ｏ１として機能するか、または代替的に、出力端子２２_１Ｏ１に接続され得るが、この出力端子は入力ピン１２Ｐ_１に接続される。キャパシタ３６_１の１つの端子は入力ピン１２Ｐ_Ａに接続される。キャパシタ３６_１の他方の端子はトランジスタ３０_１のゲート端子に接続され、また、出力端子２２_１Ｏ２に接続されるか、または代替的に、出力端子２２_１Ｏ２として機能する結節を形成する。キャパシタ３６_１のこの端子および出力端子２２_１Ｏ２は、入力ピン１２Ｐ_２に接続される。インピーダンス素子３４_２は、トランジスタ３０_１のソース端子に接続されて、入力端子２２_ＣＩ１に接続され得るか、または代替的に、入力端子２２_ＣＩ１として機能する結節を形成する端子と、出力端子２２_ＣＯ１に接続され得るか、または代替的に、出力端子２２_ＣＯ１として機能する端子と、を有する。インピーダンス素子３４_２はフィルタ部分２２_１および２２_２に対して共通であることに留意されたい。

フィルタ部分２２_２は、レジスタ３２_２を介して入力端子２２_１Ｉ１に接続されるドレイン端子と、入力端子２２_ＣＩ２に接続されるソース端子と、出力端子２２_２Ｏ２として機能するか、または代替的に、出力端子２２_２Ｏ２に接続されるゲート端子と、を有するトランジスタ３０_２を含む。レジスタ３２_２およびインピーダンス３４_２は各々が、一般的には一緒に接続されて、入力端子２２_ＣＩ１に接続される端子を有する。レジスタ３２_２の他方の端子はトランジスタ３０_２のドレイン端子に接続され、インピーダンス素子３４_２の他方の端子は、出力端子２２_ＣＯ１として機能するか、または代替的に、出力端子２２_ＣＯ１に接続され得るが、この出力端子は入力ピン１２Ｐ_３に接続される。キャパシタ３６_２の１つの端子は、トランジスタ３０_１のゲート、キャパシタ３６_１の端子および入力ピン１２Ｐ_２に接続される。キャパシタ３６_２の他方の端子はトランジスタ３０_２のゲート端子に接続され、また、出力端子２２_２Ｏ２に接続され得るか、または代替的に、出力端子２２_２Ｏ２として機能する結節を形成するが、この出力部は入力ピン１２Ｐ_４に接続される。類似の共有コンポーネントおよび接続部が、フィルタ部分２２_１とフィルタ部分２２_２との間に存在するように、フィルタ部分２２_２とフィルタ部分２２_３（図示せず）との間に存在することに留意されたい。明瞭さのために、フィルタ部分２２_２の全てのコンポーネントが図示されているわけではない。

フィルタ部分２２_ｎは、レジスタ３２_ｎを介して入力端子２２_ＣＩ（ｎ−１）に接続されるドレイン端子と、入力端子２２_ｎＩ２に接続されるソース端子と、入力ピン１２Ｐ_２ｎに接続される出力端子２２_ｎＯ２として機能するか、または代替的に、出力端子２２_ｎＯ２に接続され得るゲート端子と、を有するトランジスタ３０_ｎを備える。インピーダンス素子３４_nは、トランジスタのソース端子に接続されて、入力端子２２_ＣＩ（ｎ−１）に接続され得るか、または代替的に、入力端子２２_ＣＩ（ｎ−１）として機能する結節を形成する端子と、出力端子２２_ＣＯ（ｎ−１）に接続され得るか、または代替的に、入力端子２２_ＣＯ（ｎ−１）として機能する端子と、を有する。出力端子２２_ＣＯ（ｎ−１）は入力ピン１２Ｐ_{（２ｎ−１）}に接続される。レジスタ３２_ｎおよびインピーダンス素子３４_ｎは各々が、一般的には一緒に接続されて、入力端子２２_ＣＩ（ｎ−１）に接続される端子を有する。レジスタ３２_ｎの他方の端子はトランジスタ３０_ｎのドレイン端子に接続され、インピーダンス素子３４_ｎの他方の端子は、出力端子２２_ＣＯ（ｎ−１）として機能し得るか、または代替的に、出力端子２２_ＣＯ（ｎ−１）に接続され得る。キャパシタ３６_ｎの他方の端子は、トランジスタ３０_ｎのゲート端子に接続され、出力端子２２_ｎＯ２に接続され得るか、または代替的に、出力端子２２_ｎＯ２として機能する結節を形成する。インピーダンス素子３４_{（ｎ＋１）}は、トランジスタ３０_ｎのソース端子に接続されて、入力端子２２_ｎＩ２に接続され得るか、または代替的に、入力端子２２_ｎＩ２として機能する結節を形成する端子と、入力ピン１２Ｐ_{（２ｎ＋１）}に接続される出力端子２２_ｎＯ３に接続され得るか、または代替的に、出力端子２２_ｎＯ３として機能する端子と、を有する。

別の実施形態によれば、セルの極性は、これらのセルが図に示す反対の極性となるように切り替えられる。あるいは、ｎチャネルトランジスタをｐチャネルトランジスタと置き換えることが可能である。

制御モジュール２５０の動作は、平衡化動作モードを例外として、制御モジュール１５０（図６）の動作に類似している。デフォルトの動作モードがフィルタリングされた継続観察モードであり、これによって、スイッチング素子２６Ａ、２８_１、・・・、２８_ｎがクローズされ、スイッチング素子２６_１、・・・、２６_ｎが開いていると仮定すると、電力セル２４_１にまたがる電圧は、スイッチング素子２６_１をクローズするのに適切な制御電圧Ｖ２６_１をスイッチング素子２６_１の制御電圧に印加し、スイッチング素子２８_１をオープンするのに適切な制御電圧Ｖ２８_１をスイッチング素子２８_１の制御電圧に印加することによって平衡化することが可能である。したがって、トランジスタ３０_１は導通状態になり、レジスタ３２_１およびトランジスタ３０_１を流れる平衡化電流によって、電力セル２４_１は放電される。

その他の電力セルにまたがる電圧は、同様の方法を用いることによって平衡化させることが可能であることに留意されたい。

図１１は、本発明の実施形態による、フィルタ回路３２２に接続される制御モジュール３１２を備える電力セルモニタおよび制御回路３００のブロック図である。電力セルモニタおよび制御回路３００は、電力貯蔵装置２４に接続される。制御モジュール３１２は、制御モジュール３１２の入力部に接続されるか、または代替的に、制御モジュール３１２の入力部として機能する入力部と、アナログツーデジタルコンバータ（ＡＤＣ）２０に接続される出力を有するマルチプレクサ（ＭＵＸ）１８の入力部に接続される出力部と、を有するインタフェースネットワーク３１６を含む。電力貯蔵装置２４は、それぞれ、制御回路３００の対応するフィルタ部分３２２_１、３２２_２、・・・、３２２_ｎに接続される複数の電力セルまたはバッテリ２４_１、２４_２、・・・、２４_ｎから成り得る。あるいは、電力貯蔵装置は、キャパシタ、燃料セル等から成り得る。インタフェースネットワーク３１６は、複数のスイッチングネットワーク３１６_１、３１６_２、・・・、３１６_ｎから成り得、ここで、スイッングネットワーク３１６_１は、入力端子３１６_１Ｉ１、３１６_１Ｉ２、３１６_１Ｉ３、３１６_１Ｉ４、３１６_１Ｉ５、３１６_１Ｉ６および３１６_１Ｉ７と、出力端子３１６_１Ｏ１、３１６_１Ｏ２、３１６_１Ｏ３および３１６_１Ｏ４と、を有し、スイッング素子３１６_２は、入力端子３１６_２Ｉ１、３１６_２Ｉ２、３１６_２Ｉ３、３１６_２Ｉ４、３１６_２Ｉ５、３１６_２Ｉ６および３１６_２Ｉ７と、出力端子３１６_２Ｏ１、３１６_２Ｏ２、３１６_２Ｏ３および３１６_２Ｏ４と、を有し、スイッング素子３１６_ｎは、入力端子３１６_ｎＩ１、３１６_ｎＩ２、３１６_ｎＩ３、３１６_ｎＩ４、３１６_ｎＩ５、３１６_ｎＩ６および３１６_ｎＩ７と、出力端子３１６_ｎＯ１、３１６_ｎＯ２、３１６_ｎＯ３および３１６_ｎＯ４と、を有する。別の実施形態によれば、入力端子３１６_１Ｉ４は入力端子３１６_２Ｉ１に接続されて入力端子３１６_ＣＩ１を形成し、入力端子３１６_{（ｎ−１）}Ｉ４は入力端子３１６_ｎＩ１に接続されて入力端子３１６_ＣＩ（ｎ−１）を形成し、出力端子３１６_１Ｏ４は出力端子３１６_２Ｏ１に接続されて出力端子３１６_ＣＯ１を形成し、出力端子３１６_{（ｎ−１）}Ｏ４は出力端子３１６_ｎＯ１に接続されて出力端子３１６ｃＯ（ｎ−１）を形成する。

別の実施形態では、制御モジュール３１２は、入力ピンまたは入力リード線３１２Ｐ_１、３１２Ｐ_２、３１２Ｐ_３、３１２Ｐ_４、３１２Ｐ_５、３１２Ｐ_６、・・・、３１２Ｐ_{（３ｎ−２）}、３１２Ｐ_{（３ｎ−１）}、３１２Ｐ_３ｎおよび３１２Ｐ_{（３ｎ＋１）}を有する半導体パッケージ中のモノリシック集積された半導体デバイスであり、ここで、ｎは、整数を表す。例えば、入力端子３１６_１Ｉ１、３１６_１Ｉ２、３１６_１Ｉ３、３１６_ＣＩ１、３１６_２Ｉ２、３１６_２Ｉ３、・・・、３１６_ＣＩ（ｎ−１）、３１６_ｎＩ２、３１６_ｎＩ３および３１６_ｎＩ４は、それぞれ、入力ピン３１２Ｐ_１、３１２Ｐ_２、３１２Ｐ_３、３１２Ｐ_４、３１２Ｐ_５、３１２Ｐ_６、・・・、３１２Ｐ_{（３ｎ−２）}、３１２Ｐ_{（３ｎ−１）}、３１２Ｐ_３ｎおよび３１２Ｐ_{（３ｎ＋１）}に接続される。入力端子３１６_１Ｉ１、３１６_１Ｉ２、３１６_１Ｉ３、３１６_ＣＩ１、３１６_２Ｉ２、３１６_２Ｉ３、・・・、３１６_ＣＩ（ｎ−１）、３１６_ｎＩ２、３１６_ｎＩ３および３１６_ｎＩ４は、それぞれ、入力ピン３１２Ｐ_１、３１２Ｐ_２、３１２Ｐ_３、３１２Ｐ_４、３１２Ｐ_５、３１２Ｐ_６、・・・、３１２Ｐ_{（３ｎ−２）}、３１２Ｐ_{（３ｎ−１）}、３１２Ｐ_３ｎおよび３１２Ｐ_{（３ｎ＋１）}に直接に接続されていることが図示されているが、これは本発明の制限ではなく、例えば、入力端子３１６_１Ｉ１、３１６_１Ｉ２、３１６_１Ｉ３、３１６_ＣＩ１、３１６_２Ｉ２、３１６_２Ｉ３、・・・、３１６_ＣＩ（ｎ−１）、３１６_ｎＩ２、３１６_ｎＩ３および３１６_ｎＩ４を他の回路素子を介して、それぞれ、入力ピン３１２Ｐ_１、３１２Ｐ_２、３１２Ｐ_３、３１２Ｐ_４、３１２Ｐ_５、３１２Ｐ_６、・・・、３１２Ｐ_{（３ｎ−２）}、３１２Ｐ_{（３ｎ−１）}、３１２Ｐ_３ｎおよび３１２Ｐ_{（３ｎ＋１）}に接続することが可能である。

別の実施形態によれば、制御モジュール３１２と、にフィルタ部分３２２またはフィルタ部分３２２の一部と、は、モノリシック集積されて、集積された半導体デバイスを形成する。このフィルタを部分的に集積した例を図２２に示す。制御モジュール３１２と、フィルタ部分３２２またはフィルタ部分３２２の一部と、がモノリシック集積された実施形態では、入力ピン３１２Ｐ_１、３１２Ｐ_２、３１２Ｐ_３、３１２Ｐ_４、３１２Ｐ_５、３１２Ｐ_６、・・・、３１２Ｐ_{（３ｎ−２）}、３１２Ｐ_{（３ｎ−１）}、３１２Ｐ_３ｎおよび３１２Ｐ_{（３ｎ＋１）}は存在しない。

スイッチングネットワーク３１６_１の入力端子３１６_１Ｉ５、３１６_１Ｉ６および３１６_１Ｉ７は、それぞれ、制御信号Ｖ２６_１、Ｖ２８_１およびＶ３１_１を受信するように結合されており、スイッチングネットワーク３１６_２の入力端子３１６_２Ｉ５、３１６_２Ｉ６および３１６_２Ｉ７は、それぞれ、制御信号Ｖ２６_２、Ｖ２８_２およびＶ３１_２を受信するように結合されており、スイッチングネットワーク３１６_ｎの入力端子３１６_ｎＩ５、３１６_ｎＩ６および３１６_ｎＩ７は、それぞれ、制御信号Ｖ２６_ｎ、Ｖ２８_ｎおよびＶ３１_ｎを受信するように結合される。

スイッチングネットワーク３１６_１、・・・、３１６_ｎの出力端子３１６_１Ｏ１、３１６_１Ｏ２、３１６_１Ｏ３、３１６_ＣＯ１、３１６_２Ｏ２、３１６_２Ｏ３、３１６_ＣＯ（ｎ−１）、３１６_ｎＯ２、３１６_ｎＯ３および３１６_ｎＯ４は、ＭＵＸ１８の対応する入力端子に接続される。

フィルタ３２２は複数のフィルタ部分３２２_１、３２２_２、・・・、３２２_ｎから成り、ここで、各フィルタ部分は、電力貯蔵装置２４の対応する電力セルに接続された入力端子と、インタフェースネットワーク３１６の対応する入力ピンに接続された出力端子と、を含む。フィルタ部分３２２_１は、入力端子３２２_１Ｉ１および３２２_１Ｉ２と、出力端子３２２_１Ｏ１、３２２_１Ｏ２、３２２_１Ｏ３および３２２_１Ｏ４と、を有し、フィルタ部分３２２_２は、入力端子３２２_２Ｉ１および３２２_２Ｉ２と、出力端子３２２_２Ｏ１、３２２_２Ｏ２、３２２_２Ｏ３および３２２_２Ｏ４と、を有し、フィルタ部分３２２_ｎは、入力端子３２２_ｎＩ１および３２２_ｎＩ２と出力端子３２２_ｎＯ１、３２２_ｎＯ２、３２２_ｎＯ３および３２２_ｎＯ４と、を有する。ある実施形態によれば、入力端子３２２_１Ｉ２は入力端子３２２_２Ｉ１に接続されて入力端子３２２_ＣＩ１を形成し、入力端子３２２_{（ｎ−１）}Ｉ２は入力端子３２２_ｎＩ１に接続されて入力端子３２２_ＣＩ（ｎ−１）を形成し得る。出力端子３２２_{（ｎ−１）}０４は出力端子３２２_２Ｏ１に接続されて出力端子３２２_ＣＯ１を形成し、出力端子３２２_２Ｏ４は出力端子３２２_ｎＯ１に接続されて出力端子３２２_ＣＯ（ｎ−１）を形成し得る。制御モジュール３１２がモノリシック集積された半導体デバイスであり、フィルタ３２２が個別の回路素子から形成される実施形態では、出力端子３２２_１Ｏ１は入力ピン３１２Ｐ_１に接続され、出力端子３２２_１Ｏ２は入力ピン３１２Ｐ_２に接続され、出力端子３２２_１Ｏ３は入力ピン３１２Ｐ_３に接続され、出力端子３２２_ＣＯ１は入力ピン３１２Ｐ_４に接続され、出力端子３２２_２Ｏ２は入力ピン３１２Ｐ_５に接続され；出力端子３２２_２Ｏ３は入力ピン３１２Ｐ_６に接続され、出力端子３２２_ＣＯ（ｎ−１）は入力ピン３１２Ｐ_{（３ｎ−２）}に接続され；出力端子３２２_ｎＯ２は入力ピン３１２Ｐ_{（３ｎ−１）}に接続され；出力端子３２２_ｎＯ３は入力ピン３１２Ｐ_３ｎに接続され、出力端子３２２_ｎＯ４は入力ピン３１２Ｐ_{（３ｎ＋１）}に接続される。

入力端子３２２_１Ｉ１は電力セル２４_１の正極に接続され、入力端子３２２_ＣＩ１は、それぞれ、電力セル２４_１および２４_２の負極および正極に接続される。入力端子３２２_ＣＩ（ｎ−１）は、電力セル２４_ｎの正極に接続され、入力端子３２２_ｎＩ２は電力セル２４_ｎの負極に接続される。

添字「ｎ」は整数を表すことに留意されたい。さらに、スイッチングネットワーク３１６_１、３１６_２、・・・、３１６_ｎ、フィルタ部分３２２_１、３２２_２、・・・、３２２_ｎおよび電力セル２４_１、２４_２、・・・、２４_ｎの個数は、本発明の制限ではないことに留意されたい。

図１２は、本発明の別の実施形態に従う、フィルタ部分３２２_ｍを介して電力セル２４_ｍに接続されるインタフェースネットワーク３１６（図１１を参照して説明した）のスイッチング部分３１６_ｍの回路図である。図１１のスイッチングネットワーク３１６_１、３１６_２、・・・、３１６_ｎが、スイッチング部分３１６_ｍから成り、変数ｍが、整数１、２、・・・、ｎを表すために用いられることに留意されたい。例えば、スイッチングネットワーク３１６_１はスイッチング部分３１６_ｍに対応するが、ここで、ｍは、１に置き換えられ、スイッチングネットワーク３１６_２はスイッチング部分３１６_ｍに対応するが、ここで、ｍは、２に置き換えられ、スイッチングネットワーク３１６_ｎはスイッチング部分３１６_ｍに対応するが、ここで、ｍは、ｎに置き換えられる。

スイッチング部分３１６_ｍは、スイッチング素子３２６_ｍ、３２８_ｍおよび３３１_ｍを備えるが、ここで、各スイッチング素子３２６_ｍ、３２８_ｍおよび３３１_ｍは、制御端子および１対の導電端子を含む。より具体的には、スイッチング素子３２６_ｍは、制御端子３２６_ｍ、１、導電端子３２６_ｍ、２および導電端子３２６_ｍ、３を有する。導電端子３２６_ｍ、２は、端子３１６_ｍＩ１および３１６_ｍＯ１に接続され、または代替的に、端子３１６_ｍＩ１および３１６_ｍＯ１は入／出力端子を形成し得る。スイッチング素子３２８_ｍは、制御端子３２８_ｍ、１、導電端子３２８_ｍ、２および導電端子３２８_ｍ、３を有する。導電端子３２８_ｍ、２は、導電端子３２６_ｍ、３と、端子３１６_ｍＩ２および３１６_ｍＯ２と、に接続される。導電端子３２８_ｍ、３は、入力端子３１６_ｍＩ４および出力端子３１６_ｍＯ４に接続される。導電端子３２８_ｍ、３は、端子３１６_ｍＩ４および３１６_ｍＯ４に接続されるか、または代替的に、端子３１６_ｍＩ４および３１６_ｍＯ４が入／出力端子を形成し得る。導電端子３３１_ｍ、２は、入力端子３１６_ｍＩ３および出力端子３１６_ｍＯ３に接続される。端子３２６_ｍ、１、３２８_ｍ、１、および３３１_ｍ、１は、それぞれ、図１１の端子３１６_ｎＩ５、３１６_ｎＩ６、および３１６_ｎＩ７に対応することに留意されたい。スイッチング素子３３１_ｍはサンプリングスイッチと呼ばれ、スイッチング素子３２８_ｍおよび３２６_ｍは平衡化スイッチまたは電流制御スイッチと呼ばれ得る。

フィルタ部分３２２_ｍは、入力端子３２２_ｍＩ１に接続されるか、または代替的に、入力端子３２２_ｍＩ１として機能する端子と、出力端子３２２_ｍＯ１に接続されるか、または代替的に、出力端子３２２_ｍＯ１として機能する端子と、を有するインピーダンス素子３３４_ｍを備える。出力端子３２２_ｍＯ１は、エネルギー貯蔵素子３３６_ｍを介して出力端子３２２_ｍＯ２に接続され得る。入力端子３２２_ｍＩ２は、インピーダンス素子３３４_{（ｍ＋１）}を介して出力端子３２２_ｍＯ３に接続され得る。例えば、インピーダンス素子３３４_ｍおよび３３４_{（ｍ＋１）}はレジスタであり、エネルギー貯蔵素子３３６_ｍはキャパシタである。スイッチング部分３１６_ｍがモノリシック集積された半導体デバイスまたはモノリシック集積された半導体デバイスの一部であり、回路素子３３４_ｍ、３３４_{（ｍ＋１）}および３３６_ｍが個別の回路素子である実施形態では、回路素子３３４_ｍ、３３６_ｍおよび３３４_{（ｍ＋１）}は、入力ピン３１２Ｐ_{（３ｍ−２）}、３１２Ｐ_３ｍおよび３１２Ｐ_{（３ｍ＋１）}を介してスイッチング部分３１６_ｍに接続される、すなわち、出力端子３２２_ｍＯ１は入力ピン３１２Ｐ_{（３ｍ−２）}に接続され、出力端子３２２_ｍＯ２は入力ピン３１２Ｐ_３ｍに接続され、出力端子３２２_ｍＯ３は入力ピン３１２Ｐ_{（３ｍ＋１）}に接続される。入力ピン３１２Ｐ_{（３ｍ−１）}は、別の回路素子には接続されないことがある。別の実施形態では、フィルタが部分的にまたは完全にモノリシックに集積されており、それに従って出力ピンが変化する。インピーダンス素子はレジスタであることに限られないため、これらは記号Ｚで識別される、すなわち、他のタイプのインピーダンス素子であり得ることになる。

電力セル２４_ｍは、フィルタ部分２２_ｍの入力端子３２２_ｍＩ１に接続された正極と、フィルタ部分３２２_ｍの入力端子３２２_ｍＩ２に接続された負極と、を有するバッテリセルを備える。

出力端子３２２_ｍＯ１は入力ピン３１２Ｐ_{（３ｍ−２）}を介して入力端子３１６_ｍＩ１に電気的に接続され、出力端子３２２_ｍＯ２は入力ピン３１２Ｐ_３ｍを介して入力端子３１６_ｍＩ３に電気的に接続され、出力端子３２２_ｍＯ３は入力ピン３１２Ｐ_{（３ｍ＋１）}を介して入力端子３１６_ｍＩ４に電気的に接続されることに留意されたい。

引き続き図１２を参照すると、スイッチング部分３１６_ｍは、フィルタリング継続観察モード、サンプルアンドホールドモードおよび平衡化モードを含む少なくとも３つの互いに異なる動作モードで動作する。フィルタリング継続観察動作モードでは、電力セル２４_ｍにまたがる電圧は、これらのスイッチング素子の開放に好適な制御電圧Ｖ３２６_ｍおよびＶ３２８_ｍを、それぞれ、スイッチング素子３２６_ｍおよび３２８_ｍの制御端子に印加し、このスイッチング素子の閉鎖に好適な制御電圧Ｖ３３１_ｍをスイッチング素子３３１_ｍの制御端子に印加することによって監視される。したがって、電力セル２４_ｍにまたがる電圧は、出力端子３１６_ｍＯ１と３１６_ｍＯ３間に出力される。ＭＵＸ１８（図１１に示す）は、出力端子３１６_ｍＯ１と３１６_ｍＯ３間の電圧をＡＤコンバータ２０に伝達するように構成される。したがって、電力セル２４_ｍのフィルタリングされた電圧を表す電圧がＡＤＣ２０に伝達され、これによって電力セル２４_ｍにまたがる電圧を観察または監視する。

サンプルアンドホールド動作モードでは、電力セル２４_ｍにまたがる電圧は、これらのスイッチング素子の開放に好適な制御電圧Ｖ３２６_ｍおよびＶ３２８_ｍを、それぞれ、スイッチング素子３２６_ｍおよび３２８_ｍの制御端子に印加し、このスイッチング素子の閉鎖に好適な制御電圧Ｖ３３１Ｖ_ｍをスイッチング素子３３１_ｍの制御端子に印加することによってサンプリングして記憶または保持することが可能である。キャパシタ３３６_ｍは、電力セル２４_ｍにまたがる電圧に実質的に等しい電圧に充電される、すなわち、キャパシタ３３６_ｍは電力セル２４_ｍの電圧をサンプリングする。

電力セル２４_ｍの電圧をサンプリングした後、スイッチング素子３３１_ｍをオープンするのに適した制御電圧Ｖ３３１_ｍがスイッチング素子３３１_ｍの制御端子に印加されるが、スイッチング素子３３１_ｍを開放構成に維持するのに適切な制御電圧Ｖ３２６_ｍおよびＶ３２８_ｍは、スイッチング素子３２６_ｍおよび３２８_ｍの制御端子に維持される。したがって、キャパシタ３３６_ｍに現れるサンプリングされた電圧が保持されて、出力端子３１６_ｍＯ１と３１６_ｍＯ３間に現れる。ＭＵＸ１８は、出力端子３１６_ｍＯ１と３１６_ｍＯ３間の電圧をＡＤＣ２０に伝達するように構成される。したがって、電力セル２４_ｍのサンプルアンドホールド電圧を表すサンプリングされた電圧が、ＡＤＣ２０に伝達される。

平衡化動作モードでは、電力セル２４_ｍにまたがる電圧は、スイッチング素子３２６_ｍおよび３２８_ｍの閉鎖に好適な制御電圧Ｖ３２６_ｍおよびＶ３２８_ｍを、それぞれ、スイッチング素子３２６_ｍおよび３２８_ｍの制御端子に印加することによって平衡化することが可能である。したがって、インピーダンス素子３３４_ｍ、スイッチング素子３２６_ｍ、スイッチング素子３２８_ｍおよびインピーダンス素子３３４_{（ｍ＋１）}を通過する平衡化電流によって、電力セル２４_ｍが放電される。図３のスイッチング素子２６_ｍおよび２８_ｍと同様に、スイッチング素子３２６_ｍは平衡化スイッチング素子または平衡化スイッチと呼ばれ、スイッチング素子３３１_ｍはサンプリングスイッチング素子またはサンプリングスイッチと呼ばれ得る。

スイッチング素子３２８_ｍはオプション素子であり、スイッチング素子３２８_ｍが存在しない実施形態によれば、出力端子３１６_ｍＯ２は出力端子３１６_ｍＯ４に短絡されることに留意されたい。

図１３は、図１１を参照して説明したように制御モジュール３１２およびフィルタ回路３２２を備え、図１２を参照して説明したフィルタ回路３２２およびインタフェース回路３１６の回路実装物の実施形態をさらに含む電力セルモニタおよび制御回路３５０のブロック図である。図１１の実施形態と同様に、図１３に示すインタフェースネットワーク３１６のスイッチングネットワーク３１６_１、３１６_２、・・・、３１６_ｎは、スイッチング部分３１６_ｍから成り、変数ｍは、図１２を参照して説明されるように、整数１、２、・・・、ｎを表すために用いられる。例えば、スイッチングネットワーク３１６_１はスイッチング部分３１６_ｍに対応し、ここで、ｍは、１で置き換えられ、スイッチングネットワーク３１６_２はスイッチング部分３１６_ｍに対応し、ここで、ｍは、２で置き換えられ、スイッチングネットワーク３１６_ｎはスイッチング部分３１６_ｍに対応し、ここで、ｍは、ｎで置き換えられる。

制御回路３５０はバッテリ装置２４に接続される。上述したように、制御モジュール３１２は、制御モジュール３１２の入力部に結合されるか、または代替的に、制御モジュール３１２の入力部として機能する入力端子と、ＡＤＣ２０に接続される出力部を有するマルチプレクサ（ＭＵＸ）１８の入力部に結合される出力端子と、を有するインタフェースネットワーク３１６を含む。

スイッチングネットワーク３１６_１は、スイッチング素子３２６_１、３２８_１および３３１_１を備えるが、ここで、各スイッチング素子３２６_１、３２８_１および３３１_１は、制御端子および１対の導電端子を含む。より具体的には、スイッチング素子３２６_１は、制御端子３２６_１、１、導電端子３２６_１、２および導電端子３２６_１、３を有する。導電端子３２６_１、２は端子３１６_１Ｉ１および３１６_１Ｏ１に接続され得るか、または代替的に、端子３１６_１Ｉ１および３１６_１Ｏ１は入／出力端子を形成し得る。スイッチング素子３２８_１は、制御端子３２８_１、１、導電端子３２８_１、２および導電端子３２８_１、３を有する。導電端子３２８_１、２は、導電端子３２６_１、３と、端子３１６_１Ｉ２および３１６_１Ｏ２と、に接続される。導電端子３２８_１、３は、入力端子３１６_ＣＩ１および出力端子３１６_ＣＯ１に接続される。導電端子３２８_１、３は、端子３１６_ＣＩ１および３１６_ＣＯ１に接続され得るか、または代替的に、端子３１６_ＣＩ１および３１６_ｃＯ１が入／出力端子を形成し得る。導電端子３３１_１、２は、入力端子３１６_１Ｉ３および出力端子３１６_ｍＯ３に接続される。端子３２６_１、１、３２８_１、１および３３１_１、１は、それぞれ、図１１の端子３１６_１Ｉ５、３１６_１Ｉ６および３１６_１Ｉ７に対応することに留意されたい。

スイッチングネットワーク３１６_２は、スイッチング素子３２６_２、３２８_２および３３１_２を備えるが、ここで、各スイッチング素子３２６_２、３２８_２、および３３１_２は、制御端子および１対の導電端子を含む。より具体的には、スイッチング素子３２６_２は、制御端子３２６_２、１、導電端子３２６_２、２、および導電端子３２６_２、３を有する。導電端子３２６_２、２は端子３１６_ＣＩ１および３１６_ＣＯ１に接続され得るか、または代替的に、端子３１６_ＣＩ１および３１６_ＣＯ１は入／出力端子を形成し得る。スイッチング素子３２８_２は、制御端子３２８_２、１、導電端子３２８_２、２および導電端子３２８_２、３を有する。導電端子３２８_２、２は、導電端子３２６_２、３と、端子３１６_２Ｉ２および３１６_２Ｏ２と、に接続される。導電端子３３１_２、２は、入力端子３１６_２Ｉ３および出力端子３１６_２Ｏ３に接続される。導電端子３２８_２、３および３３１_２、３は、以下に説明するスイッチングネットワーク３１６_ｎに接続される。類似の共有コンポーネントおよび接続部が、スイッチングネットワーク３１６_１とスイッチングネットワーク３１６_２との間に存在するように、スイッチングネットワーク３１６_２とスイッチングネットワーク３１６_２に接続されたスイッチング部分との間に存在することに留意されたい。明瞭さのために、スイッチングネットワーク３１６_２の全てのコンポーネントが図示されているわけではない。

スイッチング部分３１６_ｎは、スイッチング素子３２６_ｎ、３２８_ｎおよび３３１_ｎを備えるが、ここで、各スイッチング素子３２６_ｎ、３２８_ｎ、および３３１_ｎは、制御端子および１対の導電端子を含む。より具体的には、スイッチング素子３２６_ｎは、制御端子３２６_ｎ、１、導電端子３２６_ｎ、２、および導電端子３２６_ｎ、３を有する。導電端子３２６_ｎ、２は、端子３１６_ＣＩ（ｎ−１）および３１６_ＣＯ（ｎ−１）に接続され、または代替的に、端子３１６_ＣＩ（ｎ−１）および３１６_ＣＯ（ｎ−１）は入／出力端子を形成し得る。スイッチング素子３２８_ｎは、制御端子３２８_ｎ、１、導電端子３２８_ｎ、２および導電端子３２８_ｎ、３を有する。導電端子３２８_ｎ、２は、導電端子３２６_ｎ、３と、端子３１６_ｎＩ２および３１６_ｎＯ２とに接続される。導電端子３２８_ｎ、３は、入力端子３１６_ｎＩ４および出力端子３１６_ｎＯ４に接続される。導電端子３２８_ｎ、３は、端子３１６_ｎＩ４および３１６_ｎＯ４に接続されるか、または代替的に、端子３１６_ｎＩ４および３１６_ｎＯ４が入／出力端子を形成し得る。導電端子３３１_ｎ、２は、入力端子３１６_ｎＩ３および出力端子３１６_ｎＯ３に接続され、導電端子３３１_ｎ、３は、入力端子３１６_ｎＩ４および出力端子３１６_ｎＯ４に接続される。

フィルタ３２２は複数のフィルタ部分３２２_１、３２２_２、・・・、３２２_ｎから成り、ここで、各フィルタ部分は、電力貯蔵装置２４の対応する電力セル２４_１、２４_２、・・・、２４_ｎに接続される入力端子と、スイッチングネットワーク３１６_１、３１６_２、・・・、３１６_ｎの対応する入力端子に接続される出力端子と、を含む。フィルタ部分３２２_１は、入力端子３２２_１Ｉ１および３２２_ＣＩ1と、出力端子３２２_１Ｏ１、３２２_１Ｏ２および３２２_ＣＯ１と、を有し、フィルタ部分３２２_２は、入力端子３２２_ＣＩ１および３２２_ＣＩ２と、出力端子３２２_ＣＯ１、３２２_２Ｏ２および３２２_ＣＯ２と、を有し、フィルタ部分３２２_ｎは、入力端子３２２_ＣＩ（ｎ−１）および３２２_ｎＩ２と、出力端子３２２_ＣＯ（ｎ−１）、３２２_ｎＯ２および３２２_ｎＯ３と、を有する。

入力端子３２２_１Ｉ１は、電力セル２４_１の正極に接続され、入力端子３２２_ＣＩ１は、それぞれ、電力セル２４_１および２４_２の負極および正極に接続される。入力端子３２２_ＣＩ（ｎ−１）は電力セル２４_ｎの正極に接続され、入力端子３２２_ｎＩ２は電力セル２４_ｎの負極に接続される。

フィルタ部分３２２_１は、インピーダンス素子３３４_１および３３４_２と、エネルギー貯蔵素子３３６_１と、を備える。より具体的には、出力端子３２２_１Ｏ１は、インピーダンス素子３３４_１を介して入力端子３２２_１Ｉ１に、エネルギー貯蔵素子３３６_１を介して出力端子３２２_１Ｏ２に接続される。入力端子３２２_ＣＩ１は、インピーダンス素子３３４_２を介して出力端子３２２_ＣＯ１に接続される。インピーダンス素子３３４_２はフィルタ部分３２２_１および３２２_２に対して共通であることに留意されたい。例えば、インピーダンス素子３３４_１および３３４_２はレジスタであり、エネルギー貯蔵素子３３６_１はキャパシタである。

フィルタ部分３２２_２は、インピーダンス素子３３４_２およびキャパシタ３３６_２を備える。より具体的には、出力端子３２２_ＣＯ１は、インピーダンス素子３３４_２を介して入力端子３２２_ＣＩ１に、エネルギー貯蔵素子３３６_２を介して出力端子３２２_２Ｏ２に接続される。例えば、インピーダンス素子３３４_２はレジスタであり、エネルギー貯蔵素子３３６_２はキャパシタである。類似の共有コンポーネントおよび接続部が、フィルタ部分３２２_１とフィルタ部分３２２_２との間に存在するように、フィルタ部分３２２_２と、フィルタ部分３２２_２に接続された別のフィルタ部分との間に存在することに留意されたい。明瞭さのために、フィルタ部分３２２_２の全てのコンポーネントが図示されているわけではない。

フィルタ部分３２２_ｎは、レジスタ３３４_ｎおよび３３４_{（ｎ＋１）}と、エネルギー貯蔵素子３３６_ｎと、を備える。より具体的には、出力端子３２２_ＣＯ（ｎ−１）は、インピーダンス素子３３４_ｎを介して入力端子３２２_ＣＩ（ｎ−１）に、エネルギー貯蔵素子３３６_ｎを介して出力端子３２２_ｎＯ２に接続される。入力端子３２２_ｎＩ２は、インピーダンス素子３３４_{（ｎ＋１）}を介して出力端子３２２_ｎＯ３に接続される。例えば、インピーダンス素子３３４_ｎおよび３３４_{（ｎ＋１）}はレジスタであり、エネルギー貯蔵素子３３６_ｎはキャパシタである。

引き続き図１３を参照すると、インタフェースネットワーク３１６は、フィルタリング継続観察モード、サンプルアンドホールドモードおよび平衡化モードを含む少なくとも３つの互いに異なる動作モードで動作する。インタフェース回路３１６の動作モードは、図１２を参照して説明されている。

スイッチング素子３２８_１、３２８_２、・・・、３２８_ｎはオプション素子であり、スイッチング素子３２８_１、３２８_２、・・・、３２８_ｎが存在しない実施形態によれば、それぞれ、出力端子３１６_１Ｏ２が出力端子３１６_１Ｏ４に短絡され、出力端子３１６_２Ｏ２が出力端子３１６_２Ｏ４に短絡され、出力端子３１６_ｎＯ２が出力端子３１６_ｎＯ４に短絡されることに留意されたい。

図１４は、本発明の別の実施形態による、フィルタ部分３２２_mを介して電力セル２４_ｍに接続されるインタフェースネットワーク３１６（図１２および１３を参照して説明した）のスイッチング部分３１６_ｍの回路図である。図１１および１５のスイッチングネットワーク３１６_１、３１６_２、・・・、３１６_ｎが、スイッチング部分３１６_ｍから成り、変数ｍが、整数１、２、・・・、ｎを表すために用いられることに留意されたい。例えば、スイッチングネットワーク３１６_１はスイッチング部分３１６_ｍに対応し、ここで、ｍは、１で置き換えられ、スイッチングネットワーク３１６_２はスイッチング部分３１６_ｍに対応し、ここで、ｍは、２で置き換えられ、スイッチングネットワーク３１６_ｎはスイッチング部分３１６_ｍに対応し、ここで、ｍは、ｎで置き換えられる。図１４のスイッチング部分３１６_ｍは図１２のスイッチング部分３１６_ｍに類似しているが、キャパシタ３３６_ｍの端子のうちの１つが入力ピン３１２Ｐ_{（３ｍ−２）}に接続されていない点だけが異なる。したがって、キャパシタ３３６_ｍは、一方の端子は入力ピン３１２Ｐ_３ｍに接続されているが、他方の端子は入力ピン３１２Ｐ_{（３ｍ−２）}には接続されない。図１２を参照して検討したように、スイッチング素子３２６_ｍは平衡化スイッチング素子と呼ばれ、スイッチング素子３３１_ｍはサンプリングスイッチング素子と呼ばれ得る。

スイッチング素子３２８_mはオプション素子であり、スイッチング素子３２８_mが存在しない実施形態によれば、出力端子３１６_ｍＯ２は出力端子３１６_ｍＯ４に短絡される。

図１５は、図１１を参照して説明したように制御モジュール３１２およびフィルタ回路３２２を備え、図１４を参照して説明したフィルタ回路３２２およびインタフェース回路３１６の回路実装物の実施形態をさらに含む電力セルモニタおよび制御モジュール４００のブロック図である。図１５の実施形態はまた、図１５で入力ピン３１２Ｐ_２、３１２Ｐ_５および３１２Ｐ_{（３ｎ−１）}がフローティング状態に置かれている点が図１１の実施形態と異なることに留意されたい。制御モジュール４００はバッテリ装置２４に接続される。上述したように、制御モジュール３１２は、制御モジュール３１２の入力部に接続されるか、または代替的に、制御モジュール３１２の入力部として機能する入力端子と、ＡＤＣ２０に接続される出力部を有するＭＵＸ１８の入力部に接続される出力端子と、を有するインタフェースネットワーク３１６を含む。インタフェース回路３１６は、スイッチングネットワーク３１６_１、３１６_２、・・・、３１６_ｎおよびスイッチング素子３２６Ａから成る。スイッチングネットワーク３１６_１、３１６_２、・・・、３１６_ｎは、図１３を参照して説明した。

スイッチング素子３２６Ａは、制御信号Ｖ３２６Ａを受信するように結合された制御端子３２６Ａ_１、導電端子３２６Ａ_２および導電端子３２６Ａ_３を有する。制御端子３２６Ａ_１は入力端子３１６Ａ_１として機能し得る。導電端子３２６Ａ_２は、導電端子３１６_ＡＩ１および出力端子３１６_ＡＯ１に接続される。導電端子３２６Ａ_３は、入力端子３１６_１Ｉ１、出力端子３１６_１Ｏ１および導電端子３２６_１、２に接続される。

出力端子３１６_１Ｏ１、３１６_１Ｏ２、３１６_１Ｏ３、３１６_ＣＯ１、３１６_２Ｏ２、３１６_２Ｏ３、・・・、３１６_ＣＯ（ｎ−１）、３１６_ｎＯ２、３１６_ｎＯ３、３１６_ｎＯ４および３１６_ＡＯ１は、ＭＵＸ１８の対応する入力端子に接続される。

フィルタ３２２は複数のフィルタ部分３２２_１、３２２_２、・・・、３２２_ｎから成り、ここで、各フィルタ部分は、電力貯蔵装置２４の対応する電力セル２４_１、２４_２、・・・、２４_ｎに接続される入力端子と、スイッチングネットワーク３１６_１、３１６_２、・・・、３１６_ｎの対応する入力端子に接続された出力端子と、を含む。フィルタ部分３２２_１は、入力端子３２２_１Ｉ１および３２２_ＣＩ１と、出力端子３２２_１Ｏ１、３２２_１Ｏ２および３２２_ＣＯ１と、を有し、フィルタ部分３２２_２は、入力端子３２２_ＣＩ１および３２２_ＣＩ２と、出力端子３２２_ＣＯ１、３２２_２Ｏ２および３２２_ＣＯ２と、を有し、フィルタ部分３２２_ｎは、入力端子３２２_ＣＩ（ｎ−１）および３２２_ｎＩ２と、出力端子３２２_ＣＯ（ｎ−１）、３２２_ｎＯ２および３２２_ｎＯ３と、を有する。

入力端子３２２_１Ｉ１は、電力セル２４_１の正極に接続され、入力端子３２２_ＣＩ１は、それぞれ、電力セル２４_１および２４_２の負極および正極に接続される。入力端子３２２_ＣＩ（ｎ−１）は電力セル２４_ｎの正極に接続され、入力端子３２２_ｎＩ２は、電力セル２４_ｎの負極に接続される。

フィルタ部分３２２_１は、インピーダンス素子３３４_１および３３４_２と、エネルギー貯蔵素子３３６_１と、を備えるが、ここで、エネルギー貯蔵素子３３６_１は、入力ピン３１２Ｐ_Ａに接続された端子と、入力ピン３１２Ｐ_３に接続された端子と、を有する。出力端子３２２_１Ｏ１は入力ピン３１２Ｐ_１に接続される。入力端子３２２_ＣＩ１は、インピーダンス素子３３４_２を介して出力端子３２２_ＣＯ１に接続され、出力端子３２２_ＣＯ１は入力ピン３１２Ｐ_４に接続される。インピーダンス素子３３４_２はフィルタ部分３２２_１および３２２_２に対して共通であることに留意されたい。例えば、インピーダンス素子３３４_１および３３４_２はレジスタであり、エネルギー貯蔵素子３３６_１はキャパシタである。

フィルタ部分３２２_２は、インピーダンス素子３３４_２およびエネルギー貯蔵素子３３６_２を備える。出力端子３２２_ＣＯ１は、入力ピン３１２Ｐ_４に接続される。エネルギー貯蔵素子３３６_２の１つの端子は入力ピン３１２Ｐ_３に接続され、キャパシタ３３６_２の他方の端子は入力ピン３１２Ｐ_６に接続される。例えば、インピーダンス素子３３４_２はレジスタであり、エネルギー貯蔵素子３３６_２はキャパシタである。類似の共有コンポーネントおよび接続部が、フィルタ部分３２２_１とフィルタ部分３２２_２との間に存在するように、フィルタ部分３２２_２と、フィルタ部分３２２_２に接続された別のフィルタ部分との間に存在することに留意されたい。明瞭さのために、フィルタ部分３２２_２の全てのコンポーネントが図示されているわけではない。

フィルタ部分３２２_ｎは、インピーダンス素子３３４_ｎおよび３３４_{（ｎ＋１）}と、エネルギー貯蔵素子３３６_ｎと、を備える。出力端子３２２_ＣＯ（ｎ−１）は、入力ピン３１２Ｐ_{（３ｎ−２）}に接続される。入力端子３２２_ＣＩ（ｎ−１）は、インピーダンス素子３３４_ｎを介して出力端子３２２_ＣＯ（ｎ−１）に接続される。入力端子３２２_ｎＩ２は、インピーダンス素子３３４_{（ｎ＋１）}を介して出力端子３２２_ｎＯ３に接続される。エネルギー貯蔵素子３３６_ｎの１つの端子は入力ピン３１２Ｐ_６に接続され、エネルギー貯蔵素子３３６_ｎの他方の端子は入力ピン３１２Ｐ_３ｎに接続される。例えば、インピーダンス素子３３４_ｎおよび３３４_{（ｎ＋１）}はレジスタであり、エネルギー貯蔵素子３３６_ｎはキャパシタである。

別の実施形態によれば、セルの極性は、これらのセルが図に示す反対の極性となるように切り替えられる。

引き続き図１５を参照すると、スイッチングネットワーク３１６_１、・・・、３１６_ｎは、フィルタリング継続観察モード、サンプルアンドホールドモードおよび内部平衡化モードを含む少なくとも３つの互いに異なる動作モードで動作する。既に検討したように、動作モードは、スイッチング素子３２６Ａ、３２６_１、・・・、３２６_ｎ、３２８_１、・・・、３２８_ｎおよび３３１_１、・・・、３３１_ｎの状態に従って、すなわち、これらのスイッチング素子がオープンされクローズされオープンまたはクローズされる組み合わせに従って選択し得る。

フィルタリング継続観察動作モードでは、電力セル２４_１、・・・、２４_ｎにまたがる電圧を、スイッチング素子３２６_１、・・・、３２６_ｎおよび３２８_１、・・・、３２８_ｎがオープンされるように構成し、スイッチング素子３３１_１、・・・、３３１_ｎおよび３２６Ａがクローズされるように構成することによって監視される。例えば、電力セル２４_１にまたがる電圧は、ＭＵＸ１８の、出力端子３１６_ＡＯ１および３１６₁Ｏ３の電圧をＡＤＣ２０に伝達する構成に応答して監視することが可能である。このように、電力セル２４_１のフィルタリングされた電圧を表す電圧がＡＤＣ２０に伝達され、これによって、電力セル２４_１にまたがる電圧が観察または監視される。同様に、電力セル２４_２にまたがる電圧は、ＭＵＸ１８の、出力端子３１６_１Ｏ３および３１６_２Ｏ３の電圧をＡＤＣ２０に伝達する構成に応答して監視することが可能である。このように、電力セル２４_２のフィルタリングされた電圧を表す電圧がＡＤＣ２０に伝達され、これによって、電力セル２４_２にまたがる電圧が観察または監視される。電力セル２４_ｎにまたがる電圧は、ＭＵＸ１８の、出力端子３１６_{（ｎ−１）}Ｏ３および３１６_ｎＯ３の電圧をＡＤＣ２０に伝達する構成に応答して監視することが可能である。このように、電力セル２４_ｎのフィルタリングされた電圧を表す電圧がＡＤＣ２０に伝達され、これによって、電力セル２４_ｎにまたがる電圧が観察または監視される。

微分サンプルアンドホールド動作モードでは、電力セル２４_１、・・・、２４_ｎにまたがる電圧を、スイッチング素子３２６Ａ、３２６_１、・・・、３２６_ｎ、３２８_１、・・・、３２８_ｎ、および３３１_１、・・・、３３１_ｎの制御端子に、それぞれ、適当な制御電圧Ｖ３２６Ａ、Ｖ３２６_１、・・・、Ｖ３２６_ｎ、Ｖ３２８_１、・・・、Ｖ３２８_ｎ、およびＶ３３１_１、・・・、Ｖ３３１_ｎを印加することによってサンプリングならびに記憶もしくは保持することが可能である。サンプリングするために、スイッチング素子は、フィルタリング継続観察モードを可能とするように構成される。このようなスイッチ構成に応答して、キャパシタ３３６_１、・・・、３３６_ｎは、電力セル２４_１、・・・、２４_ｎにまたがる電圧に実質的に等しい電圧まで充電される、すなわち、キャパシタ３３６_１、・・・、３３６_ｎは、電力セル２４_１、・・・、２４_ｎの電圧をサンプリングする。キャパシタ３３６_１、・・・、３３６_ｎは、フィルタとして機能し、サンプリングされた信号をフィルタリングする。スイッチング素子３２６Ａおよび３３１_１、・・・、３３１_ｎのオン抵抗（Ｒｄｓｏｎ）は、キャパシタ３３６_１、・・・、３３６_ｎの両端子と直列になっており、これによって、同相雑音に付きものの問題が軽減される。

電力セル２４_１、・・・、２４_ｎの電圧をサンプリングした後、情報は、これらスイッチング素子の開放に好適な制御信号Ｖ３２６ＡおよびＶ３３１_１、・・・、Ｖ３３１_ｎを、それぞれ、スイッチング素子３２６Ａおよび３３１_１、・・・、３３１_ｎの制御端子に印加することによってキャパシタ３３６_１、・・・、３３６_ｎ上に保持される。スイッチング素子３２６_１、・・・、３２６_ｎは、開放状態にとどまる、すなわち、フィルタリング継続観察モードのときと同じ状態を保つ。このスイッチング素子構成に応答して、キャパシタ３３６_１、・・・、３３６_ｎは、電力セル２４_１、・・・、２４_ｎのスタックから隔離され、これによって、電力セル２４_１、・・・、２４_ｎ上に出力された電圧が保持される。

電力セル２４_１の電圧を表すサンプリングされた電圧は、ＭＵＸ１８の、出力端子３１６_ＡＯ１および３１６_１Ｏ３の電圧をＡＤコンバータ２０に伝達する構成に応答して監視することが可能である。ＭＵＸ１８の、出力端子３１６_１Ｏ３および３１６_２Ｏ３の電圧をＡＤＣ２０に伝達する構成に応答して、電力セル２４_２の電圧を表すサンプリングされた電圧がＡＤＣ２０に伝達される。ＭＵＸ１８の、出力端子３１６_{（ｎ−１）}Ｏ３および３１６_ｎＯ３の電圧をＡＤＣ２０に伝達する構成に応答して、電力セル２４_ｎの電圧を表すサンプリングされた電圧がＡＤＣ２０に伝達される。

内部平衡化動作モードでは、スイッチング素子３３１_１、・・・、３３１_ｎおよび３６２Ａはオープンされたりクローズされたりするが、一方、電力セル２４_１、・・・、２４_ｎは、図６とスイッチング素子２６_１、・・・、２６_ｎおよび２８_１、・・・、２８_ｎを参照してした場合と同様にスイッチング素子３２６_１、・・・、３２６_ｎおよび３２８_１、・・・、３２８_ｎを用いて平衡化される。

スイッチング素子３２８_１、３２８_２、・・・、３２８_ｎはオプション素子であり、スイッチング素子３２８_１、３２８_２、・・・、３２８_ｎが存在しない実施形態によれば、それぞれ、出力端子３１６_１Ｏ２が出力端子３１６_１Ｏ４に短絡され、出力端子３１６_２Ｏ２が出力端子３１６_２Ｏ４に短絡され、出力端子３１６_ｎＯ２が出力端子３１６_ｎＯ４に短絡されることに留意されたい。

図１６は、本発明の別の実施形態による、フィルタ部分３２２を介して電力セル２４に接続されるインタフェースネットワーク３１６（図１１を参照して説明した）のスイッチング部分３１６_ｍの回路図である。図１３、１５および１７のスイッチングネットワーク３１６_１、３１６_２、・・・、３１６_ｎが、スイッチング部分３１６_ｍから成り、変数ｍが、整数１、２、・・・、ｎを表すために用いられることに留意されたい。例えば、スイッチングネットワーク３１６_１はスイッチング部分３１６_ｍに対応し、ここで、ｍは、１で置き換えられ、スイッチングネットワーク３１６_２はスイッチング素子３１６_ｍに対応し、ここで、ｍは、２で置き換えられ、スイッチングネットワーク３１６_ｎはスイッチング素子３１６_ｍに対応し、ここで、ｍは、ｎで置き換えられる。

スイッチング部分３１６_ｍを図１２を参照して説明した。例えば、スイッチング素子３２６_ｍおよび３２８_ｍは単純なトランジスタプリドライバを形成するが、いずれかの極性を持つ外部平衡化素子を駆動することが可能な他のなんらかのプリドライバ回路で置き換えることが可能である。

図１６のフィルタ部分３２２_ｍは、図１２を参照して説明したフィルタ部分に類似しているが、平衡化素子３３０_ｍが平均化素子３３０_ｍおよび３３２_ｍを含む点だけが異なる。平均化素子３３０_ｍは、ＮＰＮバイポーラトランジスタ、ＰＮＰバイポーラトランジスタ、ＮチャネルＭＯＳＦＥＴ、ＰチャネルＭＯＳＦＥＴ等で有り得る。例えば、平衡化素子３３０_ｍおよび３３２_ｍは、それぞれ、ＮチャネルＭＯＳＦＥＴトランジスタおよびレジスタである。ＮチャネルＭＯＳＦＥＴ３３０_ｍは、レジスタ３３２_ｍを介して入力端子３２２_ｍＩ１に接続されるドレイン端子と、入力端子３２２_ｍＩ２に接続されるソース端子と、入力ピン３１２Ｐ_{（３ｍ−１）}に接続される出力端子３２２_ｍＯ２として機能するか、または代替的に、出力端子３２２_ｍＯ２に接続されるゲート端子と、を有する。出力端子３２２_ｍＯ１は、インピーダンス素子３３４_ｍを介して入力端子３２２_ｍＩ１に接続される。エネルギー貯蔵素子３３６_ｍは、入力ピン３１２Ｐ_{（３ｍ−２）}に接続された端子と、入力ピン３１２Ｐ_３ｍに接続された端子と、を有する。例えば、インピーダンス素子３３４_ｍおよび３３４_{（ｍ＋１）}はレジスタであり、エネルギー貯蔵素子３３６_ｍはキャパシタである。レジスタ３３２_ｍおよび３３４_ｍは各々が、一般的には一緒に接続されて、入力端子３２２_ｍＩ１に接続されるか、または代替的に、入力端子３２２_ｍＩ１を形成する結節を形成する端子を有する。レジスタ３３２_ｍの他方の端子はトランジスタ３３０_ｍのドレイン端子に接続され、レジスタ３３４_ｍの他方の端子はキャパシタ３３６_ｍの端子に接続されて、出力端子３２２_ｍＯ１として機能するか、または代替的に、出力端子３２２_ｍＯ１に接続される結節を形成する。上述したように、キャパシタ３３６_ｍの他方の端子は出力ピン３１２Ｐ_３ｍに接続される。レジスタ３３４_{（ｍ＋１）}は、トランジスタ３３０_ｍのソース端子に接続されて、入力端子３２２_ｍＩ２に接続されるか、または代替的に、入力端子３２２_ｍＩ２として機能し得る結節を形成する端子を有し、そして、入力端子として機能し得るか、または代替的に、入力端子３２２_ｍＯ４に接続される端子をも有する。

電力セル２４_ｍは、フィルタ部分３２２_ｍの入力端子３２２_ｍＩ１に接続された正極と、フィルタ部分３２２_ｍの入力端子３２２_ｍＩ２に接続された負極と、を有するバッテリセルを備える。

出力端子３２２_ｍＯ１は入力ピン３１２Ｐ_{（３ｍ−２）}に電気的に接続され、出力端子３２２_ｍＯ２は入力ピン３１２Ｐ_{（３ｍ−１）}に電気的に接続され、出力端子３２２_ｍＯ４は入力ピン３１２Ｐ_{（３ｍ＋１）}に電気的に接続されることに留意されたい。

引き続き図１６を参照すると、スイッチング部分３１６_ｍは、フィルタリング継続監視もしくは観察モード、サンプルアンドホールドモードおよび平衡化モードを含む少なくとも３つの互いに異なる動作モードで動作する。フィルタリング継続観察動作モードでは、電力セル２４_ｍにまたがる電圧は、このスイッチング素子の開放に好適な制御電圧Ｖ３２６_ｍをスイッチング素子３２６_ｍの制御端子に印加し、これらのスイッチング素子の閉鎖に好適な制御電圧Ｖ３２８_ｍおよびＶ３３１_ｍを、それぞれ、スイッチング素子３２８_ｍおよび３３１_ｍの制御端子に印加することによって監視される。したがって、電源セル２４_ｍのフィルタリングされた電圧は、出力端子３１６_ｍＯ１と３１６_ｍＯ３間に現れる。ＭＵＸ１８（図１１に図示する）は、出力端子３１６_ｍＯ１と３１６_ｍＯ３間の電圧をＡＤＣ２０に伝達するように構成される。したがって、電力セル２４_ｍの電圧を表す電圧がＡＤＣ２０に伝達され、これによって、電力セル２４_ｍにまたがる電圧が観察または監視される。

サンプルアンドホールド動作モードでは、電力セル２４_ｍにまたがる電圧は、このスイッチング素子の開放に好適な制御電圧Ｖ３２６_ｍをスイッチング素子３２６_ｍの制御端子に印加し、これらのスイッチング素子の閉鎖に好適な制御電圧Ｖ３２８_ｍおよびＶ３３１_ｍを、それぞれ、スイッチング素子３２８_ｍおよび３３１_ｍの制御端子に印加することによってサンプリングならびに記憶もしくは保持される。キャパシタ３３６_ｍは、電力セル２４_ｍにまたがる電圧に実質的に等しい電圧にまで充電される、すなわち、ャパシタ３３６_ｍは電力セル２４_ｍの電圧をサンプリングする。

電力セル２４_ｍの電圧をサンプリングした後、スイッチング素子３３１_ｍの開放に好適な制御電圧Ｖ３３１_ｍがスイッチング素子３３１_ｍの制御端子に印加される一方で、スイッチング素子３２６_ｍおよび３２８_ｍを、それぞれ、開放構成および閉鎖構成で維持するのに好適な制御電圧Ｖ３２６_ｍおよびＶ３２８_ｍは、スイッチング素子３２６_ｍおよび３２８_ｍの制御端子に維持される。したがって、キャパシタ３３６_ｍに現れるサンプリングされた電圧が保持されて、出力端子３１６_ｍＯ１と３１６_ｍＯ３間に現れる。ＭＵＸ１８は、出力端子３１６_ｍＯ１と３１６_ｍＯ３間の電圧をＡＤＣ２０に伝達するように構成される。したがって、電力セル２４_ｍのサンプルアンドホールド電圧を表す電圧が、ＡＤＣ２０に伝達される。

平衡化動作モードでは、電力セル２４_ｍにまたがる電圧は、スイッチング素子３２６_ｍの閉鎖およびスイッチング素子３２８_ｍの開放に好適な制御電圧Ｖ３２６_ｍおよびＶ３２８_ｍを、それぞれ、スイッチング素子３２６_ｍおよび３２８_ｍの制御端子に印加することによって平衡化することが可能である。したがって、インピーダンス素子３３２_ｍおよびトランジスタ３３０_ｍを通過する平衡化電流によって、電力セル２４_ｍが放電される。図１２を参照して検討したように、スイッチング素子３２６_ｍは平衡化スイッチング素子またはスイッチング素子と呼ばれ、スイッチング素子３３１_ｍはサンプリングスイッチング素子と呼ばれ得る。

図１７は、図１１および１６を参照して説明したように制御モジュール３１２およびフィルタ回路３２２を備え、図１６を参照して説明したフィルタ回路３２２およびインタフェース回路３１６の回路実装物の実施形態をさらに含む電力セルモニタおよび制御回路４５０のブロック図である。制御モジュール４５０はバッテリ装置２４に接続される。制御モジュール４５０は、制御モジュール３５０に類似しているが、制御モジュール４５０が平衡化構造体３３０_１、３３０_２、・・・、３３０_ｎおよび平衡化構造体３３２_１、３３２_２、・・・、３３２_ｎを含む点だけが異なる。より具体的に、また、図１３を参照して説明した制御モジュール３５０の説明に続いて、トランジスタ３３０_１は、レジスタ３３２_１を介して入力端子３２２_１Ｉ１に接続されるドレイン端子と、入力端子３２２_ＣＩ１に接続されるソース端子と、入力ピン３１２Ｐ_２に接続されるゲート端子と、を有する。出力端子３２２_１Ｏ１は、インピーダンス素子３３４_１を介して入力端子３２２₁Ｉ１に接続される。エネルギー貯蔵素子３３６_１は、入力ピン３１２Ｐ₁に接続される端子と、入力ピン３１２Ｐ_３に接続される端子と、を有する。例えば、インピーダンス素子３３４_１および３３４_２はレジスタであり、エネルギー貯蔵素子３３６_１はキャパシタである。レジスタ３３２_１および３３４_１は各々が、一般的には一緒に接続されて、入力端子３２２_１Ｉ１に接続され得るか、または代替的に、入力端子３２２_１Ｉ１を形成する結節を形成する端子を有する。レジスタ３３２_１の他方の端子はトランジスタ３３０_１のドレイン端子に接続され、レジスタ３３４_１の他方の端子はキャパシタ３３６_１の端子に接続されて、出力端子３２２_１Ｏ１として機能するか、または代替的に、出力端子３２２_１Ｏ１に接続され得る結節を形成する。レジスタ３３４_２は、トランジスタ３３０_１のソース端子に接続されて、入力端子３２２_ＣＩ１に接続され得るか、または代替的に、入力端子３２２_ＣＩ１として機能し得る結節を形成する端子と、出力端子３２２_ＣＯ１として機能し得るか、または代替的に、出力端子３２２_ＣＯ１に接続され得る端子と、を有する。

トランジスタ３３０_２は、レジスタ３３２_２を介して入力端子３２２_ＣＩ１に接続されるドレイン端子と、入力端子３２２_ＣＩ（ｎ−１）に接続されるソース端子と、入力ピン３１２Ｐ_５に接続されるゲート端子と、を有する。出力端子３２２_ＣＯ１は、インピーダンス素子３３４_２を介して入力端子３２２_ＣＩ１に接続される。エネルギー貯蔵素子３３６_２は、入力ピン３１２Ｐ_４に接続された端子と、入力ピン３１２Ｐ_６に接続された端子と、を有する。例えば、インピーダンス素子３３４_２および３３４_２はレジスタであり、エネルギー貯蔵素子３３６_２はキャパシタである。レジスタ３３２_２および３３４_２は各々が、一般的には一緒に接続されて、入力端子３２２_ＣＩ１に接続され得るか、または代替的に、入力端子３２２_ＣＩ１を形成する結節を形成する端子を有する。レジスタ３３２_２の他方の端子はトランジスタ３３０_２のドレイン端子に接続され、レジスタ３３４_２の他方の端子はキャパシタ３３６_２の端子に接続されて、出力端子３２２_ＣＯ１として機能するか、または代替的に、出力端子３２２_ＣＯ１に接続され得る結節を形成する。類似の共有コンポーネントおよび接続部が、フィルタ部分３２２_１とフィルタ部分３２２_２との間に存在するように、フィルタ部分３２２_２と、フィルタ部分３２２_２に接続された別のフィルタ部分との間に存在することに留意されたい。明瞭さのために、スイッチングネットワーク３２２_２の全てのコンポーネントが図示されているわけではない。

トランジスタ３３０_ｎは、レジスタ３３２_ｎを介して入力端子３２２_ＣＩ（ｎ−１）に接続されるドレイン端子と、入力端子３２２_ｎＩ２に接続されるソース端子と、入力ピン３１２Ｐ_{（３ｎ−１）}に接続されるゲート端子と、を有する。出力端子３２２_ｎＯ４は、インピーダンス素子３３４_{（ｎ＋１）}を介して入力端子３２２_ｎＩ２に接続される。エネルギー貯蔵素子３３６_ｎは、入力ピン３１２Ｐ_{（３ｎ−２）}に接続される端子と、入力ピン３１２Ｐ_３ｎに接続される端子と、を有する。例えば、インピーダンス素子３３４_{（ｎ＋１）}はレジスタであり、エネルギー貯蔵素子３３６_ｎはキャパシタである。レジスタ３３２_ｎおよび３３４_ｎは各々が、一般的には一緒に接続されて、入力端子３２２_ＣＩ（ｎ−１）に接続されるか、または代替的に、入力端子３２２_ＣＩ（ｎ−１）を形成する結節を形成する端子を有する。レジスタ３３２_ｎの他方の端子はトランジスタ３３０_ｎのドレイン端子に接続され、レジスタ３３４_ｎの他方の端子はキャパシタ３３６_ｎの端子に接続されて、出力端子３２２_ＣＯ（ｎ−１）として機能するか、または代替的に、出力端子３２２_ＣＯ（ｎ−１）に接続される結節を形成する。レジスタ３３４_{（ｎ＋１）}は、トランジスタ３３０_ｎのソース端子に接続されて、入力端子３２２_ｎＩ２に接続され得るか、または代替的に、入力端子３２２_ｎＩ２として機能する結節を形成する端子と、入力ピン３１２Ｐ_{（３ｎ＋１）}に接続され得る出力端子３２２_ｎＯ４として機能するか、または代替的に、出力端子３２２_ｎＯ４に接続され得る端子と、を有する。

引き続き図１７を参照すると、スイッチング部分３１６_１、・・・、３１６_ｎは、フィルタリング継続観察モード、サンプルアンドホールドモードおよび平衡化モードを含む少なくとも３つの互いに異なる動作モードで動作する。図１６を参照して検討したように、動作モードは、スイッチング素子３２６_１、・・・、３２６_ｎ、３２８_１、・・・、３２８_ｎおよび３３１_１、・・・、３３１_ｎの状態に従って、すなわち、これらのスイッチング素子がオープンされクローズされオープンまたはクローズされる組み合わせに従って選択し得る。

図１８は、本発明の別の実施形態による、フィルタ部分３２２_ｍを介して電力セル２４_ｍに接続されるインタフェースネットワーク３１６（図１１を参照して説明した）のスイッチング部分３１６_ｍの回路図である。図１１のスイッチングネットワーク３１６_１、３１６_２、・・・、３１６_ｎが、スイッチング部分３１６_ｍから成り、変数ｍが、整数１、２、・・・、ｎを表すために用いられることに留意されたい。例えば、スイッチング素子３１６_１はスイッチング素子３１６_ｍに対応し、ここで、ｍは、１で置き換えられ、スイッチング素子３１６_２はスイッチング素子３１６_ｍに対応し、ここで、ｍは、２で置き換えられ、スイッチング素子３１６_ｎはスイッチング素子３１６_ｍに対応し、ここで、ｍは、ｎで置き換えられる。図１８のスイッチング部分３１６_ｍは図１６のスイッチング部分３１６_ｍに類似しているが、キャパシタ３３６_ｍの端子のうちの１つが入力ピン３１２Ｐ_１に接続されていない点だけが異なる。したがって、キャパシタ３３６_ｍは、一方の端子は入力ピン３１２Ｐ_３ｍに接続されているが、他方の端子は入力ピン３１２Ｐ_{（３ｍ−１）}には接続されない。図１２を参照して検討したように、スイッチング素子３２６_ｍは平衡化スイッチング素子と呼ばれ、スイッチング素子３３１_ｍはサンプリングスイッチング素子と呼ばれ得る。

図１９は、図１１および１７を参照して説明したように制御モジュール３１２およびフィルタ回路３２２を備え、図１８を参照して説明したフィルタ回路３２２およびインタフェース回路３１６の回路実装物の実施形態をさらに含む電力セルモニタおよび回路モジュール５００のブロック図である。制御モジュール５００はバッテリ装置２４に接続される。制御モジュール５００は制御モジュール４００に類似しているが、制御モジュール５００が平衡化構造体３３０_１、３３０_２、・・・、３３０_ｎおよび平衡化構造体３３２_１、３３２_２、・・・、３３２_ｎを含む点だけが異なる。より具体的に、また、図１５を参照して説明した制御モジュール４００の説明に続いて、トランジスタ３３０_１は、レジスタ３３２_１を介して入力端子３２２_１Ｉ１に接続されるドレイン端子と、入力端子３２２_ＣＩ１に接続されるソース端子と、入力ピン３１２Ｐ_２に接続されるゲート端子と、を有する。出力端子３２２_１Ｏ１は、インピーダンス素子３３４_１を介して入力端子３２２_１Ｉ１に接続される。エネルギー貯蔵素子３３６_１は、入力ピン３１２Ｐ_Ａに接続される端子と、入力ピン３１２Ｐ_３に接続される端子と、を有する。例えば、インピーダンス素子３３４_１および３３４_２はレジスタであり、エネルギー貯蔵素子３３６_１はキャパシタである。レジスタ３３２_１および３３４_１は各々が、一般的には一緒に接続されて、入力端子３２２_１Ｉ１に接続され得るか、または代替的に、入力端子３２２_１Ｉ１を形成し得る結節を形成する端子を有する。レジスタ３３２_１の他方の端子はトランジスタ３３０_１のドレイン端子に接続され、レジスタ３３４_１の他方の端子は、出力端子３２２_１Ｏ１を介して入力ピン３１２Ｐ_１に接続される。レジスタ３３４_２は、トランジスタ３３０_１のソース端子に接続されて、入力端子３２２_ＣＩ１に接続され得るか、または代替的に、入力端子３２２_ＣＩ１として機能し得る結節を形成する端子と、入力ピン３１２Ｐ_４に接続され得る出力端子３２２_ＣＯ１として機能し得るか、または代替的に、出力端子３２２_ＣＯ１に接続され得る端子と、を有する。

トランジスタ３３０_２は、レジスタ３３２_２を介して入力端子３２２_ＣＩ１に接続されるドレイン端子と、入力端子３２２_ＣＩ（ｎ−１）に接続されるソース端子と、出力端子３２２_２Ｏ２を介して入力ピン３１２Ｐ_５に接続されるゲート端子と、を有する。出力端子３２２_ＣＯ１は、インピーダンス素子３３４_２を介して入力端子３２２_ＣＩ１に接続される。エネルギー貯蔵素子３３６_２は、入力ピン３１２Ｐ_３に接続された端子と、入力ピン３１２Ｐ_６に接続された端子と、を有する。例えば、インピーダンス素子３３４_２はレジスタであり、エネルギー貯蔵素子３３６_２はキャパシタである。レジスタ３３２_２および３３４_２は各々が、一般的には一緒に接続されて、入力端子３２２_ＣＩ１に接続され得るか、または代替的に、入力端子３２２_ＣＩ１を形成し得る結節を形成する端子を有する。レジスタ３３２_２の他方の端子はトランジスタ３３０_２のドレイン端子に接続され、レジスタ３３４_２の他方の端子は、出力端子３２２_ＣＯ１を介して入力ピン３１２Ｐ_４に接続される。類似の共有コンポーネントおよび接続部が、フィルタ部分３２２_１とフィルタ部分３２２_２との間に存在するように、フィルタ部分３２２_２と、フィルタ部分３２２_２に接続された別のフィルタ部分との間に存在することに留意されたい。明瞭さのために、スイッチングネットワーク３２２_２の全てのコンポーネントが図示されているわけではない。

トランジスタ３３０_ｎは、レジスタ３３２_ｎを介して入力端子３２２_ＣＩ（ｎ−１）に接続されるドレイン端子と、入力端子３２２_ｎＩ２に接続されるソース端子と、出力端子３２２_ｎＯ２を介して入力ピン３１２Ｐ_{（３ｎ−１）}に接続されるゲート端子と、を有する。出力端子３２２_ｎＯ４は、インピーダンス素子３３４_{（ｎ＋１）}を介して入力端子３２２_ｎＩ２に接続される。エネルギー貯蔵素子３３６_ｎは、入力ピン３１２Ｐ_３ｎに接続された端子を有する。例えば、インピーダンス素子３３４_{（ｎ＋１）}はレジスタであり、エネルギー貯蔵素子３３６_ｎはキャパシタである。レジスタ３３２_ｎおよび３３４_ｎは各々が、一般的には一緒に接続されて、入力端子３２２_ＣＩ（ｎ−１）に接続され得るか、または代替的に、入力端子３２２_ＣＩ（ｎ−１）を形成し得る結節を形成する端子を有する。レジスタ３３２_ｎの他方の端子はトランジスタ３３０_ｎのドレイン端子に接続され、レジスタ３３４_ｎの他方の端子は、出力端子３２２_ＣＯ（ｎ−１）を介して入力ピン３１２Ｐ_{（３ｎ−２）}に接続される。レジスタ３３４_{（ｎ＋１）}は、トランジスタ３３０_ｎのソース端子に接続されて、入力端子３２２_ｎＩ２に接続され得るか、または代替的に、入力端子３２２_ｎＩ２として機能する結節を形成する端子と、入力ピン３１２Ｐ_{（３ｎ＋１）}に接続される出力端子３２２_ｎＯ４として機能し得るか、または代替的に、入力端子３２２_ｎＯ４に接続され得る端子と、を有する。

別の実施形態によれば、セルの極性は、これらのセルが図に示す反対の極性となるように切り替えられる。あるいは、ｎチャネルトランジスタをｐチャネルトランジスタと置き換えることが可能である。

引き続き図１９を参照すると、スイッチングネットワーク３１６_１、・・・、３１６_ｎは、フィルタリング継続観察モード、微分サンプルアンドホールドモードおよび平衡化モードを含む少なくとも３つの互いに異なる動作モードで動作する。既に検討したように、動作モードは、スイッチング素子３２６Ａ、３２６_１、・・・、３２６_ｎ、３２８_１、・・・、３２８_ｎおよび３３１_１、・・・、３３１_ｎの状態に従って、すなわち、これらのスイッチング素子がオープンされクローズされオープンまたはクローズされる組み合わせに従って選択し得る。

フィルタリング継続観察動作モードでは、電力セル２４_１、・・・、２４_ｎにまたがる電圧を、スイッチング素子３２６_１、・・・、３２６_ｎがオープンされるように構成し、スイッチング素子３２８_１、・・・、３２８_ｎ、３３１_１、・・・、３３１_ｎおよび３２６Ａがクローズされるように構成することによって監視される。電力セル２４_１、・・・、２４_ｎにまたがる電圧は、図１５を参照して説明したのと類似した技法を用いてＭＵＸ１８を構成することによって、ＡＤＣ２０によって監視することが可能である。

微分サンプルアンドホールド動作モードでは、電力セル２４_１、・・・、２４_ｎにまたがる電圧は、適当な制御電圧Ｖ３２６Ａ、Ｖ３２６_１、・・・、Ｖ３２６_ｎ、Ｖ３２８_１、・・・、Ｖ３２８_ｎおよびＶ３３１_１、・・・、Ｖ３３１_ｎを、それぞれ、スイッチング素子３２６Ａ、３２６_１、・・・、３２６_ｎ、３２８_１、・・・、３２８_ｎおよび３３１_１、・・・、３３１_ｎの制御端子に印加することによってサンプリングならびに記憶もしくは保持することが可能である。サンプリングするために、スイッチング素子は、フィルタリング継続観察モードを可能とするように構成される。このようなスイッチング素子構成に応答して、キャパシタ３３６_１、・・・、３３６_ｎは、電力セル２４_１、・・・、２４_ｎにまたがる電圧に実質的に等しい電圧まで充電される、すなわち、キャパシタ３３６_１、・・・、３３６_ｎは、電力セル２４_１、・・・、２４_ｎの電圧をサンプリングする。キャパシタ３３６_１、・・・、３３６_ｎは、フィルタとして機能し、サンプリングされた信号をフィルタリングする。スイッチング素子３２６Ａおよび３３１_１、・・・、３３１_ｎのオン抵抗（Ｒｄｓｏｎ）は、キャパシタ３３６_１、・・・、３３６_ｎの両端子と直列になっており、これによって、同相雑音に付きものの問題が軽減される。

電力セル２４_１、・・・、２４_ｎの電圧をサンプリングした後、情報は、これらスイッチング素子の開放に好適な制御信号Ｖ３２６ＡおよびＶ３３１_１、・・・、Ｖ３３１_ｎを、それぞれ、スイッチング素子３２６_Ａおよび３３１_１、・・・、３３１_ｎの制御端子に印加することによってキャパシタ３３６_１、・・・、３３６_ｎ上に保持される。スイッチング素子３２６_１、・・・、３２６_ｎおよび３２８_１、・・・、３２８_ｎは状態を変化させない、すなわち、フィルタリング継続観察モードのときと同じ状態を保つ。このスイッチング素子構成に応答して、キャパシタ３３６_１、・・・、３３６_ｎは、電力セル２４_１、・・・、２４_ｎのスタックから隔離され、これによって、電力セル２４_１、・・・、２４_ｎ上に出力された電圧が保持される。

電力セル２４_１、・・・、２４_ｎのサンプルアンドホールドされた電圧は、図１５を参照して説明したのと同じような方法でＭＵＸ１８を構成することによってＡＤＣ２０によって監視することが可能である。

平衡化動作モードでは、スイッチング素子３３１_１、・・・、３３１_ｎおよび３６２Ａはオープンされたりクローズされたりするが、一方、電力セル２４_１、・・・、２４_ｎは、図１６および１７を参照して説明したのと類似の技法を用いて平衡化される。

図２０は、本発明の別の実施形態によれば、フィルタ部分３２２を介して電力セル２４に接続されるインタフェースネットワーク３１６（図１１を参照して説明した）のスイッチング部分３１６_ｍの回路図である。図２１のスイッチングネットワーク３１６_１、３１６_２、・・・、３１６_ｎが、スイッチング部分３１６_ｍから成り、変数ｍが、整数１、２、・・・、ｎを表すために用いられることに留意されたい。例えば、スイッチング素子３１６_１はスイッチング素子３１６_ｍに対応するが、ここで、ｍは、１に置き換えられ、スイッチング素子３１６_２はスイッチング素子３１６_ｍに対応するが、ここで、ｍは、２に置き換えられ、スイッチング素子３１６_ｎはスイッチング素子３１６_ｍに対応するが、ここで、ｍは、ｎに置き換えられる。

スイッチング部分３１６_ｍを図１２を参照して説明した。スイッチング素子３２６_ｍは、図１２に示す実施形態のような平衡化レジスタ３３２_ｍが存在しない実施形態で平衡化のために用いられるオプション回路素子である。

フィルタ部分３２２_ｍは、図１４を参照して説明したフィルタ部分に類似しているが、平衡化素子３３２_ｍを含む点だけが異なる。出力端子３２２_ｍＯ１は、インピーダンス素子３３４_ｍを介して入力端子３２２_ｍＩ１に接続される。エネルギー貯蔵素子３３６_ｍは、入力ピン３１２Ｐ_３ｍに接続された端子を有する。例えば、平衡化素子３３２_ｍおよび３３４_ｍと３３４_{（ｍ＋１）}はレジスタであり、エネルギー貯蔵素子３３６_ｍはキャパシタである。レジスタ３３２_ｍおよび３３４_ｍは各々が、一般的には一緒に接続されて、入力端子３２２_ｍＩ１に接続され得るか、または代替的に、入力端子３２２_ｍＩ１を形成し得る結節を形成する端子を有する。レジスタ３３２_ｍの他方の端子は、出力端子３２２_ｍＯ２を介して入力ピン３１２Ｐ_{（３ｍ−１）}に接続される。キャパシタ３３６ｍの一方の端子は、入力ピン３１２Ｐ_３ｍに接続される出力端子３２２_ｍＯ３に接続され得るか、または代替的に、出力端子３２２_ｍＯ３として機能し得る。キャパシタ３３６ｍの他方の端子は、図２１に示すように他の回路に接続され得る。レジスタ３３４_{（ｍ＋１）}は、入力端子３２２_ｍＩ２に接続され得るか、または代替的に、入力端子２２２_ｍＩ２として機能する端子と、出力端子３２２_ｍＯ４として機能するか、または代替的に、出力端子３２２_ｍＯ４に接続される端子と、を有する。

電力セル２４_ｍは、フィルタ部分３２２_ｍの入力端子３２２_ｍＩ１に接続された正極と、フィルタ部分３２２_ｍの入力端子３２２_ｍＩ２に接続された負極と、を有するバッテリセルを備える。

出力端子３２２_ｍＯ１は入力ピン３１２Ｐ_{（３ｍ−２）}に電気的に接続され、出力端子３２２_ｍＯ２は入力ピン３１２Ｐ_{（３ｍ−１）}に電気的に接続され、出力端子３２２_ｍＯ３は入力ピン３１２Ｐ_３ｍに電気的に接続され、出力端子３２２_ｍＯ４は入力ピン３１２Ｐ_{（３ｍ＋１）}に電気的に接続されることに留意されたい。

図２１は、図１１を参照して説明したように制御モジュール３１２およびフィルタ回路３２２を備え、図２０を参照して説明したフィルタ回路３２２およびインタフェース回路３１６の回路実装物の実施形態をさらに含む電力セルモニタおよび回路モジュール５５０のブロック図である。制御モジュール５５０はバッテリ装置２４に接続される。制御モジュール５５０は制御モジュール５００に類似しているが、制御モジュール５５０が平衡化構造体３３２_１、３３２_２、・・・、３３２_ｎを含むが、平衡化構造体３３０_１、３３０_２、・・・、３３０_ｎは含まない点だけが異なる。より具体的に、また、図１９を参照して説明した制御モジュール５００の説明に続いて、出力端子３２２_１Ｏ１は、インピーダンス素子３３４_１を介して入力端子３２２_１Ｉ１に接続される。エネルギー貯蔵素子３３６_１は、入力ピン３１２Ｐ_Ａに接続される端子と、入力ピン３１２Ｐ_３に接続される端子と、を有する。例えば、平衡化素子３３２_１およびインピーダンス素子３３４_１及び３３４_２はレジスタであり、エネルギー貯蔵素子３３６_１はキャパシタである。レジスタ３３２_１および３３４_１は各々が、一般的には一緒に接続されて、入力端子３２２_１Ｉ１に接続され得るか、または代替的に、入力端子３２２_１Ｉ１を形成し得る結節を形成する端子を有する。レジスタ３３２_１の他方の端子は、出力端子３２２_１Ｏ２に接続され得るか、または代替的に、出力端子３２２_１Ｏ２として機能し、レジスタ３３４_１の他方の端子はキャパシタ３３６_１の端子に接続されて、出力端子３２２_１Ｏ１として機能し得るか、または代替的に、出力端子３２２_１Ｏ１に接続され得る結節を形成し得る。出力端子３２２_１Ｏ１は入力ピン３１２Ｐ_１に接続され、出力端子３２２_１Ｏ２は入力ピン３１２Ｐ_２に接続される。レジスタ３３４_２は、入力端子３２２_ＣＩ１に接続されるか、または代替的に、入力端子３２２_ＣＩ１として機能する端子と、出力端子３２２_ＣＯ１として機能し得るか、または代替的に、出力端子３２２_ＣＯ１に接続され得る端子と、を有する。

出力端子３２２_ＣＯ１は、インピーダンス素子３３４_２を介して入力端子３２２_ＣＩ１に接続される。エネルギー貯蔵素子３３６_２は、入力ピン３１２Ｐ_３に接続された端子と、入力ピン３１２Ｐ_６に接続された端子と、を有する。例えば、平衡化回路３３２_２およびインピーダンス素子３３４_２はレジスタであり、エネルギー貯蔵素子３３６_２はキャパシタである。レジスタ３３２_２および３３４_２は各々が、一般的には一緒に接続されて、入力端子３２２_ＣＩ１に接続され得るか、または代替的に、入力端子３２２_ＣＩ１を形成し得る結節を形成する端子を有する。レジスタ３３２_２の他方の端子は、出力端子３２２_２Ｏ２に接続されるか、または代替的に、出力端子３２２_２Ｏ２として機能し、レジスタ３３４_２の他方の端子は、出力端子３２２_ＣＯ１として機能し得るか、または代替的に、出力端子３２２_ＣＯ１に接続され得る。出力端子３３２_２Ｏ２は入力ピン３１２Ｐ_５に接続される。類似の共有コンポーネントおよび接続部が、フィルタ部分３２２_１とフィルタ部分３２２_２との間に存在するように、フィルタ部分３２２_２と、フィルタ部分３２２_２に接続された別のフィルタ部分との間に存在することに留意されたい。明瞭さのために、スイッチングネットワーク３２２_２の全てのコンポーネントが図示されているわけではない。

出力端子３２２_ｎＯ４は、インピーダンス素子３３４_{（ｎ＋１）}を介して入力端子３２２_ｎＩ２に接続される。エネルギー貯蔵素子３３６_ｎは、入力ピン３１２Ｐ_３ｎに接続された端子を有し、出力端子３２２_ｎＯ３として機能し得る。例えば、平衡化回路３３２_ｎおよびインピーダンス素子３３４_{（ｎ＋１）}はレジスタであり、エネルギー貯蔵素子３３６_ｎはキャパシタである。レジスタ３３２_ｎおよび３３４_ｎは各々が、一般的には一緒に接続されて、入力端子３２２_ＣＩ（ｎ−１）に接続され得るか、または代替的に、入力端子３２２_ＣＩ（ｎ−１）を形成し得る結節を形成する端子を有する。レジスタ３３２_ｎの他方の端子は、入力ピン３１２Ｐ_{（３ｎ−１）}に接続され得る出力端子３２２_ｎＯ２に接続され得るか、または代替的に、出力端子３２２_ｎＯ２として機能し、レジスタ３３４_ｎの他方の端子は入力ピン３１２Ｐ_{（３ｎ−２）}に接続され得る。レジスタ３３４_{（ｎ＋１）}は、入力端子３２２_ｎＩ２に接続されるか、または代替的に、入力端子３２２_ｎＩ２として機能し得る端子と、入力ピン３１２Ｐ_{（３ｎ＋１）}に接続され得る出力端子３２２_ｎＯ４として機能し得るか、または代替的に、出力端子３２２_ｎＯ４に接続され得る端子と、を有する。

別の実施形態によれば、セルの極性は、これらのセルが図に示す反対の極性となるように切り替えられる。

引き続き図２１を参照すると、スイッチングネットワーク３１６_１、・・・、３１６_ｎは、フィルタリング継続観察モード、微分サンプルアンドホールドモードおよび平衡化モードを含む少なくとも３つの互いに異なる動作モードで動作する。既に検討したように、動作モードは、スイッチング素子３２６Ａ、３２６_１、・・・、３２６_ｎ、３２８_１、・・・、３２８_ｎおよび３３１_１、・・・、３３１_ｎの状態に従って、すなわち、これらのスイッチング素子がオープンされクローズされオープンまたはクローズされる組み合わせに従って選択し得る。

フィルタリング継続観察動作モードでは、電力セル２４_１、・・・、２４_ｎにまたがる電圧を、スイッチング素子３２６_１、・・・、３２６_ｎおよび３２８_１、・・・、３２８_ｎがオープンされるように構成し、スイッチング素子３３１_１、・・・、３３１_ｎおよび３２６Ａがクローズされるように構成することによって監視される。電力セル２４_１、・・・、２４_ｎにまたがる電圧は、ＭＵＸ１８を、図１５を参照してした構成と同様に構成することによってＡＤＣ２０によって監視することが可能である。

微分サンプルアンドホールド動作モードでは、電力セル２４_１、・・・、２４_ｎにまたがる電圧は、図１９を参照して説明したのと類似した技法およびスイッチング構成を用いてＡＤＣ２０によって監視することが可能である。

平衡化動作モードでは、スイッチング素子３３１_１、・・・、３３１_ｎおよび３６２Ａがオープンまたはクローズされる。電力セル２４_１を平衡化するために、スイッチング素子３２６_１はオープンされ、スイッチング素子３２８_１はクローズされる。したがって、インピーダンス素子３３２_１、スイッチング素子３２８_１およびインピーダンス素子３３４_２を通過する平衡化電流によって、電力セル２４_１が放電される。その他の電力セルにまたがる電圧は、類似の技法を用いて平衡化され得ることに留意されたい。図１２を参照して検討したように、スイッチング素子３２８_ｍは平衡化スイッチング素子と呼ばれ、スイッチング素子３３１_ｍはサンプリングスイッチング素子と呼ばれ得る。スイッチング素子３２６_１、・・・、３２６_ｎは、省略し得るオプションの回路素子であることに留意されたい。

図２２は、本発明の別の実施形態によれば、フィルタ部分３２２_ｍを介して電力セル２４_ｍに接続されるインタフェースネットワーク３１６（図１４および１５を参照して説明した）のスイッチング部分３１６Ａ_ｍの回路図である。スイッチング部３１６Ａ_ｍは図１４を参照して説明したスイッチング部３１６_ｍに類似しているが、電流制御素子３２８_ｍ、入力ピン３１２Ｐ_{（３ｍ−１）}、端子３１６_ｍＩ２および端子３１６_ｍＯ２が存在せず、電流制御素子３２６_ｍの導電端子３２６_ｍ、３がスイッチング素子３３１_ｍの導電端子３３１_ｍ、３に接続され、スイッチング部分３１６Ａ_ｍが、スイッチング端子３３１_ｍに接続されるフィルタリングインピーダンス素子Ｚ_ｆをさらに含む点だけが異なる。フィルタリングインピーダンス素子Ｚ_ｆは端子３３１_ｍ、２と端子３１６_ｍＩ３との間に接続されているところが図示されているが、これは本発明の制限ではない。例えば、フィルタリングインピーダンス素子Ｚ_ｆは、端子３３１_ｍ、３と端子３１６_ｍＩ４との間に接続され得る。

したがって、図２２は、フィルタインピーダンス素子をサンプルアンドホールド経路でフィルタ抵抗と部分的に集積したものを備える実施形態を示す。この実施形態によれば、平衡化経路の全体的なインピーダンスはフィルタ機能から分離されており、これは、平衡化電流が高いまたは上昇していたり、インピーダンス素子３３４および３３４（ｍ＋１）が低抵抗値を有するオーム抵抗である図１４、１５、２０および２１に示すような実施形態で図２２のフィルタ部分３２２_ｍを使用する際に有益である。インピーダンス素子Ｚ_ｆを含むことによって、インピーダンス素子３３４_ｍおよび３３４_(ｍ+1)から実質的に独立したより小型のフィルタ記憶素子３３６_ｍを使用することが可能となる。

図２３は、本発明の別の実施形態によれば、フィルタ部分３２２を介して電力セル２４に接続されるインタフェースネットワーク３１６（図１１を参照して説明した）のスイッチング部分３１６_ｍの回路図である。図２３の実施形態は、スイッチング素子３２６_ｍおよび３２８_ｍが、出力ピン３１２Ｐ_{（３ｍ−１）}に接続される出力部と出力端子３１６_ｍＯ２に接続される入力部と、を有するプリドライバ３２７_ｍで置き換えられる図１６のそれに類似している。プリドライバ３２７_ｍは、駆動信号Ｖ_{ＤＲＩＶＥ１}を受信するために結合された端子と、駆動信号Ｖ_{ＤＲＩＶＥ２}を受信するために結合された端子と、を有する。スイッチング素子３２６_ｍおよび３２８_ｍに類似したスイッチング素子はプリドライバ３２７_ｍに含まれることに留意されたい。

図２４は、本発明の別の実施形態によれば、フィルタ部分３２２を介して電力セル２４に接続されるインタフェースネットワーク３１６（図１１を参照して説明した）のスイッチング部分３１６_ｍの回路図である。図２４の実施形態は、スイッチング素子３２６_ｍおよび３２８_ｍが、出力ピン３１２Ｐ_{（３ｍ−１）}に接続される出力部と出力端子３１６_ｍＯ２に接続される入力部と、を有するプリドライバ３２７_ｍで置き換えられる図１８のそれに類似している。プリドライバ３２７_ｍは、駆動信号Ｖ_{ＤＲＩＶＥ１}を受信するために結合された端子と、駆動信号Ｖ_{ＤＲＩＶＥ２}を受信するために結合された端子と、を有する。スイッチング素子３２６_ｍおよび３２８_ｍに類似したスイッチング素子は、プリドライバ３２７_ｍに含まれることに留意されたい。

以下に示す構成は、本発明の実施態様の例を示す。

第１端子、第２端子、および第３端子を有するスイッチングネットワークと、
第１入力端子および第２入力端子と、第１出力端子、第２出力端子、および第３出力端子と、を有するフィルタ回路と、を備え、
前記第１出力端子が、前記スイッチングネットワークの前記第１端子に結合され、前記第３出力端子が、前記スイッチングネットワークの前記第３端子に結合される、モニタおよび制御回路（米国特許出願（１３／７５３，８３２）の出願時の請求項１に対応、以下同様）。

前記スイッチングネットワークが、
制御端子と、第１電流供給端子と、第２電流供給端子と、を有する第１スイッチング素子であって、前記第１スイッチング素子の前記第２電流供給端子が、前記フィルタ回路の前記第２出力端子に結合される、第１スイッチング素子と、
前記第１スイッチング素子に結合され、制御端子と、第１電流供給端子と、第２電流供給端子と、を有する電流制御素子であって、平衡電流を導通させるか、または前記平衡電流を導通させることができる素子を制御するように構成される、電流制御素子と、
を備える、段落０１７２に記載されたモニタおよび制御回路（請求項２に対応）。

前記フィルタ回路が、
第１端子および第２端子を有する第１エネルギー貯蔵素子であって、前記第２端子が、前記フィルタ回路の前記第２出力端子として機能する、第１エネルギー貯蔵素子と、
第１端子および第２端子を有する第１インピーダンス素子であって、前記第１端子が、前記フィルタ回路の前記第１入力端子として機能し、前記第２端子が、前記フィルタ回路の前記第１出力端子として機能する、第１インピーダンス素子と、
第１端子および第２端子を有する第２インピーダンス素子であって、前記第１端子が、前記フィルタ回路の前記第２入力端子として機能し、前記第２端子が前記フィルタ回路の前記第３出力端子として機能する、第１インピーダンス素子と、
を備える、段落０１７３に記載されたモニタおよび制御回路（請求項３に対応）。

前記電流制御素子の前記第１電流供給端子が、前記第１スイッチングネットワークの前記第１端子に結合される、段落０１７４に記載されたモニタおよび制御回路（請求項４に対応）。

前記第１スイッチング素子と直列に結合されるインピーダンスをさらに含む、段落０１７４に記載されたモニタおよび制御回路（請求項５に対応）。

前記第１スイッチング素子の前記第２電流供給端子が、前記電流導通素子の前記第２電流供給端子に結合される、段落０１７４に記載されたモニタおよび制御回路（請求項６に対応）。

前記第１スイッチング素子の前記第１電流供給端子が、前記電流導通素子の前記第１電流供給端子に結合される、段落０１７４に記載されたモニタおよび制御回路（請求項７に対応）。

制御端子と、第１電流供給端子および第２電流供給端子と、を有する第２スイッチング素子であって、前記第２スイッチング素子の前記第１電流供給端子が、前記電流導通素子の前記第２電流供給端子に結合される第２スイッチング素子をさらに含む、段落０１７８に記載されたモニタおよび制御回路（請求項８に対応）。

制御電極と、第１電流供給電極および第２電流供給電極と、を有する第１トランジスタであって、前記第１トランジスタの前記制御電極が、前記電流導通素子の前記第２電流供給端子に結合され、前記第１トランジスタの前記第２電流供給電極が、前記第１インピーダンス素子および第２インピーダンス素子のうちの１つの前記第１端子に結合される、第１トランジスタと、
第１端子および第２端子を有する第３インピーダンス素子であって、前記第３インピーダンス素子の前記１の端子が、前記第１インピーダンス素子および第２インピーダンス素子のうちの１つの前記第１端子に結合され、前記第３インピーダンス素子の前記第２端子が、前記第１トランジスタの前記第１電流供給電極に結合される、第３インピーダンス素子と、
をさらに含む、段落０１７４に記載されたモニタおよび制御回路（請求項９に対応）。

前記フィルタ回路が、
第１端子および第２端子を有する第１インピーダンス素子であって、前記第１端子が、前記フィルタ回路の前記第１入力端子として機能する、第１インピーダンス素子と、
第１端子および第２端子を有する第２インピーダンス素子であって、前記第１端子が、前記フィルタ回路の前記第２入力端子として機能し、前記第２端子が、前記フィルタ回路の前記第３出力端子として機能する、第２インピーダンス素子と、
第１端子および第２端子を有する第１エネルギー貯蔵素子であって、前記第１エネルギー貯蔵素子の前記第１端子が、前記第１インピーダンス素子および第２インピーダンス素子のうちの１つの前記第２端子に結合され、前記第１エネルギー貯蔵素子の前記第２端子が、前記フィルタ回路の前記第２出力端子として機能する、第１エネルギー貯蔵素子と、
を備える、段落０１７３に記載されたモニタおよび制御回路（請求項１０に対応）。

制御電極と、第１電流供給電極および第２電流供給電極と、を有する第１トランジスタであって、前記制御電極が、前記第１エネルギー貯蔵素子の前記第２端子に結合され、前記第２電流供給電極が、前記電流導通素子の前記第１電流供給端子に結合される、第１トランジスタと、
第１端子および第２端子を有する第３インピーダンス素子であって、前記第３インピーダンス素子の前記第１端子が、前記第１インピーダンス素子の前記第１端子に結合され、前記第３インピーダンス素子の前記第２端子が、前記第１トランジスタの前記第１電流供給電極に結合される、第３インピーダンス素子と、
をさらに含む、段落０１８１に記載されたモニタおよび制御回路（請求項１１に対応）。

第１端子、第２端子、および第３端子を有するスイッチングネットワークと、
前記スイッチングネットワークの前記第１端子に結合される第１インピーダンス素子と、
前記スイッチングネットワークの前記第２端子に結合されるエネルギー貯蔵素子と、
前記スイッチングネットワークの前記第３端子に結合される第２インピーダンス素子と、
を備える回路（請求項１２に対応）。

前記スイッチングネットワークが、
制御端子と、第１端子および第２端子と、を有する、サンプリングスイッチであって、前記サンプリングスイッチの前記第２端子が、前記エネルギー貯蔵素子の前記第２端子に結合される、サンプリングスイッチと、
制御端子と、第１端子および第２端子と、を有する平衡化スイッチであって、前記平衡化スイッチの前記第２端子が、前記サンプリングスイッチの前記第２端子に結合され、前記平衡化スイッチの前記第１端子が、前記スイッチングネットワークの前記第３端子に結合される、平衡化スイッチと、
を備える、段落０１８３に記載された回路（請求項１３に対応）。

制御電極と、第１電流供給電極および第２電流供給電極と、を有する、トランジスタであって、前記制御電極が、前記スイッチングネットワークの前記第２端子に結合され、前記第１電流供給電極が、前記第２インピーダンス素子に結合され、前記第２電流供給電極が、前記第１インピーダンス素子に結合される、トランジスタと、
前記トランジスタの前記第１電流供給電極と前記第２インピーダンス素子との間に結合される第３インピーダンス素子と、
をさらに含む、段落０１８４に記載された回路（請求項１４に対応）。

前記スイッチングネットワークが、
制御端子と、第１端子および第２端子と、を有する、サンプリングスイッチであって、前記サンプリングスイッチの前記第２端子が、前記エネルギー貯蔵素子の前記第２端子に結合される、サンプリングスイッチと、
制御端子と、第１端子および第２端子と、を有する、第１平衡化スイッチであって、前記第１平衡化スイッチの前記第１端子が、前記サンプリングスイッチの前記第１端子に結合される、第１平衡化スイッチと、
を備える、段落０１８３に記載された回路（請求項１５に対応）。

前記スイッチングネットワークが、第４端子をさらに備える、段落０１８３に記載された回路（請求項１６に対応）。

前記スイッチングネットワークが、
制御端子と、第１端子および第２端子と、を有するサンプリングスイッチであって、前記サンプリングスイッチの前記第１端子が、前記第１インピーダンス素子に結合され、前記サンプリングスイッチの前記第２端子が、前記エネルギー貯蔵素子に結合される、サンプリングスイッチと、
制御端子と、第１端子および第２端子と、を有する、第１平衡化スイッチであって、前記第１平衡化スイッチの前記第１端子が、前記サンプリングスイッチの前記第１端子に結合され、前記第１平衡化スイッチの前記第２端子が、前記スイッチング回路の前記第４端子に結合される、第１平衡化スイッチと、
制御端子と、第１端子および第２端子と、を有する、第２平衡化スイッチであって、前記第２平衡化スイッチの前記第２端子が、前記スイッチング回路の前記第４端子に結合され、前記第２平衡化スイッチの前記第１端子が、前記第２インピーダンス素子に結合される、第２平衡化スイッチと、
を備える、段落０１８７に記載された回路（請求項１７に対応）。

制御電極と、第１電流供給電極および第２電流供給電極と、を有する、トランジスタであって、前記制御電極が、前記スイッチングネットワークの前記第４端子に結合され、前記第１電流供給電極が、前記第３インピーダンス素子に結合され、前記第２電流供給電極が、前記第１インピーダンス素子に結合される、トランジスタと、
前記トランジスタの前記第１電流供給電極と前記第２インピーダンス素子との間に結合される第３インピーダンス素子と、
をさらに含む、段落０１８８に記載された回路（請求項１８に対応）。

前記スイッチングネットワークが、
制御端子と、第１端子および第２端子と、を有するスイッチであって、前記スイッチの前記第１端子が、前記第１インピーダンスに結合され、前記スイッチの前記第２端子が、前記エネルギー貯蔵素子に結合される、スイッチと、
制御電極と、第１電流供給電極および第２電流供給電極と、を有する、トランジスタであって、前記制御電極が、前記スイッチングネットワークの前記第４端子に結合され、前記第２電流供給電極が、前記第１インピーダンス素子に結合される、トランジスタと、
前記トランジスタの前記第１電流供給電極と前記第２インピーダンス素子との間に結合される第３インピーダンス素子と、
入力および出力を有するプリドライバであって、前記出力が、前記スイッチングネットワークの前記第４端子に結合される、プリドライバと、
をさらに備える、段落０１８７に記載された回路（請求項１９に対応）。

前記エネルギー貯蔵素子が、第１端子および第２端子を有し、前記第２端子が、前記スイッチングネットワークの前記第２端子に結合され、前記第１端子が、前記第２インピーダンス素子に結合される、段落０１９０に記載された回路（請求項２０に対応）。

１つ以上の電力セルとインタフェースをとるための方法であって、
フィルタリング第１動作モードでインタフェース回路を動作させて、前記１つ以上の電力セルの第１電力セルの電圧をフィルタリングおよび監視する段階と、
第２動作モードで前記インタフェース回路を動作させて、前記第１電力セルの前記電圧をサンプリングする段階と、
平衡第３動作モードで前記インタフェース回路を動作させて、前記第１電力セルの前記電圧を平衡化させる段階と、
を含む方法（請求項２１に対応）。

前記第１動作モードで前記インタフェース回路を動作させることが、第１スイッチの第１スイッチ構成への構成、第２スイッチの第２スイッチ構成に形成されると、前記第１電力セルの前記電圧をフィルタリングフィルタリングおよび監視することを含む、段落０１９２に記載された方法（請求項２２に対応）。

前記第２動作モードで前記インタフェース回路を動作させることが、前記第１スイッチおよび第２スイッチの前記第２スイッチ構成に形成されると、前記第１電力セルからサンプリングされた電圧を発生させて、前記サンプリングされた電圧を保持することを含む、段落０１９３に記載された方法（請求項２３に対応）。

前記第３動作モードで前記インタフェース回路を動作させることが、前記第２スイッチの前記第１スイッチ構成に形成されると、前記第１電力セルの前記電圧を平衡化させることを含む、段落０１９４に記載された方法（請求項２４に対応）。

前記第１スイッチを前記第１スイッチ構成になるように構成することが、前記第１スイッチをクローズすることを含み、前記第２スイッチを前記第２スイッチ構成になるように構成することが、前記第２スイッチをオープンすることを含む、段落０１９５に記載された方法（請求項２５に対応）。

具体的な実施形態を本明細書に説明したが、本発明を開示された実施形態に制限すること、を意図するものではない。本発明の趣旨から逸脱することなく、修正および変更を実施することが可能であること、を、当業者は理解するであろう。本発明は、このような修正および変更の全てが添付された請求の範囲内に収まるものとしてその範囲に含めること、を意図するものである。例えば、セルの極性は、これらのセルが図に示す反対の極性となるように切り替えられ得る。あるいは、ｎチャネルトランジスタをｐチャネルトランジスタと置き換えることが可能である。

１０ 電力セルモニタおよび制御回路
１２ 制御モジュール
１６ インタフェースネットワーク
１６_１、１６_２、・・・、１６_ｎ スイッチング素子
１８ マルチプレクサ（ＭＵＸ）
２０ アナログデジタルコンバータ（ＡＤＣ）
２２_１、２２_２、・・・、２２_ｎ フィルタ部分
２４ 電力貯蔵装置

Claims (5)

1. 第１端子、第２端子、および第３端子を有するスイッチングネットワークにおいて、
   制御端子、第１電流供給端子、および第２電流供給端子を有する第１スイッチング素子であって、前記第１スイッチング素子の前記第２電流供給端子は、前記フィルタ回路の前記第２出力端子に結合される、第１スイッチング素子、および、
   前記第１スイッチング素子に結合され、かつ、制御端子、第１電流供給端子、および第２電流供給端子を有する電流制御素子であって、平衡電流を導通させるか、または前記平衡電流を導通させることができる素子を制御するように構成される、電流制御素子、
   を含むスイッチングネットワークと、
   第１入力端子および第２入力端子、ならびに、第１出力端子、第２出力端子、および第３出力端子を有するフィルタ回路であって、前記第１出力端子は、前記スイッチングネットワークの前記第１端子に結合され、かつ、前記第３出力端子は、前記スイッチングネットワークの前記第３端子に結合される、フィルタ回路と、
   から構成されることを特徴とするモニタおよび制御回路。
2. 第１端子、第２端子、および第３端子を有するスイッチングネットワークと、
   前記スイッチングネットワークの前記第１端子に結合される第１インピーダンス素子と、
   前記スイッチングネットワークの前記第２端子に結合されるエネルギー貯蔵素子と、
   前記スイッチングネットワークの前記第３端子に結合される第２インピーダンス素子と、
   を備えることを特徴とする回路。
3. 前記スイッチングネットワークは、
   第４端子と、
   制御端子、第１端子、および第２端子を有するサンプリングスイッチであって、前記サンプリングスイッチの前記第１端子は、前記第１インピーダンス素子に結合され、前記サンプリングスイッチの前記第２端子は、前記エネルギー貯蔵素子に結合される、サンプリングスイッチと、
   制御端子、第１端子、および第２端子を有する第１平衡化スイッチであって、前記第１平衡化スイッチの前記第１端子は、前記サンプリングスイッチの前記第１端子に結合され、前記第１平衡化スイッチの前記第２端子は、前記スイッチング回路の前記第４端子に結合される、第１平衡化スイッチと、
   制御端子、第１端子、および第２端子を有する第２平衡化スイッチであって、前記第２平衡化スイッチの前記第２端子は、前記スイッチング回路の前記第４端子に結合され、前記第２平衡化スイッチの前記第１端子は、前記第２インピーダンス素子に結合される、第２平衡化スイッチと、
   を含み、さらに、
   制御電極、第１電流供給電極、および第２電流供給電極を有するトランジスタであって、前記制御電極は、前記スイッチングネットワークの前記第４端子に結合され、前記第１電流供給電極は、前記第３インピーダンス素子に結合され、前記第２電流供給電極は、前記第１インピーダンス素子に結合される、トランジスタと、
   前記トランジスタの前記第１電流供給電極と前記第２インピーダンス素子との間に結合される第３インピーダンス素子と、
   を含むことを特徴とする請求項２記載の回路。
4. １つ以上の電力セルとインタフェースを行なうための方法であって、
   フィルタリング第１動作モードでインタフェース回路を動作させて、前記１つ以上の電力セルの第１電力セルの電圧をフィルタリングおよび監視する段階と、
   第２動作モードで前記インタフェース回路を動作させて、前記第１電力セルの前記電圧をサンプリングする段階と、
   第３動作モードで前記インタフェース回路を動作させて、前記第１電力セルの前記電圧を平衡化させる段階と、
   から構成されることを特徴とする方法。
5. 前記第１動作モードで前記インタフェース回路を動作させる段階は、第１スイッチを第１スイッチ構成に形成し、かつ、第２スイッチを第２スイッチ構成に形成することに応答して、前記第１電力セルの前記電圧をフィルタリングおよび監視する段階を含み、
   前記第２動作モードで前記インタフェース回路を動作させる段階は、前記第１スイッチおよび第２スイッチを前記第２スイッチ構成に形成することに応答して、前記第１電力セルからサンプリングされた電圧を発生させ、かつ、前記サンプリングされた電圧を保持する段階を含み、
   前記第３動作モードで前記インタフェース回路を動作させる段階は、前記第２スイッチを前記第１スイッチ構成に形成することに応答して、前記第１電力セルの前記電圧を平衡化させる段階を含む、
   ことを特徴とする請求項４記載の方法。

Images