JP2014150253A - ヒートスプレッダを有する半導体デバイスアセンブリを形成するための方法 - Google Patents

ヒートスプレッダを有する半導体デバイスアセンブリを形成するための方法 Download PDF

Info

Publication number
JP2014150253A
JP2014150253A JP2014011513A JP2014011513A JP2014150253A JP 2014150253 A JP2014150253 A JP 2014150253A JP 2014011513 A JP2014011513 A JP 2014011513A JP 2014011513 A JP2014011513 A JP 2014011513A JP 2014150253 A JP2014150253 A JP 2014150253A
Authority
JP
Japan
Prior art keywords
adhesive
heat spreader
die
interface material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014011513A
Other languages
English (en)
Other versions
JP6323942B2 (ja
JP2014150253A5 (ja
Inventor
m higgins Leo iii
エム.ヒギンズ ザ サード レオ
J Carpenter Burton
ジェイ.カーペンター バートン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of JP2014150253A publication Critical patent/JP2014150253A/ja
Publication of JP2014150253A5 publication Critical patent/JP2014150253A5/ja
Application granted granted Critical
Publication of JP6323942B2 publication Critical patent/JP6323942B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】ヒートシンクとダイとの間の界面についてより厳密な制御を達成する方法を提供する。
【解決手段】方法は、基板12、および、基板の主面の一部分の上に載置されたICダイ16を含む集積回路(IC)ダイアセンブリ11を設けること、ICダイ16上に界面材料20を投与すること、ヒートスプレッダ22の一部分を界面材料20と接触して位置づけること、ヒートスプレッダ22のICダイアセンブリに面する一方の面と基板12上の封止剤18の主面の露出部分との間に接着剤30を投与することを含む。
【選択図】 図3

Description

本開示は、概して半導体デバイスパッケージングに関し、より具体的には、ヒートスプレッダを有する半導体デバイスアセンブリを形成するための方法に関する。
動作中、集積回路(IC)ダイによって熱が生成される。十分に除去されない場合、ダイによって生成される熱はデバイスを故障させるか、または実行を不安定にする場合がある。したがって、ICの熱的性能を改善するためにヒートスプレッダが半導体パッケージに組み込まれることが多い。
米国特許第6146921号明細書 米国特許出願公開第2013/0221511号明細書 米国特許出願公開第2013/0320548号明細書
本開示の一実施形態に応じた、処理の一段階における半導体デバイスアセンブリを示す断面図。 本開示の一実施形態に応じた、処理の後続の段階における図1の半導体デバイスアセンブリを示す断面図。 本開示の一実施形態に応じた、処理の後続の段階における図2の半導体デバイスアセンブリを示す断面図。 本開示の一実施形態に応じた、処理の後続の段階における図3の半導体デバイスアセンブリを示す断面図。 本開示の一実施形態に応じた図1のヒートスプレッダを示す上面図。 本開示の一実施形態に応じた、処理の一段階における半導体デバイスアセンブリを示す断面図。 本開示の一実施形態に応じた、処理の後続の段階における図6の半導体デバイスアセンブリを示す断面図。 本開示の一実施形態に応じた、処理の後続の段階における図7の半導体デバイスアセンブリを示す断面図。
本発明は例として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。
熱的性能を改善するために半導体デバイスアセンブリ内にヒートスプレッダが使用されることが多い。1つのそのような既知のデバイスアセンブリにおいて、熱界面材料がダイの表面に被着され、ダイの周縁部分を包囲する成形コンパウンドの表面に接着剤が被着される。熱界面材料および接着剤の被着に続いて、ヒートシンクがダイの表面に取り付けられ、成形コンパウンドに接着される。しかしながら、このタイプのデバイスアセンブリは、ヒートシンクとダイとの間、およびヒートシンクと成形コンパウンドとの間に所望の界面を達成するために慎重な工程制御を必要とする。それゆえ、図1〜図8を参照して下記に説明する一実施形態において、ダイに対するヒートシンクの接合の制御が、成形コンパウンドに対するヒートシンクの周縁の接着の制御から切り離される。このように、ヒートシンクとダイとの間の界面についてより厳密な制御を達成することができる。
図1は、一実施形態に応じた、処理の一段階における半導体デバイスアセンブリ10を示す。半導体デバイスアセンブリ10は、半導体ダイアセンブリ11(集積回路(IC)ダイアセンブリとも称する)と、ヒートスプレッダ22とを含み、図1の図解においては、ヒートスプレッダ22はまだ半導体ダイアセンブリ11に取り付けられていない。半導体ダイアセンブリ11は、パッケージ基板12と、ダイ・アタッチ14によってパッケージ基板12に取り付けられている半導体ダイ16と、ダイ16とパッケージ基板12との間で電気信号をルーティングする電気接続19とを含む。一実施形態において、電気接続19はワイヤボンドとして実装される。半導体ダイアセンブリ11は、ダイ16の周縁部分を包囲する成形コンパウンド18(封止剤とも称する)をも含む。成形コンパウンド18は、電気接続19を被覆し、ダイ16の周縁部分からパッケージ基板12の表面にわたって延在する。成形コンパウンド18は、ダイ16の主上面を露出させるようにも形成されている。一実施形態において、成形コンパウンド18を形成するのにフィルム補助成形が使用されてもよい。代替的に、半導体ダイアセンブリ11は、ダイ16がはんだボールによってパッケージ基板12に取り付けられているフリップ・チップ・アセンブリであってもよく、はんだボールはダイ16と基板12との間で信号を通信するための電気接続を提供する。さらに、成形コンパウンド18は図1に示すようにダイ16よりも高く延在してもよく、または代替的に、成形コンパウンド18はダイ16の主上面と実質的に同一平面上にあってもよい。
界面材料20がダイアセンブリ11のダイ16の露出した上面に被着される。界面材料20は熱界面材料(TIM(Thermal Interface Material))であってもよい。界面材料20はまた、接着剤であってもよい。図1は、ダイアセンブリ11に取り付けられる前のヒートスプレッダ22をも示している。ヒートスプレッダ22は、界面材料20によってダイ16の露出した上面に接触することになる台座部分26と、台座部分26から成形コンパウンド18の少なくとも一部分を被覆するように伸長する周縁部分27とを含む。ヒートスプレッダ22は台座部分26を包囲する開口24(ベントまたはベント開口と称されることもある)をも含む。開口24は、ヒートスプレッダ22の一方の主面からヒートスプレッダ22の反対の主面まで延在する。
図5は、ダイアセンブリ11に取り付けられる前のヒートスプレッダ22の上面図を示している。なお、台座部分26は破線によって示されている。示されている実施形態において、ヒートスプレッダ22は台座部分26の各側面(デバイスアセンブリ11に取り付けられた後のダイ16の各側面に)に1つのベント開口24を含む。それゆえ、ヒートスプレッダ22は、台座26の外周の周りに少なくとも1つの開口24を含む。代替の実施形態において、より少ないまたはさらなる開口24が存在してもよい。下記に説明するように、開口24は、取り付け後にヒートスプレッダ22とデバイスアセンブリ11との間の接着の形成を補助する。しかしながら、代替の実施形態において、ヒートスプレッダ22はいかなる開口24も含まなくてもよいことに留意されたい。ヒートスプレッダ22は、金属のような任意の熱伝導材料から形成されてもよい。たとえば、ヒートスプレッダ22は、銅またはニッケルめっき銅であってもよい。図1の示されている実施形態に見られるように、台座部分26はダイに向かって伸長する下降部分である。示されている実施形態において、ヒートスプレッダ22の台座部分26はヒートスプレッダ22の周縁部分27よりも厚い。代替的に、ヒートスプレッダ22は、台座部分26がヒートスプレッダ22の周縁部分27から下降するようにスタンピングすることによって形成されてもよい。なお、台座部分26の厚さまたは下降距離は、成形コンパウンド18がパッケージ基板12からダイ16の主上面よりもどれだけ高く延在しているかに応じて決まる。すなわち、台座部分26は、ダイ16の主上面に接触するか、または、ダイ16の主上面の所定の距離内にあることが可能であるように、十分に下降しているべきである。成形コンパウンド18がダイ16の主上面と実質的に同一平面上にある一実施形態において、台座部分26は、界面材料20の厚さがより大きくなることを可能にするように、周縁部分27と比較して上方に伸長してもよい。
図2は、ヒートスプレッダ22がダイアセンブリ11上に載置された後のデバイスアセンブリ10を示している。台座部分26は、界面材料20に接触するように位置づけられており、それによって、ヒートスプレッダ22は界面材料20によってダイ16の露出した部分と接触している。また、台座26はワイヤボンド(電気接続19)の周縁の内側に位置づけられていることに留意されたい。ダイ16の上面とヒートスプレッダ22の台座部分26の底面との間に目標、または所定の間隙距離を確立するために、ヒートスプレッダ22およびダイアセンブリ11のうちの少なくとも一方に圧力が加えられて、ヒートスプレッダ22をダイアセンブリ11により近づけるようにしてもよい。一実施形態において、この間隙距離は25〜50マイクロメートル、または好ましくは、34〜40マイクロメートルの範囲内である。それゆえ、界面材料20はこの間隙内に分散しており、また成形コンパウンド18の一部分を被覆してもよいことに留意されたい。界面材料20が台座部分26とダイアセンブリ11との間にあるため、目標間隙距離も、ヒートスプレッダ22とダイアセンブリ11との間の界面材料20の目標、または所定の厚さに対応する。しかしながら、デバイスアセンブリ11上に配置される界面材料20の量は、ヒートスプレッダ22が界面材料20と接触させられたときに、界面材料20が開口24まで伸長しないように制御される。すなわち、開口24は引き続き成形コンパウンド18の部分を露出させる。また、ヒートスプレッダ22を界面材料20と接着させる前に、成形コンパウンド18上に接着は存在しないことに留意されたい。それゆえ、台座26を包囲するヒートスプレッダ22の周縁部分と成形コンパウンド18との間に空隙が存在する。
図3は処理の後続の段階におけるデバイスアセンブリ10を示しており、ヒートスプレッダ22が界面材料20と接触し、台座26とダイ16の上面との間の間隙が所望の距離になった後、ヒートスプレッダ22の端部において接着剤30がノズル28によって投与される。図4に示すように、接着剤30は毛細管現象によって流れて、ヒートスプレッダ22と成形コンパウンド18との間の空隙を充填する。一実施形態において、接着剤30はヒートスプレッダ22の1つ以上の端部の周囲に投与される。ベント開口24が毛細管流動を補助し、開口24を通じて空気が排出されながら接着剤30が界面材料20に達することを保証する。一実施形態において、接着剤30は、ヒートスプレッダ22とダイアセンブリ11との間で界面材料20に完全に接触し、これを包囲する。また、ヒートスプレッダ22の周縁部分27と成形コンパウンド18との間の間隙内で、接着剤30はヒートスプレッダ22の主底面と成形コンパウンド18の主上面の両方に接触することに留意されたい。それゆえ、ヒートスプレッダ22の台座部分26とダイ16の主上面との間の間隙距離を必要に応じて制御することができ、後続の接着剤30の被着はこの間隙距離に影響を与えない。このように、接着剤30の被着は、台座部分26とダイ16との間の間隙距離の制御から切り離されている。
一実施形態において、接着剤30は、毛細管現象によって流動可能な接着剤である。これは、たとえば、ボール・グリッド・アレイのフリップ・チップ・アセンブリまたは表面実装アセンブリに使用されるアンダーフィル材料を含んでもよい。一実施形態において、接着剤30は熱的に増強された特性を有してもよい。界面材料20は、接着剤30とは異なる材料である。それゆえ、界面材料20は接着剤30とは異なる熱的特性および異なる機械的特性のうちの少なくとも一方を有してもよい。両方が望ましい接着特性および熱的特性のうちの少なくとも一方を有し得るが、界面材料20にとっては接着特性よりも熱的特性の方が重要であり、一方で接着剤30にとっては熱的特性よりも接着特性の方が重要である。すなわち、界面材料20の主な機能は熱を伝導することであり、一方で接着剤30の主な機能は、ヒートスプレッダ22がダイアセンブリ11に確実に取り付けられることを保証することである。
接着剤30を被着した後、完成したデバイスアセンブリ10が硬化されてもよい。一実施形態において、硬化は接着剤30または界面材料20のうちの一方に対して最適化されてもよい。
図6は、異なるヒートスプレッダ122がダイアセンブリ11の界面材料20と接触しているデバイスアセンブリ100を示している。ヒートスプレッダ122はヒートスプレッダ22に類似しているが、ヒートスプレッダ122は開口24よりも大きい開口124を含む。下記に説明するように、開口124は接着剤を被着させるのに使用されることになる。アセンブリ10と同様に、ヒートスプレッダ122が界面材料20に接触するとき、成形コンパウンド18とヒートスプレッダ122との間に接着は存在しないことに留意されたい。
図7は、処理の後続の段階におけるデバイスアセンブリ100を示しており、ヒートスプレッダ122が界面材料20と接触し、台座126とダイ16の上面との間の間隙が所望の目標距離になった後、開口124を通じて接着剤130がノズル128によって投与される。図8に示すように、接着剤130は毛細管現象によって流れて、ヒートスプレッダ122と成形コンパウンド18との間の空隙を充填する。開口124はまた、毛細管現象を補助して、接着剤130がヒートスプレッダ122と成形コンパウンド18との間の空隙を十分に充填することを保証してもよい。ヒートスプレッダ122はいかなる数の開口124を含んでもよく、開口124はヒートスプレッダ122内のどこに位置してもよく、いかなるサイズおよび形状を有してもよい。一実施形態において、接着剤130は、ヒートスプレッダ122とダイアセンブリ11との間で界面材料20に完全に接触し、界面材料20を包囲する。このように、ヒートスプレッダ122の台座部分126とダイ16の主上面との間の間隙距離を必要に応じて制御することができ、後続の接着剤130の被着はこの間隙距離に影響を与えない。すなわち、接着剤130の被着は、台座部分126とダイ16との間の間隙距離の制御から切り離されている。
接着剤130を被着した後、完成したデバイスアセンブリ100が硬化されてもよい。一実施形態において、硬化は接着剤130または界面材料20のうちの一方に対して最適化されてもよい。
なお、ヒートスプレッダ22の形成のために提供された同じ説明がヒートスプレッダ122にも同様に当てはまり、接着剤30のために提供された同じ説明が接着剤130にも同様に当てはまる。
それゆえ、これまでで、デバイスアセンブリを形成するための方法であって、ヒートスプレッダが界面材料によってダイの露出主面に接触させられた後に接着剤がアセンブリに被着される、方法が提供されたことを諒解されたい。このように、ヒートスプレッダとダイの主面との間の界面の制御は、接着剤の被着によって影響を受けない。それゆえ、改善された製造制御を達成することができる。
その上、本明細書および特許請求の範囲における「正面」、「裏」、「上部」、「底」、「上」、「下」などの用語は、存在する場合、説明を目的として使用されており、必ずしも永久的な相対位置を記述するために使用されてはいない。このように使用される用語は、本明細書に記載されている本発明の実施形態がたとえば、本明細書において例示または他の様態で記載されている以外の方向で動作することが可能であるように、適切な状況下で置き換え可能であることが理解される。
本明細書において、具体的な実施形態を参照して本発明を説明したが、添付の特許請求の範囲に明記されているような本発明の範囲から逸脱することなくさまざまな改変および変更を為すことができる。たとえば、この方法は、さまざまな異なるダイアセンブリ構成に適用されてもよい。したがって、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本発明の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。
本明細書において使用される場合、「結合されている」という用語は、直接結合または機械的結合に限定されるようには意図されていない。
別途記載されない限り、「第1の」および「第2の」のような用語は、そのような用語が説明する要素間で適宜区別するように使用される。したがって、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。
以下は本発明のさまざまな実施形態である。
項目1は、基板、および、基板の主面の一部分の上に載置されたICダイを含む集積回路(IC)ダイアセンブリを設けること、ICダイ上に熱界面材料を投与すること、ヒートスプレッダの一部分を熱界面材料と接触して位置づけること、ヒートスプレッダのICダイアセンブリに面する一方の面と基板上の封止剤の主面の露出部分との間に接着剤を投与することを含む方法を含む。項目2は項目1の方法を含み、接着剤を硬化させることをさらに含む。項目3は項目1の方法を含み、接着剤および界面材料を硬化させることをさらに含む。項目4は項目1の方法を含み、接着剤を投与することは、ヒートスプレッダの端部の周りに接着剤を投与することを含む。項目5は項目1の方法を含み、ヒートスプレッダは、熱界面材料に接触する台座と、台座の外周の周りでヒートスプレッダを貫通する少なくとも1つのベントとを含む。項目6は項目4の方法を含み、接着剤を投与することは、ノズルを使用してヒートスプレッダのベントを通じて接着剤を投与することを含む。項目7は項目1の方法を含み、接着剤を投与することは、接着剤が基板上の封止剤およびヒートスプレッダの一方の面の少なくとも一部分と接触するように実行される。項目8は項目1の方法を含み、ヒートスプレッダの界面材料と接触している部分は下降部分であり、下降部分は、ICダイと基板との間に取り付けられているワイヤボンドの周縁の内部でICダイの上に位置づけられている。
項目9は、半導体ダイを基板に取り付けること、半導体ダイと基板との間にワイヤボンドを形成すること、ワイヤボンドを成形コンパウンドを用いて封止することであって、成形コンパウンドはワイヤボンドを含んでいないダイの上面を露出させるように構成される、封止すること、第1の接着剤をダイの上面の上に被着させること、ヒートスプレッダの一部分を第1の接着剤に接触させること、第2の接着剤を、当該第2の接着剤が成形コンパウンドの第1の面とヒートスプレッダの第1の面との間の間隙を充填するように投与することを含む方法を含む。項目10は項目9の方法を含み、ヒートスプレッダの部分を接触させることは、第1の接着剤の所定の厚さを確立するためにヒートスプレッダと基板との間に圧力を加えることを含む。項目11は項目9の方法を含み、第1の接着剤は熱界面材料であり、第2の接着剤は毛細管現象によって流動可能な材料である。項目12は項目9の方法を含み、第2の接着剤を投与することは、第2の接着剤が間隙内を流れ、成形コンパウンドの第1の面およびヒートスプレッダの第1の面と接触するように、ヒートスプレッダの周縁の周りに第2の接着剤を投与することを含む。項目13は項目9の方法を含み、ヒートスプレッダは、第1の接着剤と接触しているヒートスプレッダの一部分の外部にある断面を貫通するベントを含む。項目14は項目13の方法を含み、第2の接着剤を投与することは、第2の接着剤が間隙内を流れ、かつ成形コンパウンドの第1の面およびヒートスプレッダの第1の面と接触するように、第2の接着剤をベント内に投与することを含む。項目15は項目9の方法を含み、第1の接着剤および第2の接着剤を硬化させることをさらに含む。項目16は項目13の方法を含み、ヒートスプレッダの第1の接着剤と接触している部分は、ヒートスプレッダの第1の面からダイに向かって伸長する下降部分である。
項目17は、基板上に載置された集積回路(IC)ダイの露出部分上に界面材料を被着させること、界面材料を使用してヒートスプレッダの第1の部分をICダイ上に載置することであって、ヒートスプレッダは、当該ヒートスプレッダの第1の部分の外部にある、当該ヒートスプレッダの第2の部分を貫通する開口を有する、載置すること、ヒートスプレッダの第1の面と基板上の封止剤の表面との間に接着剤を投与することであって、界面材料は接着剤とは異なる、投与することを含む方法を含む。項目18は項目17の方法を含み、界面材料は、接着剤とは異なる熱的特性、および接着剤とは異なる機械的特性から成る群のうちの1つを有する。項目19は項目17の方法を含み、接着剤は、ヒートスプレッダの端部の周り、および、ヒートスプレッダの開口を通じて、から成る群のうちの1つによって投与される。項目20は、毛細管現象を使用して接着剤を封止剤とヒートスプレッダの第1の面との間で移動させることをさらに含む、項目17の方法を含む。
11…半導体ダイアセンブリ(集積回路(IC)ダイアセンブリ)、12…基板、16…ダイ、18…成形コンパウンド(封止剤)、20…界面材料、22…ヒートスプレッダ、30…接着剤。

Claims (20)

  1. 方法であって、
    基板、および、該基板の主面の一部分の上に載置されたICダイを含む集積回路(IC)ダイアセンブリを設けること、
    前記ICダイ上に熱界面材料を投与すること、
    ヒートスプレッダの一部分を前記熱界面材料と接触して位置づけること、
    前記ヒートスプレッダの前記ICダイアセンブリに面する一方の面と前記基板上の封止剤の主面の露出部分との間に接着剤を投与することを備える、方法。
  2. 前記接着剤を硬化させることをさらに備える、請求項1に記載の方法。
  3. 前記接着剤および前記熱界面材料を硬化させることをさらに備える、請求項1に記載の方法。
  4. 前記接着剤を投与することは、前記ヒートスプレッダの端部の周りに前記接着剤を投与することを含む、請求項1に記載の方法。
  5. 前記ヒートスプレッダは、
    前記熱界面材料に接触する台座と、
    前記台座の外周の周りで前記ヒートスプレッダを貫通する少なくとも1つのベントとを含む、請求項1に記載の方法。
  6. 前記接着剤を投与することは、ノズルを使用して前記ヒートスプレッダの前記ベントを通じて前記接着剤を投与することを含む、請求項5に記載の方法。
  7. 前記接着剤を投与することは、前記接着剤が前記基板上の封止剤と、前記ヒートスプレッダの前記一方の面の少なくとも一部分とに接触するように実行される、請求項1に記載の方法。
  8. 前記ヒートスプレッダの前記熱界面材料と接触している前記一部分は下降部分であり、該下降部分は、前記ICダイと前記基板との間に取り付けられているワイヤボンドの周縁の内部で前記ICダイの上に位置づけられている、請求項1に記載の方法。
  9. 方法であって、
    半導体ダイを基板に取り付けること、
    前記半導体ダイと前記基板との間にワイヤボンドを形成すること、
    前記ワイヤボンドを成形コンパウンドを用いて封止することであって、該成形コンパウンドは前記ワイヤボンドを含んでいない前記半導体ダイの上面を露出させるように構成される、封止すること、
    第1の接着剤を前記半導体ダイの前記上面の上に被着させること、
    ヒートスプレッダの一部分を前記第1の接着剤に接触させること、
    第2の接着剤を、該第2の接着剤が前記成形コンパウンドの第1の面と前記ヒートスプレッダの第1の面との間の間隙を充填するように投与することを備える、方法。
  10. 前記ヒートスプレッダの前記一部分を接触させることは、前記第1の接着剤の所定の厚さを確立するために前記ヒートスプレッダと前記基板との間に圧力を加えることを含む、請求項9に記載の方法。
  11. 前記第1の接着剤は熱界面材料であり、前記第2の接着剤は毛細管現象によって流動可能な材料である、請求項9に記載の方法。
  12. 前記第2の接着剤を投与することは、前記第2の接着剤が前記間隙内を流れ、かつ前記成形コンパウンドの前記第1の面および前記ヒートスプレッダの前記第1の面と接触するように、前記ヒートスプレッダの周縁の周りに前記第2の接着剤を投与することを含む、請求項9に記載の方法。
  13. 前記ヒートスプレッダは、前記第1の接着剤と接触している前記ヒートスプレッダの前記一部分の外部にある断面を貫通するベントを含む、請求項9に記載の方法。
  14. 前記第2の接着剤を投与することは、前記第2の接着剤が前記間隙内を流れ、かつ前記成形コンパウンドの前記第1の面および前記ヒートスプレッダの前記第1の面と接触するように、前記第2の接着剤を前記ベント内に投与することを含む、請求項13に記載の方法。
  15. 前記第1の接着剤および前記第2の接着剤を硬化させることをさらに備える、請求項9に記載の方法。
  16. 前記ヒートスプレッダの前記第1の接着剤と接触している前記一部分は、前記ヒートスプレッダの前記第1の面から前記ダイに向かって伸長する下降部分である、請求項13に記載の方法。
  17. 方法であって、
    基板上に載置された集積回路(IC)ダイの露出部分上に界面材料を被着させること、
    前記界面材料を使用してヒートスプレッダの第1の部分を前記ICダイ上に載置することであって、前記ヒートスプレッダは、該ヒートスプレッダの前記第1の部分の外部にある、該ヒートスプレッダの第2の部分を貫通する開口を有する、載置すること、
    前記ヒートスプレッダの第1の面と前記基板上の封止剤の表面との間に接着剤を投与することであって、前記界面材料は前記接着剤とは異なる、投与することを備える、方法。
  18. 前記界面材料は、前記接着剤とは異なる熱的特性、および前記接着剤とは異なる機械的特性から成る群のうちの1つを有する、請求項17に記載の方法。
  19. 前記接着剤は、前記ヒートスプレッダの端部の周り、および、前記ヒートスプレッダの前記開口を通じて、から成る群のうちの1つによって投与される、請求項17に記載の方法。
  20. 毛細管現象を使用して前記接着剤を前記封止剤と前記ヒートスプレッダの前記第1の面との間で移動させることをさらに備える、請求項17に記載の方法。
JP2014011513A 2013-01-31 2014-01-24 ヒートスプレッダを有する半導体デバイスアセンブリを形成するための方法 Active JP6323942B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/755,904 US9111878B2 (en) 2013-01-31 2013-01-31 Method for forming a semiconductor device assembly having a heat spreader
US13/755,904 2013-01-31

Publications (3)

Publication Number Publication Date
JP2014150253A true JP2014150253A (ja) 2014-08-21
JP2014150253A5 JP2014150253A5 (ja) 2017-02-23
JP6323942B2 JP6323942B2 (ja) 2018-05-16

Family

ID=51223366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014011513A Active JP6323942B2 (ja) 2013-01-31 2014-01-24 ヒートスプレッダを有する半導体デバイスアセンブリを形成するための方法

Country Status (3)

Country Link
US (1) US9111878B2 (ja)
JP (1) JP6323942B2 (ja)
CN (1) CN103972229A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831190B2 (en) 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
US9379034B1 (en) * 2014-12-30 2016-06-28 Stmicroelectronics Pte Ltd Method of making an electronic device including two-step encapsulation and related devices
US9899290B2 (en) 2016-03-23 2018-02-20 Nxp Usa, Inc. Methods for manufacturing a packaged device with an extended structure for forming an opening in the encapsulant
JP6748501B2 (ja) * 2016-07-14 2020-09-02 ローム株式会社 電子部品およびその製造方法
US9953904B1 (en) * 2016-10-25 2018-04-24 Nxp Usa, Inc. Electronic component package with heatsink and multiple electronic components
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
DE102020131849A1 (de) * 2020-12-01 2022-06-02 Infineon Technologies Ag Chip-package, halbleiteranordnung, verfahren zum bilden eines chip-packages, und verfahren zum bilden einer halbleiteranordnung
US11557525B2 (en) * 2021-05-25 2023-01-17 Nxp Usa, Inc. Semiconductor package thermal spreader having integrated RF/EMI shielding and antenna elements
US20230037713A1 (en) * 2021-08-06 2023-02-09 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176873A (ja) * 1997-12-15 1999-07-02 Hitachi Ltd Bga形半導体装置およびその実装構造体
US6146921A (en) * 1998-09-16 2000-11-14 Intel Corporation Cavity mold cap BGA package with post mold thermally conductive epoxy attach heat sink
JP2004064093A (ja) * 2002-07-26 2004-02-26 Stmicroelectronics Inc 集積回路装置の活性区域から熱を除去する方法及びシステム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3573034B2 (ja) * 1999-11-17 2004-10-06 日本電気株式会社 多層プリント配線板およびその放熱構造
US6617682B1 (en) * 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
KR100432715B1 (ko) * 2001-07-18 2004-05-24 엘지전자 주식회사 방열부재를 갖는 인쇄회로기판 및 그 제조방법
US6599779B2 (en) * 2001-09-24 2003-07-29 St Assembly Test Service Ltd. PBGA substrate for anchoring heat sink
US20040238947A1 (en) * 2003-05-28 2004-12-02 Intel Corporation Package and method for attaching an integrated heat spreader
EP1524690B1 (en) * 2003-10-13 2009-03-11 Infineon Technologies AG Semiconductor package with heat spreader
US6969640B1 (en) * 2004-09-02 2005-11-29 Stats Chippac Ltd. Air pocket resistant semiconductor package system
US7498664B2 (en) * 2005-12-14 2009-03-03 Lsi Corporation Semiconductor package having increased resistance to electrostatic discharge
US20090166890A1 (en) * 2007-12-31 2009-07-02 Chrysler Gregory M Flip-chip package
US8530990B2 (en) * 2009-07-20 2013-09-10 Sunpower Corporation Optoelectronic device with heat spreader unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176873A (ja) * 1997-12-15 1999-07-02 Hitachi Ltd Bga形半導体装置およびその実装構造体
US6146921A (en) * 1998-09-16 2000-11-14 Intel Corporation Cavity mold cap BGA package with post mold thermally conductive epoxy attach heat sink
JP2004064093A (ja) * 2002-07-26 2004-02-26 Stmicroelectronics Inc 集積回路装置の活性区域から熱を除去する方法及びシステム

Also Published As

Publication number Publication date
US9111878B2 (en) 2015-08-18
CN103972229A (zh) 2014-08-06
JP6323942B2 (ja) 2018-05-16
US20140213018A1 (en) 2014-07-31

Similar Documents

Publication Publication Date Title
JP6323942B2 (ja) ヒートスプレッダを有する半導体デバイスアセンブリを形成するための方法
US9859197B2 (en) Integrated circuit package fabrication
US9564387B2 (en) Semiconductor package having routing traces therein
US9029202B2 (en) Method of forming a high thermal conducting semiconductor device package
US9368435B2 (en) Electronic component
JPS61218139A (ja) 半導体装置
JP2010062365A (ja) 半導体装置およびその製造方法
TW201438119A (zh) 半導體裝置、半導體裝置之製造方法
JP2007258721A (ja) フリップチップパッケージの製造方法、フリップチップアセンブリを製造するための基板、および、フリップチップアセンブリ
US9576873B2 (en) Integrated circuit packaging system with routable trace and method of manufacture thereof
TW201401459A (zh) 半導體裝置之製造方法及半導體裝置
US20140284806A1 (en) Semiconductor device die attachment
KR20120129542A (ko) 히트 스프레더 구조물과 이를 이용한 반도체 패키지 및 그 제조 방법
CN108231704B (zh) 半导体模块
US10049966B2 (en) Semiconductor device and corresponding method
JP6288831B2 (ja) ヒートスプレッダを有する半導体デバイスアセンブリ
WO2014057765A1 (ja) 半導体装置及びその製造方法
US9397033B2 (en) Semiconductor device
JP2006191143A (ja) 半導体装置
US9196576B2 (en) Semiconductor package with stress relief and heat spreader
JP2017500750A (ja) リードフレーム表面を処理するための方法および処理されたリードフレーム表面を有するデバイス
JP2008244045A (ja) 半導体装置およびその製造方法
US9854686B2 (en) Preparation method of a thin power device
JP2008147267A (ja) 半導体装置とその製造方法、および放熱板付きリードフレーム
US7868433B2 (en) Low stress cavity package

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180409

R150 Certificate of patent or registration of utility model

Ref document number: 6323942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250