JP2014143464A - Crystal oscillator - Google Patents
Crystal oscillator Download PDFInfo
- Publication number
- JP2014143464A JP2014143464A JP2013008971A JP2013008971A JP2014143464A JP 2014143464 A JP2014143464 A JP 2014143464A JP 2013008971 A JP2013008971 A JP 2013008971A JP 2013008971 A JP2013008971 A JP 2013008971A JP 2014143464 A JP2014143464 A JP 2014143464A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- pin
- function means
- crystal oscillator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
この発明は、基板に実装してクロック信号を供給する水晶発振器に関し、特にクロックロス検出機能手段を内蔵した水晶発振器に関するものである。 The present invention relates to a crystal oscillator which is mounted on a substrate and supplies a clock signal, and more particularly to a crystal oscillator having a built-in clock loss detection function means.
クロック信号は例えばマイクロコンピュータシステムにおける動作シーケンスの基本となり、このようなクロック信号の発生源として、一般的には水晶発振器が使用されている。
しかしながら、水晶発振器の発振子の機械的、あるいはその他の故障により、水晶発振器によって発生される周波数基準信号は失われることがあり、システムの信頼性に大きく関わる。
The clock signal becomes the basis of an operation sequence in, for example, a microcomputer system, and a crystal oscillator is generally used as a generation source of such a clock signal.
However, the frequency reference signal generated by the crystal oscillator may be lost due to mechanical or other failures of the oscillator of the crystal oscillator, which greatly affects the reliability of the system.
このため、従来のクロック信号発生回路においては、クロック信号の供給元である水晶発振器に、基準クロックが「0」または「1」に固定となるクロック信号の損失を検出するクロック損失検出回路を別に接続するなど、水晶発振器とクロック損失検出回路を分けて回路構成を行っている。(例えば特許文献1参照) For this reason, in the conventional clock signal generation circuit, a clock loss detection circuit that detects the loss of the clock signal whose reference clock is fixed to “0” or “1” is separately provided in the crystal oscillator that is the source of the clock signal. The circuit configuration is divided between the crystal oscillator and the clock loss detection circuit. (For example, see Patent Document 1)
従来の水晶発振器では、電源ピン、グランドピン、アウトプットイネーブルピン、クロック出力ピンのみを有するものが一般的で、クロック信号の損失を検出するクロックロス検出回路を外部に設ける必要があった。
そのため、水晶発振器を基板に実装する場合、水晶発振器とクロックロス検出回路を各々に電源供給して実装する必要があり、基板が小型化する中で、部品の実装面積及び配線領域を多く使う問題点があった。また、水晶発振器単体ではクロック出力の有無を判定できない問題点があった。
Conventional crystal oscillators generally have only a power supply pin, a ground pin, an output enable pin, and a clock output pin, and it is necessary to provide a clock loss detection circuit for detecting a loss of a clock signal outside.
For this reason, when mounting a crystal oscillator on a board, it is necessary to supply the crystal oscillator and clock loss detection circuit with power supplied to each, and as the board is downsized, the mounting area and wiring area of parts are often used. There was a point. In addition, there is a problem that it is impossible to determine the presence or absence of clock output with a crystal oscillator alone.
この発明は上記のような課題を解決するためになされたものであり、クロックロス検出機能手段を付加することで、実装面積及び配線面積を改善し、信頼性の向上を図った水晶発振器を得ることを目的とするものである。 The present invention has been made to solve the above-mentioned problems, and by adding a clock loss detection function means, a mounting area and a wiring area are improved, and a crystal oscillator with improved reliability is obtained. It is for the purpose.
この発明に係る水晶発振器は、基準となるクロック信号を発振する水晶発振機能手段と、この水晶発振機能手段からのクロック信号の損失を検出するクロックロス検出機能手段を1つのモジュールに収納し、モジュールに電源ピンとグランドピンとアウトプットイネーブルピンとクロック信号出力ピンとクロックロス信号出力ピンを設けたものである。 A crystal oscillator according to the present invention includes a crystal oscillation function means for oscillating a reference clock signal and a clock loss detection function means for detecting a loss of the clock signal from the crystal oscillation function means in one module. Are provided with a power supply pin, a ground pin, an output enable pin, a clock signal output pin, and a clock loss signal output pin.
この発明によれば、水晶発振器の機能手段とクロックロス検出機能手段を1つの水晶発振器に内蔵したので、従来は別々に設置していた水晶発振器とクロックロス検出回路を統合し、一部品にすることが出来る。そのため、水晶発振器を基板に実装する場合、部品の実装面積及び配線領域を低減することができ、信頼性が向上する。 According to the present invention, since the crystal oscillator function means and the clock loss detection function means are built in one crystal oscillator, the crystal oscillator and the clock loss detection circuit, which have conventionally been installed separately, are integrated into one component. I can do it. Therefore, when the crystal oscillator is mounted on the substrate, the mounting area and wiring area of components can be reduced, and the reliability is improved.
実施の形態1.
以下、この発明の実施の形態1における水晶発振器を図1に基づいて説明する。
図1において、この発明における水晶発振器10は、基準となるクロック信号を発振する従来の一般的な水晶発振器である水晶発振機能手段1と、この水晶発振機能手段1からのクロック信号の損失を検出するクロックロス検出機能手段2を1つのモジュール3に内蔵して収納している。
Hereinafter, a crystal oscillator according to
In FIG. 1, a
また、モジュール3には、電源に接続される電源ピン4と、グランドGNDに接続されるグランドピン5と、水晶発振機能手段1のクロック出力を制御するアウトプットイネーブル(OE)ピン6と、水晶発振機能手段1からのクロック信号を出力するクロック信号出力ピン7と、クロックロス検出機能手段2からのクロックロス信号を出力するクロックロス信号出力ピン8の5ピンが設けられている。
The
電源ピン4とグランドピン5とアウトプットイネーブルピン6とクロック信号出力ピン7は水晶発振機能手段1に接続され、電源ピン4とグランドピン5とクロックロス信号出力ピン8はクロックロス検出機能手段2に接続されている。そして、アウトプットイネーブルピン6に電源を接続して、水晶発振機能手段1からクロック信号を常に出力許可するようにしている。
このようにこの発明の水晶発振器10は、水晶発振機能手段1とクロックロス検出機能手段2を内蔵し、同一の電源により動作し、クロック信号とクロックロス信号の両方を出力するようになっている。
The
As described above, the
次に水晶発振器10の動作について説明する。
電源ピン4とグランドピン5にそれぞれ電源とグランドを接続し、クロックロス検出機能手段内蔵の水晶発振器10に電源を投入する。また、アウトプットイネーブル(OE)ピン6に電源を接続して、水晶発振機能手段1のアウトプットイネーブルを有意にする。
このようにすることにより、水晶発振器10に内蔵された水晶発振機能手段1とクロックロス検出機能手段2は、同時に電源が供給され、水晶発振機能手段1のアウトプットイネーブルが有意になると、水晶発振機能手段1は規定の周波数のクロック信号を出力し始め、クロック信号出力ピン7から取り出される。また、クロックロス検出機能手段2は電源供給開始と共に、水晶発振機能手段1から出力されるクロック信号を入力して、クロック信号の有無を監視し、もしクロック信号が出力されていなければ、クロックロス信号出力ピン8からクロックロス信号が出力される。
Next, the operation of the
A power supply and a ground are connected to the
By doing so, the crystal oscillation function means 1 and the clock loss detection function means 2 incorporated in the
クロックロス検出機能手段2におけるクロック信号の監視方式の例としては、クロック信号の立ち上がり及び立ち下がりのどちらか、もしくは両方をトリガに一定時間クロックロス信号を無意にし、次のトリガが無い場合はクロックロス信号を有意に動作させる。
こうして水晶発振機能手段1が出力するクロック信号を監視し、クロック信号の供給が停止した場合は、クロックロス検出機能手段2によりクロックロス信号が有意となる。
As an example of the clock signal monitoring method in the clock loss detection function means 2, a clock loss signal is made involuntary for a certain period of time triggered by either or both of the rising edge and falling edge of the clock signal. Operate the loss signal significantly.
In this way, when the clock signal output from the crystal oscillation function means 1 is monitored and the supply of the clock signal is stopped, the clock loss signal becomes significant by the clock loss detection function means 2.
実施の形態1では、クロックロス検出機能手段内蔵の水晶発振器10内に、水晶発振機能手段1及びクロックロス検出機能手段2を有しているため、基板上に水晶発振器及びク
ロックロス検出回路を構成するよりも実装面積を低減することができ、またクロック信号の損失を単体で検出することが可能となるため、信頼性が向上した水晶発振器を得ることが出来る。
In the first embodiment, since the crystal oscillation function means 1 and the clock loss detection function means 2 are included in the
実施の形態2.
次に、この発明の実施の形態2における水晶発振器を図2に基づいて説明する。
図2において、この発明における水晶発振器10は、アウトプットイネーブル(OE)ピン6に制御回路20を接続して、制御回路20から水晶発振機能手段1とクロックロス検出機能手段2の両方にアウトプットイネーブル信号を入力できるようにし、クロック信号出力及びクロックロス信号出力を制御可能にしたものである。その他の構成は実施の形態1の図1と同じにつき、同じ符号を付して説明を省略する。
Next, a crystal oscillator according to
In FIG. 2, a
実施の形態1では、クロック出力を制御するアウトプットイネーブル(OE)ピン6を電源に接続することで、常に出力許可する場合について述べたが、実施の形態2の発明は、図2に示すように、外部の制御回路20からの信号により水晶発振機能手段1とクロックロス検出機能手段2の制御をするようにしたものである。
クロックロス検出機能手段2にアウトプットイネーブル信号を入れない場合は、外部にてアウトプットイネーブル入力により、クロックロス信号出力の有意・無意を考慮する必要がある。しかし実施の形態2のように、クロックロス検出機能手段2にアウトプットイネーブル信号入力を追加し、クロック信号出力が無効となった場合は、クロックロス検出機能手段2も無効とする方式である。
In the first embodiment, the case where the output is always permitted by connecting the output enable (OE)
When the output enable signal is not input to the clock loss detection function means 2, it is necessary to consider the significance of the clock loss signal output by the output enable input externally. However, as in the second embodiment, when the output enable signal input is added to the clock loss detection function means 2 and the clock signal output becomes invalid, the clock loss detection function means 2 is also invalidated.
実施の形態2では、制御回路20によってクロックロス検出機能手段2にアウトプットイネーブル信号の監視機能手段を追加することで、アウトプットイネーブル制御を使用する場合においても、外部に追加回路を不要とすることが出来る。
In the second embodiment, by adding an output enable signal monitoring function means to the clock loss detection function means 2 by the
実施の形態3.
次に、この発明の実施の形態3における水晶発振器を図3に基づいて説明する。
図3において、この発明における水晶発振器10は、モジュール3にイネーブル(EN)ピン9を更に設け、6ピン構成とする。そしてアウトプットイネーブルピン6およびイネーブルピン9に制御回路20を接続して、制御回路20から水晶発振機能手段1へクロックのアウトプットイネーブル信号の入力を、またクロックロス検出機能手段2へはクロックロス検出機能手段の有効または無効を制御するイネーブル信号の入力をそれぞれ可能にしたものである。その他の構成は実施の形態1の図1と同じにつき、同じ符号を付して説明を省略する。
Next, a crystal oscillator according to
In FIG. 3, the
実施の形態2では、アウトプットイネーブル信号入力により、クロックロス検出機能手段2を有効または無効にする場合について述べたが、実施の形態3では図3に示すように、制御回路20からクロックロス検出機能手段2へイネーブル信号を入力するようにして、クロックロス検出機能手段2の有効または無効を自由に切り替えることが出来る機能手段を追加する方式にしたものである。 In the second embodiment, the case where the clock loss detection function means 2 is enabled or disabled by inputting the output enable signal has been described. However, in the third embodiment, as shown in FIG. In this system, an enable signal is input to the function means 2 to add a function means that can freely switch between valid and invalid of the clock loss detection function means 2.
実施の形態3では、制御回路20によってクロックロス検出機能手段2にイネーブル信号を入力して、クロックロス検出機能手段2の有効または無効の切り替え機能手段を追加することで、自由度の高い、アウトプットイネーブル、クロックロス検出機能手段を有した水晶発振器を得ることが出来る。
In the third embodiment, the
実施の形態4.
次に、この発明の実施の形態4における水晶発振器を図4に基づいて説明する。
図4において、この発明における水晶発振器10は、モジュール3にクロック精度異常検出機能手段11を収納すると共に、クロック精度異常検出ピン12を設け、クロック精度異常検出機能手段11に水晶発振機能手段1からのクロック信号を入力して、クロック信号の周波数精度を監視するようにしたものである。その他の構成は実施の形態1の図1と同じにつき、同じ符号を付して説明を省略する。
Next, a crystal oscillator according to a fourth embodiment of the present invention will be described with reference to FIG.
In FIG. 4, a
実施の形態1では、水晶発振器10にクロックロス検出機能手段2のみを有する場合について述べたが、実施の形態4では図4に示すように、モジュール3内に更にクロック精度異常検出機能手段11を設け、水晶発振機能手段1から出力されるクロック信号の周波数精度が規定の数値から外れた場合に、クロック精度異常検出ピン12からクロック精度異常を出力するようにしている。
このように構成することで、周波数精度を監視する機能手段を有する水晶発振器を得ることが出来る。
In the first embodiment, the case where only the clock loss detection function means 2 is provided in the
By configuring in this way, it is possible to obtain a crystal oscillator having functional means for monitoring frequency accuracy.
実施の形態5.
次に、この発明の実施の形態5における水晶発振器を図5に基づいて説明する。
図5において、この発明における水晶発振器10は、モジュール3にクロック精度異常検出機能手段11を収納すると共に、クロック精度異常検出機能手段11に接続されたクロック精度異常検出ピン12およびネーブルピン13を設け、アウトプットイネーブルピン6および2つのイネーブルピン9、13に制御回路20を接続したものである。
制御回路20から水晶発振機能手段1へクロックのアウトプットイネーブル信号の入力を、クロックロス検出機能手段2およびクロック精度異常検出機能手段11へはクロック精度異常検出機能手段の有効または無効を制御するイネーブル信号の入力をそれぞれ可能にしたものである。その他の構成は実施の形態3の図3および実施の形態4の図4と同じにつき、同じ符号を付して説明を省略する。
Next, a crystal oscillator according to a fifth embodiment of the present invention will be described with reference to FIG.
5, the
The clock output enable signal is input from the
実施の形態5では、クロックロス検出機能手段2によって水晶発振機能手段1が出力するクロック信号を監視し、クロック精度異常検出機能手段11によって水晶発振機能手段1からのクロック信号の周波数精度を監視すると共に、クロックロス検出機能手段2およびクロック精度異常検出機能手段11の有効または無効を切り替えることが出来る。
このようにクロックロス検出機能手段2およびクロック精度異常検出機能手段11の有効または無効を制御可能にしたので、希望の機能手段の有効または無効を切り替えることが出来る、水晶発振器を得ることが出来る。
In the fifth embodiment, the clock signal output from the crystal
As described above, since the validity or invalidity of the clock loss
なおこの発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。 It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.
1:水晶発振機能手段、 2:クロックロス検出機能手段、
3:モジュール、 4:電源ピン、5:グランドピン、
6:アウトプットイネーブルピン、 7:クロック信号出力ピン、
8:クロックロス信号出力ピン、 9:イネーブルピン、
10:水晶発振器、 11:クロック精度異常検出機能手段、
12:クロック精度異常検出ピン、 13:イネーブルピン。
1: crystal oscillation function means, 2: clock loss detection function means,
3: Module, 4: Power supply pin, 5: Ground pin,
6: Output enable pin, 7: Clock signal output pin,
8: Clock loss signal output pin, 9: Enable pin,
10: Crystal oscillator, 11: Clock accuracy abnormality detection function means,
12: Clock accuracy abnormality detection pin 13: Enable pin
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013008971A JP2014143464A (en) | 2013-01-22 | 2013-01-22 | Crystal oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013008971A JP2014143464A (en) | 2013-01-22 | 2013-01-22 | Crystal oscillator |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014143464A true JP2014143464A (en) | 2014-08-07 |
Family
ID=51424466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013008971A Pending JP2014143464A (en) | 2013-01-22 | 2013-01-22 | Crystal oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014143464A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06169220A (en) * | 1991-01-30 | 1994-06-14 | Nec Corp | Oscillation stop detection circuit |
JPH09319456A (en) * | 1996-06-03 | 1997-12-12 | Mitsubishi Electric Corp | Oscillation stop detector |
JP2006172202A (en) * | 2004-12-16 | 2006-06-29 | Nec Electronics Corp | Semiconductor device |
JP2012156977A (en) * | 2011-01-06 | 2012-08-16 | Nippon Dempa Kogyo Co Ltd | Crystal oscillator |
-
2013
- 2013-01-22 JP JP2013008971A patent/JP2014143464A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06169220A (en) * | 1991-01-30 | 1994-06-14 | Nec Corp | Oscillation stop detection circuit |
JPH09319456A (en) * | 1996-06-03 | 1997-12-12 | Mitsubishi Electric Corp | Oscillation stop detector |
JP2006172202A (en) * | 2004-12-16 | 2006-06-29 | Nec Electronics Corp | Semiconductor device |
JP2012156977A (en) * | 2011-01-06 | 2012-08-16 | Nippon Dempa Kogyo Co Ltd | Crystal oscillator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7529961B2 (en) | Semiconductor device with clock failure detection circuitry | |
KR101038155B1 (en) | Electronic circuit | |
KR20070067169A (en) | Method and device for controlling a computer system | |
JP2017194789A (en) | Clock generation device, electronic circuit, integrated circuit, and electrical appliance | |
US8558624B2 (en) | Semiconductor integrated circuit | |
JP2006287736A (en) | Detection circuit and semiconductor device | |
JP2011071841A (en) | Semiconductor device, and method for controlling the same | |
JP2008098774A (en) | Semiconductor integrated circuit device | |
US20080074205A1 (en) | Reference Clock Out Feature on a Digital Device Peripheral Function Pin | |
JP2006025336A (en) | Piezoelectric oscillator and adjustment method thereof | |
CN107645288B (en) | Electronic circuit, method and electronic device for generating pulses | |
JP2014143464A (en) | Crystal oscillator | |
JP5347631B2 (en) | Microcomputer | |
US6606713B1 (en) | Microcomputer including circuitry for detecting an unauthorized stoppage of the system clock signal | |
JP2006246367A (en) | Semiconductor integrated circuit and reset canceling method of the semiconductor integrated circuit | |
JP5466970B2 (en) | Semiconductor integrated circuit | |
JP5977308B2 (en) | Electronic circuit having sleep mode | |
JP5743463B2 (en) | Power control device | |
JP2010103671A (en) | Semiconductor integrated circuit | |
KR20030049442A (en) | Reset Ciruit | |
JP6060775B2 (en) | Reset circuit | |
JP2012054752A (en) | Communication apparatus and communication apparatus manufacturing method | |
JP2006340133A (en) | Semiconductor integrated circuit | |
KR101080720B1 (en) | Circuit to guarantee operating PLL of central processing unit | |
JPH11234043A (en) | Oscillation circuit and semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160531 |