JP2014138002A - Chip resistor - Google Patents
Chip resistor Download PDFInfo
- Publication number
- JP2014138002A JP2014138002A JP2013004243A JP2013004243A JP2014138002A JP 2014138002 A JP2014138002 A JP 2014138002A JP 2013004243 A JP2013004243 A JP 2013004243A JP 2013004243 A JP2013004243 A JP 2013004243A JP 2014138002 A JP2014138002 A JP 2014138002A
- Authority
- JP
- Japan
- Prior art keywords
- surface electrode
- electrode
- pair
- resistor
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Adjustable Resistors (AREA)
Abstract
Description
本発明は、各種電子機器に使用される低い抵抗値のチップ抵抗器に関するものである。 The present invention relates to a low-resistance chip resistor used in various electronic devices.
従来のこの種のチップ抵抗器は、図4に示すように、絶縁基板1と、絶縁基板1上に形成され銀で構成された一対の上面電極2と、一対の上面電極2間に形成された抵抗体3と、抵抗体3に形成された抵抗値修正用のトリミング溝4と、一対の上面電極2の一部と抵抗体3を覆うように形成された保護層5と、絶縁基板1の側面に形成された側面電極6と、側面電極6を覆うように形成され保護層5と接するめっき層7とを備えていた。また、一対の上面電極2上に、銀パラジウムで構成された一対の再上面電極8を形成し、この一対の再上面電極8を保護層5とめっき層7の境界位置の下に位置するように構成していた。そして、上記のように再上面電極8を銀パラジウムで構成することによって、上面電極2の硫化を防止し、耐硫化対策を施していた。ここで硫化とは、硫化ガスが保護層5とめっき層7の境界位置の僅かな隙間から侵入し、銀パラジウムで構成された再上面電極8が無い場合は、上面電極2の銀を徐々に深く侵していき、上面電極2の銀が消失して、ひどい場合は断線にまで至る現象である。
As shown in FIG. 4, this type of conventional chip resistor is formed between an
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
As prior art document information relating to the invention of this application, for example,
上記した従来のチップ抵抗器においては、再上面電極8形成時に再上面電極8に含まれるパラジウムが上面電極2に拡散するため、再上面電極8のパラジウム濃度が低下し、これにより、耐硫化特性が悪化してしまう。また、再上面電極8のパラジウムが拡散するのを防止するために、パラジウム濃度を高くしたり低温で焼成したりすると、耐硫化特性は維持できるが、再上面電極8の抵抗値が高くなる。そして、めっき層7は抵抗値が低いため、再上面電極8の抵抗値が高くなると、めっき層7を形成した後の抵抗体3の測定抵抗値が下がり、これにより、めっき層7形成前において抵抗値修正されたときに測定された抵抗体3の測定抵抗値が、めっき層7形成後では大きく変動(低下)するため、抵抗値歩留まりが悪化するという課題を有していた。特に低い抵抗値のチップ抵抗器の場合は、全体の抵抗値に対する測定抵抗値の変動率は大きくなるため、抵抗値歩留まりがより悪化してしまう。
In the above-described conventional chip resistor, palladium contained in the
本発明は上記従来の課題を解決するもので、耐硫化特性を維持しつつ抵抗値歩留まりを向上させることができるチップ抵抗器を提供することを目的とするものである。 SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and an object of the present invention is to provide a chip resistor that can improve the resistance value yield while maintaining the resistance to sulfuration.
上記目的を達成するために、本発明は以下の構成を有するものである。 In order to achieve the above object, the present invention has the following configuration.
本発明の請求項1に記載の発明は、絶縁基板と、この絶縁基板上に形成され銀パラジウムで構成された一対の上面電極と、この一対の上面電極間に形成された抵抗体と、この抵抗体に形成された抵抗値修正用のトリミング溝と、前記抵抗体を覆うように形成された保護層と、前記絶縁基板の側面に形成された側面電極と、この側面電極を覆うように形成され前記保護層と接するめっき層とを備え、前記一対の上面電極の上面に銀で構成され、かつ前記めっき層に接する再上面電極を形成し、この再上面電極を前記上面電極の上面における前記保護層とめっき層の境界位置から30μm以上離れて位置させたもので、この構成によれば、銀で構成された再上面電極の抵抗値は低いため、めっき層を形成しても抵抗体の測定抵抗値がほとんど下がらず、これにより、低い抵抗値のチップ抵抗器の場合でも、めっき層形成前において抵抗値修正されたときの抵抗体の測定抵抗値は、めっき層形成後でもあまり変動しないため、抵抗値歩留まりが向上し、さらに、めっき層と保護層の境界位置の下に位置する上面電極に、再上面電極を構成する銀が拡散するのを防止できるため、この境界位置の下の上面電極のパラジウム含有量がほとんど変化せず、これにより、耐硫化特性を維持することができるという作用効果を有するものである。 According to the first aspect of the present invention, there is provided an insulating substrate, a pair of upper surface electrodes formed of silver palladium on the insulating substrate, a resistor formed between the pair of upper surface electrodes, A trimming groove for correcting a resistance value formed in the resistor, a protective layer formed to cover the resistor, a side electrode formed on the side surface of the insulating substrate, and a side electrode formed to cover the side electrode And a plating layer in contact with the protective layer, and a re-upper surface electrode made of silver on the upper surface of the pair of upper surface electrodes and in contact with the plating layer is formed on the upper surface of the upper surface electrode. This is located at a distance of 30 μm or more from the boundary position between the protective layer and the plating layer. According to this configuration, the resistance value of the re-top electrode made of silver is low. The measured resistance is almost below Therefore, even in the case of a chip resistor having a low resistance value, the measured resistance value of the resistor when the resistance value is corrected before the plating layer is formed does not vary so much even after the plating layer is formed. In addition, it is possible to prevent the silver constituting the upper surface electrode from diffusing into the upper surface electrode located under the boundary position between the plating layer and the protective layer, so that the palladium content of the upper surface electrode under this boundary position is reduced. Is hardly changed, and this has the effect of maintaining the resistance to sulfuration.
本発明の請求項2に記載の発明は、特に、上面視にて、上面電極の外周縁よりも30μm以上内側に再上面電極を形成したもので、この構成によれば、上面電極の外周縁に再上面電極を構成する銀が拡散するのを防止できるため、上面電極の外周縁付近のパラジウム含有量がほとんど変化せず、これにより、耐硫化特性を維持することができるという作用効果を有するものである。
The invention according to
本発明の請求項3に記載の発明は、特に、上面電極のパラジウム含有量を15重量%以上としたもので、この構成によれば、上面電極が硫化ガスで断線することを確実に防止できるという作用効果を有するものである。 In the invention according to claim 3 of the present invention, in particular, the palladium content of the upper surface electrode is set to 15% by weight or more, and according to this configuration, it is possible to reliably prevent the upper surface electrode from being disconnected by the sulfide gas. It has the effect of.
以上のように本発明のチップ抵抗器は、上面電極の上面に銀で構成された再上面電極を形成しているため、再上面電極の抵抗値を低くすることができ、これにより、めっき層を形成しても抵抗体の測定抵抗値がほとんど下がらないため、低い抵抗値のチップ抵抗器の場合でも、めっき層形成前において抵抗値修正されたときの抵抗体の測定抵抗値は、めっき層形成後でもあまり変動せず、抵抗値歩留まりが向上し、さらに、再上面電極を上面電極の上面における保護層とめっき層の境界位置から30μm以上離れて位置させているため、めっき層と保護層の境界位置の下の上面電極に、再上面電極を構成する銀が拡散するのを防止でき、これにより、この境界位置の下の上面電極のパラジウム含有量がほとんど変化せず、耐硫化特性を維持することができるという優れた効果を奏するものである。 As described above, the chip resistor of the present invention has the upper surface electrode made of silver formed on the upper surface of the upper surface electrode, so that the resistance value of the upper surface electrode can be lowered. The measured resistance value of the resistor when the resistance value is corrected before the plating layer is formed, even in the case of a chip resistor with a low resistance value, is almost The resistance yield does not change much after formation, and the resistance value yield is improved. Further, since the re-upper surface electrode is located 30 μm or more away from the boundary position between the protective layer and the plating layer on the upper surface electrode, the plating layer and the protective layer The silver constituting the re-upper surface electrode can be prevented from diffusing into the upper surface electrode under the boundary position of this, so that the palladium content of the upper surface electrode under the boundary position hardly changes and the anti-sulfurization characteristic is improved. Maintain It is intended that exhibits an excellent effect that it is.
以下、本発明の一実施の形態におけるチップ抵抗器について、図面を参照しながら説明する。 Hereinafter, a chip resistor according to an embodiment of the present invention will be described with reference to the drawings.
図1は本発明の一実施の形態におけるチップ抵抗器の断面図である。 FIG. 1 is a cross-sectional view of a chip resistor according to an embodiment of the present invention.
本発明の一実施の形態におけるチップ抵抗器は、図1に示すように、絶縁基板11と、この絶縁基板11の上面の両端部に設けられ銀パラジウムで構成された一対の上面電極12と、前記絶縁基板11の上面に設けられ、かつ前記一対の上面電極12間に形成された抵抗体13と、少なくとも前記抵抗体13を覆うように設けられた保護層14と、前記一対の上面電極12と電気的に接続されるように前記絶縁基板11の両端面に設けられた一対の側面電極15と、前記上面電極12の一部と前記一対の側面電極15の表面に形成されかつ保護層14と接するめっき層16とを備えた構成としている。また、上面電極12の上面に銀で構成され、かつめっき層16と接する再上面電極17を形成し、この再上面電極17を、上面電極12の上面における保護層14とめっき層16との境界位置14aから30μm以上離れて位置させている。
As shown in FIG. 1, the chip resistor in one embodiment of the present invention includes an
上記構成において、前記絶縁基板11は、Al2O3を96%含有するアルミナで構成され、その形状は矩形状(上面視にて長方形)となっている。
In the above configuration, the
また、前記一対の上面電極12は、絶縁基板11上面の両端部に設けられ、銀パラジウムからなる厚膜材料を印刷することによって形成されている。さらに、一対の上面電極12のパラジウム含有量を15重量%以上とし、一対の上面電極12が硫化ガスで断線することを確実に防止できるようにしている。なお、パラジウム含有量が多いと、一対の上面電極12の抵抗値が高くなるため、パラジウム含有量は25重量%以下とするのが好ましい。
The pair of
さらに、前記抵抗体13は、一対の上面電極12の一部を覆い、かつ一対の上面電極12間を電気的に接続するように絶縁基板11の上面に方形状に設けられている。また、抵抗体13は、AgPd、RuO2等を印刷することによって形成されている。なお、この抵抗体13の上面をプリコートガラス(図示せず)で覆ってもよい。そしてまた、抵抗体13にレーザ照射することによりL字状、あるいは直線状、U字状に形成されたトリミング溝18を形成し、これにより、抵抗体13の抵抗値が修正される。
Further, the
そして、前記保護層14は、少なくとも一対の上面電極12の一部、再上面電極17の全てが露出し、かつ抵抗体13を覆うように、ガラスまたはエポキシ樹脂により形成されている。
The
また、前記一対の側面電極15は、絶縁基板11の両端部に露出した一対の上面電極12または再上面電極17と電気的に接続されるように、Agと樹脂からなる材料を印刷によって形成される。なお、金属材料をスパッタすることにより形成してもよい。また、図1では、再上面電極17の端面に側面電極15が接続されているが、側面電極15が再上面電極17に乗り上げるように形成してもよく、再上面電極17と側面電極15とが直接接続しなくてもよい。
The pair of
さらに、この一対の側面電極15の表面には、Cuめっき層、Niめっき層、Snめっき層からなるめっき層16が形成されている。このとき、めっき層16は保護層14、再上面電極17と接している。そして、保護層14とめっき層16の境界位置14aの下面には一対の上面電極12が必ず位置するようにする。
Further, a
さらにまた、前記再上面電極17は、一対の上面電極12それぞれの上面のみに銀からなる厚膜材料を印刷することによって形成されている。
Furthermore, the
そして、この再上面電極17は、上面電極12の上面における保護層14とめっき層16の境界位置14aとの距離tが30μm以上となる位置に形成されている。また、再上面電極17は、側面電極15、めっき層16と接するようになっている。
The
さらに、再上面電極17は、図2に示すように、上面視で一対の上面電極12の外周縁12aの内側に形成し、かつ一対の上面電極12の外周縁12aとの距離lが30μm以上となる位置に設けられている。なお、図2では、一対の側面電極15、めっき層16は省略している。
Further, as shown in FIG. 2, the
次に、本発明の一実施の形態におけるチップ抵抗器の製造方法について、図1を参照しながら説明する。 Next, a method for manufacturing a chip resistor according to an embodiment of the present invention will be described with reference to FIG.
なお、一般に、生産性を向上させるために、複数のチップ抵抗器に相当する領域を有するシート状の絶縁基板を用いるが、ここでは説明を簡単にするために1つのチップ抵抗器について説明する。 In general, in order to improve productivity, a sheet-like insulating substrate having a region corresponding to a plurality of chip resistors is used. However, for simplicity of explanation, one chip resistor will be described here.
まず、絶縁基板11の上面の両端部において、銀パラジウムからなる厚膜材料を印刷、焼成して一対の上面電極12を設ける。
First, a thick film material made of silver palladium is printed and fired at both ends of the upper surface of the insulating
次に、一対の上面電極12間を電気的に接続するように、AgPd等にガラスフリットを含有させたペーストを印刷、焼成することにより抵抗体13を形成し、規定の抵抗値より低い抵抗値になるようにする。なお、抵抗体13として、RuO2等を用いてもよく、さらに、上面電極12と抵抗体13の形成順序は逆でもよい。
Next, a
次に、一対の上面電極12の上面において、一対の上面電極12の外周縁12aの内側に、銀で構成された再上面電極17を印刷、硬化する。このとき、再上面電極17は、一対の上面電極12の外周縁12aから30μm以上離れるようにする。
Next, on the upper surface of the pair of
次に、一対の再上面電極17に抵抗値測定用のプローブを当接し、抵抗体13の抵抗値を測定しながら、20μm〜70μmの径のレーザを照射してトリミング溝18を形成し、抵抗体13が所定の抵抗値になるように抵抗値修正する。
Next, a probe for measuring the resistance value is brought into contact with the pair of
次に、少なくとも一対の上面電極12の一部、再上面電極17の全てが露出し、かつ抵抗体13およびトリミング溝18を覆うようにガラスまたはエポキシ樹脂ペーストをスクリーン印刷、焼成することにより保護層14を形成する。このとき、めっき層16形成後に、上面電極12の上面における保護層14とめっき層16との境界位置14aと、再上面電極17とが30μm以上離れるように調整する。
Next, a protective layer is formed by screen-printing and baking glass or epoxy resin paste so that at least a part of the pair of
次に、絶縁基板11の両端部に、露出した一対の上面電極12または再上面電極17と電気的に接続されるようにAgからなる材料を塗布、印刷して一対の側面電極15を形成する。
Next, a material made of Ag is applied and printed on both ends of the insulating
最後に、露出した一対の上面電極12、再上面電極17および一対の側面電極15の表面に、Cuめっき層、Niめっき層、Snめっき層を形成することによりめっき層16を構成する。このとき、めっき層16は保護層14と接する。
Finally, the
上記したように本発明の一実施の形態においては、上面電極12の上面に銀で構成された再上面電極17を形成しているため、再上面電極17の抵抗値を低くすることができ、これにより、めっき層16を形成しても抵抗体13の測定抵抗値がほとんど下がらないため、低い抵抗値のチップ抵抗器の場合でも、めっき層16形成前において抵抗値修正されたときの抵抗体13の測定抵抗値は、めっき層16形成後でもあまり変動せず、抵抗値歩留まりが向上し、さらに、再上面電極17を、上面電極12の上面における保護層14とめっき層16の境界位置14aから30μm以上離れて位置させているため、保護層14とめっき層16の境界位置14aの下の上面電極12に、再上面電極17を構成する銀が拡散するのを防止でき、これにより、この境界位置14aの下の上面電極12のパラジウム含有量がほとんど変化せず、耐硫化特性を維持することができるという効果が得られるものである。
As described above, in the embodiment of the present invention, since the
すなわち、耐硫化特性を維持するために、保護層14とめっき層16の境界位置14aの下面に、銀パラジウムで構成した一対の上面電極12を形成し、さらに、この一対の上面電極12の抵抗値が高いため、その上面に抵抗値の低い銀で構成された再上面電極17を設けて、めっき層16を形成しても抵抗体13の測定抵抗値がほとんど下がらないようにしている。この際、再上面電極17を構成する銀が上面電極12に拡散するが、再上面電極17の銀が一対の上面電極12の上面における保護層14とめっき層16の境界位置14aの下面まで拡散しないように、再上面電極17を保護層14とめっき層16の境界位置14aから30μm以上離れるようにしている。
That is, in order to maintain the resistance to sulfuration, a pair of
ここで、硫化ガスは、保護層14とめっき層16の界面から侵入し、上面電極12に達するため、保護層14とめっき層16の境界位置14aの下面に接する上面電極12へ再上面電極17の銀が拡散しないようにする必要があり、このために、上面電極12の上面に接する保護層14とめっき層16の境界位置14aから30μm以上離れるように再上面電極17を形成する必要がある。
Here, since the sulfurized gas enters from the interface between the
さらに、高価なパラジウムの濃度を高くする必要はないため、コストが高くなることもない。 Furthermore, since it is not necessary to increase the concentration of expensive palladium, the cost does not increase.
図3は、再上面電極17の端縁17aからの距離と、上面電極12中のパラジウム含有量の関係を示した図である。図3において、再上面電極17を焼成することによって、再上面電極17中の銀が再上面電極17近傍の上面電極12内に拡散していき、再上面電極17に近いほど銀の拡散量が多くなる。そして、再上面電極17の端縁17aから一定の距離があれば、銀の拡散はなく、パラジウム含有量が初期の状態で一定になる。
FIG. 3 is a diagram showing the relationship between the distance from the
図3から明らかなように、端縁17aから30μm以上の場合、パラジウム含有量が一定になり、再上面電極17を構成する銀が拡散しないことが分かる。したがって、上面電極12の上面における保護層14とめっき層16の境界位置14aを端縁17aから30μm以上離れた位置に設定、すなわち、境界位置14aと再上面電極17との距離tを30μm以上にすれば、この境界位置14aの下の上面電極12への銀の拡散はなく、パラジウムを一定量含有させることができるため、境界位置14aから硫化ガスが侵入しても、上面電極12が断線等することを防止できる。
As can be seen from FIG. 3, when the thickness is 30 μm or more from the
なお、上面電極12の上面における境界位置14aと再上面電極17との距離tの上限は、製品サイズや抵抗値歩留まりの許容範囲、抵抗値測定用のプローブの当接面積によって決まる。
The upper limit of the distance t between the
さらに、上面視での一対の上面電極12の外周縁12aと再上面電極17との関係についても上記と同様に、上面電極12の外周縁12aから30μm以上離れた箇所に再上面電極17を形成すれば、上面電極12への銀の拡散はなく、一対の上面電極12の外周縁12aでのパラジウム含有量が一定になる。このように、一対の上面電極12の外周縁12aのパラジウムが一定量含有されていれば、絶縁基板11とめっき層16の間から硫化ガスが侵入しても、上面電極12が断線等することを防止できる。
Further, as to the relationship between the outer
なお、再上面電極17と上面電極12の外周縁12aとの距離lの上限は、製品サイズや抵抗値測定用のプローブの当接面積によって決まる。
The upper limit of the distance l between the
また、保護層14、再上面電極17の印刷ずれを考慮し、境界位置14aからの距離t、上面電極12の外周縁12aからの距離lを50μm以上とするのがより好ましい。
Further, in consideration of printing misalignment of the
本発明に係るチップ抵抗器は、耐硫化特性を維持しつつ抵抗値歩留まりを向上させることができるという効果を有するものであり、特に、各種電子機器に使用される低い抵抗値のチップ抵抗器等において有用となるものである。 The chip resistor according to the present invention has an effect of improving the resistance value yield while maintaining the anti-sulfurization characteristic, and in particular, a chip resistor having a low resistance value used in various electronic devices, etc. It will be useful in
11 絶縁基板
12 上面電極
13 抵抗体
14 保護層
15 側面電極
16 めっき層
17 再上面電極
18 トリミング溝
DESCRIPTION OF
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013004243A JP2014138002A (en) | 2013-01-15 | 2013-01-15 | Chip resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013004243A JP2014138002A (en) | 2013-01-15 | 2013-01-15 | Chip resistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014138002A true JP2014138002A (en) | 2014-07-28 |
Family
ID=51415376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013004243A Pending JP2014138002A (en) | 2013-01-15 | 2013-01-15 | Chip resistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014138002A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116072362A (en) * | 2021-11-02 | 2023-05-05 | 乾坤科技股份有限公司 | Chip resistor structure |
-
2013
- 2013-01-15 JP JP2013004243A patent/JP2014138002A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116072362A (en) * | 2021-11-02 | 2023-05-05 | 乾坤科技股份有限公司 | Chip resistor structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8035476B2 (en) | Chip resistor and method for making the same | |
US9336931B2 (en) | Chip resistor | |
JP5957693B2 (en) | Chip resistor | |
JP2015050234A (en) | Chip resistor | |
US20230274861A1 (en) | Chip resistor | |
JP2006245218A (en) | Chip resistor and its production process | |
JP2014138002A (en) | Chip resistor | |
JP5255899B2 (en) | Chip resistor manufacturing method and chip resistor | |
JP2008182128A (en) | Chip resistor | |
JP2009043883A (en) | Chip resistor, and jumper chip component | |
WO2018061961A1 (en) | Chip resistor | |
JP2008135502A (en) | Chip resistor | |
JP6205390B2 (en) | Method for manufacturing anti-sulfur chip resistor for automobile | |
JP5249566B2 (en) | Chip resistor and manufacturing method of chip resistor | |
JP2008117873A (en) | Chip resistor | |
JP2007188971A (en) | Jumper chip component | |
JP2016018814A (en) | Chip resistor | |
JP2013247220A (en) | Chip resistor | |
JP4729398B2 (en) | Chip resistor | |
JP2017123411A (en) | Chip resistor | |
WO2020170750A1 (en) | Resistor | |
JP6574975B2 (en) | Manufacturing method of chip resistor | |
TWI508109B (en) | Chip resistors | |
JP2016131169A (en) | Chip resistor | |
WO2018147014A1 (en) | Chip resistor manufacturing method, and chip resistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20141021 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20150225 |