JP2014123187A - Programmable controller and method for coping with power-supply disconnection - Google Patents
Programmable controller and method for coping with power-supply disconnection Download PDFInfo
- Publication number
- JP2014123187A JP2014123187A JP2012277982A JP2012277982A JP2014123187A JP 2014123187 A JP2014123187 A JP 2014123187A JP 2012277982 A JP2012277982 A JP 2012277982A JP 2012277982 A JP2012277982 A JP 2012277982A JP 2014123187 A JP2014123187 A JP 2014123187A
- Authority
- JP
- Japan
- Prior art keywords
- power
- processor
- less
- threshold
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000010485 coping Effects 0.000 title 1
- 238000003860 storage Methods 0.000 claims abstract description 30
- 230000002265 prevention Effects 0.000 claims abstract description 7
- 230000015654 memory Effects 0.000 claims description 95
- 238000001514 detection method Methods 0.000 claims description 33
- 239000003990 capacitor Substances 0.000 abstract description 50
- 238000012545 processing Methods 0.000 abstract description 21
- 238000012546 transfer Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 12
- 238000004891 communication Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- Y02P80/114—
Landscapes
- Programmable Controllers (AREA)
Abstract
Description
本発明は、被制御機器に対する制御処理をプログラミング可能なプログラマブルコントローラ、および、電源切断時における電源切断対処方法に関する。 The present invention relates to a programmable controller capable of programming control processing for a controlled device, and a method for dealing with power-off when power is turned off.
プログラマブルコントロールシステムでは、上位の管理装置に、１または複数のプログラマブルコントローラが接続され、プログラマブルコントローラが、それぞれ複数の被制御機器を制御する。したがって、プログラマブルコントローラは、上位の管理装置から制御指令を受けて、その制御指令を解析し、下位の被制御機器を制御するとともに、制御に要するパラメータやステータス情報を保持しなければならない。 In the programmable control system, one or more programmable controllers are connected to a higher-level management device, and each programmable controller controls a plurality of controlled devices. Therefore, the programmable controller must receive a control command from a higher-level management device, analyze the control command, control a lower-level controlled device, and hold parameters and status information required for control.
また、下位の被制御機器は動力を有する場合も多いので、プログラマブルコントローラにおいて被制御機器を適切に制御することで、プログラマブルコントロールシステム全体として、様々な制御動作を安全かつ確実に遂行しなければならない。例えば、プログラマブルコントロールシステムの稼働中にその電源が切断されたとしても、プログラマブルコントローラは、切断された時点の動作状態を示すデータを確実にバックアップし、安全に被制御機器を停止させなければならない。また、電源が再投入されると、プログラマブルコントローラは、バックアップされたデータを再配置し、速やかに元の動作状態に復帰させるべきである。 In addition, since the lower-level controlled devices often have power, the programmable control system as a whole must perform various control operations safely and reliably by appropriately controlling the controlled devices in the programmable controller. . For example, even if the power is turned off during the operation of the programmable control system, the programmable controller must reliably back up data indicating the operating state at the time of the disconnection and stop the controlled device safely. Also, when the power is turned on again, the programmable controller should relocate the backed up data and quickly return to the original operating state.
そこで、電源の切断を電源電圧に基づいて検出し、バックアップ処理のための十分な処理可能期間を確保する技術が開示されている（例えば、特許文献１）。一般的には、電源が切断された際、バックアップデータを転送する間の電力供給を確実に行うようコンデンサを設け、図７のような回路が構成されている。 In view of this, a technique has been disclosed in which power-off is detected based on a power supply voltage and a sufficient processable period for backup processing is ensured (for example, Patent Document 1). In general, when the power is turned off, a capacitor is provided so as to reliably supply power while transferring backup data, and a circuit as shown in FIG. 7 is configured.
図７のような従来の回路構成では、コンデンサＣ１が蓄積した電荷の放電を利用してバックアップ処理時間を確保している。このため、電源が停止したときには、図８に示すように各電圧が推移する。すなわち、電源が切断され、電圧Ｖｓが降下し始めると、コンデンサＣ１に蓄積された電荷に基づく電力が主回路に供給され始める。こうなるとコンデンサＣ１より電圧が低くなる電源からは主回路に電力が供給されなくなる。したがって、コンデンサＣ１の電圧Ｖｃは、コンデンサＣ１の電荷に基づく電力の消費に伴い下降し、電圧Ｖｓが第１閾値Ｖ１未満となってから時間ｔ経過後に、主回路が動作不能となる電圧（第２閾値Ｖ２）に達することとなる。 In the conventional circuit configuration as shown in FIG. 7, the backup processing time is secured by using the discharge of the electric charge accumulated in the capacitor C1. For this reason, when a power supply stops, each voltage changes as shown in FIG. That is, when the power supply is cut off and the voltage Vs starts to drop, the electric power based on the electric charge accumulated in the capacitor C1 starts to be supplied to the main circuit. In this case, power is not supplied to the main circuit from the power supply whose voltage is lower than that of the capacitor C1. Therefore, the voltage Vc of the capacitor C1 decreases with the consumption of the electric power based on the electric charge of the capacitor C1, and after the time t has elapsed after the voltage Vs becomes less than the first threshold value V1, the main circuit becomes inoperable (the first voltage). 2 threshold value V2).
図７、図８においては、電源が切断された以後、コンデンサＣ１の電圧Ｖｃが電圧Ｖｓより高い状態が継続するので、電圧Ｖｓが降下し始めた後は、主回路が電源から電力の供給を受けることはない。すなわち、図８のハッチングで示した部分のエネルギー（電圧Ｖｓの電圧降下時から電圧Ｖｓが第２閾値Ｖ２に遷移するまでの電源のエネルギー）は、主回路には使われなく、無駄に消費されることになる。 7 and 8, since the state in which the voltage Vc of the capacitor C1 is higher than the voltage Vs continues after the power source is cut off, the main circuit supplies power from the power source after the voltage Vs starts to drop. I will not receive it. That is, the energy of the portion indicated by hatching in FIG. 8 (power supply energy from when the voltage Vs drops until the voltage Vs transitions to the second threshold value V2) is not used in the main circuit and is wasted. Will be.
したがって、主回路は、電圧Ｖｃが第２閾値Ｖ２に至るまで、コンデンサＣ１からのみ電力の供給を受ける。よって、バックアップが必要なデータが増加した場合、バックアップ時間の長期化に備えて、コンデンサＣ１の容量を増やす必要があり、装置の占有面積やコスト面で問題が生じることとなる。 Therefore, the main circuit is supplied with power only from the capacitor C1 until the voltage Vc reaches the second threshold value V2. Therefore, when the amount of data that needs to be backed up increases, it is necessary to increase the capacity of the capacitor C1 in preparation for prolonging the backup time, which causes problems in the area occupied by the device and the cost.
本発明は、このような問題に鑑み、バックアップ処理に必要なコンデンサの容量の不要な増大化を回避可能なプログラマブルコントローラおよび電源切断対処方法を提供することを目的としている。 In view of such a problem, an object of the present invention is to provide a programmable controller and a power-off countermeasure method that can avoid an unnecessary increase in the capacitance of a capacitor required for backup processing.
上記課題を解決するために、本発明のプログラマブルコントローラは、プロセッサと、電源からプロセッサまでの電力供給ラインに、逆流防止素子およびスイッチを介して接続された蓄電素子と、電源に接続され、該電源の出力電圧が、予め定められた第１閾値未満となったこと、および、該第１閾値より小さい第２閾値未満になったことを検出する電力検出部と、を備え、電力検出部は、電源の出力電圧が第１閾値未満になると、プロセッサの動作モードを、通常より消費電力の少ない省電力モードに移行させ、スイッチは、電力検出部が第２閾値以上を検出すると、蓄電素子とプロセッサとを非接続に維持し、電力検出部が第２閾値未満を検出すると、蓄電素子とプロセッサとを接続する。
上記課題を解決するために、本発明のプログラマブルコントローラは、プロセッサと、電源からプロセッサまでの電力供給ラインにスイッチを介して接続された蓄電素子と、電源に接続され、該電源の出力電圧が、予め定められた第１閾値未満となったこと、および、該第１閾値より小さい第２閾値未満になったことを検出する電力検出部と、
を備え、電力検出部は、電源の出力電圧が第１閾値未満になると、プロセッサの動作モードを、通常より消費電力の少ない省電力モードに移行させ、スイッチは、電力検出部が第１閾値未満かつ第２閾値以上を検出すると、蓄電素子とプロセッサとを非接続に維持し、電力検出部が第１閾値以上または第２閾値未満を検出すると、蓄電素子とプロセッサとを接続することを特徴とする。
In order to solve the above problems, a programmable controller according to the present invention includes a processor, a power storage line connected to a power supply line from the power source to the processor via a backflow prevention element and a switch, and a power source. A power detector that detects that the output voltage is less than a predetermined first threshold and that the output voltage is less than a second threshold that is less than the first threshold. When the output voltage of the power supply becomes less than the first threshold, the operation mode of the processor is shifted to a power saving mode that consumes less power than usual. When the power detection unit detects the second threshold or more, the switch detects the storage element and the processor. Are kept disconnected and the power detection unit detects less than the second threshold value, the power storage element and the processor are connected.
In order to solve the above problem, a programmable controller of the present invention is connected to a processor, a power storage element connected to a power supply line from the power supply to the processor via a switch, and connected to the power supply, and the output voltage of the power supply is A power detection unit that detects that the value is less than a predetermined first threshold value and that the value is less than a second threshold value that is less than the first threshold value;
The power detection unit shifts the operation mode of the processor to a power saving mode in which the power consumption is lower than normal when the output voltage of the power source is less than the first threshold, and the switch has the power detection unit less than the first threshold. And when the second threshold value or more is detected, the power storage element and the processor are kept disconnected, and when the power detection unit detects the first threshold value or more or less than the second threshold value, the power storage element and the processor are connected. To do.
プロセッサは、共通バスを通じてアクセス可能な被バックアップメモリと、共通バスを通じてアクセス可能なバックアップメモリと、被バックアップメモリおよびバックアップメモリに共通バスを通じて接続されたアクセス素子と、に接続され、アクセス素子は、電力検出部が第１閾値未満を検出すると、被バックアップメモリのデータをバックアップメモリに退避するように構成される。 The processor is connected to a backed up memory accessible through a common bus, a backup memory accessible through the common bus, and an access element connected to the backed up memory and the backup memory through the common bus. When the detection unit detects less than the first threshold value, the backup memory data is saved in the backup memory.
アクセス素子は、被バックアップメモリのデータの読み出しを行い、該データが共通バスに出力されている間に、該データをバックアップメモリに書き込むように構成される。
プロセッサは、該プロセッサのみがアクセス可能な専用メモリを有し、
プロセッサが、専用メモリのデータをバックアップメモリに退避した後、アクセス素子は、プロセッサの動作モードを省電力モードに移行させるように構成される。
The access element is configured to read data from the backup target memory and write the data to the backup memory while the data is being output to the common bus.
The processor has a dedicated memory accessible only by the processor,
After the processor saves the data in the dedicated memory to the backup memory, the access element is configured to shift the operation mode of the processor to the power saving mode.
アクセス素子の消費電力は、プロセッサの消費電力より少ない。
上記課題を解決するために、電源からプロセッサまでの電力供給ラインに、逆流防止素子およびスイッチを介して接続された蓄電素子を有し、電源の出力電圧が、予め定められた第１閾値未満のとき、プロセッサの動作モードを通常より消費電力の少ない省電力モードに移行させると共に、スイッチをオフして蓄電素子とプロセッサとを非接続とし、電源の出力電圧が、第１閾値より小さい第２閾値未満のとき、スイッチをオンして蓄電素子とプロセッサとを接続する。
The power consumption of the access element is less than the power consumption of the processor.
In order to solve the above problem, the power supply line from the power supply to the processor has a storage element connected via a backflow prevention element and a switch, and the output voltage of the power supply is lower than a predetermined first threshold value. When the operation mode of the processor is shifted to the power saving mode in which the power consumption is lower than normal, the switch is turned off to disconnect the storage element from the processor, and the output threshold voltage of the power source is lower than the first threshold value. If less, the switch is turned on to connect the storage element and the processor.
上記課題を解決するために、電源からプロセッサまでの電力供給ラインに、スイッチを介して接続された蓄電素子を有し、電源の出力電圧が、予め定められた第１閾値未満になると、プロセッサの動作モードを通常より消費電力の少ない省電力モードに移行させ、電源の出力電圧が、予め定められた第１閾値未満かつ該第１閾値より小さい第２閾値以上のとき、スイッチをオフして蓄電素子とプロセッサとを非接続とし、電源の出力電圧が第１閾値以上または第２閾値未満のとき、スイッチをオンして蓄電素子とプロセッサとを接続する。 In order to solve the above-described problem, the power supply line from the power source to the processor has a power storage element connected via a switch, and when the output voltage of the power source becomes less than a predetermined first threshold, When the operation mode is shifted to a power saving mode that consumes less power than normal, and the output voltage of the power source is less than a predetermined first threshold and greater than or equal to a second threshold that is less than the first threshold, the switch is turned off to store power When the element and the processor are disconnected, and the output voltage of the power source is equal to or higher than the first threshold value or lower than the second threshold value, the switch is turned on to connect the power storage element and the processor.
本発明によれば、バックアップ処理に必要なコンデンサ（蓄電素子）の容量の不要な増大化を回避することが可能となる。よって、プログラマブルコントローラを安価で小型にすることができる。 According to the present invention, it is possible to avoid an unnecessary increase in the capacity of a capacitor (storage element) necessary for backup processing. Therefore, the programmable controller can be made inexpensive and small.
以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値などは、発明の理解を容易とするための例示にすぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書及び図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また本発明に直接関係のない要素は図示を省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The dimensions, materials, and other specific numerical values shown in the embodiment are merely examples for facilitating understanding of the invention, and do not limit the present invention unless otherwise specified. In the present specification and drawings, elements having substantially the same function and configuration are denoted by the same reference numerals, and redundant description is omitted, and elements not directly related to the present invention are not illustrated. To do.
（プログラマブルコントロールシステム１００）
図１は、プログラマブルコントロールシステム１００を構成する各装置の概略的な関係を示した説明図である。プログラマブルコントロールシステム１００は、管理装置１１０と、１または複数のプログラマブルコントローラ１２０と、１または複数の被制御機器１３０とを含んで構成される。また、管理装置１１０と１または複数のプログラマブルコントローラ１２０とは、例えば、ギガ（Ｇ）ベース等のＥｔｈｅｒｎｅｔ（登録商標）によるネットワーク配線１４０によって接続される。プログラマブルコントローラ１２０と１または複数の被制御機器１３０とは、例えば、専用の接続配線１４２を通じて接続されている。
(Programmable control system 100)
FIG. 1 is an explanatory diagram showing a schematic relationship between devices constituting the programmable control system 100. The programmable control system 100 includes a management device 110, one or more programmable controllers 120, and one or more controlled devices 130. Further, the management device 110 and the one or more programmable controllers 120 are connected by a network wiring 140 based on Ethernet (registered trademark) such as a Giga (G) base, for example. The programmable controller 120 and the one or more controlled devices 130 are connected through, for example, a dedicated connection wiring 142.
管理装置１１０は、１または複数のプログラマブルコントローラ１２０からステータス情報を読み出し、プログラマブルコントロールシステム１００全体における工程の流れに沿うように、１または複数のプログラマブルコントローラ１２０に各種指令を出力する。 The management device 110 reads status information from the one or more programmable controllers 120 and outputs various commands to the one or more programmable controllers 120 so as to follow the process flow in the entire programmable control system 100.
プログラマブルコントローラ１２０は、電源モジュール、ＣＰＵモジュール、入出力モジュール、通信モジュール等の複数のモジュールからなり、ＰＬＣ（Programmable Logic Controller）とも呼ばれる。例えば、ＣＰＵモジュールは、ラダー図等を通じて生成されたシーケンス制御のための制御プログラムを有し、管理装置１１０から制御指令と、入出力モジュールを通じて入力された被制御機器１３０のセンサ検出結果とに基づいて被制御機器１３０を制御する。 The programmable controller 120 includes a plurality of modules such as a power supply module, a CPU module, an input / output module, and a communication module, and is also called a PLC (Programmable Logic Controller). For example, the CPU module has a control program for sequence control generated through a ladder diagram or the like, and is based on a control command from the management apparatus 110 and a sensor detection result of the controlled device 130 input through the input / output module. To control the controlled device 130.
被制御機器１３０は、ＦＡ（Factory Automation）における様々な状態を検知するセンサ、そのセンサの検知結果に応じて動作する電動機、エンコーダ等の電気機器で構成される。 The controlled device 130 includes a sensor that detects various states in FA (Factory Automation), and an electric device such as an electric motor and an encoder that operate according to the detection result of the sensor.
このようなプログラマブルコントロールシステム１００は、様々な制御対象に適用できる。例えば、生産実行システム（ＭＥＳ：Manufacturing Execution System）にプログラマブルコントロールシステム１００を適用した場合、被制御機器１３０としての、センタシーラユニット（Center Sealer Unit）やフィルムユニット(Film Unit)等の生産機器にプログラマブルコントローラ１２０を接続する。 Such a programmable control system 100 can be applied to various control objects. For example, when the programmable control system 100 is applied to a production execution system (MES), it is programmable to a production device such as a center sealer unit or a film unit as a controlled device 130. The controller 120 is connected.
プログラマブルコントローラ１２０は、入出力モジュール等から生産機器の動作状態を読み出し、モータドライバ等を通じて生産機器内の電動機を回転制御する。管理装置１１０は、各プログラマブルコントローラ１２０単位の情報の収集および制御指令の送信を実行する。こうして、プログラマブルコントロールシステム１００全体として、工程管理、品質管理、製造量管理等の生産支援管理を総合的に行うことが可能となる。 The programmable controller 120 reads the operation state of the production device from the input / output module and the like, and controls the rotation of the electric motor in the production device through a motor driver or the like. The management device 110 collects information for each programmable controller 120 and transmits a control command. In this way, the production control management such as process management, quality management, and production amount management can be comprehensively performed as the entire programmable control system 100.
以下、プログラマブルコントローラ１２０の具体的な動作について、電源が切断された場合の電力供給と、バックアップ処理とに分けて説明する。
（電源が切断された場合の電力供給）
プログラマブルコントローラ１２０は、上位の管理装置１１０および下位の被制御機器１３０にそれぞれ接続され、上位の管理装置１１０からの制御指令に関するパラメータやステータス情報、および、下位の被制御機器１３０の制御のためのパラメータやステータス情報を、それぞれのメモリに保持している。
Hereinafter, specific operations of the programmable controller 120 will be described separately for power supply when the power is turned off and backup processing.
(Power supply when the power is cut off)
The programmable controller 120 is connected to the higher-level management device 110 and the lower-level controlled device 130, respectively, and controls parameters and status information regarding control commands from the higher-level management device 110, and controls the lower-level controlled device 130. Parameters and status information are stored in each memory.
このようなメモリは、動作状態に応じて書き換えを要する。すなわち、読み出し専用のメモリ（単なるＲＯＭ）を適用できない。また、被制御機器１３０が動力を有する場合があり、その駆動制御の反応性を高めるため、メモリへのデータの読み書きが迅速に為される必要がある。したがって、メモリとして比較的高速であり揮発性のＳＲＡＭが用いられる場合が多い。 Such a memory needs to be rewritten according to the operating state. That is, a read-only memory (simple ROM) cannot be applied. In addition, the controlled device 130 may have power, and in order to increase the reactivity of the drive control, it is necessary to read / write data to / from the memory quickly. Therefore, a relatively high-speed and volatile SRAM is often used as the memory.
しかし、ＳＲＡＭ等の揮発性のＲＡＭは、電源が切断されると、その記憶内容が消去されてしまい、電源を再投入したときにパラメータやステータス情報が意図していない値となることがある。すると、被制御機器１３０の安全かつ確実な制御動作に支障を来すおそれがある。そこで、プログラマブルコントローラ１２０では、電源の切断を検知すると、ＳＲＡＭ等の被バックアップメモリから、電源が切断されている間でもデータを維持することが可能なバックアップメモリに、パラメータやステータス情報を示す一部のデータを転送する。こうして、パラメータやステータス情報の維持を図る。そして、電源が再投入されると、プログラマブルコントローラ１２０は、バックアップされたデータを再配置し、速やかに元の動作状態に復帰させる。 However, in a volatile RAM such as SRAM, when the power is turned off, the stored contents are erased, and parameters and status information may become unintended values when the power is turned on again. Then, there is a possibility that the safe and reliable control operation of the controlled device 130 may be hindered. Therefore, when the programmable controller 120 detects power-off, a part of the parameter or status information is displayed in a backup memory that can maintain data even when the power is off from the backup memory such as SRAM. Transfer data. In this way, parameters and status information are maintained. When the power is turned on again, the programmable controller 120 rearranges the backed up data and quickly returns to the original operating state.
図２は、プログラマブルコントローラ１２０の概略的な構成を示したブロック図である。プログラマブルコントローラ１２０は、第１ダイオード１５０と、電圧変換部１５２と、主回路１５４と、コンデンサユニット１５６と、電力検出部１５８とを含んで構成される。 FIG. 2 is a block diagram illustrating a schematic configuration of the programmable controller 120. The programmable controller 120 includes a first diode 150, a voltage conversion unit 152, a main circuit 154, a capacitor unit 156, and a power detection unit 158.
第１ダイオード１５０は、アノード１５０ａが電源１４８と接続され、カソード１５０ｂが電圧変換部１５２に接続され、コンデンサユニット１５６からの電力の逆流を防止する。電圧変換部１５２は、出力電圧を一定に安定化させるレギュレータ等で構成され、電源電圧ＶＳ（例えば２４Ｖ）を主回路１５４で利用可能な電圧ＶＲ（例えば３．３Ｖ）に変換する。主回路１５４は、管理装置１１０および被制御機器１３０に接続され、プログラマブルコントローラ１２０の主たる制御が実行される。主回路１５４の具体的な構成は後ほど詳述する。 In the first diode 150, the anode 150 a is connected to the power source 148, and the cathode 150 b is connected to the voltage conversion unit 152, thereby preventing the backflow of power from the capacitor unit 156. The voltage converter 152 is configured by a regulator or the like that stabilizes the output voltage to a constant level, and converts the power supply voltage V S (for example, 24 V) into a voltage V R (for example, 3.3 V) that can be used by the main circuit 154. The main circuit 154 is connected to the management device 110 and the controlled device 130, and the main control of the programmable controller 120 is executed. A specific configuration of the main circuit 154 will be described in detail later.
コンデンサユニット１５６は、主回路１５４の通常動作時において、電源１４８から電力の供給を受けて蓄電するとともに、電源１４８が切断されると、電源１４８の代わりに主回路１５４に電力を供給する。電力検出部１５８は、電源１４８が切断されたことを、例えば、電源電圧ＶＳの低下を通じて検出し、主回路１５４に対してバックアップ契機となる割込信号を出力する。主回路１５４では、電力検出部１５８によって電源１４８の切断が検出されると、それに応じて、被バックアップメモリのデータをバックアップメモリに転送し、電力供給が途絶えることに対するバックアップ処理を行う。 The capacitor unit 156 receives power from the power source 148 to store power during normal operation of the main circuit 154, and supplies power to the main circuit 154 instead of the power source 148 when the power source 148 is disconnected. The power detection unit 158 detects that the power supply 148 has been cut off, for example, through a decrease in the power supply voltage V S , and outputs an interrupt signal serving as a backup trigger to the main circuit 154. In the main circuit 154, when the power detection unit 158 detects the disconnection of the power source 148, the data in the memory to be backed up is transferred to the backup memory accordingly, and backup processing is performed to prevent the power supply from being interrupted.
このように、プログラマブルコントローラ１２０では、電源１４８からの電力の供給が途絶えそうになると、電源１４８の切断を早期に検出し、まだ電力の利用が可能な状態でデータを転送しなければならない。したがって、電力検出部１５８は、主回路１５４が動作不能となる前段階、すなわち、電源電圧ＶＳが、定格よりは低いが主回路１５４が動作不能となる電源電圧より高い第１閾値Ｖ１未満又は以下となったことをもって電源１４８が切断されることを検出し、主回路１５４にその旨伝達することとなる。 Thus, in the programmable controller 120, when the supply of power from the power source 148 is likely to be interrupted, it is necessary to detect the disconnection of the power source 148 at an early stage and transfer data in a state where the power can still be used. Therefore, the power detection unit 158 is less than the first threshold V 1 before the main circuit 154 becomes inoperable, that is, the power supply voltage V S is lower than the rated value but higher than the power supply voltage at which the main circuit 154 becomes inoperable. Alternatively, it is detected that the power supply 148 is cut off when the following is true, and this is transmitted to the main circuit 154.
一方、電源１４８が切断されたとしてもデータを転送する間の電力供給を確実に行うため、上述したコンデンサユニット１５６が設けられている。
コンデンサユニット１５６は、図２の如く、逆流防止用の第２ダイオード（逆流防止素子）１５６ｂおよびＯＮ／ＯＦＦが可能なスイッチ１５６ｃを備え、コンデンサ１５６ａ（蓄電素子）は比較的容量の大きいコンデンサが用いられ、第２ダイオード１５６ｂおよびスイッチ１５６ｃを介して電力供給ライン１６０に接続される。第２ダイオード１５６ｂは、電力供給ライン１６０からコンデンサ１５６ａへの電力の流れを許容するので、通常時にはコンデンサ１５６ａに電力が蓄積される。このように本発明では、コンデンサユニット１５６の構成を工夫して、電力の供給態様を改善している。
On the other hand, the above-described capacitor unit 156 is provided in order to reliably supply power during data transfer even when the power source 148 is cut off.
As shown in FIG. 2, the capacitor unit 156 includes a second diode (backflow prevention element) 156b for preventing backflow and a switch 156c that can be turned on / off, and a capacitor having a relatively large capacity is used as the capacitor 156a (power storage element). And connected to the power supply line 160 via the second diode 156b and the switch 156c. Since the second diode 156b allows a power flow from the power supply line 160 to the capacitor 156a, power is normally stored in the capacitor 156a. Thus, in the present invention, the configuration of the capacitor unit 156 is devised to improve the power supply mode.
電力検出部１５８は、電源電圧ＶＳが、第１閾値Ｖ１（例えば１９Ｖ）未満又は以下になったこと、および、第１閾値Ｖ１より小さい第２閾値Ｖ２（例えば３．５Ｖ）未満になったことを検出し、それぞれ割込信号を出力する。ここでは、１つの電力検出部１５８によって相異する２つの電圧を検出しているが、検出電圧の異なる２つの電力検出部１５８を設けてそれぞれ割込信号を出力するとしてもよい。こうして本発明では電源電圧ＶＳの降下を２段階に分けて検出している。例えば、電力検出部１５８は、電圧を監視する電圧監視ＩＣなどを用いて構成できる。 The power detection unit 158 indicates that the power supply voltage V S is less than or less than the first threshold value V 1 (eg, 19 V) and less than the second threshold value V 2 (eg, 3.5 V) that is less than the first threshold value V 1 . Are detected, and an interrupt signal is output for each. Here, two different voltages are detected by one power detection unit 158, but two power detection units 158 having different detection voltages may be provided to output interrupt signals, respectively. Thus, in the present invention, the drop in the power supply voltage V S is detected in two stages. For example, the power detection unit 158 can be configured using a voltage monitoring IC that monitors the voltage.
電源電圧ＶＳが第１閾値Ｖ１未満となると、電力検出部１５８は、主回路１５４に設けられた後述するアクセス素子に割込信号を出力し、主回路１５４におけるプロセッサの動作モードを、通常モードより消費電力の少ない省電力モードに移行させる。ここで、通常モードは、プログラマブルコントローラ１２０が想定される動作を実行しているモードである。省電力モードは、プログラマブルコントローラ１２０が本来の動作を停止しているが、少なくとも割込信号を受け付けることができる等の最低限の機能を果たしているモード（レジュームモード、待機モード）である。 When the power supply voltage V S becomes less than the first threshold V 1 , the power detection unit 158 outputs an interrupt signal to an access element (described later) provided in the main circuit 154, and changes the operation mode of the processor in the main circuit 154 to normal. Transition to the power saving mode, which consumes less power than the mode. Here, the normal mode is a mode in which the programmable controller 120 is executing an assumed operation. The power saving mode is a mode (resume mode, standby mode) in which the programmable controller 120 stops its original operation but performs at least a minimum function such as accepting an interrupt signal.
また、電源電圧ＶＳが第１閾値Ｖ１未満となると、主回路１５４では、データのバックアップ処理が実行される。バックアップ処理については後ほど詳述する。電源電圧ＶＳが第１閾値Ｖ１未満となった直後では、コンデンサユニット１５６のスイッチ１５６ｃは、コンデンサ１５６ａと電力供給ライン１６０とを非接続に設定されており、電源電圧ＶＳが第２閾値Ｖ２未満になるまで非接続の状態を維持する。 Further, when the power supply voltage V S becomes less than the first threshold V 1 , the main circuit 154 performs data backup processing. The backup process will be described in detail later. Immediately after the power supply voltage V S becomes less than the first threshold value V 1, the switch 156c of the capacitor unit 156 is set to disconnect the capacitor 156a and the power supply line 160, and the power supply voltage V S is set to the second threshold value. to below V 2 to maintain the state of the disconnected.
したがって、コンデンサ１５６ａと主回路１５４とがスイッチ１５６ｃによって接続されず、また、電源電圧ＶＳよりコンデンサ１５６ａの電圧ＶＣの方が高いので、第２ダイオード１５６ｂによって、コンデンサ１５６ａから電力供給ライン１６０へは電力が流れない。そうすると、主回路１５４には、電源１４８からの電力が供給され、図３にハッチングで示した、電源電圧ＶＳが第２閾値Ｖ２未満となるまでのエネルギーが有効に利用されることとなる。 Therefore, capacitor 156a and the main circuit 154 is not connected by a switch 156c, also, since the higher voltage V C of the capacitor 156a than the supply voltage V S, the second diode 156b, to the power supply line 160 from the capacitor 156a Does not flow power. Then, power from the power source 148 is supplied to the main circuit 154, and energy until the power source voltage V S becomes less than the second threshold value V 2 shown by hatching in FIG. 3 is effectively used. .
そして、電源電圧ＶＳが第２閾値Ｖ２未満となると、電力検出部１５８は、スイッチ１５６ｃに出力している状態信号（割込信号）を反転する（例えば、ＬｏｗからＨｉｇｈに反転する）。スイッチ１５６ｃは、状態信号の反転に応じて、コンデンサ１５６ａと主回路１５４との非接続状態を接続状態に切り換える。電源電圧ＶＳが第２閾値Ｖ２未満となると、最早、電源１４８から電力の供給を受けることはできない。しかし、そのタイミングで、コンデンサ１５６ａと電力供給ライン１６０とを接続することで、主回路１５４は、電源１４８から電力の供給を受けた後に、コンデンサ１５６ａの電荷に基づく電力の供給を受けることが可能となる。 Then, when the power supply voltage V S becomes less than the second threshold V 2 , the power detection unit 158 inverts the state signal (interrupt signal) output to the switch 156c (for example, inversion from Low to High). The switch 156c switches the disconnected state between the capacitor 156a and the main circuit 154 to the connected state in accordance with the inversion of the state signal. When the power supply voltage V S becomes less than the second threshold value V 2 , power can no longer be received from the power supply 148. However, by connecting the capacitor 156a and the power supply line 160 at that timing, the main circuit 154 can receive power based on the charge of the capacitor 156a after receiving power from the power source 148. It becomes.
したがって、主回路１５４は、電源電圧ＶＳが第２閾値Ｖ２未満となるまで、電源１４８から電力の供給を受け、電源電圧ＶＳが第２閾値Ｖ２未満となった後、はじめてコンデンサ１５６ａの電荷に基づく電力の供給を受ける。こうして、電源電圧ＶＳが第２閾値Ｖ２未満となるまでの間、電源１４８によるエネルギーを有効活用することができる。その結果、電源１４８およびコンデンサ１５６ａのいずれからも電力供給を受けることができなくなるまで、すなわち、図８で示した時間ｔ１に加え、時間ｔ２（電源１４８による電力供給）を加えた時間がバックアップに許容される最大時間となる。 Thus, the main circuit 154, after the power supply voltage V S is until the second less than the threshold V 2, supplied with electric power from a power source 148, the power supply voltage V S becomes smaller than the second threshold value V 2, the first capacitor 156a It is supplied with electric power based on the electric charge. Thus, energy from the power source 148 can be effectively used until the power source voltage V S becomes less than the second threshold value V 2 . As a result, from either power 148 and capacitor 156a until it is no longer possible to be powered, i.e., in addition to the time t 1 shown in FIG. 8, the time obtained by adding the (power supply by the power supply 148) time t 2 is This is the maximum time allowed for backup.
電源電圧ＶＳが第２閾値Ｖ２未満となった後、コンデンサ１５６ａの電圧ＶＣは、電源電圧ＶＳより高い。しかし、第１ダイオード１５０により、コンデンサ１５６ａから電源１４８への電力の逆流は防止されるので、コンデンサ１５６ａに蓄積された電力は主回路１５４のみで費やされることとなる。この間に主回路１５４では、バックアップ処理を完了し、プロセッサは、省電力モードへの移行を完了する。 After the power supply voltage V S becomes less than the second threshold V 2 , the voltage V C of the capacitor 156a is higher than the power supply voltage V S. However, since the first diode 150 prevents the backflow of power from the capacitor 156a to the power source 148, the power stored in the capacitor 156a is consumed only by the main circuit 154. During this time, the main circuit 154 completes the backup process, and the processor completes the transition to the power saving mode.
以上、説明したように、本実施形態のコンデンサユニット１５６によって、バックアップに許容される最大時間を延長することができる。したがって、バックアップが必要なデータが増加した場合においても、コンデンサ１５６ａの容量を増やすことなく安定かつ確実にバックアップが可能となる。また、バックアップが必要なデータの増加がない場合、逆に、コンデンサ１５６ａの容量を小さく変更することができ、占有面積やコストの低減を図ることも可能となる。 As described above, the capacitor unit 156 of this embodiment can extend the maximum time allowed for backup. Therefore, even when the data that needs to be backed up increases, the backup can be performed stably and reliably without increasing the capacity of the capacitor 156a. On the other hand, when there is no increase in data that needs to be backed up, the capacity of the capacitor 156a can be changed to be small, and the occupied area and cost can be reduced.
（変形例）
上記では、コンデンサ１５６ａは、第２ダイオード１５６ｂとスイッチ１５６ｃとを介して電力供給ライン１６０に接続されている例を挙げて説明したが、コンデンサ１５６ａをスイッチ１５６ｃのみを介して電力供給ライン１６０に接続することもできる。
(Modification)
In the above description, the capacitor 156a is described as being connected to the power supply line 160 via the second diode 156b and the switch 156c. However, the capacitor 156a is connected to the power supply line 160 only via the switch 156c. You can also
この場合、スイッチ１５６ｃは、電源電圧ＶＳが第１閾値Ｖ１未満かつ第２閾値Ｖ２以上である間、コンデンサ１５６ａと電力供給ライン１６０とを非接続に維持する。また、スイッチ１５６ｃは、電源電圧ＶＳが第１閾値Ｖ１以上または第２閾値Ｖ２未満である間、コンデンサ１５６ａと電力供給ライン１６０とを接続する。 In this case, the switch 156c keeps the capacitor 156a and the power supply line 160 disconnected while the power supply voltage V S is less than the first threshold V 1 and greater than or equal to the second threshold V 2 . The switch 156c connects the capacitor 156a and the power supply line 160 while the power supply voltage V S is equal to or higher than the first threshold V 1 or lower than the second threshold V 2 .
スイッチ１５６ｃのみの構成であっても、第２ダイオード１５６ｂを含む構成同様、図３のような電圧推移を得ることができる。また、この構成では、第２ダイオード１５６ｂが不要になるばかりでなく、第２ダイオード１５６ｂによる電圧降下を無視することができ、コンデンサ１５６ａの充電電圧を高くする可能となる。 Even in the configuration including only the switch 156c, the voltage transition as shown in FIG. 3 can be obtained as in the configuration including the second diode 156b. Further, in this configuration, not only the second diode 156b is unnecessary, but also a voltage drop due to the second diode 156b can be ignored, and the charging voltage of the capacitor 156a can be increased.
（バックアップ処理）
図４は、プログラマブルコントローラ１２０の主回路１５４の概略的な構成を示すブロック図である。主回路１５４は、プロセッサ１７０と、第１通信素子１７２と、第１メモリ（専用メモリ）１７４と、共通バス１７６と、アクセス素子１７８と、第２通信素子１８０と、第２メモリ（被バックアップメモリ）１８２と、第３メモリ（バックアップメモリ）１８４とを含んで構成される。
(Backup process)
FIG. 4 is a block diagram showing a schematic configuration of the main circuit 154 of the programmable controller 120. The main circuit 154 includes a processor 170, a first communication element 172, a first memory (dedicated memory) 174, a common bus 176, an access element 178, a second communication element 180, and a second memory (backed up memory). ) 182 and a third memory (backup memory) 184.
プロセッサ（マイコン）１７０は、中央処理装置（ＣＰＵ）、プログラム等が格納されたＲＯＭ等を含む半導体集積回路で構成され、バスマスタ機能を有する。そして、プロセッサ１７０は、主回路１５４全体を制御するとともに、ＲＯＭに格納されたシーケンス制御のための制御プログラムに基づいて１または複数の被制御機器１３０を制御する。 The processor (microcomputer) 170 is composed of a semiconductor integrated circuit including a central processing unit (CPU), a ROM storing programs, and the like, and has a bus master function. The processor 170 controls the entire main circuit 154 and controls one or more controlled devices 130 based on a control program for sequence control stored in the ROM.
第１通信素子１７２は、ギガ（Ｇ）ベース等のＥｔｈｅｒｎｅｔ（登録商標）によるネットワーク配線１４０を通じて管理装置１１０や他のプログラマブルコントローラ１２０との通信を行う。第１メモリ１７４は、プロセッサ１７０と直接接続された（共通バス１７６を通じて接続されていない）揮発性のＳＤＲＡＭであり、プロセッサ１７０のワークエリアとして機能する。第１メモリ１７４には、少なくとも、管理装置１１０や他のプログラマブルコントローラ１２０との通信における通信状態や異常履歴等のＲＡＳ（Reliability, Availability, Serviceability）情報を格納している。 The first communication element 172 communicates with the management device 110 and the other programmable controller 120 through the network wiring 140 by Ethernet (registered trademark) such as Giga (G) base. The first memory 174 is a volatile SDRAM that is directly connected to the processor 170 (not connected through the common bus 176), and functions as a work area of the processor 170. The first memory 174 stores at least RAS (Reliability, Availability, Serviceability) information such as a communication state and an abnormality history in communication with the management device 110 and other programmable controllers 120.
アクセス素子１７８は、共通バス１７６に接続された、例えば、ＰＧＡ（Programmable Gate Array）またはＡＳＩＣ（Application Specific Integrated Circuit）等の集積回路で構成され、主回路１５４内の論理計算を担う。また、アクセス素子１７８は、バスマスタ機能を有し、第２メモリ１８２および第３メモリ１８４に共通バス１７６を通じてアクセスすることができ、アクセス素子１７８に組み込まれたハードウェアロジックのみでバスアクセス処理を実行できる。すなわち、アクセス素子１７８はハードウェアロジックをプログラマブルに組み込むことができる素子であり、その素子の実態は論理回路のみを集積したハードウェアロジックデバイスである。よって、アクセス素子１７８は機械語等のプログラムを参照しながら処理を実行するものではなく、プログラムの介在なくバスにアクセスすることができる（アクセス素子１７８を単にデバイス、もしくはＤＭＡデバイスともいう）。 The access element 178 is configured by an integrated circuit such as a PGA (Programmable Gate Array) or an ASIC (Application Specific Integrated Circuit) connected to the common bus 176, and performs logical calculation in the main circuit 154. The access element 178 has a bus master function, and can access the second memory 182 and the third memory 184 through the common bus 176, and executes a bus access process only with the hardware logic incorporated in the access element 178. it can. That is, the access element 178 is an element that can incorporate hardware logic in a programmable manner, and the actual state of the element is a hardware logic device in which only logic circuits are integrated. Therefore, the access element 178 does not execute processing while referring to a program such as a machine language, and can access the bus without the intervention of the program (the access element 178 is also simply referred to as a device or a DMA device).
第２通信素子１８０は、専用の接続配線１４２を通じて被制御機器１３０との通信を行う。第２メモリ１８２は、共通バス１７６に接続された揮発性かつ比較的高速のＳＲＡＭである。第２メモリ１８２には、少なくとも、被制御機器１３０との通信における通信状態や異常履歴等のＲＡＳ情報や入出力モジュールを通じて取得した被制御機器１３０の動作状態を示す情報を格納している。
The second communication element 180 communicates with the controlled device 130 through the dedicated connection wiring 142. The second memory 182 is a volatile and relatively high speed SRAM connected to the common bus 176. The second memory 182 stores at least information indicating the operation state of the controlled device 130 acquired through the input / output module, such as RAS information such as a communication state and abnormality history in communication with the controlled device 130.
第３メモリ１８４は、共通バス１７６に接続された不揮発性のＲＡＭである。第３メモリ１８４は、電源１４８が切断された場合に、第１メモリ１７４や第２メモリ１８２に格納されたデータの一部をバックアップするために用いられる。したがって、少なくとも、電源１４８が切断されている間、データを保持する機能を有している。ここでは、不揮発性のＲＡＭを挙げているが、内蔵または外付けのコンデンサ等を用い、メモリの記憶内容を想定される時間保持可能な揮発性のＲＡＭを用いることもできる。以下、主回路１５４の機能部によってバックアップを行う電源切断対処方法の流れを説明する。 The third memory 184 is a nonvolatile RAM connected to the common bus 176. The third memory 184 is used to back up part of the data stored in the first memory 174 and the second memory 182 when the power source 148 is cut off. Therefore, it has a function of holding data at least while the power source 148 is disconnected. Here, a non-volatile RAM is cited, but a volatile RAM that can hold the stored contents of the memory for an assumed time using a built-in or external capacitor or the like can also be used. Hereinafter, the flow of the power-off countermeasure method for performing backup by the functional unit of the main circuit 154 will be described.
（電源切断対処方法）
図５は、電源切断対処方法の処理の流れを示したフローチャートである。電力検出部１５８は、電源電圧ＶＳが第１閾値Ｖ１未満であるか否か監視し（Ｓ１）、電源電圧ＶＳが第１閾値Ｖ１以上の間（Ｓ１におけるＮＯ）、監視処理を繰り返す。ここで、電源電圧ＶＳが第１閾値Ｖ１未満となると（Ｓ１におけるＹＥＳ）、電力検出部１５８は、アクセス素子１７８に割込信号を送信する（Ｓ２）。
(Power-off countermeasures)
FIG. 5 is a flowchart showing a process flow of the power-off countermeasure method. The power detection unit 158 monitors whether or not the power supply voltage V S is less than the first threshold V 1 (S1), and performs the monitoring process while the power supply voltage V S is equal to or higher than the first threshold V 1 (NO in S1). repeat. Here, when the power supply voltage V S becomes less than the first threshold value V 1 (YES in S1), the power detection unit 158 transmits an interrupt signal to the access element 178 (S2).
アクセス素子１７８は、電力検出部１５８から電源電圧ＶＳが第１閾値Ｖ１未満となったことを受けると、その旨をプロセッサ１７０に伝達するとともに、プロセッサ１７０、アクセス素子１７８、第１メモリ１７４、第２メモリ１８２、および、第３メモリ１８４以外の素子を停止する（Ｓ３）。 When the access element 178 receives the fact that the power supply voltage V S is less than the first threshold value V 1 from the power detection unit 158, the access element 178 transmits the fact to the processor 170, and the processor 170, the access element 178, and the first memory 174. Then, the elements other than the second memory 182 and the third memory 184 are stopped (S3).
プロセッサ１７０は、自己の制御プログラムに基づいて、第１メモリ１７４の情報をバックアップすべく、第１メモリ１７４に格納された、バックアップが必要なデータを第３メモリ１８４に転送し、転送が完了するとアクセス素子１７８に完了信号を伝達する（Ｓ４）。バックアップ処理の開始契機は第１閾値Ｖ１であり、主回路１５４では、第２閾値Ｖ２を意識する必要はない。 Based on its own control program, the processor 170 transfers the data that needs to be backed up stored in the first memory 174 to the third memory 184 to back up the information in the first memory 174, and when the transfer is completed. A completion signal is transmitted to the access element 178 (S4). Start trigger the backup process is a first threshold value V 1, the main circuit 154 need not be aware of the second threshold value V 2.
また、プロセッサ１７０は、第２メモリ１８２内においてバックアップの対象となるデータのアドレスやサイズ、また、第３メモリ１８４に格納すべきアドレスについて、アクセス素子１７８に伝達し、アクセス素子１７８は、それらの情報を保持する（Ｓ５）。 Further, the processor 170 transmits the address and size of data to be backed up in the second memory 182 and the address to be stored in the third memory 184 to the access element 178, and the access element 178 Information is held (S5).
第１メモリ１７４から第３メモリ１８４へのデータの転送が完了すると（完了信号を受信すると）、アクセス素子１７８は、動作モードの変更信号を出力して、プロセッサ１７０の動作モードを、通常モードから省電力モードに移行させる（Ｓ６）。また、プロセッサ１７０を起動、停止可能な別途の監視装置が設けられている場合、アクセス素子１７８は、プロセッサ１７０を停止することもできる。そして、アクセス素子１７８は、第２メモリ１８２に格納された、バックアップが必要なデータを第３メモリ１８４に転送する（Ｓ７）。 When the transfer of data from the first memory 174 to the third memory 184 is completed (when a completion signal is received), the access element 178 outputs an operation mode change signal to change the operation mode of the processor 170 from the normal mode. The mode is shifted to the power saving mode (S6). Further, when a separate monitoring device capable of starting and stopping the processor 170 is provided, the access element 178 can also stop the processor 170. Then, the access element 178 transfers the data that needs to be backed up stored in the second memory 182 to the third memory 184 (S7).
このとき、アクセス素子１７８は、第２メモリ１８２および第３メモリ１８４に共通バス１７６を通じて接続されており、プロセッサ１７０と独立して第２メモリ１８２から第３メモリ１８４にデータを転送する。プロセッサ１７０と独立して転送とは、プロセッサ１７０から制御指令を受けたり、プロセッサ１７０に処理を委ねることなく、アクセス素子１７８のみの判断でデータを転送することである。 At this time, the access element 178 is connected to the second memory 182 and the third memory 184 through the common bus 176, and transfers data from the second memory 182 to the third memory 184 independently of the processor 170. The transfer independently of the processor 170 is to transfer data based on the judgment of only the access element 178 without receiving a control command from the processor 170 or leaving the processing to the processor 170.
アクセス素子（ＰＧＡやＡＳＩＣ）１７８は、論理回路やその動作タイミングを任意に設定することができる。したがって、第１閾値Ｖ１未満となった旨の割込信号と、プロセッサ１７０からの完了信号とに基づいて論理回路を有効化し、第２メモリ１８２や第３メモリ１８４への制御信号を適切なタイミングで生成することができる。第２メモリ１８２や第３メモリ１８４への制御信号は後ほど詳述する。 The access element (PGA or ASIC) 178 can arbitrarily set a logic circuit and its operation timing. Therefore, the logic circuit is validated based on the interrupt signal indicating that it is less than the first threshold value V 1 and the completion signal from the processor 170, and the control signal to the second memory 182 and the third memory 184 is appropriately set. It can be generated at the timing. Control signals to the second memory 182 and the third memory 184 will be described in detail later.
このように第１メモリ１７４に引き続き、第２メモリ１８２のデータも第３メモリ１８４に転送される。このとき、第２メモリ１８２から第３メモリ１８４へのデータ転送には、プロセッサ１７０が関与しておらず、プロセッサ１７０より消費電力の少ないアクセス素子１７８（ハードウェア）のみで実現しているので、プロセッサ１７０を迅速に省電力モードに移行することができる。したがって、従来のように、すべてのメモリのバックアップ処理にプロセッサ１７０が関与する場合と比較して、バックアップ処理に要する電力消費の低減を図ることが可能となる。 In this way, following the first memory 174, the data in the second memory 182 is also transferred to the third memory 184. At this time, the data transfer from the second memory 182 to the third memory 184 is realized by only the access element 178 (hardware) that does not involve the processor 170 and consumes less power than the processor 170. The processor 170 can be quickly shifted to the power saving mode. Therefore, as compared with the conventional case where the processor 170 is involved in the backup processing of all the memories, it is possible to reduce the power consumption required for the backup processing.
また、本実施形態において、アクセス素子１７８は、第２メモリ１８２から第３メモリ１８４へデータを転送する際、第２メモリ１８２のデータの読み出しを行い、データが共通バス１７６に出力されている間に、データを第３メモリ１８４に書き込む。 In this embodiment, the access element 178 reads data from the second memory 182 and transfers the data to the common bus 176 when transferring data from the second memory 182 to the third memory 184. Then, the data is written into the third memory 184.
図６は、データ転送の詳細なタイミングを示したタイミングチャートである。例えば、第２メモリ１８２の任意のアドレスＡに格納されたデータＢを、第３メモリ１８４に転送する例を挙げる。ここでは、第３メモリ１８４の記憶容量を第２メモリ１８２の記憶容量以上とし、第２メモリ１８２と第３メモリ１８４とのアドレス空間（メモリマップ）を等しくしている。 FIG. 6 is a timing chart showing the detailed timing of data transfer. For example, an example in which data B stored at an arbitrary address A in the second memory 182 is transferred to the third memory 184 will be described. Here, the storage capacity of the third memory 184 is set to be equal to or greater than the storage capacity of the second memory 182, and the address spaces (memory maps) of the second memory 182 and the third memory 184 are made equal.
アクセス素子１７８は、共通バス１７６のアドレス線にアドレスＡを出力することで第２メモリ１８２および第３メモリ１８４の任意のアドレスＡを指定し、第２メモリ１８２の／ＲＤ信号のみを直接制御することで、第２メモリ１８２のデータＢを共通バス１７６のデータ線に読み出す。ただし、ここでは、ＣＳ（Chip Select）等の他の許可信号を省略している。 The access element 178 specifies an arbitrary address A in the second memory 182 and the third memory 184 by outputting the address A to the address line of the common bus 176, and directly controls only the / RD signal of the second memory 182. As a result, the data B of the second memory 182 is read to the data line of the common bus 176. However, other permission signals such as CS (Chip Select) are omitted here.
そして、共通バス１７６のアドレス線にアドレスＡが出力され、かつ、共通バス１７６のデータ線にデータＢが出力されている間に、アクセス素子１７８は、第３メモリ１８４の／ＷＲ信号のみを直接制御することで、共通バス１７６のデータ線に出力されているデータＢを第３メモリ１８４に書き込むことができる。 While the address A is output to the address line of the common bus 176 and the data B is output to the data line of the common bus 176, the access element 178 directly receives only the / WR signal of the third memory 184. By controlling, the data B output to the data line of the common bus 176 can be written in the third memory 184.
データの読み出しと書き込みを、従来では、別のタイミングで行っていたところ、本実施形態では、同タイミングで行うことができるので、データ転送を高速化することができ、バックアップ処理の短縮化を図ることができる。また、短縮化に伴う時間を他のバックアップ処理に利用することも可能となる。さらに、データの転送負荷も削減できるので、バックアップ処理に費やす電力も大幅に削減することができる。したがって、コンデンサ１５６ａの容量を小さくすることができ、専有面積やコスト面で有利になる。 Conventionally, data reading and writing have been performed at different timings. In the present embodiment, since data can be performed at the same timings, data transfer can be speeded up and backup processing can be shortened. be able to. Also, the time required for shortening can be used for other backup processing. Furthermore, since the data transfer load can be reduced, the power consumed for backup processing can be greatly reduced. Therefore, the capacity of the capacitor 156a can be reduced, which is advantageous in terms of exclusive area and cost.
以上、説明した、プログラマブルコントローラ１２０によると、バックアップ処理の手順を工夫し、コンデンサ１５６ａの容量の不要な増大化を回避することが可能となる。
具体的に、電源１４８が切断された場合の電力供給について、コンデンサ１５６ａから電力の供給を受けるタイミングを遅らせることで、バックアップに許容される最大時間を延長することができる。また、バックアップが必要なデータが増加した場合においてもコンデンサ１５６ａの容量を増やすことなく安定かつ確実にバックアップが可能となる。また、バックアップが必要なデータの増加がない場合、逆に、コンデンサ１５６ａの容量を小さく変更することができ、占有面積やコストの低減を図ることも可能となる。
As described above, according to the programmable controller 120 described above, it is possible to devise a backup processing procedure and avoid an unnecessary increase in the capacity of the capacitor 156a.
Specifically, the maximum time allowed for backup can be extended by delaying the timing of receiving power supply from the capacitor 156a for power supply when the power source 148 is cut off. Further, even when data that needs to be backed up increases, the backup can be performed stably and reliably without increasing the capacitance of the capacitor 156a. On the other hand, when there is no increase in data that needs to be backed up, the capacity of the capacitor 156a can be changed to be small, and the occupied area and cost can be reduced.
また、バックアップ処理においても、アクセス素子１７８がプロセッサ１７０と独立してデータの転送処理を行うことで、プロセッサ１７０を省電力モードに移行させ、消費電力の低減を図ることができる。また、そのバックアップ処理において、読み出しと書き込みのタイミングを合わせることで、さらなる時間短縮と消費電力の低減を図ることが可能となる。 Also in the backup process, the access element 178 performs a data transfer process independently of the processor 170, whereby the processor 170 can be shifted to the power saving mode and power consumption can be reduced. In the backup process, it is possible to further reduce time and reduce power consumption by matching the timing of reading and writing.
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる実施形態に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。 As mentioned above, although preferred embodiment of this invention was described referring an accompanying drawing, it cannot be overemphasized that this invention is not limited to this embodiment. It will be apparent to those skilled in the art that various changes and modifications can be made within the scope of the claims, and these are naturally within the technical scope of the present invention. Is done.
なお、本明細書の電源切断対処方法の各工程は、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいはサブルーチンによる処理を含んでもよい。 Note that each step of the power-off countermeasure method of the present specification does not necessarily have to be processed in time series in the order described in the flowchart, and may include parallel or subroutine processing.
本発明は、被制御機器に対する制御処理をプログラミング可能なプログラマブルコントローラ、および、電源切断時における電源切断対処方法に利用することができる。 INDUSTRIAL APPLICABILITY The present invention can be used for a programmable controller that can program control processing for a controlled device, and a power-off countermeasure method when power is turned off.
１００ …プログラマブルコントロールシステム
１１０ …管理装置
１２０ …プログラマブルコントローラ
１３０ …被制御機器
１４８ …電源
１５６ａ …コンデンサ
１５６ｂ …第２ダイオード（逆流防止素子）
１５６ｃ …スイッチ
１５８ …電力検出部
１６０ …電力供給ライン
１７０ …プロセッサ
１７６ …共通バス
１７８ …アクセス素子
１８２ …第２メモリ（被バックアップメモリ）
１８４ …第３メモリ（バックアップメモリ）
DESCRIPTION OF SYMBOLS 100 ... Programmable control system 110 ... Management apparatus 120 ... Programmable controller 130 ... Controlled device 148 ... Power supply 156a ... Capacitor 156b ... 2nd diode (backflow prevention element)
156c ... switch 158 ... power detection unit 160 ... power supply line 170 ... processor 176 ... common bus 178 ... access element 182 ... second memory (backed up memory)
184 ... Third memory (backup memory)
Claims (8)
電源から前記プロセッサまでの電力供給ラインに、逆流防止素子およびスイッチを介して接続された蓄電素子と、
前記電源に接続され、該電源の出力電圧が、予め定められた第１閾値未満となったこと、および、該第１閾値より小さい第２閾値未満になったことを検出する電力検出部と、
を備え、
前記電力検出部は、前記電源の出力電圧が前記第１閾値未満になると、前記プロセッサの動作モードを、通常より消費電力の少ない省電力モードに移行させ、
前記スイッチは、前記電力検出部が前記第２閾値以上を検出すると、前記蓄電素子と前記プロセッサとを非接続に維持し、前記電力検出部が前記第２閾値未満を検出すると、前記蓄電素子と前記プロセッサとを接続することを特徴とするプログラマブルコントローラ。 A processor;
A power storage line connected to a power supply line from a power source to the processor via a backflow prevention element and a switch,
A power detection unit connected to the power supply and detecting that the output voltage of the power supply is less than a predetermined first threshold and less than a second threshold smaller than the first threshold;
With
When the output voltage of the power supply becomes less than the first threshold, the power detection unit shifts the operation mode of the processor to a power saving mode with less power consumption than normal,
The switch maintains the storage element and the processor in a disconnected state when the power detection unit detects the second threshold value or more, and the switch detects the storage element when the power detection unit detects less than the second threshold value. A programmable controller connected to the processor.
電源から前記プロセッサまでの電力供給ラインにスイッチを介して接続された蓄電素子と、
前記電源に接続され、該電源の出力電圧が、予め定められた第１閾値未満となったこと、および、該第１閾値より小さい第２閾値未満になったことを検出する電力検出部と、
を備え、
前記電力検出部は、前記電源の出力電圧が前記第１閾値未満になると、前記プロセッサの動作モードを、通常より消費電力の少ない省電力モードに移行させ、
前記スイッチは、前記電力検出部が前記第１閾値未満かつ第２閾値以上を検出すると、前記蓄電素子と前記プロセッサとを非接続に維持し、前記電力検出部が前記第１閾値以上または前記第２閾値未満を検出すると、前記蓄電素子と前記プロセッサとを接続することを特徴とするプログラマブルコントローラ。 A processor;
A storage element connected via a switch to a power supply line from a power source to the processor;
A power detection unit connected to the power supply and detecting that the output voltage of the power supply is less than a predetermined first threshold and less than a second threshold smaller than the first threshold;
With
When the output voltage of the power supply becomes less than the first threshold, the power detection unit shifts the operation mode of the processor to a power saving mode with less power consumption than normal,
The switch maintains the power storage element and the processor in a disconnected state when the power detection unit detects less than the second threshold and greater than or equal to the second threshold, and the power detection unit is greater than or equal to the first threshold or the first threshold A programmable controller that connects the power storage element and the processor when detecting less than two thresholds.
前記プロセッサは、
共通バスを通じてアクセス可能な被バックアップメモリと、前記共通バスを通じてアクセス可能なバックアップメモリと、前記被バックアップメモリおよび前記バックアップメモリに前記共通バスを通じて接続されたアクセス素子と、に接続され、
前記アクセス素子は、前記電力検出部が前記第１閾値未満を検出すると、前記被バックアップメモリのデータを前記バックアップメモリに退避することを特徴とするプログラマブルコントローラ。 A programmable controller according to claim 1 or claim 2, wherein
The processor is
A backup memory accessible through a common bus; a backup memory accessible through the common bus; and an access element connected to the backup memory and the backup memory via the common bus;
The programmable controller, wherein the access device saves data in the backup target memory to the backup memory when the power detection unit detects less than the first threshold value.
前記アクセス素子は、前記被バックアップメモリのデータの読み出しを行い、該データが前記共通バスに出力されている間に、該データを前記バックアップメモリに書き込むことを特徴とするプログラマブルコントローラ。 A programmable controller according to claim 3, wherein
The programmable controller, wherein the access element reads data from the backup target memory and writes the data to the backup memory while the data is being output to the common bus.
前記プロセッサは、該プロセッサのみがアクセス可能な専用メモリを有し、
前記プロセッサが、前記専用メモリのデータを前記バックアップメモリに退避した後、前記アクセス素子は、前記プロセッサの動作モードを前記省電力モードに移行させることを特徴とするプログラマブルコントローラ。 A programmable controller according to claim 3, wherein
The processor has a dedicated memory accessible only by the processor;
After the processor saves the data in the dedicated memory to the backup memory, the access element shifts the operation mode of the processor to the power saving mode.
前記電源の出力電圧が、予め定められた第１閾値未満のとき、前記プロセッサの動作モードを通常より消費電力の少ない省電力モードに移行させると共に、前記スイッチをオフして前記蓄電素子と前記プロセッサとを非接続とし、
前記電源の出力電圧が、前記第１閾値より小さい第２閾値未満のとき、前記スイッチをオンして前記蓄電素子と前記プロセッサとを接続することを特徴とする電源切断対処方法。 A power supply countermeasure method for a programmable controller having a storage element connected to a power supply line from a power supply to a processor via a backflow prevention element and a switch,
When the output voltage of the power source is less than a predetermined first threshold value, the operation mode of the processor is shifted to a power saving mode that consumes less power than usual, and the switch is turned off to turn the storage element and the processor And disconnect
When the output voltage of the power supply is less than a second threshold value smaller than the first threshold value, the switch is turned on to connect the power storage element and the processor.
前記電源の出力電圧が、予め定められた第１閾値未満になると、前記プロセッサの動作モードを通常より消費電力の少ない省電力モードに移行させ、
前記電源の出力電圧が、前記予め定められた第１閾値未満かつ該第１閾値より小さい第２閾値以上のとき、前記スイッチをオフして前記蓄電素子と前記プロセッサとを非接続とし、前記電源の出力電圧が前記第１閾値以上または前記第２閾値未満のとき、前記スイッチをオンして前記蓄電素子と前記プロセッサとを接続することを特徴とする電源切断対処方法。 A method for dealing with power-off of a programmable controller having a power storage element connected via a switch to a power supply line from a power source to a processor,
When the output voltage of the power source becomes less than a predetermined first threshold value, the operation mode of the processor is shifted to a power saving mode with less power consumption than normal,
When the output voltage of the power source is less than the predetermined first threshold value and greater than or equal to a second threshold value less than the first threshold value, the switch is turned off to disconnect the power storage element from the processor, and When the output voltage is equal to or higher than the first threshold value or lower than the second threshold value, the switch is turned on to connect the power storage element and the processor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012277982A JP6123282B2 (en) | 2012-12-20 | 2012-12-20 | Programmable controller and power-off countermeasure method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012277982A JP6123282B2 (en) | 2012-12-20 | 2012-12-20 | Programmable controller and power-off countermeasure method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014123187A true JP2014123187A (en) | 2014-07-03 |
| JP6123282B2 JP6123282B2 (en) | 2017-05-10 |
Family
ID=51403635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012277982A Active JP6123282B2 (en) | 2012-12-20 | 2012-12-20 | Programmable controller and power-off countermeasure method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6123282B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017079059A (en) * | 2015-10-20 | 2017-04-27 | エルエス産電株式会社Lsis Co., Ltd. | PLC system |
| JP2018142392A (en) * | 2017-02-24 | 2018-09-13 | アズビル株式会社 | Memory power supply circuit, control device, and memory power supply method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005339151A (en) * | 2004-05-26 | 2005-12-08 | Hitachi Industrial Equipment Systems Co Ltd | Programmable controller |
| JP2011091944A (en) * | 2009-10-22 | 2011-05-06 | Sharp Corp | Power supply device and electronic device |
| JP2011197889A (en) * | 2010-03-18 | 2011-10-06 | Mitsubishi Electric Corp | Programmable controller |
| JP2014521052A (en) * | 2011-06-29 | 2014-08-25 | セルスティス リミテッド | High sensitivity cellular immune response assay |
| JP5915740B2 (en) * | 2012-06-14 | 2016-05-11 | 富士電機株式会社 | Programmable controller and power-off countermeasure method |
-
2012
- 2012-12-20 JP JP2012277982A patent/JP6123282B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005339151A (en) * | 2004-05-26 | 2005-12-08 | Hitachi Industrial Equipment Systems Co Ltd | Programmable controller |
| JP2011091944A (en) * | 2009-10-22 | 2011-05-06 | Sharp Corp | Power supply device and electronic device |
| JP2011197889A (en) * | 2010-03-18 | 2011-10-06 | Mitsubishi Electric Corp | Programmable controller |
| JP2014521052A (en) * | 2011-06-29 | 2014-08-25 | セルスティス リミテッド | High sensitivity cellular immune response assay |
| JP5915740B2 (en) * | 2012-06-14 | 2016-05-11 | 富士電機株式会社 | Programmable controller and power-off countermeasure method |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017079059A (en) * | 2015-10-20 | 2017-04-27 | エルエス産電株式会社Lsis Co., Ltd. | PLC system |
| KR101778375B1 (en) * | 2015-10-20 | 2017-09-14 | 엘에스산전 주식회사 | Plc system |
| US9819346B2 (en) | 2015-10-20 | 2017-11-14 | Lsis Co., Ltd. | PLC system |
| JP2018142392A (en) * | 2017-02-24 | 2018-09-13 | アズビル株式会社 | Memory power supply circuit, control device, and memory power supply method |
| JP7007922B2 (en) | 2017-02-24 | 2022-01-25 | アズビル株式会社 | Control device and control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6123282B2 (en) | 2017-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6334828B2 (en) | Solid state drive with self-refresh power saving mode | |
| US10235312B2 (en) | Memory system and host device that maintain compatibility with memory devices under previous standards and/or versions of standards | |
| KR102211867B1 (en) | Auxiliary power supply device and nonvolatile memory system including the same | |
| US9857859B2 (en) | Techniques to power down output power rails for a storage device | |
| JP6145987B2 (en) | Programmable controller, programmable controller data backup method, programmable controller activation method | |
| JP5915740B2 (en) | Programmable controller and power-off countermeasure method | |
| JP2022175280A (en) | Information processing device and control method for information device | |
| JP5820779B2 (en) | In-vehicle power supply | |
| KR100897767B1 (en) | Method and MCU capable of further preserving and holding data | |
| JP6123282B2 (en) | Programmable controller and power-off countermeasure method | |
| US10948960B2 (en) | Control device and control method | |
| US9042196B2 (en) | Memory system and method of controlling memory system | |
| WO2011099117A1 (en) | Programmable controller | |
| WO2018096776A1 (en) | Power source circuit | |
| JP6079915B2 (en) | Programmable controller and power-off countermeasure method | |
| JP2014229116A (en) | Programmable controller and method for coping with power disconnection | |
| JPH10187302A (en) | Data storage system and method for saving power applied to the same system | |
| CN104240764A (en) | Semiconductor device with fuse array and operating method thereof | |
| US20160085292A1 (en) | Electronic device | |
| US20230185351A1 (en) | Power management integrated circuit device having multiple initialization/power up modes | |
| JP2013198958A (en) | Robot control device | |
| JP5865036B2 (en) | Control device, storage device, and display device | |
| CN113391690B (en) | FLASH abnormal power-down protection circuit, device and method | |
| JP6477535B2 (en) | Electronic control unit | |
| JP2015176349A (en) | Information processor, failure detection method and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20161101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170320 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6123282 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |