JP2015176349A - Information processor, failure detection method and program - Google Patents
Information processor, failure detection method and program Download PDFInfo
- Publication number
- JP2015176349A JP2015176349A JP2014052350A JP2014052350A JP2015176349A JP 2015176349 A JP2015176349 A JP 2015176349A JP 2014052350 A JP2014052350 A JP 2014052350A JP 2014052350 A JP2014052350 A JP 2014052350A JP 2015176349 A JP2015176349 A JP 2015176349A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- information
- output
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Power Sources (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、直流／直流変換機器の故障を検出する情報処理装置、故障検出方法及びプログラムに関する。 The present invention relates to an information processing apparatus, a failure detection method, and a program for detecting a failure of a DC / DC conversion device.
サーバやスーパーコンピュータ等の大型のコンピュータ装置には、多様な電気部品や電子部品が搭載されている。これらの電気部品や電子部品は、駆動に必要な電圧の大きさが定められており、定められた電圧で動作する。また、電気部品や電子部品の中には、複数種類の電圧で動作する部品、例えばデバイス、も存在する。複数種類の電圧で動作する部品は、例えば電圧を投入する順序も予め規定されているため、電源の投入（起動）順序を守らない場合にはデバイスの誤動作や破損が生ずることがある。 Various electric parts and electronic parts are mounted on large computer devices such as servers and supercomputers. These electric components and electronic components have a predetermined voltage level required for driving, and operate at the determined voltage. In addition, among electrical components and electronic components, there are components that operate with a plurality of types of voltages, such as devices. For components that operate with a plurality of types of voltages, for example, the order in which the voltages are applied is defined in advance, so that if the power-on (start-up) order is not observed, device malfunction or damage may occur.
そして、複数種類の電圧で動作する部品が備える各ＤＣ／ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ／Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）コンバータ（以下、ＤＤコンとも記載する）も同様に、予め定められた起動順序に従い、順序立てて起動される。ＤＤコンは、通常出力電圧が正常範囲に有るか否かを示すパワーグッド（Ｐｏｗｅｒ Ｇｏｏｄ）信号（以下、ＰＧ信号と記載する）を有する。つまり、ＰＧ信号は、出力電圧が正常又は異常であることを示す。また、ＤＤコンは、各ＤＤコンを順序立てて起動するために、前段のＤＤコンのＰＧ信号を後段のＤＤコンのＯＮ信号に利用するのが一般的である。 Similarly, each DC / DC (Direct Current / Direct Current) converter (hereinafter also referred to as a DD converter) included in a component that operates with a plurality of types of voltages is sequentially activated in accordance with a predetermined activation sequence. The The DD converter has a power good signal (hereinafter referred to as a PG signal) indicating whether or not the normal output voltage is in a normal range. That is, the PG signal indicates that the output voltage is normal or abnormal. Further, in order to start each DD converter in order, the DD converter generally uses the PG signal of the preceding DD converter as the ON signal of the subsequent DD converter.
特許文献１には、電源装置内の複数のＤＣ／ＤＣコンバータのうち、一部で出力異常が発生した時、確実に全ＤＣ／ＤＣコンバータを停止させ、誤動作や、デバイスの破損を防ぐ技術が開示されている。これにより、電源装置内のいずれかのＤＣ／ＤＣコンバータで出力異常が生じると、一段ずつ停止し、最後段に至ると最前段に戻り、１段ずつ停止してゆく。従って、最終的に、全てのＤＣ／ＤＣコンバータが停止し、一部のＤＣ／ＤＣコンバータが停止しても他のＤＣ／ＤＣコンバータが動作し続けることによるデバイスの誤動作や破損を防ぐことができる。
しかしながら、上述の特許文献１の電源装置では、ＤＤコンが故障してパワーグッド信号が落ちると自動的にその後段のＤＤコン全てがＯＦＦになる。そのため、主制御部等の管理用コントローラは故障したＤＤコンとその後段のＤＤコン全ての出力電圧が電圧異常と判断する場合があり、本当に故障しているＤＤコンを正確に異常通知（被疑指摘）できない問題があった。
However, in the above-described power supply device of
そこで、本発明の目的は、上記課題を解決し、故障しているＤＤコンを特定する情報処理装置を提供することである。 Therefore, an object of the present invention is to provide an information processing apparatus that solves the above-described problems and identifies a failed DD converter.
本発明の情報処理装置は、出力電圧の状態を示す信号を出力する複数のＤＣ／ＤＣコンバータと、前記複数のＤＣ／ＤＣコンバータのうち、最初に出力電圧が異常となるＤＣ／ＤＣコンバータの前記信号に基づく情報を出力し、当該信号を出力するＤＣ／ＤＣコンバータ以外のＤＣ／ＤＣコンバータの前記信号に基づき異常でないことを示す情報を出力する制御部と、前記制御部からの前記情報に基づいて、故障したＤＣ／ＤＣコンバータを特定する判定部と、を含む。 The information processing apparatus according to the present invention includes a plurality of DC / DC converters that output a signal indicating a state of an output voltage, and the DC / DC converter in which the output voltage first becomes abnormal among the plurality of DC / DC converters. A control unit that outputs information based on the signal and outputs information indicating that there is no abnormality based on the signal of a DC / DC converter other than the DC / DC converter that outputs the signal; and based on the information from the control unit And a determination unit that identifies the failed DC / DC converter.
本発明の故障検出方法は、出力電圧の状態を示す信号を出力し、複数のＤＣ／ＤＣコンバータのうち、最初に出力電圧が異常となるＤＣ／ＤＣコンバータの前記信号に基づく情報を出力し、当該信号を出力するＤＣ／ＤＣコンバータ以外のＤＣ／ＤＣコンバータの前記信号に基づき異常でないことを示す情報を出力し、前記情報に基づいて、故障したＤＣ／ＤＣコンバータを特定する。 The failure detection method of the present invention outputs a signal indicating the state of the output voltage, and outputs information based on the signal of the DC / DC converter in which the output voltage first becomes abnormal among the plurality of DC / DC converters, Information indicating that there is no abnormality is output based on the signal of the DC / DC converter other than the DC / DC converter that outputs the signal, and the failed DC / DC converter is identified based on the information.
本発明のプログラムは、出力電圧の状態を示す信号を出力する処理と、複数のＤＣ／ＤＣコンバータのうち、最初に出力電圧が異常となるＤＣ／ＤＣコンバータの前記信号に基づく情報を出力し、当該信号を出力するＤＣ／ＤＣコンバータ以外のＤＣ／ＤＣコンバータの前記信号に基づき異常でないことを示す情報を出力する処理と、前記情報に基づいて、故障したＤＣ／ＤＣコンバータを特定する処理と、をコンピュータに実行させる。 The program of the present invention outputs a signal indicating a state of the output voltage, and outputs information based on the signal of the DC / DC converter in which the output voltage first becomes abnormal among the plurality of DC / DC converters, A process of outputting information indicating that there is no abnormality based on the signal of a DC / DC converter other than the DC / DC converter that outputs the signal, a process of identifying a failed DC / DC converter based on the information, Is executed on the computer.
本発明は、故障しているＤＤコンを特定できるという効果がある。 The present invention has an effect that a failed DD converter can be identified.
＜第１の実施形態＞
図１を用いて、本発明の第１の実施形態における情報処理装置１０について説明する。なお、図１に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明に対するなんらの限定を意図するものではない。
<First Embodiment>
The
図１は、本発明の第１の実施形態における情報処理装置１０の例を示す図である。図１に示すように、本発明の第１の実施形態における情報処理装置１０は、ベースボードマネジメントコントローラ１１（以下、ＢＭＣ（Ｂａｓｅｂｏａｒｄ Ｍａｎａｇｅｍｅｎｔ Ｃｏｎｔｒｏｌｌｅｒ）１１とも記載する）を含む。ここで、ベースボードマネジメントコントローラ１１は、例えば、基盤管理コントローラである。情報処理装置１０は、Ｉ２Ｃ（Ｉ−Ｓｑｕａｒｅｄ−Ｃ）レジスタ２１と、プログラマブルロジックデバイス３１（以下、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）３１とも記載する）と、を含む。情報処理装置１０は、３つのＤＤコン、即ちＤＤコン４１、４２及び４３（以下、各ＤＤコンと記載する）と、デバイス５１と、電圧センサ６１と、を含む。
FIG. 1 is a diagram illustrating an example of an
ここで、本発明の第１の実施形態における情報処理装置１０は、例えば、３つのＤＤコンを備えるものとして説明を行うが、この記載はなんらの限定を意図するものではない。
Here, the
本発明の第１の実施形態における情報処理装置１０の構成及び動作について説明する。
The configuration and operation of the
ＢＭＣ１１は、システム管理用のコントローラである。ＢＭＣ１１は、例えば、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）チップである。ＢＭＣ１１は、情報処理装置１０内の状態制御を行うファームウェア（以下、ＢＭＣＦＷと記載する）を格納する。ＢＭＣ１１は、例えば、どのＤＤコンが本当に故障していたかどうかを電圧センサによるチェック及びＰＧ信号で判断する。ここで、ＰＧ信号は、“１”でＤＤコンの出力が安定していることを示し、”０”でＤＤコンの出力が設定値に対してある閾値以下になったこと、または電圧が出力されていないことを示す。 The BMC 11 is a system management controller. The BMC 11 is, for example, an LSI (Large Scale Integration) chip. The BMC 11 stores firmware that performs state control in the information processing apparatus 10 (hereinafter referred to as BMCFW). The BMC 11 determines, for example, which DD converter has really failed by using a voltage sensor check and a PG signal. Here, the PG signal indicates that the output of the DD converter is stable when “1”, and that the output of the DD converter is equal to or lower than a certain threshold with respect to the set value when “0” or the voltage is output. Indicates that it has not been.
ＢＭＣ１１は、例えば、Ｉ２Ｃレジスタ２１にＩ−Ｓｑｕａｒｅｄ−Ｃ（以下Ｉ２Ｃ）と呼ばれるインターフェースで接続され、Ｉ２Ｃレジスタ２１のレジスタの中身をＩ２Ｃ経由で読み出したり書き込んだりすることができる。ＢＭＣ１１は、例えば、Ｉ２Ｃレジスタ２１のＤＣ ＯＮ（直流オン）レジスタ２２に”１”を書き込むことができる。それにより、ＤＣ ＯＮ指示がＰＬＤ３１を経由しＰｏｗｅｒ ＯＮ信号としてＤＤコン４１に送信され、デバイス５１への電圧供給を開始する。ＢＭＣ１１は、例えば、電圧センサ６１にＩ２Ｃを介して接続される。ＢＭＣ１１は、例えば、Ｉ２Ｃ経由で監視する電圧の閾値を電圧センサ６１に設定し、電圧値を読み出すことができる。ＢＭＣ１１は、例えば、電圧センサ６１の電圧異常通知を受ける。ＢＭＣ１１は、例えば、電圧異常通知を受けるとＩ２Ｃレジスタ２１のレジスタ値を読み出し、ＰＧ信号が”０”になっているＤＤコンを故障と判定（特定）する。
For example, the BMC 11 is connected to the
また、ＢＭＣ１１は、Ｉ２Ｃレジスタ２１とＩ−Ｓｑｕａｒｅｄ−Ｃ（以下、Ｉ２Ｃと記載する）と呼ばれるインターフェースで接続される。ＢＭＣ１１は、Ｉ２Ｃレジスタ２１のレジスタの中身をＩ２Ｃ経由で読み出したり書き込んだりすることができる。また、ＢＭＣ１１は、電圧センサ６１とＩ２Ｃで接続される。また、ＢＭＣ１１は、Ｉ２Ｃ経由で監視する電圧の閾値を電圧センサ６１に設定し、電圧値を読み出すことができる。
The BMC 11 is connected to the
Ｉ２Ｃレジスタ２１は、内部に複数個のレジスタを持つＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップである。Ｉ２Ｃレジスタ２１は、例えば、１６個のレジスタを持つＩＣチップである。レジスタは、ＰＬＤ３１からＤＤコンのＰＧ信号を受け取り格納可能である。Ｉ２Ｃレジスタ２１は、例えば、給電開始のためのＤＣ ＯＮレジスタ２２を含む。
The
ＰＬＤ３１は、論理回路をプログラムで書き換えが可能な半導体デバイスである。ＰＬＤ３１は、複数のＰｏｗｅｒレジスタを含む。例えば、ＰＬＤ３１は、Ｐｏｗｅｒレジスタ３２、３３及び３４（以下、各Ｐｏｗｅｒレジスタと記載する）を含む。Ｐｏｗｅｒレジスタは、例えば、どのＤＤコンのＰＧ信号が先に落ちたか（”０”になったか）を判定する。即ち、ＰＬＤ３１は、どのＤＤコンのＰＧ信号が先に落ちたかを判定する論理（例えば、Ｐｏｗｅｒレジスタ３２）を有する。各Ｐｏｗｅｒレジスタは各ＤＤコンにそれぞれ対応する。また、ＰＬＤ３１には、例えば、それぞれのＰｏｗｅｒレジスタの値が”１”⇒”０”に変化した時に、その他のＰｏｗｅｒレジスタにマスク（Ｍａｓｋ）をかける。このＭａｓｋは、Ｐｏｗｅｒレジスタの入力（＝ＰＧ信号）が”１”⇒”０”に変化してもＰｏｗｅｒレジスタの中身を変化させない（＝”１”のまま）。
The PLD 31 is a semiconductor device that can rewrite a logic circuit by a program. The PLD 31 includes a plurality of Power registers. For example, the PLD 31 includes
各ＤＤコンのそれぞれは、例えば、スイッチング電源である。スイッチング電源とは、ある電圧の直流電流を、異なる電圧の直流電流へ変換する装置である。 Each DD converter is, for example, a switching power supply. A switching power supply is a device that converts a direct current of a certain voltage into a direct current of a different voltage.
デバイス５１は、異なる複数種類（例えば、３種類）の電圧で動作するＩＣチップである。デバイス５１は、各ＤＤコンから電圧が供給される。ここで、デバイス５１には、例えば、供給部（例えば、供給部１乃至３）が存在し、定められた順番で電圧を供給する必要がある。例えば、供給部１、供給部２、供給部３の順番で電圧を供給する必要がある。これは、例えばデバイスに電圧シーケンス規定等があるからである。
The
電圧センサ６１は、複数種類の電圧を監視可能なＬＳＩチップである。また、電圧センサ６１は、監視する電圧に異常がある場合、ＢＭＣ１１に電圧異常通知を出力する。
The
次に、図２を用いて、本発明の第１の実施形態における情報処理装置１０の、最初に落ちたＰＧ信号を判定する（故障しているＤＤコンを特定する）動作を説明する。ここで、最初に落ちたＰＧを判定することが、故障しているＤＤコンを特定することを示す。まず、シーケンシャルにＤＤコンがＯＮされる仕組みとしては、前段のＤＤコンのＰＧ信号を後段のＤＤコンのＯＮ信号（例えば、Ｐｏｗｅｒ Ｏｎ信号：以下、ＰＯ信号とも記載する）として使用する。つまり、前段のＤＤコンが正常なＰＧ信号を出力すると、ＰＬＤを介して後段のＤＤコンへ正常なＰＯ信号が出力される。そして、正常なＰＯ信号を受け取った後段のＤＤコンが正常なＰＧ信号をＰＬＤに出力し、ＰＬＤを介して後々段のＤＤコンへ正常なＰＯ信号が出力される。この動作が順次繰り返される。そのため、前段のＤＤコンの故障により値が”０”のＰＧ信号が後段のＤＤコンへ出力されると、当該ＰＧ信号が後段のＤＤコンのＰｏｗｅｒ ＯＮ信号として使用される。そして、値が”０”のＰｏｗｅｒ ＯＮ信号が後段のＤＤコンへ出力されることで後段のＤＤコンがＯＦＦになる（落ちる）。この場合では、必ず故障したＤＤコンのＰＧ信号が最初に”０”になって（落ちて）いる。即ち、最初に落ちたＰＧ信号を判定できれば、本当に故障したＤＤコンを特定できる。
Next, the operation of determining the first dropped PG signal (identifying a failed DD converter) of the
ＢＭＣ１１は、Ｉ２Ｃレジスタ２１が含むＤＣ ＯＮレジスタ２２に”１”を書き込む（Ｓ１０１）。これにより、ＤＣ ＯＮレジスタ２２からＤＣ ＯＮ指示がＰＬＤ３１を経由しＤＤコン４１に送信され、デバイス５１へ電圧供給が開始される。
The
電圧供給が開始されると、各ＤＤコンのＰＧ信号は、ＰＬＤ３１内の各Ｐｏｗｅｒレジスタに入力されると同時に、後段のＤＤコンにＯＮ信号として出力される（Ｓ１０２）。ここで、ステップＳ１０２の処理は、各ＤＤコンの最前段（最上段）から最後段（最下段）まで、全てのＤＤコンについて順次行われる。
When the voltage supply is started, the PG signal of each DD converter is input to each Power register in the
あるＰｏｗｅｒレジスタの値が”１”⇒”０”に変化した場合（ステップＳ１０３でＹｅｓ）、ＰＬＤ３１は、値が変化したＰｏｗｅｒレジスタ以外（その他）のＰｏｗｅｒレジスタにＭａｓｋをかける（マスキングする）（Ｓ２０３）。このＭａｓｋは、Ｐｏｗｅｒレジスタの入力（例えば、ＰＧ信号）が”１”⇒”０”に変化して（落ちて）もＰｏｗｅｒレジスタの値（中身）を変化させない機能を有する。つまり、Ｍａｓｋされた（マスキングされた）Ｐｏｗｅｒレジスタは、値が”１”のままとなり、最初にＰＧ信号が落ちたＤＤコンのＰｏｗｅｒレジスタのみが”０”の値（状態）になる。
When the value of a certain power register changes from “1” to “0” (Yes in step S103), the
例えば、ＤＤコン４２が最初に故障した場合、ＤＤコン４２は、ＰＬＤ３１（例えば、Ｐｏｗｅｒレジスタ３３）に対してＰＧ信号を送信する。そうすると、ＤＤコン４２に対応するＰｏｗｅｒレジスタ３３の値が”１”⇒”０”に変化し、ＤＤコン４２のＰＧ信号をＩ２Ｃレジスタ２１に送信する。ここでのＤＤコン４２のＰＧ信号の値は”０”である。また、ＰＬＤ３１は、Ｐｏｗｅｒレジスタ３３以外、即ちＰｏｗｅｒレジスタ３２及びＰｏｗｅｒレジスタ３４にＭａｓｋをかける（マスキングする）。これにより、ＤＤコン４３から送信されるＰＧ信号の値は”０”であっても、Ｐｏｗｅｒレジスタ３４は、Ｉ２Ｃレジスタ２１にＤＤコン４３のＰＧ信号の値を”１”として送信する。つまり、ＭａｓｋがかかったＰｏｗｅｒレジスタ３２と３４は、入力のＤＤコンのＰＧ信号が”０”になっても変化しない。そのため、Ｉ２Ｃレジスタ２１内のレジスタは、それぞれＤＤコン４１のＰＧ信号が”１”、ＤＤコン４２のＰＧ信号が”０”、ＤＤコン４３のＰＧ信号が”１”になる。
For example, when the
電圧センサ６１は、ＢＭＣ１１とＩ２Ｃ接続され、各ＤＤコンの出力電圧を監視し、電圧異常をＢＭＣ１１に通知する（Ｓ１０５）。なぜなら、Ｉ２Ｃ経由でＢＭＣ１１によって設定された閾値を超えているからである。ここで、出力電圧がＢＭＣ１１によって設定された閾値を超える場合は、例えば、ＤＤコンが出力するＰＧ信号の値が“１”⇒“０”になった時である。
The
例えば、ＤＤコン４２が最初故障した場合、電圧センサ６１は、ＤＤコン４２及びＤＤコン４３からの出力電圧が閾値を超えていることを検知し、それぞれ電圧異常だと判定する。これは、電圧センサ６１が、ＤＤコン４２及びＤＤコン４３が出力するＰＧ信号の値が“１”⇒“０”になることを検知するからである。ただし、ＤＤコン４３に対応するＰｏｗｅｒレジスタ３４は、”１”のままでマスキングされている。
For example, when the
ここで、前述したようにＤＤコン４２が故障したことにより、値が”０”のＰＧ信号がＰｏｗｅｒレジスタ３３に出力され、同時に、ＤＤコン４３に出力される、値が”０”のＰｏｗｅｒ ＯＮ信号として使用される。これにより、ＤＤコン４３自体は故障していないが、ＤＤコン４３がＯＦＦになり（落ち）、電圧センサ６１がＤＤコン４３を電圧異常であると判定する。また、電圧センサ６１は、ＢＭＣ１１が設定した所定の閾値にある電圧以外を電圧異常と判定しても良いし、所定の電圧以上又は以下であった場合に電圧以上と判定しても良い。
Here, as described above, because of the failure of the
ＢＭＣ１１は、電圧異常通知を受けると、Ｉ２Ｃレジスタ２１のレジスタ値を読み出し、ＰＧ信号が”０”になっているＤＤコンを故障と判定する（Ｓ１０６）。Ｐｏｗｅｒレジスタの値はそのままＩ２Ｃレジスタ２１に反映されるため、ＢＭＣ１１が含むＢＭＣＦＷは、Ｉ２Ｃレジスタ２１の値を読み取ることで、最初にどのＤＤコンのＰＧ信号が落ちたかを判定することができる。
Upon receiving the voltage abnormality notification, the
例えば、ＤＤコン４２が最初に故障した場合、ＢＭＣ１１は、電圧センサ６１から電圧異常通知を受け取る。そして、ＢＭＣ１１は、Ｉ２Ｃレジスタ２１のレジスタ値（例えば、各ＤＤコンのＰＧ信号の値）を読みだす。ここで、Ｉ２Ｃレジスタ２１に送信された各ＤＤコンのＰＧ信号の値は、ＤＤコン４１及びＤＤコン４３のＰＧ信号が”１”で、ＤＤコン４２のＰＧ信号が”０”である。ＢＭＣ１１は、その中で値が”０”となっている、ＤＤコン４２のＰＧ信号を検出し、ＤＤコン４２を故障と判定する。
For example, when the
ここで、あるＰｏｗｅｒレジスタの値が”１”⇒”０”に変化していない場合（ステップＳ１０３でＮｏ）、動作（処理）を終了する。 If the value of a certain Power register has not changed from “1” to “0” (No in step S103), the operation (process) is terminated.
図３は、本発明の第１の実施形態における情報処理装置１０における故障しているＤＤコンを特定する具体的な構成例を示すブロック図である。ＤＤコン４２が故障しているときは、図３に示すようにデータ（信号）が流れる。例えば、ＤＤコン４２からＰＬＤ３１に値が”０”のＰＧ信号が出力されると、そのＰＧ信号を受け取ったＰｏｗｅｒレジスタ３３の値が”０”になる。その時点で、ＰＬＤ３１は、Ｐｏｗｅｒレジスタ３２及び３４にＭａｓｋをかける（マスキングする）。その後、Ｐｏｗｅｒレジスタ３２乃至３４がそれぞれＤＤコン４１乃至４３のＰＧ信号を送信する。その結果、Ｉ２Ｃレジスタ２１には、値が”１”のＤＤコン４１及び４３のＰＧ信号と、値が”０”のＤＤコン４２のＰＧ信号が格納される。ＢＭＣ１１は、格納された各信号の値を読み取り、ＤＤコン４２が故障したと判定（特定）する。
FIG. 3 is a block diagram illustrating a specific configuration example for identifying a failed DD converter in the
以上で、本発明の第１の実施形態における情報処理装置１０の、最初に落ちたＰＧ信号を判定する（故障しているＤＤコンを特定する）動作が終了する。
This completes the operation of the
本発明の第１の実施形態における情報処理装置１０において、ＢＭＣ１１は、どのＤＤコンが本当に故障していたかどうかを電圧センサ６１によるチェック及びＤＤコンからのＰＧ信号の両方で判断する。Ｉ２Ｃレジスタ２１は、ＤＣ ＯＮ指示を、ＰＬＤ３１を経由してＤＤコン４１に送信する。ＰＬＤ３１は、あるＰｏｗｅｒレジスタの値が”１”⇒”０”に変化した場合、値が変化したＰｏｗｅｒレジスタ以外のＰｏｗｅｒレジスタにＭａｓｋをかける。各ＤＤコン（ＤＤコン４１乃至ＤＤコン４３）は、ＤＣ ＯＮ指示に基づくＯＮ信号（Ｐｏｗｅｒ Ｏｎ信号）をＰＬＤ３１から受信すると、ＰＧ信号をＰＬＤ３１に送信する。デバイス５１は、各ＤＤコンから電圧が供給される。電圧センサ６１は、各ＤＤコンの出力電圧を監視し、電圧異常をＢＭＣ１１に通知する。そのため、情報処理装置１０は、故障しているＤＤコンを特定できる。つまり、複数のＤＤコンが搭載される装置において、故障しているＤＤコンを特定できる。また、本実施例ではデバイスは１つであったが、複数のデバイスを備える装置であっても、故障しているＤＤコンを特定できる。
In the
＜第２の実施形態＞
本発明を実施するための第２の形態における情報処理装置１０の構成について、図面を参照して説明する。なお、本発明の第２の実施形態において、本発明の第１の実施形態と同様の構成については、説明を省略する。
<Second Embodiment>
The configuration of the
図４は、本発明の第２の実施形態における、情報処理装置１０の構成例を示す図である。図４に示すように、本発明の第２の実施形態における情報処理装置１０は、第１の実施形態における情報処理装置１０に加えて、ダイアグ（Ｄｉａｇ）レジスタ３５、３６及び３７（以下、各Ｄｉａｇレジスタと記載する）をさらに含む。情報処理装置１０は、３つのＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）、即ちＦＥＴ７１、７２及び７３（以下、各ＦＥＴと記載する）をさらに含む。ここで、本発明の第２の実施形態における情報処理装置１０は、例えば、３つのＦＥＴを備えるものとして説明を行うが、この記載はなんらの限定を意図するものではない。
FIG. 4 is a diagram illustrating a configuration example of the
Ｉ２Ｃレジスタ２１は、９本の信号と接続される。Ｉ２Ｃレジスタ２１は、例えば、ＤＣ ＯＮ信号とＤｉａｇ Ｒｅａｄｙ信号でＰＬＤ３１と接続される。これらの信号は、Ｏｕｔｐｕｔ（Ｉ２Ｃレジスタ２１の出力）信号である。Ｉ２Ｃレジスタ２１は、例えば、ＤＤコン４１のＰＧ信号、ＤＤコン４２のＰＧ信号、ＤＤコン４３のＰＧ信号、ＤｉａｇＯｎ信号、Ｄｉａｇ１信号、Ｄｉａｇ２信号、及びＤｉａｇ３信号で、ＰＬＤ３１と接続される。これらの信号は、Ｉｎｐｕｔ信号（Ｉ２Ｃレジスタ２１の入力信号）である。
The
ここで、ＤｉａｇＯｎ信号とは、ＰＬＤ３１が診断モードに入ったかどうかをＢＭＣ１１がチェックするための信号である。例えば、ＤｉａｇＯｎ信号が”１”のときはＰＬＤ３１が診断モードである。ＤｉａｇＯｎ信号が”０”のときは、ＰＬＤ３１が通常モードである。通常モード、ＤｉａｇＲｅａｄｙ信号、Ｄｉａｇ１信号、Ｄｉａｇ２信号、及びＤｉａｇ３信号についても、後述する。
Here, the DiagOn signal is a signal for the
各ＤＤコンは、ＰＬＤ３１と後述する６本の信号と接続され、デバイス５１に各ＦＥＴを介して必要な電圧を供給する。
Each DD capacitor is connected to the
ＰＬＤ３１は、複数のＰｏｗｅｒレジスタ及び複数のＤｉａｇレジスタを含む。例えば、ＰＬＤ３１は、各Ｐｏｗｅｒレジスタに加え、各Ｄｉａｇレジスタを含む。ＰＬＤ３１は、例えば、どのＤＤコンのＰＧ信号が先に落ちたかを判定する論理（例えば、Ｐｏｗｅｒレジスタ３２）と、ＰＬＤ３１が診断モードに入りＤＤコンを強制ＯＮすると同時にＦＥＴをＯＦＦにする論理（例えば、Ｄｉａｇレジスタ３５）を有する。診断モードについては、後述する。
The
ＰＬＤ３１は、Ｉ２Ｃレジスタ２１と前述した９本の信号によって接続される。ＰＬＤ３１は、それぞれＰｏｗｅｒ Ｏｎ信号がＯｕｔｐｕｔ（出力）信号として各ＤＤコンと接続される。ＰＬＤ３１は、ＰＧ信号がＩｎｐｕｔ（入力）信号として各ＤＤコンと接続され、各ＦＥＴとＯＮ信号でＯｕｔｐｕｔとして接続される。各ＤＤコンのＰＧ信号はＰＬＤ３１内の各Ｐｏｗｅｒレジスタに入力されると同時に、後段のＤＤコンのＯＮ信号として出力される。
The
デバイス５１は、各ＦＥＴを介して各ＤＤコンから電圧が供給される。
The
各ＦＥＴのそれぞれは、例えば、スイッチの機能を備えるトランジスタの一種である。各ＦＥＴは、各ＤＤコンの出力電圧のスイッチの役目を果たし、ＰＬＤ３１によってＯＮ／ＯＦＦ制御される。
Each FET is a kind of transistor having a function of a switch, for example. Each FET serves as a switch for the output voltage of each DD converter and is ON / OFF controlled by the
次に、図５及び図６を用いて、本発明の第１の実施形態における情報処理装置１０の、最初に落ちたＰＧ信号を判定する（故障しているＤＤコンを特定する）動作を説明する。ここで、図６は、本発明の第２の実施形態における情報処理装置１０における故障しているＤＤコンを特定する具体的な構成例を示すブロック図である。詳細は、以下の動作及び具体例である。
Next, with reference to FIGS. 5 and 6, the operation of the
まず、ステップＳ２０１及びステップＳ２０２の動作については、第１の実施形態におけるステップＳ１０１及びステップＳ１０２と同様であるため、説明を省略する。 First, operations in step S201 and step S202 are the same as those in step S101 and step S102 in the first embodiment, and thus description thereof is omitted.
１つのＰｏｗｅｒレジスタの値が”１”⇒”０”に変化した場合（ステップＳ２０３でＹｅｓ）、かつ、複数のＰｏｗｅｒレジスタの値がほぼ同時に”１”⇒”０”に変化していない場合（ステップＳ２０４でＹｅｓ）、情報処理装置１０はステップＳ２０５に進む。ここで、ステップＳ２０５乃至ステップＳ２０７の動作は、第１の実施形態におけるステップＳ１０４乃至ステップＳ１０６と同様であるため、説明を省略する。この動作（ステップＳ２０５乃至ステップＳ２０７）は、例えば、通常モードと称されても良い。ここで、通常モードは、第１のモードと称されても良い。
When the value of one Power register changes from “1” to “0” (Yes in step S203), and the values of a plurality of Power registers do not change from “1” to “0” almost simultaneously ( In step S204, Yes), the
１つのＰｏｗｅｒレジスタの値が”１”⇒”０”に変化した場合（ステップＳ２０３でＹｅｓ）、かつ、複数のＰｏｗｅｒレジスタの値がほぼ同時に”１”⇒”０”に変化している場合（ステップＳ２０４でＮｏ）、情報処理装置１０はステップＳ２０８に進む。ステップＳ２０８とは、「ＰＬＤ３１は、値が変化したＰｏｗｅｒレジスタ以外（その他）のＰｏｗｅｒレジスタにＭａｓｋをかける（マスキングする）」である。
When the value of one Power register changes from “1” to “0” (Yes in step S203), and the values of a plurality of Power registers change from “1” to “0” almost simultaneously ( In step S204, No), the
例えば、ＤＤコン４２が最初に故障した場合において、ＤＤコン４２のＰＧ信号が”０”になったことで、Ｐｏｗｅｒレジスタ３４にＭａｓｋがかかる。しかし、例えばＭａｓｋ処理の遅延やミスにより、Ｐｏｗｅｒレジスタ３４にＭａｓｋがかかるよりも早くＤＤコン４３のＰＧ信号（値が”０”）を受け取ることがある。これにより、Ｐｏｗｅｒレジスタ３３とＰｏｗｅｒレジスタ３４がほぼ同時に”０”になってしまい、どちらのＤＤコンが故障したかが判定できない状態を示す。このような場合に、情報処理装置１０は、診断モードの動作（ステップＳ２０８乃至ステップＳ２１２）を行う。ここで、診断モードは、第２のモードと称されても良い。
For example, when the
次に、ＰＬＤ３１は、ＤｉａｇＯｎ信号を”１”にしてＩ２Ｃレジスタ２１に送信し、ほぼ同時に各ＦＥＴをＯＦＦにする（Ｓ２０９）。これにより、ＰＬＤ３１は、ＢＭＣ１１に診断モードに入ったことを通知したことになる。また、これにより、ＰＬＤ３１は、デバイス５１に対して電圧が供給されないようにする。
Next, the
ＢＭＣ１１は、ＤｉａｇＲｅａｄｙ信号を”１”にすることで、ＰＬＤ３１に診断モードを認識したことを通知する（Ｓ２１０）。つまり、ＤｉａｇＲｅａｄｙ信号とは、ＢＭＣ１１が診断モードを認識したことをＰＬＤ３１に通知するための信号である。
The
ＰＬＤ３１は、ほぼ同時に値が”０”になっている複数のＰｏｗｅｒレジスタに対応する複数のＤｉａｇレジスタの値を”１”にする（Ｓ２１１）。これにより、ＰＬＤ３１は、当該複数のＤＤコンを強制ＯＮする。また、ＰＬＤ３１は、ＢＭＣ１１に対して、当該複数のＤＤコンが故障候補（診断対象）であることを通知したことになる。
The
例えば、ＤＤコン４２が故障し、かつ、Ｐｏｗｅｒレジスタ３３とＰｏｗｅｒレジスタ３４がほぼ同時に”０”になっている場合がある。その場合、ＰＬＤ３１は、Ｐｏｗｅｒレジスタ３３とＰｏｗｅｒレジスタ３４に対応するＤｉａｇレジスタ２とＤｉａｇレジスタ３を”１”にする。
そして、ＰＬＤ３１は、ＤＤコン４２とＤＤコン４３を強制ＯＮにするとほぼ同時に、Ｄｉａｇ２信号、Ｄｉａｇ３信号が”１”になることで診断対象のＤＤコンがＤＤコン４２とＤＤコン４３であることをＢＭＣ１１に通知する。
For example, the
When the
ＢＭＣ１１は、診断対象の複数のＤＤコンの出力電圧及びＰＧ信号をチェックし、不適切な出力電圧又はＰＧ信号が”１”になっていないＤＤコンを故障と判定する（Ｓ２１２）。
The
例えば、ＤＤコン４２が故障し、かつ、Ｐｏｗｅｒレジスタ３３とＰｏｗｅｒレジスタ３４がほぼ同時に”０”になっている場合、ＢＭＣ１１は診断対象のＤＤコン４２、ＤＤコン４３の出力電圧及びＰＧ信号をチェックする。この場合、ＤＤコン４２の出力電圧が異常で、ＤＤコン４３の出力電圧は正常であり、Ｉ２Ｃレジスタ２１内のＤＤコン４２のＰＧ信号が”０”、ＤＤコン４３のＰＧ信号が”１”であるから、ＰＬＤ３１は、ＤＤコン４２を故障と判定する。
For example, when the
ここで、あるＰｏｗｅｒレジスタの値が”１”⇒”０”に変化していない場合（ステップＳ２０３でＮｏ）、動作（処理）を終了する。 If the value of a certain Power register has not changed from “1” to “0” (No in step S203), the operation (process) is terminated.
以上で、本発明の第２の実施形態における情報処理装置１０の、最初に落ちたＰＧ信号を判定する（故障しているＤＤコンを特定する）動作が終了する。
This completes the operation of the
本発明の第２の実施形態における情報処理装置１０において、ＢＭＣ１１は、どのＤＤコンが本当に故障していたかどうかを電圧センサ６１によるチェック及びＰＧ信号で判断する。Ｉ２Ｃレジスタ２１は、ＤＣ ＯＮ指示を、ＰＬＤ３１を経由してＤＤコン４１に送信する。ＰＬＤ３１は、複数のＰｏｗｅｒレジスタの値がほぼ同時に”１”⇒”０”に変化した場合、値が変化したＰｏｗｅｒレジスタ以外のＰｏｗｅｒレジスタにＭａｓｋをかける。ＰＬＤ３１は、当該複数のＰｏｗｅｒレジスタに対応するＤｉａｇレジスタの値を”１”にする。各ＤＤコン（ＤＤコン４１乃至ＤＤコン４３）は、ＯＮ信号（Ｐｏｗｅｒ Ｏｎ信号）を受信すると、ＰＧ信号をＰＬＤ３１に送信する。デバイス５１は、各ＤＤコンから電圧が供給される。電圧センサ６１は、各ＤＤコンの出力電圧を監視し、電圧異常をＢＭＣ１１に通知する。各ＦＥＴ（ＦＥＴ７１乃至ＦＥＴ７３）は、各ＤＤコンの出力電圧のスイッチの役目を果たし、ＰＬＤ３１によってＯＮ／ＯＦＦ制御される。そのため、情報処理装置１０は、故障しているＤＤコンを特定できる。つまり、複数のＤＤコンが搭載される装置において、複数のＰｏｗｅｒレジスタの値がほぼ同時に”１”⇒”０”に変化した場合でも、故障しているＤＤコンを特定できる。
In the
＜第３の実施形態＞
本発明の第３の実施形態について説明する。第３の実施形態において、情報処理装置１０はコンピュータであってもよい。すなわち、情報処理装置１０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）又はＭＰＵ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）およびメモリを含み、上述した各実施形態の機能を実現するソフトウェア（プログラム）を実行する。
<Third Embodiment>
A third embodiment of the present invention will be described. In the third embodiment, the
本発明の第３の実施形態において、情報処理装置１０は、例えばＣＤ−Ｒ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅｃｏｒｄａｂｌｅ）等の各種記憶媒体又はネットワークを介して、図示しない外部インターフェースから上述した各実施形態の機能を実現するソフトウェアを取得してもよい。ここでのソフトウェアとは、例えばプログラムである。
なお、該ソフトウェア（プログラム）は、例えば、情報処理装置１０に含まれる所定の記憶部に、予め記憶されていてもよい。
In the third embodiment of the present invention, the
The software (program) may be stored in advance in a predetermined storage unit included in the
情報処理装置１０のコンピュータ、ＣＰＵ又はＭＰＵ等は、取得したソフトウェア（プログラム）のプログラムコードを読み出して実行する。したがって、当該情報処理装置１０は、上述した各実施形態における情報処理装置１０の処理と同一の処理を実行する。
The computer, CPU, MPU, or the like of the
本発明の第３の実施形態によれば、情報処理装置１０のコンピュータ、ＣＰＵ又はＭＰＵ等に実現するためのプログラムといった用途に適用できる。
According to the third embodiment of the present invention, the present invention can be applied to an application such as a program for realizing the computer, CPU, MPU, or the like of the
＜第４の実施形態＞
本発明を実施するための第４の形態における情報処理装置１００の構成について、図面を参照して説明する。なお、本発明の第４の実施形態において、本発明の第１の実施形態乃至第３の実施形態と同様の構成については、説明を省略する。
<Fourth Embodiment>
The configuration of the
図７は、本発明の第４の実施形態における、情報処理装置１００の構成例を示す図である。図７に示すように、情報処理装置１００は、出力電圧の状態を示す信号を出力する複数のＤＣ／ＤＣコンバータ４１０を含む。情報処理装置１００は、複数の信号の中で、最初に出力電圧が異常なＤＣ／ＤＣコンバータの信号をその信号の値を含む情報として出力する制御部２００を含む。情報処理装置１００の制御部２００は、その信号（最初に出力電圧が異常なＤＣ／ＤＣコンバータの信号）を出力するＤＣ／ＤＣコンバータ以外の複数のＤＣ／ＤＣコンバータの信号を異常でない信号の値を含む情報として出力する。情報処理装置１００は、制御部２００からの信号に基づいて、故障したＤＣ／ＤＣコンバータを特定する判定部１１０と、を含む。
FIG. 7 is a diagram illustrating a configuration example of the
なお、第４の実施形態における判定部１１０と、制御部２００とは、それぞれ上記実施形態における、ＢＭＣ１１と、ＰＬＤ３１と、に対応する。また、複数のＤＣ／ＤＣコンバータ４１０は、上記実施形態における、ＤＤコン４１及びＤＤコン４２と、に対応する。
Note that the
上記構成を有する情報処理装置１００は、出力電圧の状態を示す信号を出力し、複数の信号の中で、最初に出力電圧が異常なＤＣ／ＤＣコンバータの信号をその信号の値を含む情報として出力する。情報処理装置１００は、その信号（最初に出力電圧が異常なＤＣ／ＤＣコンバータの信号）を出力するＤＣ／ＤＣコンバータ以外の複数のＤＣ／ＤＣコンバータの信号を異常でない信号の値を含む情報として出力する。情報処理装置１００は、信号に基づいて、故障したＤＣ／ＤＣコンバータを特定する。そのため、情報処理装置１００は、故障しているＤＤコンを特定できる。
The
また、情報処理装置１００の制御部２００は、複数の信号の中で、最初に出力電圧が異常なＤＣ／ＤＣコンバータの信号をその信号の値を含む情報として記憶部２１０に出力する信号処理部３１０を含む。制御部２００の信号処理部３１０は、その信号（最初に出力電圧が異常なＤＣ／ＤＣコンバータの信号）を出力するＤＣ／ＤＣコンバータ以外の複数のＤＣ／ＤＣコンバータの信号を異常でない信号の値を含む情報として記憶部２１０に出力する。情報処理装置１００の制御部２００は、情報を格納する記憶部２１０を含む。
In addition, the
上記構成を更に有する情報処理装置１００は、複数の信号の中で、最初に出力電圧が異常なＤＣ／ＤＣコンバータの信号をその信号の値を含む情報として記憶部２１０に出力する。情報処理装置１００は、その信号（最初に出力電圧が異常なＤＣ／ＤＣコンバータの信号）を出力するＤＣ／ＤＣコンバータ以外の複数のＤＣ／ＤＣコンバータの信号を異常でない信号の値を含む情報として記憶部２１０に出力する。情報処理装置１００は、記憶部２１０の情報に基づいて、故障したＤＣ／ＤＣコンバータを特定する。そのため、情報処理装置１００は、故障しているＤＤコンを特定できる。
The
以上、実施形態を用いて本願発明を説明したが、本願発明は、上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解しうる様々な変更をすることができる。 Although the present invention has been described above using the embodiment, the present invention is not limited to the above embodiment. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention within the scope of the present invention.
１０ 情報処理装置
１１ ベースボードマネジメントコントローラ
２１ Ｉ２Ｃレジスタ
２２ ＤＣ ＯＮレジスタ
３１ プログラマブルロジックデバイス
３２ Ｐｏｗｅｒレジスタ
３３ Ｐｏｗｅｒレジスタ
３４ Ｐｏｗｅｒレジスタ
３５ Ｄｉａｇレジスタ
３６ Ｄｉａｇレジスタ
３７ Ｄｉａｇレジスタ
４１ ＤＤコン
４２ ＤＤコン
４３ ＤＤコン
５１ デバイス
６１ 電圧センサ
７１ ＦＥＴ
７２ ＦＥＴ
７３ ＦＥＴ
１００ 情報処理装置
１１０ 判定部
２００ 制御部
２１０ 記憶部
３１０ 信号処理部
４１０ 複数のＤＣ／ＤＣコンバータ
DESCRIPTION OF
72 FET
73 FET
DESCRIPTION OF
Claims (9)
前記複数のＤＣ／ＤＣコンバータのうち、出力電圧が異常となるＤＣ／ＤＣコンバータの前記信号に基づく情報を出力し、当該信号を出力するＤＣ／ＤＣコンバータ以外のＤＣ／ＤＣコンバータの前記信号に基づき異常でないことを示す情報を出力する制御部と、
前記制御部からの前記情報に基づいて、故障したＤＣ／ＤＣコンバータを特定する判定部と、
を含む情報処理装置。 A plurality of DC / DC converters for outputting a signal indicating the state of the output voltage;
Based on the signal of the DC / DC converter other than the DC / DC converter that outputs the signal, and outputs information based on the signal of the DC / DC converter in which the output voltage becomes abnormal among the plurality of DC / DC converters. A control unit for outputting information indicating that there is no abnormality,
A determination unit that identifies a failed DC / DC converter based on the information from the control unit;
An information processing apparatus including:
前記複数の前記信号の中で、最初に出力電圧が異常となるＤＣ／ＤＣコンバータの前記信号を当該信号の値を前記情報として出力し、当該信号を出力するＤＣ／ＤＣコンバータ以外のＤＣ／ＤＣコンバータの前記信号に基づき異常でないことを示す信号の値を前記情報として出力する信号処理部と、
前記情報を格納する記憶部と、を含み、
前記判定部は、前記記憶部の前記情報に基づいて、故障したＤＣ／ＤＣコンバータを特定する請求項１に記載の情報処理装置。 The controller is
The DC / DC converter other than the DC / DC converter that outputs the signal of the signal of the DC / DC converter in which the output voltage becomes abnormal first among the plurality of the signals is output as the information. A signal processing unit that outputs, as the information, a signal value indicating that there is no abnormality based on the signal of the converter;
A storage unit for storing the information,
The information processing apparatus according to claim 1, wherein the determination unit identifies a failed DC / DC converter based on the information in the storage unit.
前記出力電圧を監視し、異常な出力電圧を検知した場合に前記判定部へ異常を通知する電圧センサをさらに含み、
前記信号処理部は、最初に前記出力電圧が異常となるＤＣ／ＤＣコンバータの信号を受信した論理回路以外の論理回路をマスキングし、
前記判定部は、前記異常の通知及び前記情報に基づいて故障したＤＣ／ＤＣコンバータを特定する請求項１又は２に記載の情報処理装置。 The signal processing unit further includes a plurality of logic circuits that receive the signals from each of the plurality of DC / DC converters and output the signals to the storage unit,
A voltage sensor for monitoring the output voltage and notifying the determination unit of an abnormality when an abnormal output voltage is detected;
The signal processing unit masks a logic circuit other than the logic circuit that first receives the signal of the DC / DC converter in which the output voltage becomes abnormal,
The information processing apparatus according to claim 1, wherein the determination unit identifies a failed DC / DC converter based on the abnormality notification and the information.
前記信号処理部は、複数の他の論理回路を含み、
前記信号処理部が、前記出力電圧が異常なＤＣ／ＤＣコンバータの前記信号を受信した前段の論理回路以外の論理回路をマスキングする前に、後段の論理回路が前記出力された信号を受信していた場合、前記複数の他の論理回路は、前記前段及び後段の論理回路にそれぞれ対応する複数のＤＣ／ＤＣコンバータをＯＮにすると同時に、当該複数のＤＣ／ＤＣコンバータにそれぞれ対応する前記複数のスイッチ部をＯＦＦにし、
前記判定部は、当該複数のＤＣ／ＤＣコンバータの出力電圧及び前記情報から故障したＤＣ／ＤＣコンバータを特定する請求項１乃至３のいずれか１項に記載の情報処理装置。 A plurality of switch units for switching ON / OFF of output voltages of the plurality of DC / DC converters;
The signal processing unit includes a plurality of other logic circuits,
Before the signal processing unit masks a logic circuit other than the preceding logic circuit that has received the signal of the DC / DC converter having an abnormal output voltage, the subsequent logic circuit has received the output signal. In this case, the plurality of other logic circuits turn on the plurality of DC / DC converters respectively corresponding to the preceding stage and the subsequent stage logic circuits, and at the same time, the plurality of switches respectively corresponding to the plurality of DC / DC converters. Turn off
The information processing apparatus according to claim 1, wherein the determination unit identifies a failed DC / DC converter from output voltages of the plurality of DC / DC converters and the information.
前記信号処理部は、値の変化したパワーグッド信号を受信した前記論理回路以外の論理回路をマスキングし、
前記値が変化したパワーグッド信号を受信した論理回路は、前記記憶部に前記値が変化したパワーグッド信号を出力したＤＣ／ＤＣコンバータと当該信号の値を関連させた情報を出力し、
前記マスキングされた論理回路は、前記記憶部に当該論理回路にパワーグッド信号を出力したＤＣ／ＤＣコンバータと変化する前の値を関連させた情報を出力する請求項１乃至４に記載の情報処理装置。 The signal is a power good signal indicating whether the output voltage is normal,
The signal processing unit masks a logic circuit other than the logic circuit that has received the power good signal whose value has changed,
The logic circuit that has received the power good signal with the changed value outputs a DC / DC converter that outputs the power good signal with the changed value to the storage unit and information relating the value of the signal,
5. The information processing according to claim 1, wherein the masked logic circuit outputs to the storage unit information associated with a DC / DC converter that outputs a power good signal to the logic circuit and a value before the change. apparatus.
前記信号処理部は、判定部に第２のモードであることを通知し、同時に前記複数のスイッチ部をＯＦＦにすることでデバイスに前記出力電圧を供給させない請求項４乃至６のいずれか１項に記載の情報処理装置。 Further comprising a device for supplying the output voltage;
7. The signal processing unit according to claim 4, wherein the signal processing unit notifies the determination unit that the mode is the second mode, and at the same time, the plurality of switch units are turned off to prevent the device from supplying the output voltage. The information processing apparatus described in 1.
複数のＤＣ／ＤＣコンバータのうち、最初に出力電圧が異常となるＤＣ／ＤＣコンバータの前記信号に基づく情報を出力し、当該信号を出力するＤＣ／ＤＣコンバータ以外のＤＣ／ＤＣコンバータの前記信号に基づき異常でないことを示す情報を出力し、
前記情報に基づいて、故障したＤＣ／ＤＣコンバータを特定する故障検出方法。 Output a signal indicating the status of the output voltage,
Among the plurality of DC / DC converters, first, information based on the signal of the DC / DC converter in which the output voltage becomes abnormal is output, and the signal of the DC / DC converter other than the DC / DC converter that outputs the signal is output. Based on the information that is not abnormal,
A failure detection method for identifying a failed DC / DC converter based on the information.
複数のＤＣ／ＤＣコンバータのうち、最初に出力電圧が異常となるＤＣ／ＤＣコンバータの前記信号に基づく情報を出力し、当該信号を出力するＤＣ／ＤＣコンバータ以外のＤＣ／ＤＣコンバータの前記信号に基づき異常でないことを示す情報を出力する処理と、
前記情報に基づいて、故障したＤＣ／ＤＣコンバータを特定する処理と、
をコンピュータに実行させるプログラム。 Processing to output a signal indicating the state of the output voltage;
Among the plurality of DC / DC converters, first, information based on the signal of the DC / DC converter in which the output voltage becomes abnormal is output, and the signal of the DC / DC converter other than the DC / DC converter that outputs the signal is output. A process of outputting information indicating that there is no abnormality based on,
A process of identifying a failed DC / DC converter based on the information;
A program that causes a computer to execute.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014052350A JP2015176349A (en) | 2014-03-14 | 2014-03-14 | Information processor, failure detection method and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014052350A JP2015176349A (en) | 2014-03-14 | 2014-03-14 | Information processor, failure detection method and program |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015176349A true JP2015176349A (en) | 2015-10-05 |
Family
ID=54255488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014052350A Pending JP2015176349A (en) | 2014-03-14 | 2014-03-14 | Information processor, failure detection method and program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015176349A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110907846A (en) * | 2018-08-28 | 2020-03-24 | 比亚迪股份有限公司 | Test system and test method of DC/DC conversion module |
-
2014
- 2014-03-14 JP JP2014052350A patent/JP2015176349A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110907846A (en) * | 2018-08-28 | 2020-03-24 | 比亚迪股份有限公司 | Test system and test method of DC/DC conversion module |
| CN110907846B (en) * | 2018-08-28 | 2021-12-07 | 比亚迪股份有限公司 | Test system and test method of DC/DC conversion module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7295051B2 (en) | System and method for monitoring a power supply level | |
| US7368960B2 (en) | Circuit and method for monitoring the integrity of a power supply | |
| US7408475B2 (en) | Power supply monitoring device | |
| CN106610712B (en) | Substrate management controller resetting system and method | |
| US20120137159A1 (en) | Monitoring system and method of power sequence signal | |
| JP4988671B2 (en) | Serial bus system and hang-up slave reset method | |
| US20170337066A1 (en) | Computer and controlling method thereof | |
| JP4886558B2 (en) | Information processing device | |
| US11139653B2 (en) | System power supply circuit | |
| US10606703B2 (en) | Monitoring circuit | |
| CN117149691A (en) | PCIe reference clock switching method, device, equipment and storage medium | |
| JP2015176349A (en) | Information processor, failure detection method and program | |
| TW201422923A (en) | Fan rotation speed control system and method for controlling rotation speed of fan | |
| JP2010187503A (en) | Power supply system, and diagnostic method and program for the same | |
| JP6285123B2 (en) | Power supply monitoring apparatus, power supply apparatus, information processing system, and power supply monitoring method | |
| JP5428969B2 (en) | Image forming apparatus | |
| JP2021105597A (en) | Inspection device and inspection method | |
| KR20190070862A (en) | Semiconductor device | |
| JP2015175239A (en) | Monitoring device, monitoring method, and program | |
| JP6181933B2 (en) | Control device | |
| JP6443928B2 (en) | RECORDING PROCESSING CONTROL DEVICE, RECORDING DEVICE, RECORDING PROCESSING CONTROL METHOD, AND PROGRAM | |
| JP2008299749A (en) | Power supply control circuit, function expansion unit, image forming apparatus, and power supply control method | |
| JP6435884B2 (en) | Information processing apparatus and abnormality detection method | |
| JP2018106234A (en) | Semiconductor integrated circuit | |
| JP2018036764A (en) | Electric control device |