JP2014120679A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2014120679A JP2014120679A JP2012276060A JP2012276060A JP2014120679A JP 2014120679 A JP2014120679 A JP 2014120679A JP 2012276060 A JP2012276060 A JP 2012276060A JP 2012276060 A JP2012276060 A JP 2012276060A JP 2014120679 A JP2014120679 A JP 2014120679A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- wire
- semiconductor device
- coating resin
- disconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、リードと、該リードに電気的に接続されるワイヤーと、該ワイヤーの全てとリードの一部を被覆保護する被覆樹脂と、を有する半導体装置に関するものである。 The present invention relates to a semiconductor device having a lead, a wire electrically connected to the lead, and a coating resin that covers and protects all of the wire and a part of the lead.
従来、例えば特許文献1に示されるように、素子搭載部と、複数のリードと、ボンディングワイヤと、封止樹脂と、を有する樹脂封止型半導体装置が知られている。素子搭載部、リード、及び、ボンディングワイヤそれぞれは、少なくともリードの底面が露出される態様で、封止樹脂によって被覆されている。素子搭載部は、半導体チップを搭載しており、複数のリードは、素子搭載部の周囲に設けられている。ボンディングワイヤは、半導体チップの電極パッドとリードのワイヤボンディング部を電気的に接続する機能を果たし、リードにおけるワイヤボンディング部より後方位置に、封止樹脂に食い込み嵌入する屈曲した突出片が設けられている。 Conventionally, for example, as disclosed in Patent Document 1, a resin-encapsulated semiconductor device having an element mounting portion, a plurality of leads, a bonding wire, and an encapsulating resin is known. Each of the element mounting portion, the lead, and the bonding wire is covered with a sealing resin so that at least the bottom surface of the lead is exposed. The element mounting portion is mounted with a semiconductor chip, and a plurality of leads are provided around the element mounting portion. The bonding wire serves to electrically connect the electrode pad of the semiconductor chip and the wire bonding portion of the lead, and a bent protruding piece that bites into the sealing resin is provided at a position behind the wire bonding portion of the lead. Yes.
上記したように、特許文献1に示される樹脂封止型半導体装置では、リードにおけるワイヤボンディング部より後方位置に、封止樹脂に食い込み嵌入する屈曲した突出片が設けられている。したがって、応力集中の生じ易い、リードにおける封止樹脂によって覆われた角部や端面の縁部から封止樹脂の剥離が始まったとしても、その剥離の進行が、突出片によって、ワイヤボンディング部に達することが抑制される。これにより、ボンディングワイヤとリードとに電気的接続不良が生じることが抑制される。 As described above, in the resin-encapsulated semiconductor device disclosed in Patent Document 1, a bent projecting piece that bites into and fits into the encapsulating resin is provided at a position behind the wire bonding portion in the lead. Therefore, even if the peeling of the sealing resin starts from the corners or edge portions of the leads covered with the sealing resin, where stress concentration is likely to occur, the peeling progresses to the wire bonding portion by the protruding piece. Reaching is suppressed. Thereby, it is possible to suppress the occurrence of poor electrical connection between the bonding wire and the lead.
しかしながら、上記効果を奏するために、特許文献1に記載の樹脂封止型半導体装置では、リードに、封止樹脂に食い込み嵌入する屈曲した突出片を形成しなくてはならない。このように、リードを特別に成形するため、樹脂封止型半導体装置の製造工程が煩雑となる虞がある。 However, in order to achieve the above effect, in the resin-encapsulated semiconductor device described in Patent Document 1, it is necessary to form a bent projecting piece that bites and fits into the encapsulating resin in the lead. Thus, since the lead is specially formed, the manufacturing process of the resin-encapsulated semiconductor device may be complicated.
そこで、本発明は上記問題点に鑑み、製造工程が煩雑となることが抑制された半導体装置を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a semiconductor device in which the manufacturing process is suppressed from becoming complicated.
上記した目的を達成するために、本発明は、リード(10)と、該リードに電気的に接続されるワイヤー(20)と、該ワイヤーの全てとリードの一部を被覆保護する被覆樹脂(30)と、を有する半導体装置であって、リードに接合され、被覆樹脂によって被覆保護されており、リードとの接合部位(41)が、リードにおける被覆樹脂によって被覆された角部(11)とワイヤーにおけるリードとの接続部位(21)との間、及び、リードにおける被覆樹脂によって被覆され、接続部位と最短距離にある端面(12)と接続部位との間の少なくとも一方に位置する断線防止ワイヤー(40)を少なくとも1つ有し、断線防止ワイヤーによって、ワイヤーとリードとの電気的な接続不良の発生が抑制されていることを特徴とする。 In order to achieve the above object, the present invention provides a lead (10), a wire (20) electrically connected to the lead, and a coating resin (covering and protecting all of the wire and a part of the lead). 30), which is bonded to the lead and is covered and protected by a coating resin, and a bonding portion (41) with the lead is a corner portion (11) covered with the coating resin in the lead. A wire for preventing disconnection between the connection portion (21) of the wire and the lead, and at least one of the connection portion and the end surface (12) which is covered with the coating resin on the lead and is at the shortest distance from the connection portion. It has at least one (40), and occurrence of electrical connection failure between the wire and the lead is suppressed by the disconnection preventing wire.
被覆樹脂(30)の剥離は、応力集中が生じ易い、リード(10)における被覆樹脂(30)によって被覆されたリード(10)の角部(11)、及び、リード(10)における被覆樹脂(30)によって被覆されたリード(10)の端面(12)の縁部それぞれから始まる。この剥離が進行すると、被覆樹脂(30)の一部が揺れ動き、この動きに起因する応力がワイヤー(20)に印加される。この結果、ワイヤー(20)とリード(10)との間で電気的な接続不良が生じる虞がある。 The peeling of the coating resin (30) is likely to cause stress concentration. The corner (11) of the lead (10) covered with the coating resin (30) in the lead (10) and the coating resin ( 30) starting from each edge of the end face (12) of the lead (10) covered by. When this peeling progresses, a part of the coating resin (30) is swayed, and stress resulting from this movement is applied to the wire (20). As a result, there is a possibility that an electrical connection failure may occur between the wire (20) and the lead (10).
これに対して、本発明では、リード(10)における被覆樹脂(30)によって被覆された角部(11)とワイヤー(20)におけるリード(10)との接続部位(21)との間、及び、リード(10)における被覆樹脂(30)によって被覆され、接続部位(21)と最短距離にある端面(12)と接続部位(21)との間の少なくとも一方に断線防止ワイヤー(40)が接合されている。これによれば、リード(10)の角部(11)や縁部それぞれから被覆樹脂(30)の剥離が始まったとしても、その剥離が、被覆樹脂(30)におけるワイヤー(20)を被覆した部位に及ぶことが抑制される。そのため、剥離の進行に起因する応力がワイヤー(20)に印加されることが抑制され、ワイヤー(20)がリード(10)から外れることが抑制される。この結果、ワイヤー(20)とリード(10)との間で電気的な接続不良が生じることが抑制される。 On the other hand, in this invention, between the corner | angular part (11) coat | covered with the coating resin (30) in a lead (10), and the connection part (21) of the lead (10) in a wire (20), and The lead wire (10) is covered with the covering resin (30), and the disconnection preventing wire (40) is bonded to at least one of the connection part (21) between the end surface (12) and the connection part (21) at the shortest distance. Has been. According to this, even if peeling of the coating resin (30) started from each of the corner (11) and the edge of the lead (10), the peeling covered the wire (20) in the coating resin (30). It is suppressed from reaching the site. Therefore, it is suppressed that the stress resulting from progress of peeling is applied to a wire (20), and it is suppressed that a wire (20) remove | deviates from a lead (10). As a result, the occurrence of poor electrical connection between the wire (20) and the lead (10) is suppressed.
また、上記したように、被覆樹脂(30)の剥離を抑制する部材として、断線防止ワイヤー(40)を採用している。これによれば、ワイヤー(20)とともに断線防止ワイヤー(40)を形成することができる。そのため、リード(10)を特別に成形することで、被覆樹脂(30)の剥離を抑制する部材がリード(10)に形成された構成とは異なり、製造工程が簡素化される。更に言えば、被覆樹脂(30)の剥離を抑制する部材として、接着剤などを採用した構成とは異なり、接着剤を塗布して硬化する工程が不要なので、製造工程が簡略化される。このように、上記したいずれの比較構成と比べても、本発明に記載の半導体装置は、製造工程が煩雑となることが抑制される。 Moreover, as above-mentioned, the disconnection prevention wire (40) is employ | adopted as a member which suppresses peeling of coating resin (30). According to this, a disconnection prevention wire (40) can be formed with a wire (20). Therefore, by forming the lead (10) specially, the manufacturing process is simplified, unlike the configuration in which the member that suppresses the peeling of the coating resin (30) is formed on the lead (10). Furthermore, unlike the configuration in which an adhesive or the like is used as a member that suppresses peeling of the coating resin (30), a manufacturing process is simplified because a process of applying and curing the adhesive is unnecessary. As described above, even when compared with any of the above-described comparative configurations, the semiconductor device according to the present invention is suppressed from being complicated in manufacturing process.
本発明においては、断線防止ワイヤーにおけるリードとの接合部位は、リードにおける被覆樹脂によって被覆された内面(10a)と被覆樹脂から露出された外面(10b)との境界(13)と接続部位との間に位置する構成が好適である。 In the present invention, the connection portion of the wire for preventing disconnection with the lead is the boundary (13) between the inner surface (10a) covered with the coating resin and the outer surface (10b) exposed from the coating resin and the connection portion. A configuration located in between is preferred.
被覆樹脂(30)の剥離は、外部環境に晒される、リード(10)における被覆樹脂(30)によって被覆された内面と被覆樹脂(30)から露出された外面との境界(13)から始まる。これに対して、上記構成では、境界(13)と接続部位(21)との間に、断線防止ワイヤー(40)が接合されている。これによれば、境界(13)から被覆樹脂(30)の剥離が始まったとしても、その剥離が、被覆樹脂(30)におけるワイヤー(20)を被覆した部位に及ぶことが抑制される。そのため、剥離の進行に起因する応力がワイヤー(20)に印加されることが抑制され、ワイヤー(20)がリード(10)から外れることが抑制される。この結果、ワイヤー(20)とリード(10)との間で電気的な接続不良が生じることが抑制される。 The peeling of the coating resin (30) starts from the boundary (13) between the inner surface of the lead (10) covered with the coating resin (30) and the outer surface exposed from the coating resin (30), which is exposed to the external environment. On the other hand, in the said structure, the disconnection prevention wire (40) is joined between the boundary (13) and the connection site | part (21). According to this, even if peeling of the coating resin (30) starts from the boundary (13), the peeling is suppressed from reaching the portion of the coating resin (30) that covers the wire (20). Therefore, it is suppressed that the stress resulting from progress of peeling is applied to a wire (20), and it is suppressed that a wire (20) remove | deviates from a lead (10). As a result, the occurrence of poor electrical connection between the wire (20) and the lead (10) is suppressed.
また、本発明においては、リードを複数有し、複数のリードの内の少なくとも1つに、リードよりも被覆樹脂との接着強度が低い導電性部材(60)を介して半導体チップ(50)が搭載され、半導体チップの搭載されたリードに複数の断線防止ワイヤーが接合されており、半導体チップの搭載されたリードに接合された複数の断線防止ワイヤーにおけるリードとの接合部位の少なくとも1つは、リードにおける導電性部材が設けられた設置面(10c)と被覆樹脂によって被覆された内面との境界(14)と接続部位との間に位置する構成も好適である。 Further, in the present invention, the semiconductor chip (50) has a plurality of leads, and the semiconductor chip (50) is disposed on at least one of the plurality of leads via a conductive member (60) having a lower adhesive strength with the coating resin than the leads. A plurality of disconnection prevention wires are bonded to the leads on which the semiconductor chip is mounted, and at least one of the bonding sites with the leads in the plurality of disconnection prevention wires bonded to the leads on which the semiconductor chip is mounted is: A configuration located between the connection portion and the boundary (14) between the installation surface (10c) where the conductive member of the lead is provided and the inner surface coated with the coating resin is also suitable.
被覆樹脂(30)の剥離は、被覆樹脂(30)との接着強度がリード(10)よりも低い、導電性部材(60)と被覆樹脂(30)との界面から始まる。これに対して、上記構成では、リード(10)における導電性部材(60)が設けられた設置面(10c)と被覆樹脂(30)によって被覆された内面(10a)との境界(14)と接続部位(21)との間に、断線防止ワイヤー(40)が接合されている。これによれば、導電性部材(60)と被覆樹脂(30)との界面から被覆樹脂(30)の剥離が始まったとしても、その剥離が、被覆樹脂(30)におけるワイヤー(20)を被覆した部位に及ぶことが抑制される。そのため、剥離の進行に起因する応力がワイヤー(20)に印加されることが抑制され、ワイヤー(20)がリード(10)から外れることが抑制される。この結果、ワイヤー(20)とリード(10)との間で電気的な接続不良が生じることが抑制される。 The peeling of the coating resin (30) starts from the interface between the conductive member (60) and the coating resin (30), whose adhesive strength with the coating resin (30) is lower than that of the lead (10). On the other hand, in the above configuration, the boundary (14) between the installation surface (10c) provided with the conductive member (60) in the lead (10) and the inner surface (10a) covered with the coating resin (30). The disconnection prevention wire (40) is joined between the connection part (21). According to this, even if the peeling of the coating resin (30) starts from the interface between the conductive member (60) and the coating resin (30), the peeling covers the wire (20) in the coating resin (30). It is suppressed that it extends to the site. Therefore, it is suppressed that the stress resulting from progress of peeling is applied to a wire (20), and it is suppressed that a wire (20) remove | deviates from a lead (10). As a result, the occurrence of poor electrical connection between the wire (20) and the lead (10) is suppressed.
以下、本発明の実施の形態を図に基づいて説明する。
(第1実施形態)
図1〜図3に基づいて、本実施形態に係る半導体装置を説明する。なお、図1〜図3では、断線防止ワイヤー40におけるリード10との接合部位41を黒点によって示す。図3は、図1にて破線で示す領域Aに相当する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
The semiconductor device according to the present embodiment will be described with reference to FIGS. In FIG. 1 to FIG. 3, the
図1に示すように、半導体装置100は、要部として、リード10と、ワイヤー20と、被覆樹脂30と、断線防止ワイヤー40と、を有する。複数のリード10それぞれにワイヤー20が電気的に接続され、ワイヤー20とリード10が被覆樹脂30によって被覆保護されている。半導体装置100は、上記した要部10〜40の他に、半導体チップ50と導電性部材60を有しており、半導体チップ50は、導電性部材60を介して、リード10に搭載されている。半導体チップ50と導電性部材60それぞれも、被覆樹脂30によって被覆保護されている。
As shown in FIG. 1, the
複数のリード10は、リードフレームの一部を被覆樹脂30によって被覆した後、その連結部位を除去することで、電気的に独立とされたものである。図1に示すように、リード10は、平面形状が多角形状を成し、複数の角部11と端面12を有する。これら複数の角部11と端面12それぞれは、被覆樹脂30によって被覆されている。図2に示すように、リード10の一部が被覆樹脂30によって被覆されている。これにより、リード10における被覆樹脂30によって被覆された内面10aと被覆樹脂30から露出された外面10bとによって、第1境界13が形成されている。この第1境界13は、外部環境に晒されている。
The plurality of
ワイヤー20は、複数のリード10間を電気的に接続するものである。図1に示すように、ワイヤー20は、半導体チップ50を介してリード10間を電気的に接続する。ワイヤー20が有する2つの端部の内の一方が、リード10に接合され、残りの端部が、半導体チップ50に接合されている。以下においては、ワイヤー20におけるリード10との接合部位を、接続部位21と示す。
The
被覆樹脂30は、リード10、ワイヤー20、断線防止ワイヤー40、半導体チップ50、及び、導電性部材60それぞれを被覆保護するものである。図2に示すように、被覆樹脂30は、リード10の一部、ワイヤー20の全て、断線防止ワイヤー40の全て、半導体チップ50の全て、及び、導電性部材60の全てを被覆保護する。
The
断線防止ワイヤー40は、ワイヤー20とリード10との電気的な接続不良の発生を抑制するものである。断線防止ワイヤー40は、半導体装置100の特徴点なので、半導体チップ50と導電性部材60それぞれを簡単に説明した後に、詳説する。
The
半導体チップ50は、リード10とワイヤー20を介して、外部装置と電気的に信号を送受信するものである。導電性部材60は、半導体チップ50とリード10とを電気的及び機械的に接続するものである。導電性部材60は、被覆樹脂30との接着強度が、リード10よりも低いものであり、具体的に言えば、半田である。
The
次に、本発明の特徴点である断線防止ワイヤー40について詳説する。上記したように、断線防止ワイヤー40は、ワイヤー20とリード10との電気的な接続不良の発生を抑制するものである。断線防止ワイヤー40は、ワイヤー20とは別部材であり、ワイヤー20よりも軟らかい材料から成る。そして、断線防止ワイヤー40は、ワイヤー20よりも、リード10との接合強度が高くなっている。ワイヤー20,40は、具体的には、AuやAlから成り、その接合強度は、接続面積に比例して大きくなる。この接続面積は、ボンディング時の時間に依存する。
Next, the
図1〜図3に示すように、本実施形態では、1つのリード10に対して、複数の断線防止ワイヤー40が接合されている。断線防止ワイヤー40は、外部環境に端部が露出され、外部装置と電気的に接続されるリード10、及び、外部環境に底面が露出され、半導体チップ50の搭載されたリード10それぞれに接合されている。
As shown in FIGS. 1 to 3, in the present embodiment, a plurality of
図2に示すように、断線防止ワイヤー40におけるリード10との接合部位41は、第1境界13と接続部位21との間に位置する。より詳しく言えば、図3に示すように、接合部位41は、被覆樹脂30によって被覆された角部11と接続部位21との間、被覆樹脂30によって被覆され、接続部位21と最短距離にある端面12と接続部位21との間、及び、リード10における導電性部材60が設けられた設置面10cと内面10aとの第2境界14と接続部位21との間、それぞれに位置する。
As shown in FIG. 2, the
図3に示すように、1つのリード10に2つのワイヤー20が接続され、2つの接続部位21が設けられている。そして、これら2つの接続部位21に対して、4つの接合部位41が対応しており、これら4つの接合部位41は、1つの断線防止ワイヤー40によって電気的に接続されている。また、2つの接続部位21は、断線防止ワイヤー40とその接合部位41によって一重に囲まれている。
As shown in FIG. 3, two
図3に示す4つの接合部位41それぞれを区別するために、時計周りに、41a、41b、41c、41dと各接合部位41に符号を付け、2つの接続部位21それぞれを区別するために、上から順に21a、21bと各接続部位21に符号を付けて、以下、接続部位21a,21bと接合部位41a〜41dとの対応関係を説明する。
In order to distinguish each of the four
図3に示す構成では、紙面上方に位置する接続部位21aに対して、紙面左上に位置する接合部位41aと紙面右上に位置する接合部位41bとが対応している。すなわち、接合部位41aは、第2境界14と接続部位21aとの間、接合部位41bは、一点鎖線で示すように、被覆樹脂30によって被覆された角部11と接続部位21aとの間に位置している。
In the configuration shown in FIG. 3, the
そして、紙面下方に位置する接続部位21bに対して、紙面右下に位置する接合部位41cと紙面左下に位置する接合部位41dとが対応している。すなわち、接合部位41cは、二点鎖線の三角形で囲って示すように、被覆樹脂30によって被覆され、接続部位21bと最短距離にある端面12と接続部位21bとの間に位置し、接合部位41dは、第2境界14と接続部位21bとの間に位置している。
Then, with respect to the
次に、本実施形態に係る半導体装置100の作用効果を説明する。被覆樹脂30の剥離は、応力集中が生じ易い、リード10の角部11と端面12の縁部、外部環境に晒される第1境界13、被覆樹脂30との接着強度がリード10よりも低い、導電性部材60と被覆樹脂30との界面(以下、単に界面と示す)から始まる。この剥離が進行すると、被覆樹脂30の一部が揺れ動き、この動きに起因する応力がワイヤー20に印加される。この結果、ワイヤー20とリード10との間で電気的な接続不良が生じる虞がある。
Next, functions and effects of the
これに対して、本実施形態では、断線防止ワイヤー40におけるリード10との接合部位41は、第1境界13と接続部位21との間に位置する。より詳しく言えば、接合部位41は、角部11と接続部位21との間、端面12と接続部位21との間、及び、界面と内面10aとの間である第2境界14と接続部位21との間、それぞれに位置する。これによれば、リード10の角部11や縁部、第1境界13、及び、界面それぞれから被覆樹脂30の剥離が始まったとしても、その剥離が、被覆樹脂30におけるワイヤー20を被覆した部位に及ぶことが抑制される。そのため、剥離の進行に起因する応力がワイヤー20に印加されることが抑制され、ワイヤー20がリード10から外れることが抑制される。この結果、ワイヤー20とリード10との間で電気的な接続不良が生じることが抑制される。
On the other hand, in this embodiment, the
また、上記したように、被覆樹脂30の剥離を抑制する部材として、断線防止ワイヤー40を採用している。これによれば、ワイヤー20とともに断線防止ワイヤー40を形成することができる。そのため、リードを特別に成形することで、被覆樹脂の剥離を抑制する部材がリードに形成された構成とは異なり、製造工程が簡素化される。更に言えば、被覆樹脂の剥離を抑制する部材として、接着剤などを採用した構成とは異なり、接着剤を塗布して硬化する工程が不要なので、製造工程が簡略化される。このように、上記したいずれの比較構成と比べても、半導体装置100は、製造工程が煩雑となることが抑制される。
Further, as described above, the
接続部位21は、接合部位41によって一重に囲まれている。これによれば、特定方向からの被覆樹脂30の剥離によって、ワイヤー20がリード10から外れることが抑制され、ワイヤー20とリード10との間で電気的な接続不良が生じることが抑制される。
The
断線防止ワイヤー40とワイヤー20とは、別部材である。これによれば、断線防止ワイヤー40と、ワイヤー20それぞれの形成材料を適宜採用することができる。
The
断線防止ワイヤー40は、ワイヤー20よりも、リード10との接合強度が高い。これによれば、断線防止ワイヤーが、ワイヤーよりも、リードとの接合強度が低い構成と比べて、被覆樹脂30の剥離によって、断線防止ワイヤー40がリード10から外れることが抑制される。そのため、被覆樹脂30の剥離によって、ワイヤー20がリード10から外れることが抑制され、ワイヤー20とリード10との間で電気的な接続不良が生じることが抑制される。
The
断線防止ワイヤー40は、ワイヤー20よりも軟らかい材料から成る。これによれば、断線防止ワイヤーが、ワイヤーよりも硬い材料から成る構成と比べて、被覆樹脂30の剥離に起因する応力が断線防止ワイヤー40によって吸収される。そのため、断線防止ワイヤー40がリード10から外れることが抑制される。この結果、ワイヤー20とリード10との間で電気的な接続不良が生じることが抑制される。
The
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。 The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.
本実施形態では、接合部位41が、第1境界13と接続部位21との間、角部11と接続部位21との間、端面12と接続部位21との間、及び、第2境界14と接続部位21との間、それぞれに位置する例を示した。しかしながら、接合部位41は、角部11と接続部位21との間、端面12と接続部位21との間の少なくとも一方に位置していればよい。
In the present embodiment, the
本実施形態では、接続部位21が、接合部位41によって一重に囲まれた例を示した。しかしながら、図4に示すように、接続部位21は、接合部位41によって多重(二重)に囲まれた構成を採用することもできる。これによれば、第1実施形態で示した構成と比べて、ワイヤー20がリード10から外れることが抑制され、ワイヤー20とリード10との間で電気的な接続不良が生じることが抑制される。
In this embodiment, the connection site |
本実施形態では、図3に示すように、接続部位21a,21bそれぞれに、専用の接合部位41a〜41dがリード10に設けられた構成を示した。しかしながら、図4に示すように、接続部位21a,21bそれぞれに対して、少なくとも1つの接合部位41が対応するように、接合部位41がリード10に設けられた構成を採用することもできる。図4に示す例の場合、図4に示す接合部位41eが、接続部位21a,21bそれぞれに対応するものであり、接合部位41eは、第1境界13と接続部位21a,21bとの間に位置している。また、接合部位41eは、被覆樹脂30によって被覆され、接続部位21a,21bそれぞれと最短距離にある端面12と接続部位21a,21bとの間に位置している。これによれば、複数の接続部位21a,21bそれぞれに、専用の断線防止ワイヤー40だけがリード10に接合される構成と比べて、接合部位41の数が低減される。
In the present embodiment, as shown in FIG. 3, a configuration in which dedicated
本実施形態では、断線防止ワイヤー40が、ワイヤー20よりも軟らかい材料から成る例を示した。しかしながら、断線防止ワイヤー40の材料としては、上記例に限定されず、ワイヤー20と同一の材料を採用することもできる。
In this embodiment, the example which the wire
本実施形態では、断線防止ワイヤー40が、ワイヤー20よりも、リード10との接合強度が高い例を示した。しかしながら、断線防止ワイヤー40とリード10との接合強度としては、上記例に限定されず、断線防止ワイヤー40とワイヤー20それぞれにおけるリード10との接合強度が互いに等しい構成を採用することもできる。
In the present embodiment, the example in which the
本実施形態では、複数の断線防止ワイヤー40の接合部位41が電気的に連結されている例を示した。しかしながら、図5に示すように、複数の接合部位41は電気的に連結されていなくとも良い。
In this embodiment, the example in which the joining site |
本実施形態では、断線防止ワイヤー40とワイヤー20とが別部材である例を示した。しかしながら、図6〜図8に示すように、断線防止ワイヤー40が、ワイヤー20の一部であっても良い。この場合、ワイヤー20は、1つの第1接合部位と、少なくとも1つの第2接合部位それぞれとで1つのリードに接合されており、第1接合部位が、ワイヤー20におけるリード10との接続部位21であり、第2接合部位が、断線防止ワイヤー40(接合部位41)である。これによれば、第1実施形態で示した構成と比べて、半導体装置100の製造が簡素化される。また、部品点数の増大が抑制される。
In this embodiment, the example in which the
図6〜図8に示す変形例において、接合部位41は、接続部位21よりもリード10との接合強度が低い構成が良い。これによれば、接続部位が、接合部位よりもリードとの接合強度が高い構成と比べて、被覆樹脂30の剥離によって、接合部位41がリード10から外れた際に、ワイヤー20に損傷が生じることが抑制される。そのため、ワイヤー20とリード10との間で電気的な接続不良が生じることが抑制される。
In the modification shown in FIGS. 6 to 8, the
10・・・リード
11・・・角部
12・・・端面
20・・・ワイヤー
21・・・接続部位
30・・・被覆樹脂
40・・・断線防止ワイヤー
41・・・接合部位
100・・・半導体装置
DESCRIPTION OF
Claims (11)
該リードに電気的に接続されるワイヤー(20)と、
該ワイヤーの全てと前記リードの一部を被覆保護する被覆樹脂(30)と、を有する半導体装置であって、
前記リードに接合され、前記被覆樹脂によって被覆保護されており、前記リードとの接合部位(41)が、前記リードにおける前記被覆樹脂によって被覆された角部(11)と前記ワイヤーにおける前記リードとの接続部位(21)との間、及び、前記リードにおける前記被覆樹脂によって被覆され、前記接続部位と最短距離にある端面(12)と前記接続部位との間の少なくとも一方に位置する断線防止ワイヤー(40)を少なくとも1つ有し、
前記断線防止ワイヤーによって、前記ワイヤーと前記リードとの電気的な接続不良の発生が抑制されていることを特徴とする半導体装置。 Lead (10);
A wire (20) electrically connected to the lead;
A semiconductor device having a coating resin (30) for covering and protecting all of the wires and a part of the leads,
Bonded to the lead and covered and protected by the coating resin, a joint portion (41) with the lead is formed between the corner portion (11) of the lead covered with the coating resin and the lead of the wire. A wire for preventing disconnection between the connection part (21) and at least one of the connection part and the end face (12) which is covered with the coating resin in the lead and is at the shortest distance from the connection part ( 40) at least one
Occurrence of poor electrical connection between the wire and the lead is suppressed by the disconnection preventing wire.
複数の前記リードの内の少なくとも1つに、前記リードよりも前記被覆樹脂との接着強度が低い導電性部材(60)を介して半導体チップ(50)が搭載され、
前記半導体チップの搭載されたリードに複数の前記断線防止ワイヤーが接合されており、
前記半導体チップの搭載されたリードに接合された複数の前記断線防止ワイヤーにおける前記リードとの接合部位の少なくとも1つは、前記リードにおける前記導電性部材が設けられた設置面(10c)と前記被覆樹脂によって被覆された内面との境界(14)と前記接続部位との間に位置することを特徴とする請求項1又は請求項2に記載の半導体装置。 A plurality of the leads;
A semiconductor chip (50) is mounted on at least one of the plurality of leads via a conductive member (60) having a lower adhesive strength with the coating resin than the lead,
A plurality of the disconnection prevention wires are joined to the lead on which the semiconductor chip is mounted,
At least one of the joint portions of the plurality of disconnection prevention wires joined to the lead on which the semiconductor chip is mounted is connected to the installation surface (10c) on the lead where the conductive member is provided and the coating The semiconductor device according to claim 1, wherein the semiconductor device is located between a boundary (14) with an inner surface covered with a resin and the connection portion.
複数の前記接続部位の内の少なくとも2つに対して、少なくとも1つの前記断線防止ワイヤーにおける前記リードとの接合部位が対応するように、複数の前記接合部位が前記リードに設けられていることを特徴とする請求項1〜3いずれか1項に記載の半導体装置。 A plurality of the wires are connected to one lead, and a plurality of the connection portions are provided,
A plurality of joint portions are provided on the lead so that a joint portion with the lead in at least one of the disconnection preventing wires corresponds to at least two of the plurality of connection portions. The semiconductor device according to claim 1, wherein the semiconductor device is characterized in that:
前記接続部位は、前記断線防止ワイヤーにおける前記リードとの接合部位によって囲まれていることを特徴とする請求項1〜4いずれか1項に記載の半導体装置。 A plurality of the disconnection prevention wires are joined to one lead,
5. The semiconductor device according to claim 1, wherein the connection part is surrounded by a joint part with the lead in the wire for preventing disconnection.
前記ワイヤーは、第1接合部位と、第2接合部位それぞれとで1つの前記リードに接続されており、
前記第1接合部位が、前記ワイヤーにおける前記リードとの接続部位であり、
前記第2接合部位が、前記断線防止ワイヤーであることを特徴とする請求項1〜6いずれか1項に記載の半導体装置。 The disconnection prevention wire is a part of the wire,
The wire is connected to one lead at each of the first joint portion and the second joint portion,
The first bonding site is a connection site with the lead in the wire,
The semiconductor device according to claim 1, wherein the second bonding portion is the wire for preventing disconnection.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012276060A JP2014120679A (en) | 2012-12-18 | 2012-12-18 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012276060A JP2014120679A (en) | 2012-12-18 | 2012-12-18 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014120679A true JP2014120679A (en) | 2014-06-30 |
Family
ID=51175260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012276060A Pending JP2014120679A (en) | 2012-12-18 | 2012-12-18 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014120679A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022129559A1 (en) | 2021-11-25 | 2023-05-25 | Mitsubishi Electric Corporation | semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076228A (en) * | 2000-09-04 | 2002-03-15 | Dainippon Printing Co Ltd | Resin-sealed semiconductor device |
JP2005183417A (en) * | 2003-12-16 | 2005-07-07 | Mitsubishi Electric Corp | Power semiconductor device |
JP2011086943A (en) * | 2009-10-15 | 2011-04-28 | Samsung Electronics Co Ltd | Semiconductor package, and electronic device and memory storage apparatus using the semiconductor package |
-
2012
- 2012-12-18 JP JP2012276060A patent/JP2014120679A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076228A (en) * | 2000-09-04 | 2002-03-15 | Dainippon Printing Co Ltd | Resin-sealed semiconductor device |
JP2005183417A (en) * | 2003-12-16 | 2005-07-07 | Mitsubishi Electric Corp | Power semiconductor device |
JP2011086943A (en) * | 2009-10-15 | 2011-04-28 | Samsung Electronics Co Ltd | Semiconductor package, and electronic device and memory storage apparatus using the semiconductor package |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022129559A1 (en) | 2021-11-25 | 2023-05-25 | Mitsubishi Electric Corporation | semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008187109A (en) | Stacked semiconductor device and method of manufacturing the same | |
JP2009124151A (en) | Laminated semiconductor package with improved bonding reliability | |
TWI481001B (en) | Chip packaging structure and manufacturing method for the same | |
JP3161823U (en) | Lead frame capable of enhancing sealing resin bonding degree and package structure thereof | |
JP2009032906A (en) | Semiconductor device package | |
CN102891125B (en) | Chip packaging structure and manufacturing method thereof | |
JP6797234B2 (en) | Semiconductor package structure and its manufacturing method | |
CN103928353A (en) | Non-outer-pin packaging structure and manufacturing method and wire frame of non-outer-pin packaging structure | |
US8269325B2 (en) | Semiconductor storage device and manufacturing method thereof | |
JP2011181697A (en) | Semiconductor package, and method of manufacturing the same | |
JP2014120679A (en) | Semiconductor device | |
JP3684434B2 (en) | Chip size semiconductor package and manufacturing method thereof | |
TWI460837B (en) | Semiconductor package and lead frame thereof | |
US8129826B2 (en) | Semiconductor package apparatus having redistribution layer | |
JP3235589B2 (en) | Semiconductor device | |
JP2010157624A (en) | Semiconductor device | |
TWI546914B (en) | Partial glob-top encapsulation technique | |
JP5458476B2 (en) | Mold package and manufacturing method thereof | |
JP4361828B2 (en) | Resin-sealed semiconductor device | |
CN102931150B (en) | Packaging structure without external pin | |
JP2005093635A (en) | Resin-sealed semiconductor device | |
JP5757979B2 (en) | Semiconductor device package | |
CN102013420B (en) | Semiconductor encapsulating structure and encapsulating method thereof | |
JP2006186282A (en) | Semiconductor device and its manufacturing method | |
JP5971133B2 (en) | Circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160517 |